JPH06120490A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06120490A JPH06120490A JP26718492A JP26718492A JPH06120490A JP H06120490 A JPH06120490 A JP H06120490A JP 26718492 A JP26718492 A JP 26718492A JP 26718492 A JP26718492 A JP 26718492A JP H06120490 A JPH06120490 A JP H06120490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- region
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000010408 film Substances 0.000 claims description 113
- 239000010409 thin film Substances 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 230000001771 impaired effect Effects 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000000969 carrier Substances 0.000 description 14
- 230000005669 field effect Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical group [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000003031 high energy carrier Substances 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ホットキャリア注入の影響の少ないゲート絶
縁型電界効果トランジスタの製造方法を提供する。 【構成】 ゲート電極形成後にゲート電極下の酸化膜を
除去する。酸化膜除去後、直ちに酸素雰囲気中に室温で
放置し、Ｓｉ基板表面をＯで終端する。 【効果】 本発明によれば、ホットキャリア注入による
トランジスタ特性の劣化を防止することができ、高信頼
性を有する集積回路を構成できる。また、ＳＯＩトラン
ジスタに適用することでより微細なトランジスタの信頼
性を高めることができる。
縁型電界効果トランジスタの製造方法を提供する。 【構成】 ゲート電極形成後にゲート電極下の酸化膜を
除去する。酸化膜除去後、直ちに酸素雰囲気中に室温で
放置し、Ｓｉ基板表面をＯで終端する。 【効果】 本発明によれば、ホットキャリア注入による
トランジスタ特性の劣化を防止することができ、高信頼
性を有する集積回路を構成できる。また、ＳＯＩトラン
ジスタに適用することでより微細なトランジスタの信頼
性を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート型電界効果ト
ランジスタに関する。
ランジスタに関する。
【０００２】
【従来の技術】絶縁ゲート型電界効果トランジスタに於
いてはトランジスタ寸法の微細化と共に基板内部での電
界が増大し、Ｎチャネルトランジスタに於いては電子
が、Ｐチャネルトランジスタに於いては正孔が高電界領
域を走行する際に、加速されて高エネルギー状態にな
る。そのため、基板内部でホットキャリアを発生させる
ことが知られている。
いてはトランジスタ寸法の微細化と共に基板内部での電
界が増大し、Ｎチャネルトランジスタに於いては電子
が、Ｐチャネルトランジスタに於いては正孔が高電界領
域を走行する際に、加速されて高エネルギー状態にな
る。そのため、基板内部でホットキャリアを発生させる
ことが知られている。
【０００３】この現象については例えばアイ・イー・イ
ー・イー・トランザクション・エレクトロンデバイス２
６巻３４６−３５３頁（１９７９年）（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ， ｖｏｌ． ＥＤ−２６， ｐｐ．３４６−３５
３，１９７９）に記載されている。
ー・イー・トランザクション・エレクトロンデバイス２
６巻３４６−３５３頁（１９７９年）（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ， ｖｏｌ． ＥＤ−２６， ｐｐ．３４６−３５
３，１９７９）に記載されている。
【０００４】このホットキャリア効果は電源電圧を低下
させても、ホットキャリアのエネルギーがＳｉ／ＳｉＯ
2のバリアーよりも高ければゲート絶縁膜中へのホット
キャリア注入が生じて、トランジスタ特性の経時的な変
化をもたらす。そのため、このホットキャリアの影響を
減少させる試みがされてきた。
させても、ホットキャリアのエネルギーがＳｉ／ＳｉＯ
2のバリアーよりも高ければゲート絶縁膜中へのホット
キャリア注入が生じて、トランジスタ特性の経時的な変
化をもたらす。そのため、このホットキャリアの影響を
減少させる試みがされてきた。
【０００５】図４に従来のＮチャネル絶縁ゲート型電界
効果トランジスタの断面図を示す。図４に於いて１はｐ
型Ｓｉ基板、４，５はそれぞれｐ型Ｓｉ基板１の表面に
形成されたｎ型のソースとドレイン、２０はソースとド
レインの間のチャネル、２はｐ型Ｓｉ基板１の表面上に
形成されたＳｉＯ2で代表される絶縁膜、３は絶縁膜上
に形成された多結晶Ｓｉで代表されるゲート電極であ
る。
効果トランジスタの断面図を示す。図４に於いて１はｐ
型Ｓｉ基板、４，５はそれぞれｐ型Ｓｉ基板１の表面に
形成されたｎ型のソースとドレイン、２０はソースとド
レインの間のチャネル、２はｐ型Ｓｉ基板１の表面上に
形成されたＳｉＯ2で代表される絶縁膜、３は絶縁膜上
に形成された多結晶Ｓｉで代表されるゲート電極であ
る。
【０００６】ドレイン５及びゲート３に電圧を印加する
とソースからドレインへ向けて電子が流れドレイン近傍
で発生している高電界領域で加速され、キャリアは高エ
ネルギー状態になる。この高エネルギーキャリアがＳｉ
基板１の格子と衝突してホットキャリア６が生成され
る。
とソースからドレインへ向けて電子が流れドレイン近傍
で発生している高電界領域で加速され、キャリアは高エ
ネルギー状態になる。この高エネルギーキャリアがＳｉ
基板１の格子と衝突してホットキャリア６が生成され
る。
【０００７】このホットキャリアの大部分の電子はドレ
インへ、正孔はＳｉ基板１へ流れるが、一部はＳｉ／Ｓ
ｉＯ2界面（基板１とゲート絶縁膜２の界面）に注入さ
れ、Ｓｉ−Ｓｉ，Ｓｉ−Ｈ，Ｓｉ−Ｏ等のボンドを切っ
て界面準位を発生させたり、界面やＳｉＯ2中のトラッ
プに捕獲されたりする。
インへ、正孔はＳｉ基板１へ流れるが、一部はＳｉ／Ｓ
ｉＯ2界面（基板１とゲート絶縁膜２の界面）に注入さ
れ、Ｓｉ−Ｓｉ，Ｓｉ−Ｈ，Ｓｉ−Ｏ等のボンドを切っ
て界面準位を発生させたり、界面やＳｉＯ2中のトラッ
プに捕獲されたりする。
【０００８】界面準位の発生はトランジスタのオフ電流
の増加や伝達コンダクタンスの低下をもたらし、電子が
トラップに捕獲されると閾値電圧は正に、正孔が捕獲さ
れると閾値電圧は負に変動する。
の増加や伝達コンダクタンスの低下をもたらし、電子が
トラップに捕獲されると閾値電圧は正に、正孔が捕獲さ
れると閾値電圧は負に変動する。
【０００９】これらのことが原因となって、このトラン
ジスタを用いた集積回路の動作速度が遅くなったり、最
終的に動作しないことが起きる。
ジスタを用いた集積回路の動作速度が遅くなったり、最
終的に動作しないことが起きる。
【００１０】従来、このホットキャリア効果を低減する
ために例えば、アイ・イー・イー・イー・トランザクシ
ョン・エレクトロン・デバイス２７巻１３５９頁（１９
８０年）（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ． ＥＤ−２
７， ｐｐ．１３５９， １９８０）で提案されている
ライトリー・ドープト・ドレイン（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）構造に代表されるよう
に、ソース，ドレインに低不純物領域を設けて内部電界
を緩和したり、インターナショナル・エレクトロン・デ
バイス・ミーティング３８−４１頁（１９８７年）（Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｍｅｅｔｉｎｇ：ＩＥＤＭ， ｐｐ．３８−
４１，１９８７）にて提案されたゲート・ドレイン・オ
ーバラップＬＤＤ（ＧＯＬＤ）構造に代表されるように
ゲート，ドレイン間のオーバラップ長を最適化すること
で最大電界位置を基板表面から遠くし、かつ内部電界強
度を下げるという試みがなされた。
ために例えば、アイ・イー・イー・イー・トランザクシ
ョン・エレクトロン・デバイス２７巻１３５９頁（１９
８０年）（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅｓ， ｖｏｌ． ＥＤ−２
７， ｐｐ．１３５９， １９８０）で提案されている
ライトリー・ドープト・ドレイン（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）構造に代表されるよう
に、ソース，ドレインに低不純物領域を設けて内部電界
を緩和したり、インターナショナル・エレクトロン・デ
バイス・ミーティング３８−４１頁（１９８７年）（Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｍｅｅｔｉｎｇ：ＩＥＤＭ， ｐｐ．３８−
４１，１９８７）にて提案されたゲート・ドレイン・オ
ーバラップＬＤＤ（ＧＯＬＤ）構造に代表されるように
ゲート，ドレイン間のオーバラップ長を最適化すること
で最大電界位置を基板表面から遠くし、かつ内部電界強
度を下げるという試みがなされた。
【００１１】しかし、これらの構造はいずれもゲート電
極の側壁酸化膜に於けるホットキャリアの捕獲が起りや
すく、新たな劣化モードが観測されるという問題点があ
った。
極の側壁酸化膜に於けるホットキャリアの捕獲が起りや
すく、新たな劣化モードが観測されるという問題点があ
った。
【００１２】この注入されたホットキャリアが捕獲され
ないようにするため、特開昭61−183969に記載されてい
るように、ゲート絶縁膜を除去して、空気絶縁するとい
う方法も提案されている。
ないようにするため、特開昭61−183969に記載されてい
るように、ゲート絶縁膜を除去して、空気絶縁するとい
う方法も提案されている。
【００１３】又、上述のホットキャリアによるトランジ
スタ特性の劣化はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ
ｓｕｌａｔｏｒ）トランジスタでも観測されている。
スタ特性の劣化はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ
ｓｕｌａｔｏｒ）トランジスタでも観測されている。
【００１４】図８にＮチャネルＳＯＩトランジスタの断
面図を示す。図に於いて１はｐ型Ｓｉ基板、４，５はそ
れぞれｐ型Ｓｉ基板１の表面に形成されたｎ型のソ−ス
とドレイン、１７はｐ型薄膜Ｓｉ基板、１６はＳｉＯ2
で代表される下地絶縁膜、２はｐ型薄膜Ｓｉ基板１７の
表面上に形成されたＳｉＯ2で代表される絶縁膜、３は
絶縁膜上に形成された多結晶Ｓｉで代表されるゲ−ト電
極、１１は層間絶縁膜である。ＳＯＩトランジスタの場
合は導電領域の下にＳｉＯ2に代表される絶縁膜が存在
するため、先に説明した通常のゲート絶縁型電界効果ト
ランジスタで観測されるホットキャリア効果の他に、下
地酸化膜と薄膜Ｓｉ基板界面でもホットキャリアの捕獲
現象が生じる。
面図を示す。図に於いて１はｐ型Ｓｉ基板、４，５はそ
れぞれｐ型Ｓｉ基板１の表面に形成されたｎ型のソ−ス
とドレイン、１７はｐ型薄膜Ｓｉ基板、１６はＳｉＯ2
で代表される下地絶縁膜、２はｐ型薄膜Ｓｉ基板１７の
表面上に形成されたＳｉＯ2で代表される絶縁膜、３は
絶縁膜上に形成された多結晶Ｓｉで代表されるゲ−ト電
極、１１は層間絶縁膜である。ＳＯＩトランジスタの場
合は導電領域の下にＳｉＯ2に代表される絶縁膜が存在
するため、先に説明した通常のゲート絶縁型電界効果ト
ランジスタで観測されるホットキャリア効果の他に、下
地酸化膜と薄膜Ｓｉ基板界面でもホットキャリアの捕獲
現象が生じる。
【００１５】
【発明が解決しようとする課題】上述の特開昭61−1839
69には、ホットキャリアが捕獲されないようにするため
の構造は記載されていたが、ゲート絶縁膜除去をする為
にゲート絶縁膜として窒化膜を用いており、一般に知ら
れているＳｉ基板への直接窒化が結晶欠陥を発生させや
すい点に関して対処がされていないという問題点があっ
た。
69には、ホットキャリアが捕獲されないようにするため
の構造は記載されていたが、ゲート絶縁膜除去をする為
にゲート絶縁膜として窒化膜を用いており、一般に知ら
れているＳｉ基板への直接窒化が結晶欠陥を発生させや
すい点に関して対処がされていないという問題点があっ
た。
【００１６】また、ゲート絶縁膜として窒化膜を用いた
ため、Ｓｉ基板表面に引っ張り応力を発生させてしま
い、あらかじめ界面準位の多い状態を実現しており、そ
の対策がなされていなかった。
ため、Ｓｉ基板表面に引っ張り応力を発生させてしま
い、あらかじめ界面準位の多い状態を実現しており、そ
の対策がなされていなかった。
【００１７】さらに、ＳＯＩトランジスタの場合は上述
のように導電領域の下にＳｉＯ2に代表される絶縁膜が
存在するため、下地酸化膜と薄膜Ｓｉ基板界面でのホッ
トキャリアの捕獲現象を押さえる必要がある。
のように導電領域の下にＳｉＯ2に代表される絶縁膜が
存在するため、下地酸化膜と薄膜Ｓｉ基板界面でのホッ
トキャリアの捕獲現象を押さえる必要がある。
【００１８】
【課題を解決するための手段】そこで、半導体基板の主
表面の第１の領域に酸化膜からなるゲート絶縁膜を形成
する工程と、該ゲート絶縁膜上にＭＯＳトランジスタの
ゲート電極３を形成する工程と、該ゲート電極下のゲー
ト絶縁膜をエッチングにより除去する工程と、上記ゲー
ト絶縁膜除去後に上記ゲート電極下の上記半導体基板の
上記主表面のＳｉ未結合手を既知原子で終端する工程
と、上記ＭＯＳトランジスタ領域及びその周辺上にパッ
シベーション膜１１を形成する工程を含む製造方法を用
いる。
表面の第１の領域に酸化膜からなるゲート絶縁膜を形成
する工程と、該ゲート絶縁膜上にＭＯＳトランジスタの
ゲート電極３を形成する工程と、該ゲート電極下のゲー
ト絶縁膜をエッチングにより除去する工程と、上記ゲー
ト絶縁膜除去後に上記ゲート電極下の上記半導体基板の
上記主表面のＳｉ未結合手を既知原子で終端する工程
と、上記ＭＯＳトランジスタ領域及びその周辺上にパッ
シベーション膜１１を形成する工程を含む製造方法を用
いる。
【００１９】さらにＳＯＩでは、半導体基板上に酸化膜
からなる下地絶縁膜を形成する工程と、該下地絶縁膜上
に薄膜基板を形成する工程と、該薄膜基板に第１の領域
を形成するための素子分離領域１３を形成する工程と、
該素子分離領域に上記下地絶縁膜まで溝を形成する工程
と、該溝の一部に窒化膜１８を充鎭する工程と、上記溝
を介して上記第１の領域下の上記下地絶縁膜を除去する
工程を含む製造方法を用いる。
からなる下地絶縁膜を形成する工程と、該下地絶縁膜上
に薄膜基板を形成する工程と、該薄膜基板に第１の領域
を形成するための素子分離領域１３を形成する工程と、
該素子分離領域に上記下地絶縁膜まで溝を形成する工程
と、該溝の一部に窒化膜１８を充鎭する工程と、上記溝
を介して上記第１の領域下の上記下地絶縁膜を除去する
工程を含む製造方法を用いる。
【００２０】
【作用】酸化膜からなるゲート絶縁膜をエッチングによ
り除去する工程と上記ゲート絶縁膜除去後に上記ゲート
電極下の上記半導体基板の上記主表面のＳｉ未結合手を
既知原子で終端する工程によって、半導体基板の新たな
反りが発生しない。又、ＳＯＩに於いては、第１の領域
下の上記下地絶縁膜を除去する工程によって、第１の領
域下の上記下地絶縁膜にトラップされるホットキャリア
を防ぐことができる。
り除去する工程と上記ゲート絶縁膜除去後に上記ゲート
電極下の上記半導体基板の上記主表面のＳｉ未結合手を
既知原子で終端する工程によって、半導体基板の新たな
反りが発生しない。又、ＳＯＩに於いては、第１の領域
下の上記下地絶縁膜を除去する工程によって、第１の領
域下の上記下地絶縁膜にトラップされるホットキャリア
を防ぐことができる。
【００２１】
【実施例】図１は本発明の第１の実施例のｎチャネル絶
縁電界効果トランジスタの平面図である。図２は図１の
ＡＡ断面図、図３は図１のＢＢ断面図である。
縁電界効果トランジスタの平面図である。図２は図１の
ＡＡ断面図、図３は図１のＢＢ断面図である。
【００２２】図１〜３に於いて、１はｐ型Ｓｉ基板、
４，５はそれぞれｐ型Ｓｉ基板表面に形成されたソー
ス，ドレイン、３は多結晶Ｓｉからなるゲート電極、１
１及び１２は層間絶縁膜、１３はフィールド絶縁膜、８
は活性領域、１０はゲート３とチャネル２０との間のゲ
ート絶縁領域で、Ｓｉ基板１の表面はすべてＯで終端さ
れた後、１０-10Ｐａ以上の圧力の気体で充満されてい
る。
４，５はそれぞれｐ型Ｓｉ基板表面に形成されたソー
ス，ドレイン、３は多結晶Ｓｉからなるゲート電極、１
１及び１２は層間絶縁膜、１３はフィールド絶縁膜、８
は活性領域、１０はゲート３とチャネル２０との間のゲ
ート絶縁領域で、Ｓｉ基板１の表面はすべてＯで終端さ
れた後、１０-10Ｐａ以上の圧力の気体で充満されてい
る。
【００２３】次に上記第１の実施例のゲート絶縁電界効
果トランジスタの製造方法について説明する。
果トランジスタの製造方法について説明する。
【００２４】先ず、ｐ型Ｓｉ基板１上に、よく知られた
ＬＯＣＯＳ法によって厚さ４５０ｎｍのＳｉＯ2からな
るフィールド酸化膜を被着してフィールド領域７を形成
する。フィールド領域７以外は後にトランジスタを形成
する活性領域８である。後に除去する厚さ５〜１５ｎｍ
の酸化膜を形成し、この酸化膜上に厚さ２５０ｎｍの多
結晶Ｓｉからなるゲート３を被着し、更にこのゲート電
極下の酸化膜を除去する時のマスクとなる厚さ１０ｎｍ
のＳｉ3Ｎ4を図１の９（斜線で示す）以外の領域に被着
する。
ＬＯＣＯＳ法によって厚さ４５０ｎｍのＳｉＯ2からな
るフィールド酸化膜を被着してフィールド領域７を形成
する。フィールド領域７以外は後にトランジスタを形成
する活性領域８である。後に除去する厚さ５〜１５ｎｍ
の酸化膜を形成し、この酸化膜上に厚さ２５０ｎｍの多
結晶Ｓｉからなるゲート３を被着し、更にこのゲート電
極下の酸化膜を除去する時のマスクとなる厚さ１０ｎｍ
のＳｉ3Ｎ4を図１の９（斜線で示す）以外の領域に被着
する。
【００２５】その後、ゲート電極下の酸化膜を１：１０
のＨＦ／Ｈ2Ｏ液の中に浸して除去すると、ゲート３は
除去されず、フィールド酸化膜も多少削れるが、十分に
厚く形成されているのでフィールド絶縁膜としての役割
を損なうことはない。ゲート電極下の酸化膜を除去して
図２のＡＡ断面図に示すようにゲート電極下１０は空洞
となる。その後、室温に於いて酸素雰囲気中に放置し、
Ｓｉ基板表面１をＯで終端させる。この時用いる雰囲気
としては弗素でも良い。更に、Ｓｉ3Ｎ4を１８０℃の熱
Ｈ3ＰＯ4液によって除去し、リン或いは砒素をそれぞれ
２×１０15程度イオン打ち込みをし、ソース，ドレイン
を形成する。
のＨＦ／Ｈ2Ｏ液の中に浸して除去すると、ゲート３は
除去されず、フィールド酸化膜も多少削れるが、十分に
厚く形成されているのでフィールド絶縁膜としての役割
を損なうことはない。ゲート電極下の酸化膜を除去して
図２のＡＡ断面図に示すようにゲート電極下１０は空洞
となる。その後、室温に於いて酸素雰囲気中に放置し、
Ｓｉ基板表面１をＯで終端させる。この時用いる雰囲気
としては弗素でも良い。更に、Ｓｉ3Ｎ4を１８０℃の熱
Ｈ3ＰＯ4液によって除去し、リン或いは砒素をそれぞれ
２×１０15程度イオン打ち込みをし、ソース，ドレイン
を形成する。
【００２６】最後にＣＶＤ法によりノンドープのＳｉＯ
2からなる厚さ５０ｎｍの層間絶縁膜１１を堆積した
後、ＰＳＧからなる厚さ４５０ｎｍの層間絶縁膜１２を
形成する。層間絶縁膜１１を形成することでＰＳＧから
拡散するＰのチャネル部への拡散を防ぎ、かつゲート絶
縁領域１０はＳｉ基板１の表面にあるＳｉがすべてＯ若
しくはＦで終端された状態を保持できる。ここで形成さ
れた層間絶縁膜で周囲を包囲され、かつＣＶＤＰＳＧか
らなる層間絶縁膜１１を形成する際に発生するガスはノ
ンドープのＳｉＯ2に吸収される。
2からなる厚さ５０ｎｍの層間絶縁膜１１を堆積した
後、ＰＳＧからなる厚さ４５０ｎｍの層間絶縁膜１２を
形成する。層間絶縁膜１１を形成することでＰＳＧから
拡散するＰのチャネル部への拡散を防ぎ、かつゲート絶
縁領域１０はＳｉ基板１の表面にあるＳｉがすべてＯ若
しくはＦで終端された状態を保持できる。ここで形成さ
れた層間絶縁膜で周囲を包囲され、かつＣＶＤＰＳＧか
らなる層間絶縁膜１１を形成する際に発生するガスはノ
ンドープのＳｉＯ2に吸収される。
【００２７】本実施例では上記ＣＤＶ法に於いて、Ｓｉ
Ｈ4とＰＨ3の熱分解法を用いたので主成分がＨ2のガス
が発生するが、ゲート絶縁領域１０はノンドープのＳｉ
Ｏ2で覆われているのでＳｉ基板１の表面は自然酸化膜
を介してすべてＯ又はＦで終端されている。
Ｈ4とＰＨ3の熱分解法を用いたので主成分がＨ2のガス
が発生するが、ゲート絶縁領域１０はノンドープのＳｉ
Ｏ2で覆われているのでＳｉ基板１の表面は自然酸化膜
を介してすべてＯ又はＦで終端されている。
【００２８】上記の第１の実施例に於いては、バルクＳ
ｉ基板１に形成されたゲート絶縁型電界効果トランジス
タのゲート絶縁領域を空洞化したが、同様の技術をＳＯ
Ｉトランジスタの下地絶縁膜にも適用することができ
る。
ｉ基板１に形成されたゲート絶縁型電界効果トランジス
タのゲート絶縁領域を空洞化したが、同様の技術をＳＯ
Ｉトランジスタの下地絶縁膜にも適用することができ
る。
【００２９】本実施例に於いては図５に示すようにＳＯ
Ｉ基板形成後下地絶縁物を除去するする際に支柱１４を
設けることで同様の構造を実現できる。図５は本発明第
２の実施例のＳＯＩトランジスタの平面図、図６は図５
のＡＡ断面図、図７は図５のＢＢ断面図である。
Ｉ基板形成後下地絶縁物を除去するする際に支柱１４を
設けることで同様の構造を実現できる。図５は本発明第
２の実施例のＳＯＩトランジスタの平面図、図６は図５
のＡＡ断面図、図７は図５のＢＢ断面図である。
【００３０】ｐ型Ｓｉ基板１，１７上に熱酸化によりそ
れぞれ２５ｎｍのＳｉＯ2を形成し、ＳｉＯ2側を張り合
わせて１１００℃のアニールを行って張り合わせ基板を
形成後、一方のｐ型Ｓｉ基板１７を空乏層厚さよりも小
さい厚さ例えば１００ｎｍ厚さまで薄膜化する。薄膜化
は熱酸化により基板表面に厚い酸化膜を形成し、１：１
０のＨＦ／Ｈ2Ｏ液によって表面の酸化膜を除去する工
程を繰り返すことによって達成される。この時空乏層厚
さＷｄはｐ型Ｓｉ基板の不純物濃度Ｎａで決まる値であ
り、薄膜化後のＳｉ基板の厚さをＤとすれば、次の関係
を満足していれば良い。
れぞれ２５ｎｍのＳｉＯ2を形成し、ＳｉＯ2側を張り合
わせて１１００℃のアニールを行って張り合わせ基板を
形成後、一方のｐ型Ｓｉ基板１７を空乏層厚さよりも小
さい厚さ例えば１００ｎｍ厚さまで薄膜化する。薄膜化
は熱酸化により基板表面に厚い酸化膜を形成し、１：１
０のＨＦ／Ｈ2Ｏ液によって表面の酸化膜を除去する工
程を繰り返すことによって達成される。この時空乏層厚
さＷｄはｐ型Ｓｉ基板の不純物濃度Ｎａで決まる値であ
り、薄膜化後のＳｉ基板の厚さをＤとすれば、次の関係
を満足していれば良い。
【００３１】
【数１】
【００３２】
【数２】
【００３３】ここで、εｓｉはＳｉ基板の比誘電率(3.
9)、φＦはボルツマン定数ｋ(8.62×10-5eV/K)、Ｔは絶
対温度(K)、ｑは単位電荷(1.602×10-19C)、Ｎａは基板
のアクセプター濃度(cm-3)、及びｎｉは真性キャリア濃
度である。
9)、φＦはボルツマン定数ｋ(8.62×10-5eV/K)、Ｔは絶
対温度(K)、ｑは単位電荷(1.602×10-19C)、Ｎａは基板
のアクセプター濃度(cm-3)、及びｎｉは真性キャリア濃
度である。
【００３４】ＳＯＩ基板形成後、活性化領域の周辺に図
５の１４に示した場所にドライエッチングによって溝を
設ける。この溝は後に薄膜ｐ型Ｓｉ基板１９とｐ型Ｓｉ
基板１を支える支柱を形成するため、ｐ型Ｓｉ基板１ま
で到達する深さでなければいけない。ここでは、薄膜Ｓ
ｉ基板１９が１００ｎｍ、下地絶縁膜厚５０ｎｍである
から、例えば深さ０．５μｍの溝を形成する。
５の１４に示した場所にドライエッチングによって溝を
設ける。この溝は後に薄膜ｐ型Ｓｉ基板１９とｐ型Ｓｉ
基板１を支える支柱を形成するため、ｐ型Ｓｉ基板１ま
で到達する深さでなければいけない。ここでは、薄膜Ｓ
ｉ基板１９が１００ｎｍ、下地絶縁膜厚５０ｎｍである
から、例えば深さ０．５μｍの溝を形成する。
【００３５】溝１８を形成後、ＣＶＤ法によりＳｉ3Ｎ4
を０．６μｍ堆積する。これにより、溝１８はＳｉ3Ｎ4
で満たされる。
を０．６μｍ堆積する。これにより、溝１８はＳｉ3Ｎ4
で満たされる。
【００３６】溝１８以外の領域に堆積しているＳｉ3Ｎ4
を１８０℃の熱Ｈ3ＰＯ4液によって除去する。
を１８０℃の熱Ｈ3ＰＯ4液によって除去する。
【００３７】次にＳＯＩ下地酸化膜を除去する為にフィ
ールド領域７の周辺１５（図５のドットで示された領
域）をドライエッチングによってｐ型薄膜Ｓｉ基板１９
を１００ｎｍ除去する。
ールド領域７の周辺１５（図５のドットで示された領
域）をドライエッチングによってｐ型薄膜Ｓｉ基板１９
を１００ｎｍ除去する。
【００３８】さらにドライエッチングによって下地酸化
膜５０ｎｍを除去する。これによってフィールド領域７
の周辺１５は空洞になる。
膜５０ｎｍを除去する。これによってフィールド領域７
の周辺１５は空洞になる。
【００３９】その後、ｐ型薄膜Ｓｉ基板１９の下の下地
酸化膜を１：１０のＨＦ／Ｈ2Ｏ液の中に浸して除去す
ると、ｐ型薄膜Ｓｉ基板１９はＳｉ3Ｎ4からなる支柱１
８で支えられているので除去されずに残り、図６のＡＡ
断面図に示すように下地絶縁領域１７は空洞になる。
酸化膜を１：１０のＨＦ／Ｈ2Ｏ液の中に浸して除去す
ると、ｐ型薄膜Ｓｉ基板１９はＳｉ3Ｎ4からなる支柱１
８で支えられているので除去されずに残り、図６のＡＡ
断面図に示すように下地絶縁領域１７は空洞になる。
【００４０】この後、酸素雰囲気中に１−２分放置して
ｐ型薄膜Ｓｉ基板１９とｐ型Ｓｉ基板１の表面をＯで終
端させる。この時雰囲気は弗素でもよい。次に厚さ５〜
１５ｎｍの酸化膜を形成する。この時ｐ型薄膜Ｓｉ基板
１９の周辺も同時に酸化されるのでアイソレーション領
域の役割をする。
ｐ型薄膜Ｓｉ基板１９とｐ型Ｓｉ基板１の表面をＯで終
端させる。この時雰囲気は弗素でもよい。次に厚さ５〜
１５ｎｍの酸化膜を形成する。この時ｐ型薄膜Ｓｉ基板
１９の周辺も同時に酸化されるのでアイソレーション領
域の役割をする。
【００４１】この酸化膜上に厚さ２５０ｎｍの多結晶Ｓ
ｉからなるゲート３を被着し、リン或いは砒素をそれぞ
れ２×１０15程度イオン打ち込みをし、ソース，ドレイ
ンを形成する。
ｉからなるゲート３を被着し、リン或いは砒素をそれぞ
れ２×１０15程度イオン打ち込みをし、ソース，ドレイ
ンを形成する。
【００４２】最後にＣＶＤ法によりノンドープのＳｉＯ
2からなる厚さ５０ｎｍの層間絶縁膜１１を堆積した
後、ＰＳＧからなる厚さ４５０ｎｍの層間絶縁膜１２を
形成する。本発明ではゲート電極下にはＳｉＯ2からな
るゲート絶縁膜を形成したが、絶縁膜としては他にＳｉ
ＯＮ等を用いても良い。本構造では、ゲート絶縁膜とＳ
ｉ基板界面でのホットキャリア捕獲の問題が残る。その
為、ゲート絶縁型電界効果トランジスタと同様にゲート
電極下のゲート絶縁膜を除去した構造も、ホットキャリ
ア対策として有効である。
2からなる厚さ５０ｎｍの層間絶縁膜１１を堆積した
後、ＰＳＧからなる厚さ４５０ｎｍの層間絶縁膜１２を
形成する。本発明ではゲート電極下にはＳｉＯ2からな
るゲート絶縁膜を形成したが、絶縁膜としては他にＳｉ
ＯＮ等を用いても良い。本構造では、ゲート絶縁膜とＳ
ｉ基板界面でのホットキャリア捕獲の問題が残る。その
為、ゲート絶縁型電界効果トランジスタと同様にゲート
電極下のゲート絶縁膜を除去した構造も、ホットキャリ
ア対策として有効である。
【００４３】図９は本発明の第３の実施例のＮチャネル
ＳＯＩトランジスタの断面図である。本実施例に於いて
は第２の実施例と同様にして、１７の空洞を形成した
後、実施例１と同様のプロセスを用いることによって達
成される。本実施例では実施例２で問題となる、ｐ型薄
膜Ｓｉ基板とゲート絶縁膜の界面で捕獲されるホットキ
ャリアの影響を低減することが可能となる。同時に下地
絶縁膜とｐ型薄膜Ｓｉ基板の界面に捕獲されるホットキ
ャリアの影響も低減している。
ＳＯＩトランジスタの断面図である。本実施例に於いて
は第２の実施例と同様にして、１７の空洞を形成した
後、実施例１と同様のプロセスを用いることによって達
成される。本実施例では実施例２で問題となる、ｐ型薄
膜Ｓｉ基板とゲート絶縁膜の界面で捕獲されるホットキ
ャリアの影響を低減することが可能となる。同時に下地
絶縁膜とｐ型薄膜Ｓｉ基板の界面に捕獲されるホットキ
ャリアの影響も低減している。
【００４４】ＳＯＩトランジスタの下地絶縁膜除去の
際、除去する酸化膜の面積がトランジスタの面積に比較
して大きい為、実施例１に比べると下地酸化膜の除去に
困難を伴う。従って、この問題点を解決する為、ｐ型薄
膜Ｓｉ基板１９の活性化領域に縞状の窓を設けた例を示
す。
際、除去する酸化膜の面積がトランジスタの面積に比較
して大きい為、実施例１に比べると下地酸化膜の除去に
困難を伴う。従って、この問題点を解決する為、ｐ型薄
膜Ｓｉ基板１９の活性化領域に縞状の窓を設けた例を示
す。
【００４５】図１０〜１２に本発明の第４の実施例を示
す。本実施例に於いては、ｐ型薄膜Ｓｉ基板１９の活性
化領域の周辺の薄膜Ｓｉ基板にドライエッチングによっ
て溝を形成するのと同時に、縞状に窓２３を設け、ドラ
イエッチングによって薄膜Ｓｉ基板の活性化領域に溝を
形成する。この溝により、活性化領域下の下地酸化膜は
容易に除去される。又、この溝はゲート絶縁膜を形成す
る工程で酸化膜で覆われ、活性化領域の下が空洞として
残る。本実施例に於いては、ゲート絶縁膜を除去した構
造も実現可能であることは言うまでもない。
す。本実施例に於いては、ｐ型薄膜Ｓｉ基板１９の活性
化領域の周辺の薄膜Ｓｉ基板にドライエッチングによっ
て溝を形成するのと同時に、縞状に窓２３を設け、ドラ
イエッチングによって薄膜Ｓｉ基板の活性化領域に溝を
形成する。この溝により、活性化領域下の下地酸化膜は
容易に除去される。又、この溝はゲート絶縁膜を形成す
る工程で酸化膜で覆われ、活性化領域の下が空洞として
残る。本実施例に於いては、ゲート絶縁膜を除去した構
造も実現可能であることは言うまでもない。
【００４６】図１３〜１５に本発明の第５の実施例を示
す。本実施例に於いては下地絶縁領域とゲート絶縁領域
が共に空気絶縁され、かつ下地絶縁膜除去に便利なよう
に薄膜Ｓｉ基板１９にエッチング様の窓を設けたので下
地絶縁膜除去が容易になるという利点がある。
す。本実施例に於いては下地絶縁領域とゲート絶縁領域
が共に空気絶縁され、かつ下地絶縁膜除去に便利なよう
に薄膜Ｓｉ基板１９にエッチング様の窓を設けたので下
地絶縁膜除去が容易になるという利点がある。
【００４７】ホットキャリア注入によるデバイス劣化の
低減には、特に注入の起る場所を限定して対策を施すこ
とが効果的である。ホットキャリア注入はドレイン端で
起ることが知られており、ゲートと低濃度ドレイン拡散
層の重なりが空乏層幅程度の時が最も効果的である。こ
のような構造を実現するデバイス構造としてゲート・ド
レイン・オーバラップ・ライトリー・ドープ・ドレイン
（ＧＯＬＤ）構造が知られている。本ゲート構造にも本
発明が適用可能で有ることはいうまでもない。
低減には、特に注入の起る場所を限定して対策を施すこ
とが効果的である。ホットキャリア注入はドレイン端で
起ることが知られており、ゲートと低濃度ドレイン拡散
層の重なりが空乏層幅程度の時が最も効果的である。こ
のような構造を実現するデバイス構造としてゲート・ド
レイン・オーバラップ・ライトリー・ドープ・ドレイン
（ＧＯＬＤ）構造が知られている。本ゲート構造にも本
発明が適用可能で有ることはいうまでもない。
【００４８】図１６は本発明の第６の実施例である。上
記第１の実施例において、ゲート電極形成にゴールド
（ＧＯＬＤ）構造を適用したものである。ゴールド構造
では拡散層上でのホットキャリア捕獲の影響が重要とな
るため、本発明の適用は特に効果がある。図中２１は下
地ゲート電極、２０は低濃度不純物拡散層である。
記第１の実施例において、ゲート電極形成にゴールド
（ＧＯＬＤ）構造を適用したものである。ゴールド構造
では拡散層上でのホットキャリア捕獲の影響が重要とな
るため、本発明の適用は特に効果がある。図中２１は下
地ゲート電極、２０は低濃度不純物拡散層である。
【００４９】図１７は本発明の第７の実施例である。上
記第３の実施例において、ゲート電極形成にゴールド
（ＧＯＬＤ）構造を適用したものである。ゴールド構造
ではゲートのフリンジング電界の影響で電流が通常のゲ
ート構造のトランジスタに比べて多く流れるため、耐ホ
ットキャリア効果だけではなく、トランジスタ特性の向
上も実現する。
記第３の実施例において、ゲート電極形成にゴールド
（ＧＯＬＤ）構造を適用したものである。ゴールド構造
ではゲートのフリンジング電界の影響で電流が通常のゲ
ート構造のトランジスタに比べて多く流れるため、耐ホ
ットキャリア効果だけではなく、トランジスタ特性の向
上も実現する。
【００５０】図１８は本発明の第８の実施例である。第
７の実施例に於いて、ゲート絶縁領域の酸化膜を除去す
ることによって、本発明の効果を最も向上させた構造と
なっている。
７の実施例に於いて、ゲート絶縁領域の酸化膜を除去す
ることによって、本発明の効果を最も向上させた構造と
なっている。
【００５１】以上説明した本発明の第１〜第８の実施例
に於いては、Ｎチャネルトランジスタ用いたが、ｐチャ
ネルトランジスタにも適用して良い。その場合には、す
べての不純物をｐ型からｎ型へ、ｎ型からｐ型へ変換す
ればよい。ｐチャネルトランジスタではホットキャリア
の捕獲現象の影響がより顕著な為、本発明は効果的であ
る。又、本発明を用いて同一Ｓｉ基板上にｎチャネルト
ランジスタとｐチャネルトランジスタを形成したＣＭＯ
Ｓ回路を構成することができる。ｐチャネルを形成する
ときはｎチャネルの領域を、ｎチャネルを形成するとき
はｐチャネルの領域をホトレジストで覆っておけば良
い。
に於いては、Ｎチャネルトランジスタ用いたが、ｐチャ
ネルトランジスタにも適用して良い。その場合には、す
べての不純物をｐ型からｎ型へ、ｎ型からｐ型へ変換す
ればよい。ｐチャネルトランジスタではホットキャリア
の捕獲現象の影響がより顕著な為、本発明は効果的であ
る。又、本発明を用いて同一Ｓｉ基板上にｎチャネルト
ランジスタとｐチャネルトランジスタを形成したＣＭＯ
Ｓ回路を構成することができる。ｐチャネルを形成する
ときはｎチャネルの領域を、ｎチャネルを形成するとき
はｐチャネルの領域をホトレジストで覆っておけば良
い。
【００５２】又、本発明の第２〜５，７，８の実施例に
於いてはＳＯＩ基板作成法として張り合わせ基板を用い
たが、下地酸化膜の形成方法としては、通常のＳｉ基板
にＯをイオン注入した後高温でアニールすることによっ
て形成しても良い。トランジスタを作成する薄膜Ｓｉ基
板の形成方法は同様である。
於いてはＳＯＩ基板作成法として張り合わせ基板を用い
たが、下地酸化膜の形成方法としては、通常のＳｉ基板
にＯをイオン注入した後高温でアニールすることによっ
て形成しても良い。トランジスタを作成する薄膜Ｓｉ基
板の形成方法は同様である。
【００５３】
【発明の効果】一般に、Ｓｉ基板に酸化膜を成長させた
後、室温に冷却する際、酸化膜中の酸素の外方拡散が起
り、正孔捕獲中心として働く酸素空位を発生させ、この
酸素空位にＨやＯＨが結合すると電子捕獲中心として働
くことが知られている。従って、この酸素空位そのもの
の発生を抑制することはトランジスタの信頼性を高める
上で効果的である。
後、室温に冷却する際、酸化膜中の酸素の外方拡散が起
り、正孔捕獲中心として働く酸素空位を発生させ、この
酸素空位にＨやＯＨが結合すると電子捕獲中心として働
くことが知られている。従って、この酸素空位そのもの
の発生を抑制することはトランジスタの信頼性を高める
上で効果的である。
【００５４】ゲ−ト絶縁膜除去後に形成される自然酸化
膜を完全に除去することは極めて困難である為、むしろ
自然酸化膜の表面に意識的にＯが終端できるように酸素
雰囲気中に放置することは効果的である。
膜を完全に除去することは極めて困難である為、むしろ
自然酸化膜の表面に意識的にＯが終端できるように酸素
雰囲気中に放置することは効果的である。
【００５５】又、室温に於いて放置する際の雰囲気を弗
素にした場合、上述した酸素空位に弗素や弗素の原子団
が結合すると電子のエネルギ−固有値がＳｉＯ2の禁制
帯中に現れない様にすることが可能であることが報告さ
れており、本発明に適応する原子と考えられる。
素にした場合、上述した酸素空位に弗素や弗素の原子団
が結合すると電子のエネルギ−固有値がＳｉＯ2の禁制
帯中に現れない様にすることが可能であることが報告さ
れており、本発明に適応する原子と考えられる。
【００５６】本発明によれば、ホットキャリア注入によ
るトランジスタ特性の劣化を防止することができ、高信
頼性を有する集積回路を構成できる。また、ＳＯＩトラ
ンジスタに適用することでより微細なトランジスタの信
頼性を高めることができる。
るトランジスタ特性の劣化を防止することができ、高信
頼性を有する集積回路を構成できる。また、ＳＯＩトラ
ンジスタに適用することでより微細なトランジスタの信
頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＮチャネルゲート
絶縁型電界効果トランジスタの平面図である。
絶縁型電界効果トランジスタの平面図である。
【図２】図１のＡＡ断面図である。
【図３】図１のＢＢ断面図である。
【図４】従来のｎチャネルゲート絶縁型電界効果トラン
ジスタである。
ジスタである。
【図５】本発明の第２の実施例を示すＮチャネルＳＯＩ
トランジスタの平面図である。
トランジスタの平面図である。
【図６】図５のＡＡ断面図である。
【図７】図５のＢＢ断面図である。
【図８】従来のｎチャネルＳＯＩトランジスタである。
【図９】本発明の第３の実施例のＮチャネルゲート絶縁
型電界効果トランジスタの断面図である。
型電界効果トランジスタの断面図である。
【図１０】本発明の第４の実施例のＮチャネルＳＯＩト
ランジスタの平面図である。
ランジスタの平面図である。
【図１１】図１０のＡＡ断面図である。
【図１２】図１０のＢＢ断面図である。
【図１３】本発明の第５の実施例のＮチャネルＳＯＩト
ランジスタの平面図である。
ランジスタの平面図である。
【図１４】図１３のＡＡ断面図である。
【図１５】図１３のＢＢ断面図である。
【図１６】本発明の第６の実施例のＮチャネルゲート絶
縁型電界効果トランジスタの断面図である。
縁型電界効果トランジスタの断面図である。
【図１７】本発明の第７の実施例のＮチャネルＳＯＩト
ランジスタの断面図である。
ランジスタの断面図である。
【図１８】本発明の第７の実施例のＮチャネルＳＯＩト
ランジスタの断面図である。
ランジスタの断面図である。
１…ｐ型Ｓｉ基板、２…ゲート絶縁膜、３…ゲート電
極、４…ソース、５…ドレイン、６…ホットキャリア、
７…フィールド領域、８…活性化領域、９…除去膜、１
０…ゲート絶縁領域、１１…層間絶縁膜１、１２…層間
絶縁膜２、１３…フィールド酸化膜、１４…支柱マス
ク、１５…除去領域１、１６…ＳＯＩ下地酸化膜、１７
…ＳＯＩ下地絶縁領域、１８…支柱、１９…ＳＯＩ基
板、２０…低濃度不純物領域、２１…下地ゲート電極、
２２…チャネル、２３…除去領域２、２４…下地絶縁領
域形成窓。
極、４…ソース、５…ドレイン、６…ホットキャリア、
７…フィールド領域、８…活性化領域、９…除去膜、１
０…ゲート絶縁領域、１１…層間絶縁膜１、１２…層間
絶縁膜２、１３…フィールド酸化膜、１４…支柱マス
ク、１５…除去領域１、１６…ＳＯＩ下地酸化膜、１７
…ＳＯＩ下地絶縁領域、１８…支柱、１９…ＳＯＩ基
板、２０…低濃度不純物領域、２１…下地ゲート電極、
２２…チャネル、２３…除去領域２、２４…下地絶縁領
域形成窓。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｒ 9056−4Ｍ ３１１ Ｙ
Claims (3)
- 【請求項１】半導体基板の主表面の第１の領域に酸化膜
からなるゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上にＭＯＳトランジスタのゲート電極を形成する工程
と、該ゲート電極下のゲート絶縁膜をエッチングにより
除去する工程と、上記ゲート絶縁膜除去後に上記ゲート
電極下の上記半導体基板の上記主表面のＳｉ未結合手を
既知原子で終端する工程と、上記ＭＯＳトランジスタ領
域及びその周辺上にパッシベーション膜を形成する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に酸化膜からなる下地絶縁膜
を形成する工程と、該下地絶縁膜上に薄膜基板を形成す
る工程と、該薄膜基板に第１の領域を形成するための素
子分離領域を形成する工程と、該素子分離領域に上記下
地絶縁膜まで溝を形成する工程と、該溝の一部に窒化膜
を充鎭する工程と、上記溝を介して上記第１の領域下の
上記下地絶縁膜を除去する工程を含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】半導体基板上に酸化膜からなる下地絶縁膜
を形成する工程と、該下地絶縁膜上に薄膜Ｓｉ基板を形
成する工程と、該薄膜Ｓｉ基板に第１の領域を形成する
ための素子分離領域を形成する工程と、該素子分離領域
に上記下地絶縁膜まで溝を形成する工程と、該溝の一部
に窒化膜を充鎭する工程と、上記溝を介して上記第１の
領域下の上記下地絶縁膜を除去する工程と、上記第１の
領域に酸化膜からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に上記ＭＯＳトランジスタのゲート電
極を形成する工程と、該ゲート電極下に存在するゲート
絶縁膜をエッチングにより除去する工程と、上記ゲート
絶縁膜除去後に上記ゲート電極下の薄膜Ｓｉ基板界面の
Ｓｉ未結合手を既知原子で終端する工程と、上記第１の
領域及びその周辺上にパッシベーション膜を形成する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26718492A JPH06120490A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26718492A JPH06120490A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120490A true JPH06120490A (ja) | 1994-04-28 |
Family
ID=17441281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26718492A Pending JPH06120490A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120490A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2791180A1 (fr) * | 1999-03-19 | 2000-09-22 | France Telecom | Dispositif semi-conducteur a courant de fuite reduit et son procede de fabrication |
| FR2795554A1 (fr) * | 1999-06-28 | 2000-12-29 | France Telecom | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs |
| JP2001067018A (ja) * | 1999-06-21 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその駆動方法並びに電子装置 |
| JP2001195016A (ja) * | 1999-10-29 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| US6372607B1 (en) * | 1999-06-30 | 2002-04-16 | Intel Corporation | Photodiode structure |
| FR2838237A1 (fr) * | 2002-04-03 | 2003-10-10 | St Microelectronics Sa | Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor |
| US6649969B2 (en) | 2001-01-26 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor device |
| US6893928B2 (en) | 1998-04-24 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2008172245A (ja) * | 2007-01-10 | 2008-07-24 | Samsung Electronics Co Ltd | ポリシリコンの形成方法、当該ポリシリコンを備える薄膜トランジスタ及びその形成方法 |
| DE19832552B4 (de) * | 1997-09-29 | 2008-10-23 | Lg Semicon Co. Ltd., Cheongju | Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung |
| JP2008270641A (ja) * | 2007-04-24 | 2008-11-06 | Elpida Memory Inc | 電界効果トランジスタ |
| JP2010080561A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010114370A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| JP2013168670A (ja) * | 2006-04-28 | 2013-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
-
1992
- 1992-10-06 JP JP26718492A patent/JPH06120490A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19832552B4 (de) * | 1997-09-29 | 2008-10-23 | Lg Semicon Co. Ltd., Cheongju | Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung |
| US6893928B2 (en) | 1998-04-24 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| EP1039546A1 (fr) * | 1999-03-19 | 2000-09-27 | France Telecom | Dispositif semi-conducteur à courant de fuite réduit et son procédé de fabrication |
| FR2791180A1 (fr) * | 1999-03-19 | 2000-09-22 | France Telecom | Dispositif semi-conducteur a courant de fuite reduit et son procede de fabrication |
| US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| JP2001067018A (ja) * | 1999-06-21 | 2001-03-16 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその駆動方法並びに電子装置 |
| US9659524B2 (en) | 1999-06-21 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including substrate having cavity, and method for fabricating the light-emitting device |
| US8941565B2 (en) | 1999-06-21 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| FR2795554A1 (fr) * | 1999-06-28 | 2000-12-29 | France Telecom | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs |
| WO2001001477A1 (fr) * | 1999-06-28 | 2001-01-04 | France Telecom | Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs |
| US6727186B1 (en) | 1999-06-28 | 2004-04-27 | FRANCE TéLéCOM | Method for lateral etching with holes for making semiconductor devices |
| US6372607B1 (en) * | 1999-06-30 | 2002-04-16 | Intel Corporation | Photodiode structure |
| JP2001195016A (ja) * | 1999-10-29 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| US6649969B2 (en) | 2001-01-26 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor device |
| US6989570B2 (en) | 2002-04-03 | 2006-01-24 | Stmicroelectronics S.A. | Strained-channel isolated-gate field effect transistor, process for making same and resulting integrated circuit |
| FR2838237A1 (fr) * | 2002-04-03 | 2003-10-10 | St Microelectronics Sa | Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor |
| JP2013168670A (ja) * | 2006-04-28 | 2013-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2008172245A (ja) * | 2007-01-10 | 2008-07-24 | Samsung Electronics Co Ltd | ポリシリコンの形成方法、当該ポリシリコンを備える薄膜トランジスタ及びその形成方法 |
| JP2008270641A (ja) * | 2007-04-24 | 2008-11-06 | Elpida Memory Inc | 電界効果トランジスタ |
| JP2010080561A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8148769B2 (en) | 2008-09-25 | 2012-04-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US8569133B2 (en) | 2008-09-25 | 2013-10-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2010114370A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018882B2 (en) | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon | |
| US5060035A (en) | Silicon-on-insulator metal oxide semiconductor device having conductive sidewall structure | |
| US4377819A (en) | Semiconductor device | |
| JPH06120490A (ja) | 半導体装置及びその製造方法 | |
| KR20010014961A (ko) | 반도체 장치 | |
| CN100511704C (zh) | 半导体衬底、半导体装置和其制造方法 | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| JPH05102179A (ja) | 半導体装置及びその製造方法 | |
| KR930009478B1 (ko) | Soi 구조상의 게이트절연형 전계효과 트랜지스터 | |
| KR19980081779A (ko) | Ｍｏｓ 트랜지스터와 그 제조 방법 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JP3316023B2 (ja) | 半導体装置 | |
| KR100197656B1 (ko) | 반도체 에스.오.아이.소자의 제조방법 | |
| KR100540885B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| KR100201779B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH03188637A (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH0629472A (ja) | 半導体装置およびその製造方法 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPH065860A (ja) | 薄膜トランジスタ及びその製造方法 |