DE3835692C2 - Halbleiterspeicheranordnung und Verfahren zu deren Herstellung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeicheranordnung und auf ein Verfahren zum Herstellen einer Halbleiterspeicheran­ ordnung.

Aus der DE 35 25 418 A1 ist eine Halbleiterspeicheranordnung und ein Verfahren zu deren Herstellung bekannt. Gemäß dieser Druckschrift ist ein Halbleitersubstrat mit einer Hauptober­ fläche des Substrates vorgesehen. In der Hauptoberfläche sind eine Mehrzahl von Blöcken gebildet. Die Blöcke sind durch je­ weils zwei sich längseitig und breitseitig erstreckende Gräben abgegrenzt. Auf der Hauptoberfläche des Substrates auf der oberen Oberfläche in der Mitte eines jeden Blockes ist eine Source/Drainzone, im weiteren Source/Drainbereich genannt, gebildet, wobei in der Mitte des Source/Drainbereiches ein Bitleitungsverbindungsbereich vorge­ sehen ist. Die Seitenwände eines jeden Blockes bilden einen Kondensatorbereich bzw. einen passiven Elementbereich, der den Block ganz umgibt. Des weiteren ist zwischen dem passiven Elementbereich und dem Source/Drain­ bereich ein Gatebereich vorgesehen. Daher bildet jeder Block eine Speicherzelle. Da ein Block nicht beliebig verkleinert werden kann, ist die Möglichkeit, hochintegrierte Anordnungen zu schaffen, beschränkt. Schließlich muß für jede einzelne Speicherzelle, d. h. für jeden Block eine eigene Bitleitung vor­ gesehen werden. Dadurch wird die Integration erschwert.

Mit dem Kleinerwerden von dynamischen RAMs wurden die Kondensa­ torbereiche kleiner und entsprechend wurde die Anzahl der darin gespeicherten Ladungen verringert. Als Folge davon ergab sich das Problem, daß die Zuverlässigkeit aufgrund von Strahlungs­ schäden (sogenannte Soft Errors) oder ähnlichem verschlechtert wurde. Es wurden verschiedene Verbesserungen zum Erhöhen der Speicherkapazität vorgeschlagen. Eine dieser Verbesserungen ist eine Grabenkondensatorzelle, bei der in dem Halbleitersubstrat ein Graben gebildet ist. Der entsprechende Stand der Technik findet sich in der Japanese Patent Laying-Open Gazette Nr. 67862/1987, M. WADA et al., "A Folded Capacitor Cell (F.C.C.) for Future Megabit DRAMs", IEDM, Tech. Dig., S. 244-247, 1984, K. Nakamura et al., "Buried Isolation Capacitor Cell (BIC) for Megabit MOS Dynamic RAM", IEDM, Tech. Dig., S. 236-239, 1984, W. F. Richardson et al., "A Trench Transistor Cross-Point DRAM Cell", IEDM, Tech. Dig., S. 714, 1985, sowie in dem US-Patent 4,651,184.

Fig. 4 zeigt ein Beispiel einer Grabenkondensatorzelle vom sogenannten kombinierten Isolations-Typ.

Nach Fig. 4 ist eine Mehrzahl von Blöcken 1 (lediglich einer ist gezeigt) auf einer Hauptoberfläche des Halbleitersubstrates gebildet, wobei jeder als ungefähr rechteckiger Körper gebildet ist, dessen vier Seiten durch längsseitige und breitseitige Gräben 2 umgeben sind. Ein Paar von Schalttransistoren 4 (lediglich einer ist gezeigt) ist auf dem Block 1 auf der Seite der Hauptoberfläche 3 des Halbleitersubstrates angeordnet. Ein Paar von Kondensatorbereichen 5 (lediglich einer ist gezeigt) ist auf einem Paar von Seitenwandflächen des Blockes 1, die zueinander parrallel sind, angeordnet.

Ein Gateoxidfilm 6a und darauf eine Gateelektrode 6b sind auf dem Abschnitt der Hauptoberfläche 3 gebildet, der in der Nähe des Kondensatorbereiches 5 eines Schalttransistors 4 ist. Ein Paar von Source-/Drainbereichen 7 und 8 ist auf der Seite der Hauptoberfläche 3 des Blockes 1 gebildet, und schließt den Gateoxidfilm 6a und die Gateelektrode 6b ein.

In dem Kondensatorbereich 5 ist eine Kondensatorelektrodenschicht 9 auf der Seitenwandfläche des Blockes 1 gebildet. Der obere Endabschnitt der Kondensatorelektrodenschicht 9 ist mit einem Source-/Drainbereich 8 verbunden. Obwohl in Fig. 4 weggelassen, sind in dem Graben 2 eine isolierende Schicht und eine zweite Elektrodenschicht angeordnet, die zusammen mit der Elektroden­ schicht 9 den Kondensatorbereich 5 bilden.

Obwohl nicht gezeigt, ist mit dem Source-/Drainbereich 7 eine Bitleitung verbunden und mit der Gateelektrode 6b eine Wortlei­ tung verbunden. Der Schalttransistorbereich 4 und der Kondensa­ torbereich 5 bilden eine Speicherzelle eines dynamischen RAM vom Ein-Transistor-Ein-Kondensator-Typ.

Bei der oben erwähnten Halbleiterspeichereinrichtung sollten der Transistorbereich 4 und der Kondensatorbereich 5 voneinander getrennt sein. Daher kann der Kondensatorbereich 5 lediglich auf zwei Seiten der vier Seiten von jedem Block 1 gebildet werden. Aus diesem Grund kann bei dieser Halbleiterspeicheranordnung die Kondensatorfläche zum Ermöglichen einer großen Anzahl von zu speichernden Ladungen nicht groß genug gemacht werden.

Aufgabe dieser Erfindung ist es, eine Halbleiterspeicheranordnung vorzusehen, bei der die Bandelemente weiter verkleinert werden können, sowie ein Herstellungsverfahren für eine solche Halb­ leiterspeicheranordnung anzugeben.

Die Halbleiterspeicheranordnung entsprechend dieser Erfindung ist gekennzeichnet durch die Merkmale des Patentanspruches 1.

Ein Verfahren zur Herstellung der Halbleiterspeicheranordnung entsprechend dieser Erfindung ist gekennzeichnet durch die Merk­ male des Patentanspruches 5.

Nach der Erfindung erstreckt sich immer ein Gatebereich zwischen dem passiven Elementbereich und dem Sourcebereich, auch wenn sich der passive Elementbereich von der Seitenwandfläche eines Grabens bis zur Seitenwandfläche eines anderen anschließenden Gra­ bens erstreckt. Dadurch gibt es keinen Kurzschluß zwischen dem passiven Elementbereich und dem Source-/Drainbereich, auch wenn ein passiver Elementbereich auf der Seitenwandfläche eines Grabens gebildet ist und sich der Bereich auf die Seitenwand­ fläche eines kontinuierlichen Grabens erstreckt. Der passive Elementbereich ist nicht nur auf einer Seitenwandfläche eines Grabens gebildet, sondern auch kontinuierlich auf der Seitenwandfläche eines anschließenden Grabens, wodurch eine größere Fläche des pas­ siven Elementes ermöglicht wird. Mit anderen Worten kann die Größe der in dem passiven Elementbereich zu speichernden Ladung erhöht werden, wodurch die Halbleiterspeicheranordnung leicht minimiert werden kann.

Es folgt die Beschreibung des Ausführungsbeispieles der Erfindung anhand der Figuren. Von den Figuren zeigt

Fig. 1 eine teilweise vertikale Schnittansicht eines Ausführungsbeispieles der Halbleiterspeicheranordnung entsprechend dieser Erfindung,

Fig. 2 eine Schnittansicht, genommen entlang der Linie II-II aus Fig. 1,

Fig. 3A bis 3E teilweise vertikale Schnittansichten zum Erläu­ tern des Herstellungsverfahrens der Halbleiterspeicheran­ ordnung entsprechend dieser Erfindung, und

Fig. 4 eine Teilansicht einer herkömmlichen Halbleiterspeicheranordnung, entsprechend Fig. 1.

In Fig. 1 sind Bitleitungen, Wortleitungen, ein isolierender Film zur Isolierung von Elementen, ein abschließender Schutzfilm und die in dem Graben vergrabenen Teile zum leichteren Verständnis weggelassen.

Nach Fig. 1 sind auf einer Hauptoberfläche 11 eines Halbleiter­ substrates 10 längsseitig und breitseitig Gräben 12 und 13 mit einigen µm bis einigen zehn µm gebildet. Durch die Gräben 12 und 13 ist nämlich der Abschnitt auf der Hauptoberfläche 11 des Halbleitersubstrates 10 in eine Mehrzahl von Bereichen geteilt, wobei jeder der Bereiche einen Block 14 bildet, der eine ungefähr rechteckige Körperform aufweist. Jeder Block 14 weist eine Paar von Gatebereichen 15 und ein Paar von passiven Elementbereichen 16 auf, die jeweils voneinander räumlich getrennt sind.

Die Gatebereiche 15 sind auf oberen Abschnitten eines Paares von zueinander parallelen Seiten aus den vier Seiten des Blockes 14 gebildet, und erstrecken sich zu den verbleibenden, sich mit denen schneidenden Seiten. Die Gatebereiche 15 erstrecken sich ebenso bis zu dem Randabschnitt der Hauptoberfläche 11. Wie in Fig. 2 gezeigt, weist der Gatebereich 15 einen auf der Oberfläche von jedem Block 14 gebildeten Gateoxidfilm 17, eine auf dem Gateoxidfilm 17 gebildete Gateelektrode 18 und einen unterhalb des Gateoxidfilmes 17 gebildeten Kanal 19 zum Steuern des Schwellenwertes auf. Ein Source-/Drainbereich 20 ist auf einem Abschnitt auf der Seite der Hauptoberfläche 11 gebildet. Dieser Gateoxidfilm 17, die Gateelektrode 18 und der Kanalbereich 19 erstrecken sich von dem Rand des Source-/Drainbereiches 20 entlang der Oberfläche des Blockes 14 bis zum oberen Endabschnitt des Kondensatorbereiches 16. Wie in Fig. 1 gezeigt, ist beim Zentrum des Source-/Drainbereiches 20 ein Bitleitungsverbindungsbereich 21 vorgesehen, mit dem eine (nicht gezeigte) Bitleitung verbunden ist.

Dieser Kondensatorbereich 16 ist unterhalb des Gatebereiches 15 auf der Seitenwandfläche des Blockes 14 und in den Gräben 12 und 13 gebildet. Der Kondensatorbereich 16 erstreckt sich entlang des Gatebereiches 15 von einem Paar von parallelen Seitenwand­ flächen des Blockes 14 kontinuierlich bis zur Seite der Seitenwandflächen, die diese Seitenwandflächen kreuzen. Wie in Fig. 2 gezeigt, ist auf der Seitenwandfläche des Blockes 14 unterhalb des Gatebereiches 15 eine zweite Elektroden­ schicht 22 gebildet. Auf der Oberfläche der zweiten Elektroden­ schicht 22 ist vollständig ununterbrochen zum Gateoxidfilm 17 eine dünne isolierende Schicht 23 gebildet. Eine erste Elektro­ denschicht 24 (Zellplatte) ist zum Füllen des Grabens auf der Oberfläche der isolierenden Schicht 23 angeordnet. Ein Trennbereich 25 ist auf dem unteren Endabschnitt des Kondensa­ torbereiches 16 gebildet und ein Paar von Kondensatorbereichen 16, die sich gegenüberliegen, ist durch den isolierenden Bereich 25 voneinander getrennt. Die Hauptoberfläche des Halbleitersub­ strates 10 einschließlich des Blockes 14 und des Gatebereiches 15 ist mit einem Oxidfilm 26 zum Isolieren der Elemente bedeckt und ein abschließender Schutzfilm 27 ist darauf angeordnet. Eine (nicht gezeigte) Bitleitung ist mit dem Bitleitungsverbindungsbe­ reich 21 verbunden, und eine (nicht gezeigte) Wortleitung ist mit dem Gatebereich 15 verbunden.

Im folgenden wird die Betriebsweise der Halbleiterspeicheran­ ordnung entsprechend dieser Erfindung beschrieben.

Die Information "1" oder "0" von einer Bitleitung (nicht gezeigt) wird über den Source-/Drainbereich 20 und den Kanal 19 in dem Kondensatorbereich 16 gespeichert. Das Schreiben und Lesen der Information wird durch das Öffnen/Schließen des Gatebereiches 15 durchgeführt.

Der zum Speichern der Information benutzte Kondensatorbereich 16 ist weitgehend entlang der Seitenwandflächen der Gräben 12 und 13 gebildet, d. h. den Seitenwandflächen des Blockes 14. Der Kondensatorbereich 16 erstreckt sich nicht nur auf dem Paar der parallel zueinander liegenden Seitenwandflächen des Blockes 14, sondern auch auf die angrenzenden Abschnitte der sich mit denen schneidenden Seitenwandflächen. Deshalb kann in diesem Fall ein relativ breiter Kondensatorbereich 16 vorgesehen werden. Der Aufbau sieht nämlich eine breitere Kondensatorfläche vor und daher eine große Anzahl von in dem Kondensatorbereich 16 zu speichernden Ladungen, wodurch die Halbleiterspeicheranordnung verkleinert werden kann, ohne eine Verschlechterung der Zuverlässigkeit aufgrund von Strahlungsschä­ den (Softerrors) oder ähnlichem zu verursachen.

Obwohl sich der Kondensatorbereich 16 nicht nur auf einem Paar von Seitenwandflächen des Blockes 14 parallel zueinander erstreckt, sondern auch bis zu den darin überschneidenden Seiten­ wandflächen, gibt es keinen Kurzschluß zwischen dem Source-/ Drainbereich 20 und dem Kondensatorbereich 16, da immer ein Gatebereich 15 zwischen dem Source-/Drainbereich 20 und dem Kondensatorbereich 16 vorhanden ist.

Im folgenden wird das Verfahren zur Herstellung der Halbleiter­ speicheranordnung entsprechend dieser Erfindung beschrieben.

Zuerst wird nach Fig. 3A die Hauptoberfläche, im weiteren Oberfläche genannt, eines Halbleiter­ substrates 10 mit einem Siliziumoxidfilm 30 bedeckt und die Strukturierung ausgeführt. Ein breiter erster, oberer Graben 31 wird unter Benutzung des Siliziumoxidfilmes 30 als Maske durch reakti­ ves Ionenätzen (RIE) gebildet. Daran anschließend wird auf der ganzen Oberfläche ein weiterer Siliziumoxidfilm gebildet. Die ganze Oberfläche wird durch RIE geätzt, so daß die bodenseitige Oberfläche des ersten Grabens 31 freiliegt. Bei dieser Gelegen­ heit erhält man Rückstände 32 dieses Siliziumoxidfilmes auf der Seitenwandfläche des Grabens 31 zur Bildung von Seitenwänden. Die bodenseitige Oberfläche des ersten Grabens 31 wird unter Benutzung des Rückstandes 32 als Maske durch RIE geätzt, wodurch, wie in Fig. 3B gezeigt, ein enger zweiter, unterer Graben 33 gebildet wird. Diese Gräben 31 und 33 bilden die erwähnten Gräben 12 und 13 (Fig. 1).

Daran anschließend wird, wie in Fig. 3C gezeigt, ein Silizium­ nitridfilm 34 auf der ganzen Oberfläche gebildet. Als nächstes wird darauf ein Siliziumoxidfilm gebildet, und Seitenwände werden durch RIE gebildet, wobei der Rückstand 35 des Siliziumoxidfilmes lediglich auf den Seitenwandabschnitten der Gräben 31 und 32 verbleiben. Unter Benutzung des Rückstandes 35 als Maske wird der Siliziumnitridfilm 34 auf dem bodenseitigen Abschnitt des zweiten Grabens 33 entfernt, wodurch ein Aufbau, wie in Fig. 3C gezeigt entsteht. Daran anschließend wird eine Dotierungsschicht 36 mit dem gleichen Leitungstyp wie das Halbleitersubstrat 10 auf dem bodenseitigen Abschnitt des zweiten Grabens 33 gebildet, und ein dicker Siliziumoxidfilm 37 wird darauf gebildet. Die Dotierungsschicht 36 und der Siliziumoxidfilm 37 bilden einen Trennbereich 25.

Daran anschließend werden der Rückstand 35 des Siliziumoxidfilmes und der Siliziumnitridfilm 34 entfernt. Dann wird Dotiermaterial mit dem dem Substrat 10 entgegengesetzten Leitungs­ typ in die freigelegten Seitenwandflächen des zweiten Grabens 33 zur Bildung der zweiten Elektrodenschicht 22, wie in Fig. 3D gezeigt, dotiert. Dann wird eine dünne Schicht 23 auf der Oberfläche der zweiten Elektrodenschicht 22 gebildet. Eine aus polykristallinem Silizium gebildete erste Elektrodenschicht 24 wird zum Auffüllen des zweiten Grabens 33 gebildet, wodurch der Aufbau nach Fig. 3E vorgesehen wird.

Abschließend werden der Siliziumoxidfilm 30 und der Rückstand 32, die als Masken dienen, entfernt und Dotiermaterial wird zum Steuern des Schwellenwertes in den Kanalbereich 19 dotiert. Ein aus einem Siliziumoxidfilm gebildeter Gateoxidfilm 17 wird gebil­ det, und eine Gateelektrode 18 wird nachfolgend gebildet. In die­ sem Fall wird ebenfalls eine Elektrode 18 selektiv auf der Seiten­ wand des Grabens und auf dem glatten Oberflächenabschnitt durch RIE gebildet. Dann wird der Source-/Drainbereich 20 gebildet.

Ein Oxidfilm 26 zur Trennung der Elemente wird gebildet, Bitleitungen und Wortleitungen (nicht gezeigt) werden gebildet und der ganze Aufbau wird mit einem abschließenden Schutzfilm bedeckt. Durch das oben beschriebene Verfahren kann ein Aufbau vorgesehen werden, bei dem ein Kondensatorabschnitt und ein Transistorabschnitt getrennt voneinander in einem Graben in einer Grabenkondensatorzelle vom kombinierten Isolationstyp gebildet werden. Als Ergebnis kann eine hohe Kondensatorkapazität in einer minimierten Speicherzelle vorgesehen werden.

Es versteht sich von selbst, daß das Verfahren nicht nur auf ein dynamisches RAM vom Ein-Transistor-Ein-Kondensator-Typ angewendet werden kann, sondern auch auf Schaltungsanordnungen, die eine Kombination von mehr als zwei Elementen benötigen, wie zum Beispiel einen Widerstand und einen Kondensator in einem sta­ tischen RAM, bei dem eine Verdrahtung mit hohem Widerstand, ein Transistor, ein Kondensator und ähnliches in einer Zelle gebildet werden. Dies ermöglicht eine hohe Packungsdichte durch getrenntes Bilden von mehr als zwei Elementen in einem Graben.

Claims (7)

1. Halbleiterspeicheranordnung mit einem Halbleitersubstrat (10) mit einer Hauptoberfläche (11); mit einer Mehrzahl von Blöcken (4), die durch die längsseitig und breitseitig erstreckende Gräben (12, 13) in dem Halbleitersubstrat (10) voneinander getrennt sind;
wobei jeder Block (14) zwei sich gegenüberliegende durch die Gräben gebildete erste Seiten­ wandflächen und zwei diese schneidende durch die Gräben gebildete zweite Seitenwandflächen aufweist;
und jeder Block (14) ein Paar von Gatebereichen (15) und ein Paar von Kondensatorbereichen (16) aufweist, von denen jeweils ein Gatebereich (15) auf einem oberen Abschnitt einer der ersten Seitenwandflächen gebildet ist und sich bis zur Hauptoberfläche und bis auf eine der zweiten Seitenwandflächen erstreckt und jeweils ein Kondensatorbereich (16) auf einem Abschnitt in der Nähe des Bodens des Grabens derselben der ersten Seitenwandflächen gebildet ist und sich bis auf dieselbe der zweiten Seitenwandoberflächen erstreckt, wobei eine gemeinsame erste Source-/Drainzone (20) zwischen den beiden Gatebe­ reichen (15) auf einem Block (14) vorgesehen ist, jeweils eine zweite Source-/Drainzone eine Elektrodenschicht (22) des Kondensatorbereiches (16) bildet und die erste Source-/Drainzone (20) einen mit einer Bitleitung verbundenen Bitleitungsverbindungsbereich (21) aufweist.

2. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (12, 13) einen Trennbereich (25) an dem bodenseiti­ gen Abschnitt aufweist, und ein Paar von Kondensatorbereichen (16) durch den Trennbereich (25) voneinander getrennt sind.

3. Halbleiterspeicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Gatebereich (15) eine auf dem Seitenwandflächenab­ schnitt des Grabens (12) gebildete Gateelektrode (18), einen unterhalb der Gateelektrode (18) gebildeten Gateoxidfilm (17) und einen Kanalbereich (19) unterhalb des Gateoxidfilmes (17) auf­ weist.

4. Halbleiterspeicheranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Kondensatorbereich (16) eine in dem Graben (12, 13) eingegra­ bene erste Elektrodenschicht (24), eine zwischen der ersten Elek­ trodenschicht (24) und der Seitenwandfläche des Grabens (12, 13) an­ geordnete isolierende Schicht (37) und die auf der Seitenwandfläche des Grabens (12, 13) an der isolierenden Schicht (37) entspre­ chenden Stelle gebildete, die zweite Source-/Drainzone bildende zweite Elektrodenschicht (22) aufweist.

5. Verfahren zum Herstellen einer Halbleiterspeicheranordnung nach einem der Ansprüche 1 bis 4, bei dem auf einem Abschnitt der Hauptoberflächen ein breiter oberer Graben (31) und in dessen bodenseitigem Abschnitt ein enger unterer Graben (33) und ein Kondensatorbereich (16) in dem unteren Graben (33) und ein Gatebereich (15) im oberen Graben (31) gebildet werden und das Bilden des unteren Grabens (33) die Schritte aufweist:
Bilden eines Siliziumoxidfilmes (30) ganz auf der Oberfläche, nachdem der obere Graben (31) gebildet ist und Übriglassen eines Rückstandes (32) des Siliziumoxidfilmes (30) lediglich auf einer Seitenwandfläche des oberen Grabens (31) durch anisotropes Ätzen, und
Ätzen des Halbleitersubstrates (10) unter Verwendung des Rückstan­ des (32) des Siliziumoxidfilmes (30) als eine Maske zum Bilden des unteren Grabens (33) kontinuierlich unterhalb des oberen Grabens (31).

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt des Bildens des Kondensatorbereiches (16) die Schritte aufweist:
Bilden eines Trennbereiches (25) auf einem bodenseitigen Abschnitt des unteren Grabens (33) durch einen dicken Oxidschicht (37) oder Dotiermaterial (36) von dem gleichen Leitungstyp wie der des Halbleitersubstrates (10),
Bilden einer zweiten Elektrodenschicht (22), die durch eine La­ dungsspeicherschicht von Dotiermaterial mit dem des Halblei­ tersubstrates entgegengesetzte Leitungstyp (10) gebildet ist, bei einem Seitenwandflächenabschnitt des unteren Grabens (33), und
Bilden einer dünnen isolierenden Schicht (23) und Bilden einer ersten Elektrodenschicht (24) in dem unteren Graben (33).

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Schritt des Bildens des Gatebereiches (15) die Schritte aufweist:
Freilegen von Seitenwandflächen des oberen Grabens (31) durch Ent­ fernen des Rückstandes (32) des Siliziumoxidfilmes (30), der auf dem Seitenwandflächenabschnitt des oberen Grabens (31) gebildet ist,
Bilden einer Dotierungsschicht (19) auf der Seitenwandfläche zum Steuern eines Schwellwertes, und
Bilden eines dünnen Gateoxidfilmes (17) und darauf einer Gateelek­ trode (18) auf der Seitenwandfläche des oberen Grabens (31) oder sowohl auf der Seitenwandfläche als auch der oberen Oberfläche des Siliziumsubstrates (10).