DE3835692A1 - Halbleiterspeichereinrichtung und herstellungsverfahren - Google Patents

Description

Diese Erfindung bezieht sich auf eine Halbleiterspeichereinrich­ tung und ein Verfahren zur Herstellung einer solchen und bezieht sich im besonderen auf eine Halbleiterspeichereinrichtung passend für ein dynamisches RAM vom Ein-Transistor-Ein-Kondensator-Typ und ein Verfahren zur Herstellung dafür.

Mit dem Kleinerwerden von dynamischen RAMs wurden die Kondensa­ torbereiche kleiner und entsprechend wurde die Anzahl der darin gespeicherten Ladungen verringert. Als Folge davon ergab sich das ernste Problem, daß die Zuverlässigkeit aufgrund von Strahlungs­ schäden (sogenannte Soft Errors) oder ähnlichem verschlechtert wurde. Es wurden verschiedene Verbesserungen zum Erhöhen der Speicherkapazität vorgeschlagen. Eine dieser Verbesserungen ist eine Grabenkondensatorzelle, bei der in dem Halbleitersubstrat ein Graben gebildet ist.

Der entsprechende Stand der Technik findet sich in der Japanese Patent Laying-Open Gazette Nr. 67 862/1987, M. WADA et. al., "A folded Capacitor Cell (F.C.C.) for Future Megabit DRAMs", IEDM, Tech. Dig., S. 244-247, 1984, K. Nakamura et. al., "Buried Isolation Capacitor Cell (BIC) for Megabit MOS Dynamic RAM", IEDM, Tech. Dig., S. 236-239, 1984, W.F. Richardson et. al., "A Trench Transistor Cross-Point DRAM Cell", IEDM, Tech. Dig., S. 714, 1985.

Fig. 4 zeigt ein Beispiel einer Grabenkondensatorzelle vom sogenannten kombinierten Isolations-Typ.

Nach Fig. 4 ist eine Mehrzahl von Blöcken 1 (lediglich einer ist gezeigt) auf einer Hauptoberfläche des Halbleitersubstrates gebildet, wobei jeder als ungefähr rechteckiger Körper gebildet ist, dessen vier Seiten durch längsseitige und breitseitige Gräben 2 umgeben sind. Ein paar von Schalttransistorbereichen 4 (lediglich einer ist gezeigt) ist auf dem Block 1 auf der Seite der Hauptoberfläche 3 des Halbleitersubstrates angeordnet. Ein Paar von Kondensatorbereichen 5 (lediglich einer ist gezeigt) ist auf einem Paar von Seitenwandoberflächen des Blockes 1, die zueinander parallel sind, angeordnet.

Ein Gateoxidfilm 6 a und darauf eine Gateelektrode 6 b sind auf dem Abschnitt der Hauptoberfläche 3 gebildet, der in der Nähe des Kondensatorbereiches 5 in dem Schalttransistorbereich 4 ist. Ein Paar von Source/Drainbereichen 7 und 8 ist auf der Seite der Hauptoberfläche 3 des Blockes 1 gebildet, und schließt den Gateoxidfilm 6 a und die Gateelektrode 6 b ein.

In dem Kondensatorbereich 5 ist eine Kondensatorelektrodenschicht 9 auf der Seitenwandoberfläche des Blockes 1 gebildet. Der obere Endabschnitt der Kondensatorelektrodenschicht 9 ist mit einem Source/Drainbereich 8 verbunden. Obwohl in Fig. 4 weggelassen, sind in dem Graben 2 eine isolierende Schicht und eine zweite Elektrodenschicht angeordnet, die zusammen mit der Elektroden­ schicht 9 den Kondensatorbereich 5 bilden.

Obwohl nicht gezeigt, ist mit dem Source/Drainbereich 7 eine Bitleitung verbunden und mit der Gateelektrode 6 b eine Wortlei­ tung verbunden. Der Schalttransistorbereich 4 und der Kondensa­ torbereich 5 bilden eine Speicherzelle eines dynamischen RAM vom Ein-Transistor-Ein-Kondensator-Typ.

Bei der oben erwähnten Halbleiterspeichereinrichtung sollten der Transistorbereich 4 und der Kondensatorbereich 5 voneinander getrennt sein. Daher kann der Kondensatorbereich 5 lediglich auf zwei Seiten der vier Seiten von jedem Block 1 gebildet werden. Aus diesem Grund kann bei dieser Halbleiterspeichereinrichtung die Kondensatorfläche zum Ermöglichen einer großen Anzahl von zu speichernden Ladungen nicht groß genug gemacht werden.

Aufgabe dieser Erfindung ist es, eine Halbleiterspeichereinrich­ tung vorzusehen, die eine große Anzahl von winzigen passiven Elementen mit breiteren Bereichen auf der Seitenwand des Blockes aufweist, sowie ein Herstellungsverfahren für eine solche Halb­ leiterspeichereinrichtung anzugeben.

Die Halbleiterspeichereinrichtung entsprechend dieser Erfindung weist ein Halbleitersubstrat, einen auf einer Hauptoberfläche des Halbleitersubstrates gebildeten Graben, einen auf einem Abschnitt auf der Hauptoberfläche in dem Graben gebildeten Gatebereich, einen auf einem Abschnitt auf der unteren Seite des Grabens gebil­ deten passiven Elementbereich, und einen auf der Hauptoberfläche des Halbleitersubstrates gebildeten Source/Drainbereich auf.

Ein Verfahren zur Herstellung der Halbleiterspeichereinrichtung entsprechend dieser Erfindung weist die Schritte zum Bilden eines breiten ersten Grabens auf einem Abschnitt auf einer Hauptober­ fläche eines Halbleitersubstrates, Bilden eines engen zweiten Grabens auf einem bodenseitigen Abschnitt des ersten Grabens, Bilden eines passiven Elementbereiches in dem zweiten Graben, Bilden eines Gatebereiches in dem ersten Graben, und Bilden eines Source/Drainbereiches auf einem Abschnitt auf der Hauptoberfläche des Halbleitersubstrates auf.

Entsprechend dieser Erfindung ist der Gatebereich auf einem Abschnitt der Hauptoberfläche in dem auf dem Halbleitersubstrat gebildeten Graben gebildet, ein passives Element ist auf einem bodenseitigen Abschnitt des Grabens gebildet, und ein Source /Drainbereich ist auf der Seite der Hauptoberfläche des Halb­ leitersubstrates gebildet.

Folglich erstreckt sich immer ein Gatebereich zwischen dem passiven Elementbereich und dem Sourcebereich, auch wenn sich der passive Elementbereich von der Seitenwandoberfläche eines Grabens bis zur Seitenwandoberfläche eines anderen kontinuierlichen Gra­ bens erstreckt. Dadurch gibt es keinen Kurzschluß zwischen dem passiven Elementbereich und dem Source/Drainbereich, auch wenn ein passiver Elementbereich auf der Seitenwandoberfläche eines Grabens gebildet ist und sich der Bereich auf die Seitenwandober­ fläche eines kontinuierlichen Grabens erstreckt. Entsprechend dieser Erfindung kann nämlich der passive Elementbereich nicht nur auf einer Seitenwandoberfläche eines Grabens gebildet werden, sondern auch kontinuierlich auf der Seitenwandoberfläche eines kontinuierlichen Grabens, wodurch eine größere Fläche des pas­ siven Elementes ermöglicht wird. Mit anderen Worten kann ent­ sprechend dieser Erfindung die Anzahl der in dem passiven Elementbereich zu speichernden Ladungen erhöht werden, wodurch die Halbleiterspeichereinrichtung leicht minimiert werden kann.

Diese und weitere Merkmale und Zweckmäßigkeiten dieser Erfindung ergeben sich aus der Beschreibung der Ausführungsbeispiele anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine teilweise vertikale Schnittansicht eines Beispieles der Halbleiterspeichereinrichtung entsprechend dieser Erfindung,

Fig. 2 eine Schnittansicht, genommen entlang der Linie II-II aus Fig. 1,

Fig. 3A bis 3E teilweise vertikale Schnittansichten zum Erläu­ tern des Herstellungsverfahrens der Halbleiterspeicherein­ richtung entsprechend dieser Erfindung, und

Fig. 4 eine Teilansicht einer Halbleiterspeichereinrichtung, entsprechend Fig. 1.

Ein Beispiel der Halbleiterspeichereinrichtung entsprechend dieser Erfindung ist in den Fig. 1 und 2 gezeigt. In Fig. 1 sind Bitleitungen, Wortleitungen, ein isolierender Film zur Isolierung von Elementen, ein abschließender Schutzfilm und die in dem Graben vergrabenen Teile zum leichteren Verständnis weggelassen.

Nach Fig. 1 sind auf einer Hauptoberfläche 11 eines Halbleiter­ substrates 10 längsseitig und breitseitig Gräben 12 und 13 mit einigen µm bis einigen zehn µm gebildet. Durch die Gräben 12 und 13 ist nämlich der Abschnitt auf der Hauptoberfläche 11 des Halbleitersubstrates 10 in eine Mehrzahl von Bereichen geteilt, wobei jeder der geteilten Bereiche einen Block 14 bildet, der eine ungefähr rechteckige Körperform aufweist. Jeder Block 14 weist ein Paar von Bitbereichen 15 und ein Paar von passiven Elementbereichen 16 auf, die jeweils voneinander räumlich getrennt sind.

Die Gatebereiche 15 sind auf oberen Abschnitten eines Paares von zueinander parallelen Seiten aus den vier Seiten des Blockes 14 gebildet, und erstrecken sich zu den verbleibenden, sich mit denen schneidenden Seiten. Die Gatebereiche 15 erstrecken sich ebenso bis zu dem Randabschnitt der Hauptoberfläche 11. Wie in Fig. 2 gezeigt, weist der Gatebereich 15 einen auf der Oberfläche von jedem Block 14 gebildeten Gateoxidfilm 17, eine auf dem Gateoxidfilm 17 gebildete Gateelektrode 18 und einen unterhalb des Gateoxidfilmes 17 gebildeten Kanalbereich 19 zum Steuern des Schwellenwertes auf. Ein Source/Drainbereich 20 ist auf einem Abschnitt auf der Seite der Hauptoberfläche 11 gebildet. Dieser Gateoxidfilm 17, die Gateelektrode 18 und der Kanalbereich 19 erstrecken sich von dem Rand des Source/Drainbereiches 20 entlang der Oberfläche des Blockes 14 bis zum oberen Endabschnitt des Kondensatorbereiches 16. Wie in Fig. 1 gezeigt, ist beim Zentrum des Source/Drainbereiches 20 ein Bitleitungsverbindungsbereich 21 vorgesehen, mit dem eine (nicht gezeigte) Bitleitung verbunden ist.

Dieser Kondensatorbereich 16 ist unterhalb des Gatebereiches 15 auf der Seitenwandoberfläche des Blockes 14 und in den Gräben 12 und 13 gebildet. Der Kondensatorbereich 16 erstreckt sich entlang des Gatebereiches 15 von einem Paar von parallelen Seitenwand­ oberflächen des Blockes 14 kontinuierlich bis zur Seite der Seitenwandoberflächen, die diese Seitenwandoberflächen kreuzen. Wie in Fig. 2 gezeigt, ist auf der Seitenwandoberfläche des Blockes 14 unterhalb des Gatebereiches 15 eine zweite Elektroden­ schicht 22 gebildet. Auf der Oberfläche der zweiten Elektroden­ schicht 22 ist vollständig ununterbrochen zum Gateoxidfilm 17 eine dünne isolierende Schicht 23 gebildet. Eine erste Elektro­ denschicht 24 (Zellplatte) ist zum Füllen des Grabens auf der Oberfläche der isolierenden Schicht 23 angeordnet. Ein isolie­ render Bereich 25 ist auf dem unteren Endabschnitt des Kondensa­ torbereiches 16 gebildet und ein Paar von Kondensatorbereichen 16, die sich gegenüber liegen, ist durch den isolierenden Bereich 25 voneinander getrennt. Die obere Oberfläche des Halbleitersub­ strates 10 einschließlich des Blockes 14 und des Gatebereiches 15 ist mit einem Oxidfilm 26 zum Isolieren der Elemente bedeckt und ein abschließender Schutzfilm 27 ist darauf angeordnet. Eine (nicht gezeigte) Bitleitung ist mit dem Bitleitungsverbindungsbe­ reich 21 verbunden, und eine (nicht gezeigte) Wortleitung ist mit dem Gatebereich 15 verbunden.

Im folgenden wird die Betriebsweise der Halbleiterspeicherein­ richtung entsprechend dieser Erfindung beschrieben.

Die Information "1" oder "0" von einer Bitleitung (nicht gezeigt) wird über den Source/Drainbereich 20 und den Kanalbereich 19 in dem Kondensatorbereich 16 gespeichert. Das Schreiben und Lesen der Information wird durch das Öffnen/Schließen des Gatebereiches 15 durchgeführt.

Der zum Speichern der Information benutzte Kondensatorbereich 16 ist weitgehend entlang der Seitenwandoberflächen der Gräben 12 und 13 gebildet, d.h. den Seitenwandoberflächen des Blockes 14. Der Kondensatorbereich 16 erstreckt sich nicht nur auf dem Paar der parallel zueinander liegenden Seitenwandoberflächen des Bloc­ kes 14, sondern auch auf die sich mit denen schneidenden Seitenwandoberflächen. Deshalb kann in diesem Fall ein im Ver­ gleich zum Stand der Technik relativ breiter Kondensatorbereich 16 vorgesehen werden. Der Aufbau sieht nämlich eine breitere Kondensatorfläche vor und daher eine große Anzahl von in dem Kondensatorbereich 16 zu speichernden Ladungen, wodurch die Halbleiterspeichereinrichtung minimiert werden kann, ohne eine Verschlechterung der Zuverlässigkeit aufgrund von Strahlungsschä­ den (Softerrors) oder ähnlichem zu verursachen.

Obwohl sich der Kondensatorbereich 16 nicht nur auf einem Paar von Seitenwandoberflächen des Blockes 14 parallel zueinander erstreckt, sondern auch bis zu den darin überschneidenden Seiten­ wandoberflächen, gibt es keinen Kurzschluß zwischen dem Source /Drainbereich 20 und dem Kondensatorbereich 16, da immer ein Gatebereich 15 zwischen dem Source/Drainbereich 20 und dem Kondensatorbereich 16 vorhanden ist.

Im folgenden wird das Verfahren zur Herstellung der Halbleiter­ speichereinrichtung entsprechend dieser Erfindung beschrieben.

Zuerst wird nach Fig. 3A eine obere Oberfläche eines Halbleiter­ substrates 10 mit einem Siliziumoxidfilm 30 bedeckt und die Strukturierung ausgeführt. Ein breiter erster Graben 31 wird unter Benutzung des Siliziumoxidfilmes 30 als Maske durch reakti­ ves Ionenätzen (RIE) gebildet. Daran anschließend wird auf der ganzen Oberfläche ein weiterer Siliziumoxidfilm gebildet. Die ganze Oberfläche wird durch RIE geätzt, so daß die bodenseitige Oberfläche des ersten Grabens 31 freiliegt. Bei dieser Gelegen­ heit erhält man Rückstände 32 dieses Siliziumoxidfilmes auf der Seitenwandoberfläche des Grabens 31 zur Bildung von Seitenwänden. Die bodenseitige Oberfläche des ersten Grabens 31 wird unter Benutzung des Rückstandes 32 als Maske durch RIE geätzt, wodurch wie in Fig. 3B gezeigt ein enger zweiter Graben 33 gebildet wird. Diese Gräben 31 und 33 bilden die erwähnten Gräben 12 und 13 (Fig. 1).

Daran anschließend wird wie in Fig. 3C gezeigt ein Silizium­ nitridfilm 34 auf der ganzen Oberfläche gebildet. Als nächstes wird darauf ein Siliziumoxidfilm gebildet, und Seitenwände werden durch RIE gebildet, wobei der Rückstand 35 des Siliziumoxidfilmes lediglich auf den Seitenwandabschnitten der Gräben 31 und 32 verbleiben. Unter Benutzung des Rückstandes 35 als Maske wird der Siliziumnitridfilm 34 auf dem bodenseitigen Abschnitt des zweiten Grabens 33 entfernt, wodurch ein Aufbau wie in Fig. 3C gezeigt entsteht. Daran anschließend wird eine Verunreinigungsschicht 36 mit dem gleichen Leitfähigkeitstyp wie das Halbleitersubstrat 10 auf dem bodenseitigen Abschnitt des zweiten Grabens 33 gebildet, und ein dicker Siliziumoxidfilm 37 wird darauf gebildet. Die Verunreinigungsschicht 36 und der Siliziumoxidfilm 37 bilden einen Trennbereich 25.

Daran anschließend werden der Rückstand 35 des Siliziumoxidfilmes und der Siliziumnitridfilm 34 entfernt. Dann werden Verunreini­ gungen mit dem dem Substrat 10 entgegengesetzten Leitfähigkeits­ typ in die freigelegten Seitenwandoberflächen des zweiten Grabens 33 zur Bildung der zweiten Elektrodenschicht 22, wie in Fig. 3D gezeigt, dotiert. Dann wird eine dünne isolierende Schicht 23 auf der Oberfläche der zweiten Elektrodenschicht 22 gebildet. Eine aus polykristallinem Silizium gebildete erste Elektrodenschicht 24 wird zum Auffüllen des zweiten Grabens 33 gebildet, wodurch der Aufbau nach Fig. 3E vorgesehen wird.

Abschließend werden der Siliziumoxidfilm 30 und der Rückstand 32, die als Masken dienen, entfernt und Verunreinigungen werden zum Steuern des Schwellenwertes in den Kanalbereich 19 dotiert. Ein aus einem Siliziumoxidfilm gebildeter Gateoxidfilm 17 wird gebil­ det, und eine Gateelektrode 18 wird nachfolgend gebildet. In die­ sem Fall wird ebenfalls eine Elektrode 18 selektiv auf der Seiten­ wand des Grabens und auf dem glatten Oberflächenabschnitt durch RIE gebildet. Dann wird der Source/Drainbereich 20 gebildet.

Ein Oxidfilm 26 zur Isolierung der Elemente wird gebildet, Bitleitungen und Wortleitungen (nicht gezeigt) werden gebildet und der ganze Aufbau wird mit einem abschließenden Schutzfilm bedeckt. Durch das oben beschriebene Verfahren kann ein Aufbau vorgesehen werden, bei dem ein Kondensatorabschnitt und ein Transistorabschnitt getrennt voneinander in einem Graben in einer Grabenkondensatorzelle vom kombinierten Isolationstyp gebildet werden. Als Ergebnis kann eine hohe Kondensatorkapazität in einer minimierten Speicherzelle vorgesehen werden.

Es versteht sich von selbst, daß das Verfahren nicht nur auf ein dynamisches RAM vom Ein-Transistor-Ein-Kondensator-Typ angewendet werden kann, sondern auch auf Schaltungseinrichtungen, die eine Kombination von mehr als zwei Elementen benötigen, wie zum Beispiel einen Widerstand und einen Kondensator in einem sta­ tischen RAM, bei dem eine Verdrahtung mit hohem Widerstand, ein Transistor, ein Kondensator und ähnliches in einer Zelle gebildet werden. Dies ermöglicht eine hohe Packungsdichte durch getrenntes Bilden von mehr als zwei Elementen in einem Graben.

Claims (17)

1. Halbleiterspeichereinrichtung mit einem Halbleitersubstrat (10),
einem Graben (12), der auf einer Hauptoberfläche (11) des Halbleitersubstrates (10) gebildet ist,
einem Gatebereich (15), der auf einem Abschnitt in der Nähe der Hauptoberfläche (11) in dem Graben (12) gebildet ist,
einem passiven Elementbereich (16), der auf einem Abschnitt in der Nähe eines Bodens in dem Graben (12) gebildet ist, und einem Source/Drainbereich (20), der auf der Hauptoberfläche (11) des Halbleitersubstrates (10) gebildet ist.

2. Halbleiterspeichereinrichtung nach Anspruch 1, mit einer Mehrzahl von Blöcken (14), die durch eine Mehrzahl der Gräben (12), die längsseitig und breitseitig auf der Hauptober­ fläche (11) des Halbleitersubstrates (10) gebildet sind, gebildet ist, dadurch gekennzeichnet, daß
der Gatebereich (15) auf einem oberen Abschnitt einer Seitenwand­ oberfläche des Blockes (14) angeordnet ist,
der passive Elementbereich (16) auf dem unteren Abschnitt der Seitenwandoberfläche des Blockes (14) angeordnet ist, und der Source/Drainbereich (20) auf einer oberen Oberfläche des Blockes (14) angeordnet ist.

3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß der Gatebereich (15) und der passive Elementbereich (16) auf einer bestimmten Seitenwandoberfläche des Blockes (14) gebildet sind, und sich bis zu einer Seitenwandoberfläche erstrecken, die die bestimmte Seitenwandoberfläche schneidet.

4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Graben (12) einen Trennbereich (25) bei einem bodenseitigen Abschnitt aufweist, und ein Paar von passiven Elementbereichen (16) durch den Trennbereich (25) von­ einander getrennt sind.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, daduch gekennzeichnet, daß sich der Gatebereich (15) bis zu einem Randabschnitt der Hauptoberfläche (11) des Halbleitersub­ strates (10) erstreckt.

6. Halbleiterspeichereinrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Gatebereich (15) und der passive Elementbereich (16) auf jeder der Seitenwandoberflächen vorgesehen sind, die räumlich voneinander entfernt auf jedem der Blöcke (14) angeordnet sind.

7. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Gatebereich (15) eine auf dem Seitenwandoberflächenabschnitt des Grabens (12) gebildete Gate­ elektrode (18), einen unterhalb der Gateelektrode (18) gebildeten Gateoxidfilm (17), und einen Kanalbereich (19) unterhalb des Gateoxidfilmes (17) aufweist.

8. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der passive Elementbereich (16) einen Kondensator darstellt, der eine in dem Graben (12) einge­ grabene erste Elektrodenschicht (24), eine zwischen der ersten Elektrodenschicht (24) und der Wandoberfläche des Grabens (12) angeordnete isolierende Schicht (37), und eine auf der Wandober­ fläche des Grabens (12) an der der isolierenden Schicht (37) entsprechenden Stelle gebildete zweite Elektrodenschicht (22) aufweist.

9. Halbleiterspeichereinrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß die zweite Elektrodenschicht (22) dem Gatebereich (15) benachbart angeordnet ist und dadurch als ein zweiter Source/Drainbereich (22) dient, und der Gatebereich (15), der Source/Drainbereich (20) und die zweite Elektrodenschicht (22) ein Schaltelement bilden.

10. Verfahren zur Herstellung einer Halbleiterspeichereinrich­ tung, gekennzeichnet durch die Schritte:
Bilden eines breiten ersten Grabens (31) auf einem Abschnitt einer Hauptoberfläche (11) eines Halbleitersubstrates (10),
Bilden eines engen zweiten Grabens (33) auf einem bodenseitigen Abschnitt des ersten Grabens (31),
Bilden eines passiven Elementbereiches (16) in dem zweiten Graben (33),
Bilden eines Gatebereiches (15) in dem ersten Graben (31), und
Bilden eines Source/Drainbereiches (20) auf der Hauptoberfläche (11) des Halbleitersubstrates (10).

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine Mehrzahl von ersten (31) und zweiten Gräben (33) längsseitig und breitseitig auf der Hauptoberfläche (11) des Halbleitersubstrates (10) gebildet sind,
eine Mehrzahl von Blöcken (14) auf der Hauptoberfläche (11) des Halbleitersubstrates (10) durch die Bildung der Gräben (31, 33) gebildet sind, und
der Gatebereich (15) auf einem oberen Abschnitt einer Seitenwand­ oberfläche des Blockes (14) angeordnet ist, der passive Element­ bereich (16) auf einem unteren Abschnitt der Seitenwandoberfläche des Blockes (14) angeordnet ist, und
der Source/Drainbereich (20) auf einer oberen Oberfläche des Blockes (14) angeordnet ist.

12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Gatebereich (15) und der passive Elementbereich (16) auf einer bestimmten Seitenwandoberfläche des Blockes (14) gebildet sind und sich bis zu einer Seitenwandoberfläche erstrecken, die die bestimmte Seitenwandoberfläche schneidet.

13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß der Schritt des Bildens des zweiten Grabens (33) die Schritte aufweist:
Bilden eines Siliziumoxidfilmes (30) ganz auf der Oberfläche, nachdem der erste Graben (31) gebildet ist und Übriglassen eines Rückstandes (32) des Siliziumoxidfilmes (30) lediglich auf einer Seitenoberfläche des ersten Grabens (31) durch anisotropes Ätzen, und
Ätzen des Halbleitersubstrates (10) unter Verwendung des Rück­ standes (32) des Siliziumoxidfilmes (30) als eine Maske zum Bilden des zweiten Grabens (33) kontinuierlich unterhalb des ersten Grabens (31).

14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß der passive Elementbereich (16) einen Konden­ sator darstellt, und der Schritt des Bildens des passiven Elementbereiches (16) die Schritte aufweist:
Bilden eines Trennbereiches (25) auf einem bodenseitigen Abschnitt des zweiten Grabens (33) durch einen dicken Oxidfilm (37) oder Verunreinigungen (36) von dem gleichen Leitfähigkeits­ typ wie des Halbleitersubstrates (10),
Bilden einer zweiten Elektrodenschicht (22), die durch eine Ladungsspeicherschicht von Verunreinigungen mit dem des Halb­ leitersubstrates entgegengesetzten Leitfähigkeitstyps (10) gebil­ det ist, bei einem Seitenwandoberflächenabschnitt des zweiten Grabens (33), und
Bilden einer dünnen isolierenden Schicht (23) und Bilden einer ersten Elektrodenschicht (24) in dem zweiten Graben (33).

15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß der Schritt des Bildens des Gatebereiches (15) die Schritte aufweist:
Freilegen von Seitenoberflächen des ersten Grabens (31) durch Entfernen des Rückstandes (32) des Siliziumoxidfilmes (30), der auf dem Seitenoberflächenabschnitt des ersten Grabens (31) gebil­ det ist,
Bilden einer Verunreinigungsschicht (19) auf der Seitenoberfläche zum Steuern eines Schwellwertes, und
Bilden eines dünnen Gateoxidfilmes (17) und darauf einer Gate­ elektrode (18) auf der Seitenoberfläche des ersten Grabens (31) oder sowohl auf der Seitenoberfläche als auch der oberen Ober­ fläche des Siliziumsubstrates (10).

16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, daß der Gatebereich (15) und der passive Ele­ mentbereich (16) auf jedem eines Paares der Seitenwandoberflä­ chen vorgesehen sind, die räumlich getrennt voneinander auf jedem der Blöcke (14) angeordnet sind.

17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die zweite Elektrodenschicht (22) benachbart zur Gateelek­ trode (18) angeordnet ist und dadurch als ein zweiter Source/Drainbereich (22) dient, und der Gatebereich (15), der Source/Drainbereich (20) und die zweite Elektrodenschicht (22) eine Schalteinrichtung darstellen.