JPS63164241A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63164241A JPS63164241A JP30815986A JP30815986A JPS63164241A JP S63164241 A JPS63164241 A JP S63164241A JP 30815986 A JP30815986 A JP 30815986A JP 30815986 A JP30815986 A JP 30815986A JP S63164241 A JPS63164241 A JP S63164241A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- wiring
- interconnection
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000010949 copper Substances 0.000 claims abstract description 43
- 238000007747 plating Methods 0.000 claims abstract description 17
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000013039 cover film Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- XTVVROIMIGLXTD-UHFFFAOYSA-N copper(II) nitrate Chemical compound [Cu+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O XTVVROIMIGLXTD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（４要）
電解めっき法によって１４（Ｃｕ）配線のコンタクトホ
ールを埋め込み、平坦化して下層と上層のＣｕ配線を接
続する方法である。
ールを埋め込み、平坦化して下層と上層のＣｕ配線を接
続する方法である。
本発明は半導体装置製造方法に関し、さらに詳しく言え
ば半導体基板上にＣｕで多層配線を形成する場合に、配
線間の層間絶縁膜に形成されたコンタクトホールを低抵
抗の高融点金属材料で埋め込み、多層配線間の接続をと
る方法に関するものである。
ば半導体基板上にＣｕで多層配線を形成する場合に、配
線間の層間絶縁膜に形成されたコンタクトホールを低抵
抗の高融点金属材料で埋め込み、多層配線間の接続をと
る方法に関するものである。
半導体集積回路装置の集積度を高める目的で、半導体基
板上に配線を多層に形成する技術が開発され、このよう
な多層配線間の接続をとるために層間絶縁膜に形成され
るコンタクトホールは小径のものに作られる（川向にあ
る。
板上に配線を多層に形成する技術が開発され、このよう
な多層配線間の接続をとるために層間絶縁膜に形成され
るコンタクトホールは小径のものに作られる（川向にあ
る。
第３図はかかる多層配線構造の断面図で、半導体基板例
えばシリコン基板３１上に第１層配線３２が形成され、
その上に設けられた例えば燐シリケートガラス（１’ｓ
Ｇ ） １９３３にコンタクトホール３４をあけ、次い
でＰＳＧＦＱ３３上に形成しコンタクトホール３４を配
線材料で埋め込んで第１層配線３２と第２層配線３５と
を接続する。
えばシリコン基板３１上に第１層配線３２が形成され、
その上に設けられた例えば燐シリケートガラス（１’ｓ
Ｇ ） １９３３にコンタクトホール３４をあけ、次い
でＰＳＧＦＱ３３上に形成しコンタクトホール３４を配
線材料で埋め込んで第１層配線３２と第２層配線３５と
を接続する。
従来は第１層と第２層の配線をアルミニウム（ＡＪ）で
形成する例が多かった。しかし、へβ配線はＩＣの微細
化が進むとエレクトロ・マイグレーションとストレスに
弱い問題がある。エレクトロ・マイグレーションとは通
電中にＡｎ原子が移動して部分的に配線が厚くまたは薄
くなる現象で、配線が薄くなるとその部分の抵抗が増大
し、場合によってはその部分で断線する問題がある。
形成する例が多かった。しかし、へβ配線はＩＣの微細
化が進むとエレクトロ・マイグレーションとストレスに
弱い問題がある。エレクトロ・マイグレーションとは通
電中にＡｎ原子が移動して部分的に配線が厚くまたは薄
くなる現象で、配線が薄くなるとその部分の抵抗が増大
し、場合によってはその部分で断線する問題がある。
ストレスに弱いということは、第２層配線の上にＰＳＧ
、窒化シリコンなどでカバー膜を形成したときに、熱
が加えられると、配線とカバー膜材料の熱膨張係数の違
いによって配線にストレスが加わり、配線が断線したり
することがある。この現象はストレス・マイグレーショ
ンとも呼称される。
、窒化シリコンなどでカバー膜を形成したときに、熱
が加えられると、配線とカバー膜材料の熱膨張係数の違
いによって配線にストレスが加わり、配線が断線したり
することがある。この現象はストレス・マイグレーショ
ンとも呼称される。
ところで、ＣｕはＡＡに比べてエレクトロ・マイグレー
ションおよびストレスに３０〜５０倍程度強く、抵抗は
Ａ１の抵抗の２／３であるので、配線にＣｕを用いると
、前記した問題点が解決されるだけでなく、抵抗も低い
ので半導体素子の高速化に有利である。
ションおよびストレスに３０〜５０倍程度強く、抵抗は
Ａ１の抵抗の２／３であるので、配線にＣｕを用いると
、前記した問題点が解決されるだけでなく、抵抗も低い
ので半導体素子の高速化に有利である。
Ｃｕを用いて第３図の多層配線を形成するには、シリコ
ン基板３１上にスパッタでＣｕの第１層配線を作り、Ｐ
ＳＧの堆積、コンタクトホールの形成に次いでスパッタ
でＣｕを堆積して第２層配線を形成する。このとき、Ｃ
ｕはコンタクトホールの側壁上には堆積し豊（、第３図
に点線で示すようにＣｕが堆積され、コンタクトホール
上方部分でより多く堆積するので、側壁上にはＣｕが堆
積され難くなり、コンタクトホールが完全に埋め込まれ
ず内部にすと呼ばれる空隙部分が形成されることがあり
、そうなるとコンタクトホールで良好なコンタクトがと
れず抵抗が高くなる問題がある。さらに、コンタクトホ
ールが埋め込まれてもその部分は平坦でなく上方に凸状
になり、その上に形成される第２層配線、さらにその上
に設けられるカバー膜が平坦でなくなる問題もある。
ン基板３１上にスパッタでＣｕの第１層配線を作り、Ｐ
ＳＧの堆積、コンタクトホールの形成に次いでスパッタ
でＣｕを堆積して第２層配線を形成する。このとき、Ｃ
ｕはコンタクトホールの側壁上には堆積し豊（、第３図
に点線で示すようにＣｕが堆積され、コンタクトホール
上方部分でより多く堆積するので、側壁上にはＣｕが堆
積され難くなり、コンタクトホールが完全に埋め込まれ
ず内部にすと呼ばれる空隙部分が形成されることがあり
、そうなるとコンタクトホールで良好なコンタクトがと
れず抵抗が高くなる問題がある。さらに、コンタクトホ
ールが埋め込まれてもその部分は平坦でなく上方に凸状
になり、その上に形成される第２層配線、さらにその上
に設けられるカバー膜が平坦でなくなる問題もある。
本発明はこのような点にかんがみて創作されたもので、
Ｃｕを用いて半導体装置のための多層配線を形成する場
合に、多層配線接続用のコンタクトホールを完全に、か
つ、平坦に埋め込んで下層と上層の配線間の接続をとる
方法を提供することを目的とする。
Ｃｕを用いて半導体装置のための多層配線を形成する場
合に、多層配線接続用のコンタクトホールを完全に、か
つ、平坦に埋め込んで下層と上層の配線間の接続をとる
方法を提供することを目的とする。
第１図は本発明方法の工程を示す断面図で、図中、１１
は半導体基板、例えばシリコン基板、１２は絶縁膜例え
ば二酸化シリコン（５ｉＯ２）膜、１３はＣｕの第１層
配線、１４はＰＳＧの層間絶縁膜、１５はコンタクトホ
ール、１６はめっき層例えばＣｕのめっき層、１７はＣ
ｕの第２層配線である。
は半導体基板、例えばシリコン基板、１２は絶縁膜例え
ば二酸化シリコン（５ｉＯ２）膜、１３はＣｕの第１層
配線、１４はＰＳＧの層間絶縁膜、１５はコンタクトホ
ール、１６はめっき層例えばＣｕのめっき層、１７はＣ
ｕの第２層配線である。
本発明においては、シリコン基板１１上に５ｉＯｚ８１
２を介してＣｕの第１層配線Ｉ３を例えばスパックで形
成し、第１層配線１３上にＰＳＧ膜１４を堆積し、ＰＳ
ＧＩＷ１４にコンタクトホール１５をあけ、電解めっき
で例えばＣｕのめっき層１６を形成し、次いでスパック
でＣｕの第２層配線１７を形成する。
２を介してＣｕの第１層配線Ｉ３を例えばスパックで形
成し、第１層配線１３上にＰＳＧ膜１４を堆積し、ＰＳ
ＧＩＷ１４にコンタクトホール１５をあけ、電解めっき
で例えばＣｕのめっき層１６を形成し、次いでスパック
でＣｕの第２層配線１７を形成する。
上記した方法では、電解めっきを用いるのでコンタクト
ホール１５では第１層配線のＣｕの上にＣｕが成長して
コンタクトホールは完全に埋め込まれ、さらにＣｕはＰ
ＳＧの上には成長しないので、コンタクトホールの表面
は平坦になるのである。
ホール１５では第１層配線のＣｕの上にＣｕが成長して
コンタクトホールは完全に埋め込まれ、さらにＣｕはＰ
ＳＧの上には成長しないので、コンタクトホールの表面
は平坦になるのである。
以下、図面を参照して本発明実施例を詳細に説明する。
再び第１図を参照すると、先ず同図（ａｌに示される如
く、シリコン基板ｌｌ上に熱酸化法または化学気相成長
（ＣＶＤ ”）法でＳｉＯ２膜１２膜形２し、次いでス
バ・ツタで例えば０．７μｍの厚さにＣｕの第１層配線
Ｉ３を形成し、その上にＣＶＤ法で０．７μｍの膜Ｊｔ
Ｘにｒ’ｓｃ］ＩＱ１４を堆積し、続いてホトリソグラ
フ技術を用いてコンタクトホール１５を形成する。
く、シリコン基板ｌｌ上に熱酸化法または化学気相成長
（ＣＶＤ ”）法でＳｉＯ２膜１２膜形２し、次いでス
バ・ツタで例えば０．７μｍの厚さにＣｕの第１層配線
Ｉ３を形成し、その上にＣＶＤ法で０．７μｍの膜Ｊｔ
Ｘにｒ’ｓｃ］ＩＱ１４を堆積し、続いてホトリソグラ
フ技術を用いてコンタクトホール１５を形成する。
次に第１図（ｂｌに示される如く、電解めっきでＣｕの
めっき層１６を形成する。めっき層１６の形成には、第
２図を参照すると、めっき槽２１にＶｉ酸銅液２２を入
れ、同液内にシリコン基板１１とＣｕ板２３を対向して
配置し、シリコン基板１１の電極２４（この電極２４は
第１層配線１３に接続している）を電極２５の一側に、
Ｃｕ板２３を同電源２５の＋側に接続すると、第１層配
線１３上に２価イオンのＣｕ２Ｆが付着してめっき１５
１６が作られる。Ｃｕ板２３はできるだけ純度の高いも
のを用いる。一実施例で、硝酸銅液の濃度は１２％、
２０ｍＡの電流を流してめっき層１６が第１図（ｂ）に
示される如くに形成された。なおこの電解めっきにおい
て、ＰＳＧ膜の上にはＣｕが付着しないので、めっき層
の表面は図示の如く平坦に形成された。
めっき層１６を形成する。めっき層１６の形成には、第
２図を参照すると、めっき槽２１にＶｉ酸銅液２２を入
れ、同液内にシリコン基板１１とＣｕ板２３を対向して
配置し、シリコン基板１１の電極２４（この電極２４は
第１層配線１３に接続している）を電極２５の一側に、
Ｃｕ板２３を同電源２５の＋側に接続すると、第１層配
線１３上に２価イオンのＣｕ２Ｆが付着してめっき１５
１６が作られる。Ｃｕ板２３はできるだけ純度の高いも
のを用いる。一実施例で、硝酸銅液の濃度は１２％、
２０ｍＡの電流を流してめっき層１６が第１図（ｂ）に
示される如くに形成された。なおこの電解めっきにおい
て、ＰＳＧ膜の上にはＣｕが付着しないので、めっき層
の表面は図示の如く平坦に形成された。
再び第１図に戻ると、めっき層１６が形成され終った後
にスパッタでＣｕを０．７μｍの厚さに堆積してＣｕの
第２層配線１７を形成した。コンタクトホール１５内で
、第１層配線１３の上には下から順にＣｕが付着してコ
ンタクトホールが完全に埋められるので、第１層配線１
３と第２層配線１７との間で良好なコンタクトが得られ
、さらにめっき層１６の表面は平坦に形成されるので、
その上に堆積される第２層配線１７は平坦化され、その
上に堆積した図示しないカバー膜の表面も平坦化された
。
にスパッタでＣｕを０．７μｍの厚さに堆積してＣｕの
第２層配線１７を形成した。コンタクトホール１５内で
、第１層配線１３の上には下から順にＣｕが付着してコ
ンタクトホールが完全に埋められるので、第１層配線１
３と第２層配線１７との間で良好なコンタクトが得られ
、さらにめっき層１６の表面は平坦に形成されるので、
その上に堆積される第２層配線１７は平坦化され、その
上に堆積した図示しないカバー膜の表面も平坦化された
。
上記の例ではコンタクトホールをＣｕのめっき層で埋め
込んだが、Ｃｕに代えて、低抵抗、高融点金属、例えば
銀（Ａｇ） 、白金（Ｐｔ） 、金（Ａｕ）などを用い
ると、後の熱処理で第１層配線のＣｕとの反応が発生せ
ず、かつ、良好なコンタクトをとることができる。
込んだが、Ｃｕに代えて、低抵抗、高融点金属、例えば
銀（Ａｇ） 、白金（Ｐｔ） 、金（Ａｕ）などを用い
ると、後の熱処理で第１層配線のＣｕとの反応が発生せ
ず、かつ、良好なコンタクトをとることができる。
以上述べてきたように本発明によると、＾ｌに比ペエレ
クトロ・マイグレーシランとストレスに著しく強く、抵
抗が低いＣｕを用いて多層配線を形成する場合に、電解
めっきによってコンタクトホールをＣｕ、 ＰＬ、 Ａ
ｕ、 Ａｇなどで完全に、かつ、表面を平坦に埋め込む
ことができ、多層配線間に良好なコンタクトが得られる
。
クトロ・マイグレーシランとストレスに著しく強く、抵
抗が低いＣｕを用いて多層配線を形成する場合に、電解
めっきによってコンタクトホールをＣｕ、 ＰＬ、 Ａ
ｕ、 Ａｇなどで完全に、かつ、表面を平坦に埋め込む
ことができ、多層配線間に良好なコンタクトが得られる
。
第１図（ａｌ 、 （ｂｌ 、 （Ｃ）は本発明方法の
工程を示す断面図、 第２図は銅めっきを示す図、 第３図は従来例断面図である。 第１図と第２図において、 １１はシリコン基板、 １２は ＳｉＯ２膜、 １３はＣｕ第１層配線、 １４はＰＳＧ膜、 １５はコンタクトホール、 １６はＣｕめっき層、 １７はＣｕ第２層配線、 ２１はめっき槽、 ２２は硝酸銅液、 ２３はＣｕ板、 ２４は電極、 ２５は電源である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 ７、め・ａ１１６ ｉｌ−発明賞ケセ例＠ｆｆＯ！２１ 第 １図
工程を示す断面図、 第２図は銅めっきを示す図、 第３図は従来例断面図である。 第１図と第２図において、 １１はシリコン基板、 １２は ＳｉＯ２膜、 １３はＣｕ第１層配線、 １４はＰＳＧ膜、 １５はコンタクトホール、 １６はＣｕめっき層、 １７はＣｕ第２層配線、 ２１はめっき槽、 ２２は硝酸銅液、 ２３はＣｕ板、 ２４は電極、 ２５は電源である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 ７、め・ａ１１６ ｉｌ−発明賞ケセ例＠ｆｆＯ！２１ 第 １図
Claims (1)
- 【特許請求の範囲】 多層配線構造の半導体装置の形成において、半導体基板
（１１）に絶縁Ｂ（１２）を介して銅の第１層配線（１
３）を形成する工程、 第１層配線（１３）上に層間絶縁膜（１４）を堆積し同
膜にコンタクトホール（１５）を形成する工程、電解め
っきによりコンタクトホール（１５）を埋め込む金属め
っき層（１６）を形成する工程、および 全面に銅の第２層配線を形成する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30815986A JPS63164241A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30815986A JPS63164241A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63164241A true JPS63164241A (ja) | 1988-07-07 |
Family
ID=17977607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30815986A Pending JPS63164241A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129945A (ja) * | 1988-11-10 | 1990-05-18 | Nec Corp | 微細スルーホールを用いた二層配線の製造方法 |
-
1986
- 1986-12-26 JP JP30815986A patent/JPS63164241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129945A (ja) * | 1988-11-10 | 1990-05-18 | Nec Corp | 微細スルーホールを用いた二層配線の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| JPH02341A (ja) | 半導体装置及びその製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH05152448A (ja) | 半導体装置およびその製造方法 | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| JPS63164241A (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JPH04116953A (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH0577185B2 (ja) | ||
| JP2893800B2 (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH03116932A (ja) | 多層配線の形成方法 | |
| JPS6312155A (ja) | 半導体装置の製造方法 | |
| JPH04159754A (ja) | 半導体装置 | |
| JPS63117446A (ja) | 半導体装置の製造方法 | |
| JPH06151607A (ja) | 半導体装置及びその製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH07122639A (ja) | 多層配線構造の形成方法 |