JPH02341A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02341A JPH02341A JP63007989A JP798988A JPH02341A JP H02341 A JPH02341 A JP H02341A JP 63007989 A JP63007989 A JP 63007989A JP 798988 A JP798988 A JP 798988A JP H02341 A JPH02341 A JP H02341A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- plating
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 159
- 238000007747 plating Methods 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000007772 electroless plating Methods 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052703 rhodium Inorganic materials 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 55
- 238000013508 migration Methods 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 abstract description 3
- 238000011282 treatment Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 77
- 239000010949 copper Substances 0.000 description 57
- 238000000034 method Methods 0.000 description 19
- 238000002161 passivation Methods 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 15
- 230000005012 migration Effects 0.000 description 13
- 238000001259 photo etching Methods 0.000 description 13
- 229910052718 tin Inorganic materials 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- -1 Au5Co Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 229910003092 TiS2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000013522 chelant Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体装置の配線構造
に関する。
に関する。
本発明は、信頬性の高い配線構造を有した半導体装置に
関するものである。さらに言えば、少なくとも1層以上
の無電界、あるいは電界Ni、Cu、Auメッキ層等を
有した配線及び、バンプ電極から成る高信頼性、低コス
トの半導体装置に関するものである。
関するものである。さらに言えば、少なくとも1層以上
の無電界、あるいは電界Ni、Cu、Auメッキ層等を
有した配線及び、バンプ電極から成る高信頼性、低コス
トの半導体装置に関するものである。
さらに言えば、コンタクト孔形成後、メタル、メタルナ
イトライド、メタルシリサイド、メタルカーバイト薄膜
の単層、あるいは、組みあわせ多層膜上に、金属メッキ
配線層を形成することにより、ヒルロックフリー、高い
耐エレクトロマイグレーション、高い耐ストレスマイグ
レーション、及び良好なステップカバレッジ、高温でも
安定な低抵抗コンタクト抵抗を有する非常に高いパフォ
ーマンス番もった配線構造の半導体装置に関するもので
ある。
イトライド、メタルシリサイド、メタルカーバイト薄膜
の単層、あるいは、組みあわせ多層膜上に、金属メッキ
配線層を形成することにより、ヒルロックフリー、高い
耐エレクトロマイグレーション、高い耐ストレスマイグ
レーション、及び良好なステップカバレッジ、高温でも
安定な低抵抗コンタクト抵抗を有する非常に高いパフォ
ーマンス番もった配線構造の半導体装置に関するもので
ある。
また、半導体集積回路内の拡散層、ゲート電極、配線部
から、コンタクト穴を介して結線する配線に於いて、該
コンタクト大向のみ各種無電解メッキを形成するか、各
種バリアメタルを介して、無電解、あるいは電解メッキ
層を形成した配線構造を有する半導体装置に関するもの
である。
から、コンタクト穴を介して結線する配線に於いて、該
コンタクト大向のみ各種無電解メッキを形成するか、各
種バリアメタルを介して、無電解、あるいは電解メッキ
層を形成した配線構造を有する半導体装置に関するもの
である。
従来の半導体装置の配線構造断面図を第10図に示す。
図において1000はシリコン等からなる半導体基板、
1001は低濃度不純物拡散層、1002は高濃度不純
物拡散層、この1001と1002によりソース領域及
びドレイン領域が形成されている。1003はゲート酸
化膜、1004はゲート電極、1005はサイドウオー
ル膜、1006は素子分離絶縁膜、1007は眉間絶縁
膜、1008はAL(アルミニウム)配線、1009は
パッシベーション、1010はヒルロック、1011及
び1012はボイドである。
1001は低濃度不純物拡散層、1002は高濃度不純
物拡散層、この1001と1002によりソース領域及
びドレイン領域が形成されている。1003はゲート酸
化膜、1004はゲート電極、1005はサイドウオー
ル膜、1006は素子分離絶縁膜、1007は眉間絶縁
膜、1008はAL(アルミニウム)配線、1009は
パッシベーション、1010はヒルロック、1011及
び1012はボイドである。
このように、従来の半導体装置は、配線とじてALまた
はAL−3i(1%)等の単一層配線を〜スパッタ、蒸
着等の方法により形成していた。
はAL−3i(1%)等の単一層配線を〜スパッタ、蒸
着等の方法により形成していた。
つまり、従来の半導体装置の形成方法としては、第11
図(a)、(b)及び第12図(a)、(b)、(C)
にあるようなものがあった。第11図(a)、(b)に
おいて、1101は半導体基板、1102は素子分離用
絶縁膜、1103はゲート絶縁膜、1104はポリサイ
ド(ポリシリコンと高融点金属シリサイドの二層)のゲ
ート電極、1105は低濃度不純物拡散領域、1106
はサイドウオール膜、1107は高濃度不純物拡散領域
、1108.1112.1118は層間絶縁膜、110
9.1113はAL配線、1116はヒルロック、11
17はボイドである。そひて、第11図(a)にあるよ
うに、眉間絶縁膜1108にコンタクトホールを形成後
にAL(又はAL−3i)配線1109をスパッタ法で
堆積し、フォトエツチングによりその配線のつきまわり
を良くするために加熱スパッタ法で形成する−と、後の
熱工程でヒルロックが成長し、層間に電流がリークする
原因となる。第11図(b)はAL配線が2層の場合の
略図である。
図(a)、(b)及び第12図(a)、(b)、(C)
にあるようなものがあった。第11図(a)、(b)に
おいて、1101は半導体基板、1102は素子分離用
絶縁膜、1103はゲート絶縁膜、1104はポリサイ
ド(ポリシリコンと高融点金属シリサイドの二層)のゲ
ート電極、1105は低濃度不純物拡散領域、1106
はサイドウオール膜、1107は高濃度不純物拡散領域
、1108.1112.1118は層間絶縁膜、110
9.1113はAL配線、1116はヒルロック、11
17はボイドである。そひて、第11図(a)にあるよ
うに、眉間絶縁膜1108にコンタクトホールを形成後
にAL(又はAL−3i)配線1109をスパッタ法で
堆積し、フォトエツチングによりその配線のつきまわり
を良くするために加熱スパッタ法で形成する−と、後の
熱工程でヒルロックが成長し、層間に電流がリークする
原因となる。第11図(b)はAL配線が2層の場合の
略図である。
また、第12図(a)〜(C)はバンプ電極を有する従
来の半導体装置の製造方法である。
来の半導体装置の製造方法である。
第12図(a)において、1201はSiからなる半導
体基板、1202は素子分離用絶縁膜、1203はゲー
ト絶縁膜、1204はゲート電極、1205は低濃度不
純物拡散層、1206はサイドウオール膜、1207は
高濃度不純物拡散層、1208は層間絶縁膜を示し、コ
ンタクト孔を形成した後、(b)にあるように配線用金
属をデポし、フォトエッチにより、AL配線パターン1
211を形成する。そして、層間vA縁膜1212を形
成する。次に、(C)にあるように、バットオープン後
、メッキ電極用のCr1221と、Au1222をデボ
し、1223の形状のマスクでフォトエッチする。次に
メッキ用のレジストマスク1224 (図示せず)でA
uメッキ1225を行う。
体基板、1202は素子分離用絶縁膜、1203はゲー
ト絶縁膜、1204はゲート電極、1205は低濃度不
純物拡散層、1206はサイドウオール膜、1207は
高濃度不純物拡散層、1208は層間絶縁膜を示し、コ
ンタクト孔を形成した後、(b)にあるように配線用金
属をデポし、フォトエッチにより、AL配線パターン1
211を形成する。そして、層間vA縁膜1212を形
成する。次に、(C)にあるように、バットオープン後
、メッキ電極用のCr1221と、Au1222をデボ
し、1223の形状のマスクでフォトエッチする。次に
メッキ用のレジストマスク1224 (図示せず)でA
uメッキ1225を行う。
この従来技術によれば、微細、高アスペクト比のコンタ
クト部分のつきまわりが悪く、初期的には、断線に至ら
ないものの、信頼性上、非常に低レベルのものであった
。第1O図にあるように配線上のパッシベーション膜1
009にも1012に見られるようなりラックボイド等
が生じ、耐湿性等に悪影響を及ぼしていた。さらに、低
融点のAL金合金為、熱処理工程でヒルロック1010
゜ボイド1011.1012が発生したり、浅い拡散層
中にALがつき抜け、ジャンクションスパイク等を生じ
させていた。又AL金合金Si基板との直接コンタクト
により、界面にSi析出層が形成され、コンタクト抵抗
の増加や、バラツキの原因をなっていた。特にサブミク
ロンレベルのデバイスにおいては、上記傾向が一層顕著
となり、従来技術では、初期的にも、信頼性面からも、
限界にきていた。又、従来のAL系配線材料では、パッ
シベーション膜の圧縮応力により、AL配線内に強い引
張り応力が残留し、拡散クリープ現象により、AL配線
が断線するという、いわゆるストレスマイグレーション
を防ぐことができなかった。
クト部分のつきまわりが悪く、初期的には、断線に至ら
ないものの、信頼性上、非常に低レベルのものであった
。第1O図にあるように配線上のパッシベーション膜1
009にも1012に見られるようなりラックボイド等
が生じ、耐湿性等に悪影響を及ぼしていた。さらに、低
融点のAL金合金為、熱処理工程でヒルロック1010
゜ボイド1011.1012が発生したり、浅い拡散層
中にALがつき抜け、ジャンクションスパイク等を生じ
させていた。又AL金合金Si基板との直接コンタクト
により、界面にSi析出層が形成され、コンタクト抵抗
の増加や、バラツキの原因をなっていた。特にサブミク
ロンレベルのデバイスにおいては、上記傾向が一層顕著
となり、従来技術では、初期的にも、信頼性面からも、
限界にきていた。又、従来のAL系配線材料では、パッ
シベーション膜の圧縮応力により、AL配線内に強い引
張り応力が残留し、拡散クリープ現象により、AL配線
が断線するという、いわゆるストレスマイグレーション
を防ぐことができなかった。
さらに、エレクトロマイグレーションも限界にきており
、大電流を安定して流すことができる高信頼な配線材料
の出現が望まれていた。
、大電流を安定して流すことができる高信頼な配線材料
の出現が望まれていた。
また、従来技術によると第11図(b)において、眉間
絶縁膜1112を形成する時、ヒルロック1116が配
線上、配線側面に成長し、第1層AL配線1109と第
2層AL配線1113間の電流ショートが発生する。又
パッシベーション膜として圧縮性のプラズマ窒化膜等を
使用すると、AL配線内にストレスマイグレーションに
よるボイド1117が発生し、断線やエレクトロマイグ
レーション耐性の劣化が生じる。又、ALを加熱しない
場合は、ヒルロックは減少するが、コンタクト部でのつ
きまわりが悪く、又ストレスマイグレーションにも弱い
という欠点があった。
絶縁膜1112を形成する時、ヒルロック1116が配
線上、配線側面に成長し、第1層AL配線1109と第
2層AL配線1113間の電流ショートが発生する。又
パッシベーション膜として圧縮性のプラズマ窒化膜等を
使用すると、AL配線内にストレスマイグレーションに
よるボイド1117が発生し、断線やエレクトロマイグ
レーション耐性の劣化が生じる。又、ALを加熱しない
場合は、ヒルロックは減少するが、コンタクト部でのつ
きまわりが悪く、又ストレスマイグレーションにも弱い
という欠点があった。
また、従来はコンタクト孔が小さくアスペクト比が大き
いとコンタクト部のカバレッジが悪く、特に無加熱の時
は、第12図のようにクランク1219が発生し、断線
、あるいはエレクトロまたはストレスマイグレーション
耐性が劣化する。AL配線部のカバレッジが悪いと、上
層のパッシベーション膜のつきまわりも悪く、1220
のようなボイドが発生し、耐湿性を著しくそこなう。
いとコンタクト部のカバレッジが悪く、特に無加熱の時
は、第12図のようにクランク1219が発生し、断線
、あるいはエレクトロまたはストレスマイグレーション
耐性が劣化する。AL配線部のカバレッジが悪いと、上
層のパッシベーション膜のつきまわりも悪く、1220
のようなボイドが発生し、耐湿性を著しくそこなう。
そこで、本発明の目的は配線に金属メッキ処理したもの
を配線として用いることにより、配線の耐ストレスマイ
グレーション及び耐エレクトロマイグレーションが高く
、ヒルロック、ボイド等を極力少なくして、サブミクロ
ンデバイスにも十分適用できる実用的で高信頼性の半導
体装置を提供することである。
を配線として用いることにより、配線の耐ストレスマイ
グレーション及び耐エレクトロマイグレーションが高く
、ヒルロック、ボイド等を極力少なくして、サブミクロ
ンデバイスにも十分適用できる実用的で高信頼性の半導
体装置を提供することである。
本発明の半導体装置は、半導体装置の拡散層、ゲート電
極、下層配線部等の構成要素に前記構成要素上に形成さ
れた絶縁膜に設けられたコンタクト穴を介して結線する
上層配線部を有し、前記上層配線部は、メタル、メタル
シリサイド、メタルナイトライド、メタルカーバイト、
導電性酸化膜等の単相、あるいはこれらの組合わせ積層
膜と金属メッキ層との積層構造より成ることを特徴とす
る。
極、下層配線部等の構成要素に前記構成要素上に形成さ
れた絶縁膜に設けられたコンタクト穴を介して結線する
上層配線部を有し、前記上層配線部は、メタル、メタル
シリサイド、メタルナイトライド、メタルカーバイト、
導電性酸化膜等の単相、あるいはこれらの組合わせ積層
膜と金属メッキ層との積層構造より成ることを特徴とす
る。
また、前記金属メッキ層は、少なくとも1層以上の電気
Cu、Ni、Au、Cr、Co、Rh。
Cu、Ni、Au、Cr、Co、Rh。
Pd、ハンダ等のメッキ層、あるいは無電界Cu、Ni
、Au、Cr、Co、Rh、Pd、 ハンダ等のメッキ
層から成ることを特徴とする。
、Au、Cr、Co、Rh、Pd、 ハンダ等のメッキ
層から成ることを特徴とする。
前記金属メッキ層は、電気メッキ層と、無電界メッキ層
との組合わせ積層膜であることを特徴とする。
との組合わせ積層膜であることを特徴とする。
前記金属メッキ層は、少なくとも1層以上の合金メッキ
層、あるいは単一金属メッキ層と合金メッキ層との組合
わせ積層膜であることを特徴とする。
層、あるいは単一金属メッキ層と合金メッキ層との組合
わせ積層膜であることを特徴とする。
前記電気メッキの電流波形において、直流電流、交流電
流、断続電流、PR(Periodic−Revers
e)電流のいずれかを用いることを特徴とする。
流、断続電流、PR(Periodic−Revers
e)電流のいずれかを用いることを特徴とする。
前記拡散層は、不純物ドープSi単結晶拡散層、あるい
は、メタルシリサイド裏打ち拡散層であることを特徴と
する。
は、メタルシリサイド裏打ち拡散層であることを特徴と
する。
前記コンタクト穴内のみに無電界Cu、Ni、Au、C
o、Cr5Rh、、Pd、 ハンダ等のメッキの1層ま
たは、組合わせ積層、あるいは合金メッキ層が形成され
ていることを特徴とする。
o、Cr5Rh、、Pd、 ハンダ等のメッキの1層ま
たは、組合わせ積層、あるいは合金メッキ層が形成され
ていることを特徴とする。
前記ゲート電極及び下層配線部は、ポリシリコン、メタ
ルシリサイド、メタルポリサイド、リフラクトメタル、
AL系材料等の単層または積層あるいはそれらと金属メ
ッキ層との積層膜より成ることを特徴とする。
ルシリサイド、メタルポリサイド、リフラクトメタル、
AL系材料等の単層または積層あるいはそれらと金属メ
ッキ層との積層膜より成ることを特徴とする。
前記ゲート電極、前記下層配線部と、前記上層配線部へ
結線するコンタクトホール内のみに無電界Cu、、Ni
、Au、Co、Cr、、Rh5Pd。
結線するコンタクトホール内のみに無電界Cu、、Ni
、Au、Co、Cr、、Rh5Pd。
ハンダ等のメッキの単相又は組み合わせ積層、あるいは
、合金メッキ層が形成されていることを特徴とする。
、合金メッキ層が形成されていることを特徴とする。
前記ゲート電極、前記下層配線部表面部分に、無電界N
i、Cu、、Au5Co、Cr、Pd、Rh、ハンダ等
のメッキの単相又は、組み合わせ積層あるいは、合金メ
ッキ層が形成されていることを特徴とする。
i、Cu、、Au5Co、Cr、Pd、Rh、ハンダ等
のメッキの単相又は、組み合わせ積層あるいは、合金メ
ッキ層が形成されていることを特徴とする。
徴とする。
以下、本発明を実施例を用いて詳細に説明していく。
(第1実施例)
第1図(a)〜(c)は、本発明の一実施例を示すもの
である。この実施例は、AL配線上に金属メッキを形成
するものである。その後、熱処理によりALとメッキ金
属との合金化を行っても良いものである。図において、
101は半導体基板、102は素子分離用絶縁膜、10
3はゲート絶縁膜、104はゲート電極、105は低濃
度不純物拡散層、106はサイドウオール膜、107は
高濃度不純物拡散膜、108及び112は層間絶縁膜、
109及び113はAL配線、110は無電解Niメッ
キ層、111及び114はN1−P−AL拡散層、11
5はプラズマ窒化膜である。
である。この実施例は、AL配線上に金属メッキを形成
するものである。その後、熱処理によりALとメッキ金
属との合金化を行っても良いものである。図において、
101は半導体基板、102は素子分離用絶縁膜、10
3はゲート絶縁膜、104はゲート電極、105は低濃
度不純物拡散層、106はサイドウオール膜、107は
高濃度不純物拡散膜、108及び112は層間絶縁膜、
109及び113はAL配線、110は無電解Niメッ
キ層、111及び114はN1−P−AL拡散層、11
5はプラズマ窒化膜である。
(a)は、従来の方法と同じであり、約5000人のA
L(SiとCu含有)配線109を、300°Cの加熱
下でスパッタして形成した。
L(SiとCu含有)配線109を、300°Cの加熱
下でスパッタして形成した。
ドライエッチで該AL配線109をバターニングした後
、(b)にあるように次亜燐酸系無電解ニッケルメッキ
液に浸漬し、0.15μのNiをAL配線109表面に
のみ析出させた。なお今回は、AL配線109の無電解
メッキ前処理としてSn置換法を用いた。(C)にある
ようにNi中には、約8%のPが含有され、メッキ後4
00°Cの熱処理により、AL配線109表面からNi
とPが拡散し、従来見られた、ヒルロックが全くなくな
った。さらに層間絶縁膜112を形成し、コンタクトホ
ールエッチ後第2層AL配線113を加熱スパッタで形
成した後、同様の無電解ニッケルメッキを行い、450
°Cシンターをした。続いてプラズマ窒化膜115を1
μデポし、電極バットフォトエッチ(図示せず)して完
成した。
、(b)にあるように次亜燐酸系無電解ニッケルメッキ
液に浸漬し、0.15μのNiをAL配線109表面に
のみ析出させた。なお今回は、AL配線109の無電解
メッキ前処理としてSn置換法を用いた。(C)にある
ようにNi中には、約8%のPが含有され、メッキ後4
00°Cの熱処理により、AL配線109表面からNi
とPが拡散し、従来見られた、ヒルロックが全くなくな
った。さらに層間絶縁膜112を形成し、コンタクトホ
ールエッチ後第2層AL配線113を加熱スパッタで形
成した後、同様の無電解ニッケルメッキを行い、450
°Cシンターをした。続いてプラズマ窒化膜115を1
μデポし、電極バットフォトエッチ(図示せず)して完
成した。
このようにすることにより、第1層AL配線109、第
2層AL配線113共に、ヒルロック及びストレスによ
るボイドは皆無であった。さらに、エレクトロマイグレ
ーション耐性を調べた所、MTF(Mean Tim
e Failのことで、エレクトロマイグレーション
により素子の50%がこわれるまでの時間を示す)が従
来より約2桁向上していることが確認された。これは、
AL裏表面ら拡散したNi及びPが、電流及び熱による
ALの動きを抑制した為と思われる。又比抵抗、ボンデ
ィング性、コンタクト抵抗等は、あまり変化がなく、信
頼性も良好であった。
2層AL配線113共に、ヒルロック及びストレスによ
るボイドは皆無であった。さらに、エレクトロマイグレ
ーション耐性を調べた所、MTF(Mean Tim
e Failのことで、エレクトロマイグレーション
により素子の50%がこわれるまでの時間を示す)が従
来より約2桁向上していることが確認された。これは、
AL裏表面ら拡散したNi及びPが、電流及び熱による
ALの動きを抑制した為と思われる。又比抵抗、ボンデ
ィング性、コンタクト抵抗等は、あまり変化がなく、信
頼性も良好であった。
今回は、2人のNi無電解メッキを用いたが、Pなしの
Ni無電解、又は無電解Cu、Sn、AU、又はその積
層のメッキでも同等の効果が認められており、配線の信
頼性を大巾に向上する方法として優れていることが確認
された。
Ni無電解、又は無電解Cu、Sn、AU、又はその積
層のメッキでも同等の効果が認められており、配線の信
頼性を大巾に向上する方法として優れていることが確認
された。
又、AL配線の無電解メッキの前処理としてジンケート
処理、つまりAL配線の表面に亜鉛を形成するかまたは
AL配線表面を亜鉛化する処理を用いて、AL配線の膜
厚がメッキにより減少することを防ぐのに有効であると
考えられる。
処理、つまりAL配線の表面に亜鉛を形成するかまたは
AL配線表面を亜鉛化する処理を用いて、AL配線の膜
厚がメッキにより減少することを防ぐのに有効であると
考えられる。
又、スパッタのAL基以外蒸着CVDによる配線、さら
には他の金属、Po1ysi等の配線についても本発明
が適応できることは、いうまでもないことである。
には他の金属、Po1ysi等の配線についても本発明
が適応できることは、いうまでもないことである。
(第2実施例)
次に、第2図(a)〜(c)を用いて本発明の他の実施
例を説明する。この実施例は、高融点金属配線上に金属
メッキをAL配線を行うか、または高融点金属配線上に
金属メッキを積層するものを中心に記載しである。
例を説明する。この実施例は、高融点金属配線上に金属
メッキをAL配線を行うか、または高融点金属配線上に
金属メッキを積層するものを中心に記載しである。
図において、201〜208は第1図の101〜108
と同じである。また、209はTi層、210は無電解
Niメッキ層、211はAL配線、212は配線パター
ン、213はT iS i z層、214はパッシベー
ション膜である。
と同じである。また、209はTi層、210は無電解
Niメッキ層、211はAL配線、212は配線パター
ン、213はT iS i z層、214はパッシベー
ション膜である。
第2図(a)は、従来と同じである。第2図(b)にお
いて、コンタクトフォトエッチ後、Ti209を200
人スパッタでデポする。次に、次亜燐酸系無電解メッキ
液中に浸漬し、1000人の無電解Niメッキ層210
をメッキする。この無電解ニッケルメッキ層210は、
非常にスッテプカバレッジが良く又、バリアメタルとし
ても優れている。続いてAN−3i−Cu合金等からな
るAL配線211をスパッタし、第2図(C)にあるよ
うにフォトエツチングで配線パターン212を形成する
。450°Cのシンター後、パッシベーション膜214
を形成し、完成する。一連の熱工程でコンタクト部のT
iは下地基板Siと反応してTiSix層213になり
、低抵抗コンタクトが得られる。又、TiS2層213
゛と、無電解Niメッキ層210、及びAL配線211
との接触抵抗は低いので総合的に低抵抗コンタクトとな
り、NiがALとT t S t z 、S iとの非
常に良いバイアとなるので、AL配線211つき抜けに
も強くなり550℃までコンタクト抵抗は変化しない。
いて、コンタクトフォトエッチ後、Ti209を200
人スパッタでデポする。次に、次亜燐酸系無電解メッキ
液中に浸漬し、1000人の無電解Niメッキ層210
をメッキする。この無電解ニッケルメッキ層210は、
非常にスッテプカバレッジが良く又、バリアメタルとし
ても優れている。続いてAN−3i−Cu合金等からな
るAL配線211をスパッタし、第2図(C)にあるよ
うにフォトエツチングで配線パターン212を形成する
。450°Cのシンター後、パッシベーション膜214
を形成し、完成する。一連の熱工程でコンタクト部のT
iは下地基板Siと反応してTiSix層213になり
、低抵抗コンタクトが得られる。又、TiS2層213
゛と、無電解Niメッキ層210、及びAL配線211
との接触抵抗は低いので総合的に低抵抗コンタクトとな
り、NiがALとT t S t z 、S iとの非
常に良いバイアとなるので、AL配線211つき抜けに
も強くなり550℃までコンタクト抵抗は変化しない。
コンタクト部のAL配線211のつきまわりは、下地無
電解Niメッキ層210が非常にカバレッジが良くコン
タクト部にうまるように形成されるので、飛躍的に向上
する。さらに、エレクトロマイグレーション、ストレス
マイグレーション、コンタクトマイグレーション特性も
大幅に向上する。
電解Niメッキ層210が非常にカバレッジが良くコン
タクト部にうまるように形成されるので、飛躍的に向上
する。さらに、エレクトロマイグレーション、ストレス
マイグレーション、コンタクトマイグレーション特性も
大幅に向上する。
又、コンタクトフォトエッチ後、シリサイド/メタル層
をデポジシヨンし、次に、配線層を抜きパターンとした
、メッキ配線用レジストパターンを形成する。シリサイ
ド/メタル層を電極としてCuメッキを抜きパターン部
分に析出させ、レジストを除去後、Cuメッキをマスク
として、配線部以外のシリサイド/メタル層をエツチン
グすることにより、コンタクト部は低抵抗で、つきまわ
りも良好、又、CuはAIより比抵抗も低く、融点も高
いので、エレクトロマイグレーション、ストレスマイグ
レーションに強い低抵抗配線が可能である。さらに、C
u配線の耐食性、耐酸化性を改良する為に、Ni、Cu
、Pt、Rh、Cr。
をデポジシヨンし、次に、配線層を抜きパターンとした
、メッキ配線用レジストパターンを形成する。シリサイ
ド/メタル層を電極としてCuメッキを抜きパターン部
分に析出させ、レジストを除去後、Cuメッキをマスク
として、配線部以外のシリサイド/メタル層をエツチン
グすることにより、コンタクト部は低抵抗で、つきまわ
りも良好、又、CuはAIより比抵抗も低く、融点も高
いので、エレクトロマイグレーション、ストレスマイグ
レーションに強い低抵抗配線が可能である。さらに、C
u配線の耐食性、耐酸化性を改良する為に、Ni、Cu
、Pt、Rh、Cr。
Au等のメッキ層を薄くコーティングすることにより、
非常に高強度で信頼性の高い配線層を形成することがで
きる。勿論、シリサイド/メタルの代わりに、メタルナ
イトライド/メタルも使うことはできる。 又、例えば
、Ti、5alici−deのように拡散層、電極等が
Sil 1cideの場合は、コンタクトフォトエッチ
後、該コンタクト大中のみ無電解で、メッキし、穴埋め
を行つ。
非常に高強度で信頼性の高い配線層を形成することがで
きる。勿論、シリサイド/メタルの代わりに、メタルナ
イトライド/メタルも使うことはできる。 又、例えば
、Ti、5alici−deのように拡散層、電極等が
Sil 1cideの場合は、コンタクトフォトエッチ
後、該コンタクト大中のみ無電解で、メッキし、穴埋め
を行つ。
このメッキは例えば、NiでもCuでもAuでも良い。
穴埋め後、前述の如く、シリサイド/メタルをデポし、
メッキ配線をすることもできるし、穴埋めのみメッキで
行い、あとは通常のAL系スパッタ配線でも十分に効果
が得られる。
メッキ配線をすることもできるし、穴埋めのみメッキで
行い、あとは通常のAL系スパッタ配線でも十分に効果
が得られる。
さらに前述の構造は、多層配線においても有効であり、
コンタクト部の代わりに、第1層配線と第2層配線との
VIAホール(スルーホール)をメッキで穴埋めするこ
とができる。第1層、2層共メッキ配線で行うこともで
きるし、いずれかをスパッタで形成することも可能であ
る。
コンタクト部の代わりに、第1層配線と第2層配線との
VIAホール(スルーホール)をメッキで穴埋めするこ
とができる。第1層、2層共メッキ配線で行うこともで
きるし、いずれかをスパッタで形成することも可能であ
る。
(第3実施例)
実施例3として、バンプ電極形成に本発明を適用した例
を第3図(a)、(b)に示す。
を第3図(a)、(b)に示す。
先ず第3図(a)は、第2図(a)の状態のコンタクト
フォトエッチ後、Ti層309を200人、無電解Ni
メッキ層310を2000人形成する。続いて、配線パ
ターンを反転させたレジスト315パターンを形成し、
電解Cuメッキ層316を、下地無電解Niメッキ層3
10とレジスト315パターン内で囲まれた部分に形成
する。
フォトエッチ後、Ti層309を200人、無電解Ni
メッキ層310を2000人形成する。続いて、配線パ
ターンを反転させたレジスト315パターンを形成し、
電解Cuメッキ層316を、下地無電解Niメッキ層3
10とレジスト315パターン内で囲まれた部分に形成
する。
レジスト315をハクリし、イオンミーリングでレジス
ト315反転パターンにあった、Ni−Ti膜309及
び310をエツチングし、配線パターンを形成する。パ
ッシベーション膜314を堆積後、(b)にあるように
バット部をオープンし、無電解Cuメッキ層317を1
000人形成する。
ト315反転パターンにあった、Ni−Ti膜309及
び310をエツチングし、配線パターンを形成する。パ
ッシベーション膜314を堆積後、(b)にあるように
バット部をオープンし、無電解Cuメッキ層317を1
000人形成する。
次に無電解Niメッキ層を該Cuメッキ層317上に厚
付はメッキ(約20μ)して、無電解Niメッキバンプ
電極318を完成する。
付はメッキ(約20μ)して、無電解Niメッキバンプ
電極318を完成する。
このように、無電解メッキをたくみに用いることにより
大幅な合理化とバンプ密着強度の向上を図ることができ
た。又本実施例は、下地配線がCUメッキの場合を示し
たが、通常のAL系配線でも同様の構造で高信幀性のバ
ンプ電極が形成できるものである。又、Ni、Cu、A
uで様々な用途に対して、使いわけができるもので、応
用として、これらの無電解メッキバンプ上に、溶融ハン
ダ法でハンダ電極を形成することも可能である。
大幅な合理化とバンプ密着強度の向上を図ることができ
た。又本実施例は、下地配線がCUメッキの場合を示し
たが、通常のAL系配線でも同様の構造で高信幀性のバ
ンプ電極が形成できるものである。又、Ni、Cu、A
uで様々な用途に対して、使いわけができるもので、応
用として、これらの無電解メッキバンプ上に、溶融ハン
ダ法でハンダ電極を形成することも可能である。
したがって本発明は、従来の配線及びバンプ電極形成に
みられた欠点を実用レベルで大幅に改良できる構造を有
した半導体装置であり、特にコンタクト部、配線部分の
カバレッジの改善、エレクトロマイグレーション、コン
タクトマイグレーション、ストレスマイグレーションの
大幅な向上を図ったものである。
みられた欠点を実用レベルで大幅に改良できる構造を有
した半導体装置であり、特にコンタクト部、配線部分の
カバレッジの改善、エレクトロマイグレーション、コン
タクトマイグレーション、ストレスマイグレーションの
大幅な向上を図ったものである。
(第4実施例)
第4図(a)〜(e)を用いて、本発明の他の実施例を
説明する。(a)は平面図を示し、(b)は(a)のA
−A’断面図を示し、(d)は平面図を示し、(e)は
(d)のB−B“断面図を示す。
説明する。(a)は平面図を示し、(b)は(a)のA
−A’断面図を示し、(d)は平面図を示し、(e)は
(d)のB−B“断面図を示す。
この実施例は、TiN/Tiの積層膜上に金属メッキを
形成するものを中心に記載しであるものである。
形成するものを中心に記載しであるものである。
図において、401〜408は第1実施例の第1図10
1〜108と同じものを示している。409はコンタク
トホール、410はTiN/Ti積層膜、411はレジ
スト、412は電解Cuメッキ層、413はCuメッキ
配線、414はTiN/Ti積層膜除去部、415はパ
ッシベーション膜である。
1〜108と同じものを示している。409はコンタク
トホール、410はTiN/Ti積層膜、411はレジ
スト、412は電解Cuメッキ層、413はCuメッキ
配線、414はTiN/Ti積層膜除去部、415はパ
ッシベーション膜である。
第4図(b)において、従来と同様に層間絶縁膜408
にコンタクトホール409を形成した後に、TiN/T
i積層膜410をTiN/Ti(1000人/150人
)の厚さでスパッタ等により全面に形成する。そして、
配線部分となる所を抜いたレジスト411のパターンを
形成する。第4図(a)において、411がレジストパ
ターンを示している。
にコンタクトホール409を形成した後に、TiN/T
i積層膜410をTiN/Ti(1000人/150人
)の厚さでスパッタ等により全面に形成する。そして、
配線部分となる所を抜いたレジスト411のパターンを
形成する。第4図(a)において、411がレジストパ
ターンを示している。
次に、第4図(C)において、TiN/Ti積層膜41
0をメッキ電極にして電解Cuメッキ層412を1μつ
ける。
0をメッキ電極にして電解Cuメッキ層412を1μつ
ける。
そして、第4図(e)にあるようにレジスト411をは
くすして、NH4OH+H,O□系エツチング液で、メ
ッキ電極となった以外のTiN/Ti積層膜410をエ
ツチング除去した後、パッシベーション膜415として
、例えばPSG、プラズマ窒化膜を形成し完成する。
くすして、NH4OH+H,O□系エツチング液で、メ
ッキ電極となった以外のTiN/Ti積層膜410をエ
ツチング除去した後、パッシベーション膜415として
、例えばPSG、プラズマ窒化膜を形成し完成する。
ここで、第4図(d)と(e)において、413は配線
パターンを示している。
パターンを示している。
本実施例におけるCuメッキとTiN/Tiの組合わせ
以外に、例えばMoメッキ/MoSi、5(Siのリッ
チなモリブデンシリサイド)/Ti。
以外に、例えばMoメッキ/MoSi、5(Siのリッ
チなモリブデンシリサイド)/Ti。
Niメッキ/T i S iz、s / Z n構造に
おいても、同等の特性が得られており、最初から拡散部
にTi5i、層があるTi−3a 1 ic ideプ
ロセスでも、十分に適応できるものである。
おいても、同等の特性が得られており、最初から拡散部
にTi5i、層があるTi−3a 1 ic ideプ
ロセスでも、十分に適応できるものである。
又、本実施例では、単相配線のみであったが2層、ある
いは3層配線でも十分に効果を有するものであり、また
バンプ電極構造等でも、下地がAL基以外メッキ配線で
あるので従来方式より信頼性も高く、工程も合理化でき
るものである。
いは3層配線でも十分に効果を有するものであり、また
バンプ電極構造等でも、下地がAL基以外メッキ配線で
あるので従来方式より信頼性も高く、工程も合理化でき
るものである。
本実施例の、Cuメッキ/TiN/Ti配線は、メッキ
形成の為非常にカバレッジが良い、Cuが存在する為低
抵抗で且つヒルロックフリーであり、また、ストレスマ
イグレーション及びエレクトロマイグレーションに強い
。さらに、Cu−TiN−T i −5i間、実際には
400°C位の熱工程によりCu/T i N/T i
S it /S i構造になるのであるが各相間の接
触抵抗が非常に小さい上、反応も生じずコンタクト抵抗
のバラツキも小さいという配線特性として理想的なパフ
ォーマンスを有している。
形成の為非常にカバレッジが良い、Cuが存在する為低
抵抗で且つヒルロックフリーであり、また、ストレスマ
イグレーション及びエレクトロマイグレーションに強い
。さらに、Cu−TiN−T i −5i間、実際には
400°C位の熱工程によりCu/T i N/T i
S it /S i構造になるのであるが各相間の接
触抵抗が非常に小さい上、反応も生じずコンタクト抵抗
のバラツキも小さいという配線特性として理想的なパフ
ォーマンスを有している。
又、このことにより配線上のパッシベーション膜のクラ
ンク、ボイドも完全に除去出来た。
ンク、ボイドも完全に除去出来た。
さらにこのメッキは、電気メッキでも、無電解メッキで
も同様の効果が確認されており特に、無電解Cuメッキ
の場合は、コンタクト部のつきまわりが良く、低抵抗で
信頼性の高い配線が得られる。
も同様の効果が確認されており特に、無電解Cuメッキ
の場合は、コンタクト部のつきまわりが良く、低抵抗で
信頼性の高い配線が得られる。
また、上記実施例以外に例えば、無電解Niメッキ/M
os iz、o /Ti (1μ/1000人/15
0人)、Cu−3n電気メッキ/ITO/Zr (50
00人/1000人/200人)等でも同等な特性が得
られる。又導電性酸化膜としては、ITOの他にY、B
a5Cu系、Sr、Ba5CU系酸化膜等においても、
十分なバリア性と、密着性を確保できる。無電解メッキ
は、密着性、カバレッジが優れており、ピンホールも少
ないので、特にサブミクロンコンタクト部をおおう配線
に有効である。
os iz、o /Ti (1μ/1000人/15
0人)、Cu−3n電気メッキ/ITO/Zr (50
00人/1000人/200人)等でも同等な特性が得
られる。又導電性酸化膜としては、ITOの他にY、B
a5Cu系、Sr、Ba5CU系酸化膜等においても、
十分なバリア性と、密着性を確保できる。無電解メッキ
は、密着性、カバレッジが優れており、ピンホールも少
ないので、特にサブミクロンコンタクト部をおおう配線
に有効である。
(第5実施例)
第5図を用いて本発明の他の実施例を説明する。
図において501〜508は第1図の101〜108と
同じものを示す。
同じものを示す。
第2図(a)のようなコンタクトフォトエッチ後、第5
図においてはT a s iz、s /T i積層膜5
09 (500人/150人)をデポジションし、80
0℃で30秒Nt中でランプアニールする。
図においてはT a s iz、s /T i積層膜5
09 (500人/150人)をデポジションし、80
0℃で30秒Nt中でランプアニールする。
コンタクト部はTiとSiが反応してTiSi2層51
0になる。次に、配線パターンが抜きパターンになるよ
うにレジストを形成し、ピロリン酸銅メッキ浴でCu電
気メッキを行い電解Cuメッキ層511を1.5μm形
成する。この時、電流波形は、PR電流を用い、アノー
ドでの溶解析出により、コンタクト大向へのCuのつき
まわりを向上させた。その後レジストをハクリし、Ta
5t、、、/Ti積層膜516を電解Cuメッキ層51
8をマスクにして、エツチング除去後、N1−Pにッケ
ルーリン)無電解メッキ層512を500人形成する。
0になる。次に、配線パターンが抜きパターンになるよ
うにレジストを形成し、ピロリン酸銅メッキ浴でCu電
気メッキを行い電解Cuメッキ層511を1.5μm形
成する。この時、電流波形は、PR電流を用い、アノー
ドでの溶解析出により、コンタクト大向へのCuのつき
まわりを向上させた。その後レジストをハクリし、Ta
5t、、、/Ti積層膜516を電解Cuメッキ層51
8をマスクにして、エツチング除去後、N1−Pにッケ
ルーリン)無電解メッキ層512を500人形成する。
そして、パッシベーション膜513を堆積して完成する
。
。
(第6実施例)
第6図を用いて本発明の他の実施例を説明する。
図において601〜608は第1図の101〜108と
同じものを示す。
同じものを示す。
第6図において、ソース・ドレイン領域、ゲート電極、
素子分離用絶縁膜を従来と同じ方法により形成した後、
ゲート電極と、拡散部は、Ti−3alicideプロ
セスにより、Ti5i層609が形成されている。コン
タクト穴をRIE(リアクティブ・イオン・エツチング
)で眉間絶縁膜608を選択的にエツチング除去して形
成した後、コンタクト大向のみに、無電解Niメッキ層
610を形成する。Niメッキは、下地7 i S i
z層609から成長し、コンタクト大向のみ埋めるこ
とが出来る。続いて、バイアメタル611と、AL−3
t−Cu系配線612を、スパッタでそれぞれ1000
人と1μ積層デポし、フォトエッチして、配線パターン
を形成する。パッシベーション膜613をデポして完成
する。無電解Niメッキ層610は、PあるいはBを含
んでも良く、又、上層のバリアメタル611はなくても
同等の効果を有する。又、無電解Niメッキ層610の
上層のバリアメタル611は、前述した実施例で示した
如くメッキ配線、例えばCuメッキでも良い。
素子分離用絶縁膜を従来と同じ方法により形成した後、
ゲート電極と、拡散部は、Ti−3alicideプロ
セスにより、Ti5i層609が形成されている。コン
タクト穴をRIE(リアクティブ・イオン・エツチング
)で眉間絶縁膜608を選択的にエツチング除去して形
成した後、コンタクト大向のみに、無電解Niメッキ層
610を形成する。Niメッキは、下地7 i S i
z層609から成長し、コンタクト大向のみ埋めるこ
とが出来る。続いて、バイアメタル611と、AL−3
t−Cu系配線612を、スパッタでそれぞれ1000
人と1μ積層デポし、フォトエッチして、配線パターン
を形成する。パッシベーション膜613をデポして完成
する。無電解Niメッキ層610は、PあるいはBを含
んでも良く、又、上層のバリアメタル611はなくても
同等の効果を有する。又、無電解Niメッキ層610の
上層のバリアメタル611は、前述した実施例で示した
如くメッキ配線、例えばCuメッキでも良い。
(第7実施例)
次に第7図を用いて本発明の他の実施例を説明する。図
において、701〜708は第1図101〜108と同
じものを示す。
において、701〜708は第1図101〜108と同
じものを示す。
第7図において、ゲート電極704は、リンドープポリ
シリコン710、バリアメタル711、Cuメッキ層7
12より成り、これによりゲート電極704の抵抗を、
TOTAL4000人で、0.1Ω/口以下にすること
ができる。次に拡散層606上のTi−3a 1 ic
ideで形成されたTtSi2層709上のコンタク
ト大中のみ、無電解Niメッキ層713で穴埋めし、第
1層配線をAL−3t系配線714と、バリアメタル7
15の積層で形成する。層間絶縁膜716に、■IAホ
ールをあけ、該大中に、無電解Niメッキ層717をセ
レクティブに穴埋めする。次に第2屑AL−3i−Cu
系配線718を1μデボし、エツチングしてAL2層配
線を形成する。そして、パッシベーション膜を形成して
完成する。配線層をメッキにすることも可能であり、穴
埋めメッキも、Niの他、Cu、Co、Au、Rh、C
r、ハンダ等も使用することが出来る。バリアの種類も
、高融点金属のメタル、メタルシリサイド、メタルナイ
トライド、メタルカーバイト、導電性酸化膜の単相、又
は組合わせ積層膜でも効果をあげることができる。
シリコン710、バリアメタル711、Cuメッキ層7
12より成り、これによりゲート電極704の抵抗を、
TOTAL4000人で、0.1Ω/口以下にすること
ができる。次に拡散層606上のTi−3a 1 ic
ideで形成されたTtSi2層709上のコンタク
ト大中のみ、無電解Niメッキ層713で穴埋めし、第
1層配線をAL−3t系配線714と、バリアメタル7
15の積層で形成する。層間絶縁膜716に、■IAホ
ールをあけ、該大中に、無電解Niメッキ層717をセ
レクティブに穴埋めする。次に第2屑AL−3i−Cu
系配線718を1μデボし、エツチングしてAL2層配
線を形成する。そして、パッシベーション膜を形成して
完成する。配線層をメッキにすることも可能であり、穴
埋めメッキも、Niの他、Cu、Co、Au、Rh、C
r、ハンダ等も使用することが出来る。バリアの種類も
、高融点金属のメタル、メタルシリサイド、メタルナイ
トライド、メタルカーバイト、導電性酸化膜の単相、又
は組合わせ積層膜でも効果をあげることができる。
(第8実施例)
第8図を用いて本発明の他の実施例を説明する。
図において、801〜808は第1図の101〜108
と同じものを示す。
と同じものを示す。
第8図において、ゲート、ソース、ドレイン部上をTi
−3alicideにより、TiSi。
−3alicideにより、TiSi。
層809で、形成後、コンタクトフォトエッチし、バリ
アメタル810としてTiCを1000人デポ後、Cu
メッキ層811を5000人形成し、該第−層Cu配線
を無電解Crメッキ層812を400人でおおう。続い
て、眉間絶縁膜813をデポし、VIAフォトエッチ後
第後層2層配線L−31−Cu系配線814をスパッタ
で形成する。
アメタル810としてTiCを1000人デポ後、Cu
メッキ層811を5000人形成し、該第−層Cu配線
を無電解Crメッキ層812を400人でおおう。続い
て、眉間絶縁膜813をデポし、VIAフォトエッチ後
第後層2層配線L−31−Cu系配線814をスパッタ
で形成する。
配線パターンにフォトエッチ後、無電解N1−Pメッキ
層815を500人形成し、パッシベーション膜816
をデポして2層配線を完成する。勿論第2層配線も第1
層配線と同様Cuメッキ+無電解Niにすることもでき
ることはいうまでもない。
層815を500人形成し、パッシベーション膜816
をデポして2層配線を完成する。勿論第2層配線も第1
層配線と同様Cuメッキ+無電解Niにすることもでき
ることはいうまでもない。
(第9実施例)
第9図を用いて、本発明の他の実施例な説明する。図に
おいて、901〜908は第1図の101〜108と同
じものを示す。
おいて、901〜908は第1図の101〜108と同
じものを示す。
第9図に於いて、ゲート、ソース、ドレイン部上にTi
−3alicideによりTiSi2層909を形成後
コンタクトフォトエッチ後穴中へ、無電解Cuメッキ層
910を埋込み、続いて配線パターンに無電解Cuメッ
キ層911を形成する。
−3alicideによりTiSi2層909を形成後
コンタクトフォトエッチ後穴中へ、無電解Cuメッキ層
910を埋込み、続いて配線パターンに無電解Cuメッ
キ層911を形成する。
次に、該配線メッキパターン外周に無電解N1−Pメッ
キ層912を1000人形成し、パッシベーション膜9
13をデポする。バットフォトエッチ後、バット部へ無
電解Cuメッキ層914を20μm形成し、さらに、無
電解ハンダメッキ層915を20μ形成して、バンブ付
配線を完成する。
キ層912を1000人形成し、パッシベーション膜9
13をデポする。バットフォトエッチ後、バット部へ無
電解Cuメッキ層914を20μm形成し、さらに、無
電解ハンダメッキ層915を20μ形成して、バンブ付
配線を完成する。
以上、実施例により本発明の詳細な説明してきたが、本
発明は何らかの配線上にメッキをしたものだけではなく
、配線そのものをメッキで形成した場合も非常に有効で
ある。特にことわってはいないが、本実施例中で単に配
線としたものはメッキにより形成されたものも含むもの
である。
発明は何らかの配線上にメッキをしたものだけではなく
、配線そのものをメッキで形成した場合も非常に有効で
ある。特にことわってはいないが、本実施例中で単に配
線としたものはメッキにより形成されたものも含むもの
である。
また、各種メッキ処理の条件の一例を以下に示す。
・電解Niメッキ・・・スルファミン酸ニッケル+ホウ
酸溶を中心として、PH3,5、浴温40〜50°Cで
行う。
酸溶を中心として、PH3,5、浴温40〜50°Cで
行う。
・電解Cuメッキ・・・ピロリン酸銅メッキ浴を用い、
P)(8,2、P(リン)組成7.2wt%、浴温50
°C1IA/dm”で行う。
P)(8,2、P(リン)組成7.2wt%、浴温50
°C1IA/dm”で行う。
・無電解Cuメッキ・・・Cu S Oa・ 5H20
+HCHO(35%)+アルカノールアミン系キレート
(安定剤として)を用い、PH12〜12.5.20〜
50゛Cで行った。
+HCHO(35%)+アルカノールアミン系キレート
(安定剤として)を用い、PH12〜12.5.20〜
50゛Cで行った。
AL配線が、素子の微細化に伴い細くなってもその上に
金属メッキ、例えばNiメッキ、Cuメッキ、Crメッ
キ、Ptメッキ、Rhメッキ、Aり Uメッキ等を形成することにより、ヒルロッ表及びスト
レスによるボイドが全くなく、さらに耐エレクトロマイ
グレーシジン特性、耐コンタクトマイグレーション特性
も向上する。また、コンタクト部及び配線部分のカバレ
ッジの大幅な改善が行える。
金属メッキ、例えばNiメッキ、Cuメッキ、Crメッ
キ、Ptメッキ、Rhメッキ、Aり Uメッキ等を形成することにより、ヒルロッ表及びスト
レスによるボイドが全くなく、さらに耐エレクトロマイ
グレーシジン特性、耐コンタクトマイグレーション特性
も向上する。また、コンタクト部及び配線部分のカバレ
ッジの大幅な改善が行える。
また、第5実施例にあるようにTa5iz、s/Tiの
バリア膜を全面デポ後800℃ランプアニールにより、
コンタクト部はSiとTiが反応しTi5iz となり
低抵抗コンタクトが得られる。
バリア膜を全面デポ後800℃ランプアニールにより、
コンタクト部はSiとTiが反応しTi5iz となり
低抵抗コンタクトが得られる。
Ta S iz、s /T iは、同時にメッキ用電極
となり、PR電流でメッキするとReverse電流の
時、メッキされたCuが再溶解し、コンタクト内のつき
まわりが改善される。この方法により小さなコンタクト
中にCuは、完全に埋まる為、配線が非常に平坦化され
る。又Cu/TaSi、/Ti5iz/Siのコンタク
ト構造は、熱的に非常に安定なので、コンタクト抵抗の
バラツキや、つき抜け、コンタクトマグレーションは生
じない。
となり、PR電流でメッキするとReverse電流の
時、メッキされたCuが再溶解し、コンタクト内のつき
まわりが改善される。この方法により小さなコンタクト
中にCuは、完全に埋まる為、配線が非常に平坦化され
る。又Cu/TaSi、/Ti5iz/Siのコンタク
ト構造は、熱的に非常に安定なので、コンタクト抵抗の
バラツキや、つき抜け、コンタクトマグレーションは生
じない。
さらにコンタクト抵抗そのものも非常に低い。CU配線
のまわりを無電解Niメッキでおおうことにより、Cu
の酸化や腐食を防ぐことができる。
のまわりを無電解Niメッキでおおうことにより、Cu
の酸化や腐食を防ぐことができる。
又、CuはALより比延抗が、低い上、融点、強度モ大
きいので、ヒロック、ストレスマイグレーションはなく
、エレクトロマイグレーションも10倍以上向上する。
きいので、ヒロック、ストレスマイグレーションはなく
、エレクトロマイグレーションも10倍以上向上する。
さらに本発明は、微細パターンをメッキ配線で行うので
、エツチングが不用で、レジストさえ最適化すれば、サ
ブミクロン配線にも十分使用出来るものである。
、エツチングが不用で、レジストさえ最適化すれば、サ
ブミクロン配線にも十分使用出来るものである。
さらに、第6実施例にあるようにコンタクト大中のTi
5iz上にのみ、Niメッキが無電解で析出し、他の部
分で析出しない為、コンタクト穴埋めが出来、完全平坦
化が可能となる。さらに無電解金属メッキは下地とも密
着性も良い上、下地Ti5iz層、上のバリアメタル、
あるいはAL系配線との接触抵抗が低く、バリア性も十
分である。アスペクト比が1以上での0. 5μロコン
タクトでも十分に無電解穴埋めが可能で、つき抜は耐性
は、500″C2Hシンターしても、コンタクト抵抗と
基板リーク電流は全く変化しない。又実質的にコンタク
ト部のステップカバレッジが向上するので、エレクトロ
マイグレーシラン耐性(MTF)が、コンタクト段差で
約10倍向上した。
5iz上にのみ、Niメッキが無電解で析出し、他の部
分で析出しない為、コンタクト穴埋めが出来、完全平坦
化が可能となる。さらに無電解金属メッキは下地とも密
着性も良い上、下地Ti5iz層、上のバリアメタル、
あるいはAL系配線との接触抵抗が低く、バリア性も十
分である。アスペクト比が1以上での0. 5μロコン
タクトでも十分に無電解穴埋めが可能で、つき抜は耐性
は、500″C2Hシンターしても、コンタクト抵抗と
基板リーク電流は全く変化しない。又実質的にコンタク
ト部のステップカバレッジが向上するので、エレクトロ
マイグレーシラン耐性(MTF)が、コンタクト段差で
約10倍向上した。
また、第7実施例のようにゲート電極もメッキ形成でき
る例を示した。この例は、Cuメッキ/バリアメタル/
リンドープポリシリコン構造の電極でCu電極は、パリ
アメ・タルをメッキ電極としたメッキ形成なので、カバ
レッジも良く、エツチングの難しさもない。又、コンタ
クト、VIAの穴部を無電解Niメッキでうめているの
で、殆ど完全平坦化ができ、信頬性が大幅に向上する。
る例を示した。この例は、Cuメッキ/バリアメタル/
リンドープポリシリコン構造の電極でCu電極は、パリ
アメ・タルをメッキ電極としたメッキ形成なので、カバ
レッジも良く、エツチングの難しさもない。又、コンタ
クト、VIAの穴部を無電解Niメッキでうめているの
で、殆ど完全平坦化ができ、信頬性が大幅に向上する。
そして、第8実施例のように、配線層形成後、無電解金
属メッキ層で配線をおおうことにより、AL系配線の場
合は、ヒルロックやボイドを消滅させ、ストレスとエレ
クトロマイグレーション特性を大幅に改良できる。さら
に、Cuメッキ配線等の表面をCrやNi、Rhなどで
無電解メッキすることにより耐食性、耐酸化性を向上す
ることができる。従来のAL系配線にかわり、コンタク
ト、VIA穴を、無電解Cuメッキ、配線もCuメッキ
し、表面のみ無電解Niメッキをほどこした配線で、0
.8μパターンこの超LSIを試作したところ歩留りも
従来以上で信頼性上回の問題もなかった。
属メッキ層で配線をおおうことにより、AL系配線の場
合は、ヒルロックやボイドを消滅させ、ストレスとエレ
クトロマイグレーション特性を大幅に改良できる。さら
に、Cuメッキ配線等の表面をCrやNi、Rhなどで
無電解メッキすることにより耐食性、耐酸化性を向上す
ることができる。従来のAL系配線にかわり、コンタク
ト、VIA穴を、無電解Cuメッキ、配線もCuメッキ
し、表面のみ無電解Niメッキをほどこした配線で、0
.8μパターンこの超LSIを試作したところ歩留りも
従来以上で信頼性上回の問題もなかった。
又、配線の電流許容値は、段差部で、10mA/μ2ま
で可能で約従来のAL系の10倍であった。
で可能で約従来のAL系の10倍であった。
また、第9実施例のようにバンブ電極に本発明を適用し
たものは、配線、バンプ電極形成をすべて無電解金属メ
ッキで行った例である。工程も非常に短縮化され、又信
頼性は大幅に向上できた。
たものは、配線、バンプ電極形成をすべて無電解金属メ
ッキで行った例である。工程も非常に短縮化され、又信
頼性は大幅に向上できた。
以上実施例により、本発明の内容、及び効果を示してき
たが、無電解、電解金属メッキと、各種バリアメタルを
組み合わせて、半導体集積回路の配線を形成することに
より、従来の配線では、不可能であった、高集積化され
た半導体装置の高信頼性配線を実現させたものである。
たが、無電解、電解金属メッキと、各種バリアメタルを
組み合わせて、半導体集積回路の配線を形成することに
より、従来の配線では、不可能であった、高集積化され
た半導体装置の高信頼性配線を実現させたものである。
第1図(a)〜(C)、第2図(a) 〜(c)、第3
図(a)、(b)及び第4図(a)〜(e)は、それぞ
れ本発明の一実施例を示す半導体装置の製造工程断面図
を示す。 第5図、第6図、第7図、第8図及び第9図は、それぞ
れ本発明の一実施例を示す半導体装置の主要断面図を示
す。 第10図は、従来の半導体装置の主要断面図を示す。 第11図(a)、(b)及び第12図(a)〜(C)は
、それぞれ従来の半導体装置の製造工程断面図を示す。 ・ 1000.1101.1201、101.201.
401,501 601.701.801.901・・
・半導体基板 ・ 1006、1102、1202、102.202.
402.502.602.702.802.902・・
・素子分離用絶縁膜・1001.1105.1205.
105.205.405.505.605.705.8
05.905・・・低濃度不純物拡散層・1002.1
107.1207.107.207.407.507.
607.707.807.907・・・高濃度不純物拡
散層・1003.1103.1203.103.203
.403.503.603.703.803.903・
・・ゲート絶縁膜 ・1004.1104.1204.104.204.4
04.504.604.704.804.904・・・
ゲート電極 ・ 1005、1106、1206、106.206.
406.506.606.706.806.906・・
・サイドウオール膜・1007.1108.1112.
1118.1208.108.111,208.408
.508.608.708.716.808.813.
908・・・層間絶縁膜・1008.1109.111
3.1211゜109.113.211・・・AL既配
線1009.214.314.415.513.613
.719.816.913・・・パッシベーション膜 ・1010.1116・・・ヒルロック・1011.1
012.1117・・・ボイド1221・・・Cr ・1222・・・Au ・1225・・・Auメッキ ・110,210.310,610,713.717・
・・無電解Niメッキ層 ・111.114・・・N1−P−AL拡散層・115
・・・プラズマ窒化膜 ・209.309・・・Ti層 ・212・・・配線パターン ・213.510.609.709.809.909・
・・TiSix層 ・315.411・・・レジスト ・316.317.412.511・・・電解Cuメッ
キ層 ・318・・・無電解Niメッキバンプ電極・409・
・・コンタクトホール ・410・・・TiN/Ti積層膜 ・413・・・Cuメッキ配線 ・414・・・TiN/Ti積層膜除去部・509・・
・TaSi2.S/Ti積層膜・512.815.91
2・・・N1−P無電解メッキ層 ・611.711.715.810・ ・ ・バリアメ
タル ・612.714.718.814・・・AL−31−
Cu系配線 ・710・・・リンドープポリシリコン・712.81
1.910,911.914・・Cuメッキ層 ・812・・・無電解Crメッキ層 ・915・・・無電解ハンダメッキ層 以上
図(a)、(b)及び第4図(a)〜(e)は、それぞ
れ本発明の一実施例を示す半導体装置の製造工程断面図
を示す。 第5図、第6図、第7図、第8図及び第9図は、それぞ
れ本発明の一実施例を示す半導体装置の主要断面図を示
す。 第10図は、従来の半導体装置の主要断面図を示す。 第11図(a)、(b)及び第12図(a)〜(C)は
、それぞれ従来の半導体装置の製造工程断面図を示す。 ・ 1000.1101.1201、101.201.
401,501 601.701.801.901・・
・半導体基板 ・ 1006、1102、1202、102.202.
402.502.602.702.802.902・・
・素子分離用絶縁膜・1001.1105.1205.
105.205.405.505.605.705.8
05.905・・・低濃度不純物拡散層・1002.1
107.1207.107.207.407.507.
607.707.807.907・・・高濃度不純物拡
散層・1003.1103.1203.103.203
.403.503.603.703.803.903・
・・ゲート絶縁膜 ・1004.1104.1204.104.204.4
04.504.604.704.804.904・・・
ゲート電極 ・ 1005、1106、1206、106.206.
406.506.606.706.806.906・・
・サイドウオール膜・1007.1108.1112.
1118.1208.108.111,208.408
.508.608.708.716.808.813.
908・・・層間絶縁膜・1008.1109.111
3.1211゜109.113.211・・・AL既配
線1009.214.314.415.513.613
.719.816.913・・・パッシベーション膜 ・1010.1116・・・ヒルロック・1011.1
012.1117・・・ボイド1221・・・Cr ・1222・・・Au ・1225・・・Auメッキ ・110,210.310,610,713.717・
・・無電解Niメッキ層 ・111.114・・・N1−P−AL拡散層・115
・・・プラズマ窒化膜 ・209.309・・・Ti層 ・212・・・配線パターン ・213.510.609.709.809.909・
・・TiSix層 ・315.411・・・レジスト ・316.317.412.511・・・電解Cuメッ
キ層 ・318・・・無電解Niメッキバンプ電極・409・
・・コンタクトホール ・410・・・TiN/Ti積層膜 ・413・・・Cuメッキ配線 ・414・・・TiN/Ti積層膜除去部・509・・
・TaSi2.S/Ti積層膜・512.815.91
2・・・N1−P無電解メッキ層 ・611.711.715.810・ ・ ・バリアメ
タル ・612.714.718.814・・・AL−31−
Cu系配線 ・710・・・リンドープポリシリコン・712.81
1.910,911.914・・Cuメッキ層 ・812・・・無電解Crメッキ層 ・915・・・無電解ハンダメッキ層 以上
Claims (11)
- (1)半導体装置の拡散層、ゲート電極、下層配線部等
の構成要素に前記構成要素上に形成された絶縁膜に設け
られたコンタクト穴を介して結線する上層配線部を有し
、前記上層配線部は、メタル、メタルシリサイド、メタ
ルナイトライド、メタルカーバイト、導電性酸化膜等の
単相、あるいはこれらの組合わせ積層膜と金属メッキ層
との積層構造より成ることを特徴とする半導体装置。 - (2)前記金属メッキ層は、少なくとも1層以上の電気
Cu、Ni、Au、Cr、Co、Rh、Pd、ハンダ等
のメッキ層、あるいは無電界Cu、Ni、Au、Cr、
Co、Rh、Pd、ハンダ等のメッキ層から成ることを
特徴とする第1項記載の半導体装置。 - (3)前記金属メッキ層は、電気メッキ層と、無電界メ
ッキ層との組合わせ積層膜であることを特徴する第1項
記載の半導体装置。 - (4)前記金属メッキ層は、少なくとも1層以上の合金
メッキ層、あるいは単一金属メッキ層と合金メッキ層と
の組合わせ積層膜であることを特徴とする第1項記載の
半導体装置。 - (5)前記電気メッキの電流波形において、直流電流、
交流電流、断続電流、PR(Period−ic Re
verse)電流のいずれかを用いることを特徴とする
第1項又は第2項記載の半導体装置。 - (6)前記拡散層は、不純物ドープSi単結晶拡散層、
あるいは、メタルミリサイド裏打ち拡散層であることを
特徴とする第1項記載の半導体装置。 - (7)前記コンタクト穴内のみに無電界Cu、Ni、A
u、Co、Cr、Rh、Pd、ハンダ等のメッキの1層
または、組合わせ積層、あるいは合金メッキ層が形成さ
れていることを特徴とする第1項記載の半導体装置。 - (8)前記ゲート電極及び下層配線部は、ポリシリコン
、メタルシリサイド、メタルポリサイド、リフラクトメ
タル、AL系材料等の単層または積層あるいはそれらと
金属メッキ層との積層膜より成ることを特徴とする第1
項記載の半導体装置。 - (9)前記ゲート電極、前記下層配線部と、前記上層配
線部へ結線するコンタクトホール内のみに無電界Cu、
Ni、Au、Co、Cr、Rh、Pd、ハンダ等のメッ
キの単相又は組み合わせ積層、あるいは、合金メッキ層
が形成されていることを特徴とする第1項記載の半導体
装置。 - (10)前記ゲート電極、前記下層配線部表面部分に、
無電界Ni、Cu、Au、Co、Cr、Pd、Rh、ハ
ンダ等のメッキの単相又は、組み合わせ積層あるいは、
合金メッキ層が形成されていることを特徴とする第1項
又は第8項記載の半導体装置。 - (11)第1〜10項記載の配線構造を有する多層配線
を搭載したことを特徴とする半導体装置。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-22001 | 1987-02-02 | ||
JP2200187 | 1987-02-02 | ||
JP62-124913 | 1987-05-21 | ||
JP62-124912 | 1987-05-21 | ||
JP12491387 | 1987-05-21 | ||
JP12491287 | 1987-05-21 | ||
JP31922187 | 1987-12-17 | ||
JP62-319221 | 1987-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02341A true JPH02341A (ja) | 1990-01-05 |
JP2552159B2 JP2552159B2 (ja) | 1996-11-06 |
Family
ID=27457681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63007989A Expired - Lifetime JP2552159B2 (ja) | 1987-02-02 | 1988-01-18 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5342806A (ja) |
JP (1) | JP2552159B2 (ja) |
KR (1) | KR920008841B1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0459624U (ja) * | 1990-09-28 | 1992-05-21 | ||
JPH04326765A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2000010200A1 (en) * | 1998-08-11 | 2000-02-24 | Ebara Corporation | Wafer plating method and apparatus |
JP2000228486A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
CN1300235C (zh) * | 2005-03-31 | 2007-02-14 | 山东农业大学 | 多功能相间配色农用地膜 |
JP2007157883A (ja) * | 2005-12-02 | 2007-06-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2008306043A (ja) * | 2007-06-08 | 2008-12-18 | Ulvac Japan Ltd | 配線膜の形成方法、トランジスタ、及び電子装置 |
JP2010533983A (ja) * | 2007-07-17 | 2010-10-28 | コヴィオ インコーポレイテッド | シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷 |
US7880302B2 (en) | 2007-02-21 | 2011-02-01 | Fujitsu Semiconductor Limited | Semiconductor device having metal wirings of laminated structure |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3211290B2 (ja) * | 1991-10-21 | 2001-09-25 | ソニー株式会社 | 半導体装置の形成方法 |
US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
US5814557A (en) * | 1996-05-20 | 1998-09-29 | Motorola, Inc. | Method of forming an interconnect structure |
US5757071A (en) * | 1996-06-24 | 1998-05-26 | Intel Corporation | C4 substrate contact pad which has a layer of Ni-B plating |
DE19641777C2 (de) * | 1996-10-10 | 2001-09-27 | Micronas Gmbh | Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung |
US5949114A (en) * | 1996-11-07 | 1999-09-07 | Micron Technology, Inc. | Semiconductor device having increased breakdown voltage and method of fabricating same |
US5933758A (en) * | 1997-05-12 | 1999-08-03 | Motorola, Inc. | Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer |
US6020266A (en) * | 1997-12-31 | 2000-02-01 | Intel Corporation | Single step electroplating process for interconnect via fill and metal line patterning |
US6093647A (en) * | 1998-11-03 | 2000-07-25 | Advanced Micro Devices, Inc. | Method to selectively electroplate conductive material into trenches |
US6015747A (en) * | 1998-12-07 | 2000-01-18 | Advanced Micro Device | Method of metal/polysilicon gate formation in a field effect transistor |
JP4613271B2 (ja) * | 2000-02-29 | 2011-01-12 | シャープ株式会社 | 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置 |
TW440907B (en) * | 2000-03-02 | 2001-06-16 | United Microelectronics Corp | Plasma arcing sensor |
US6323127B1 (en) * | 2000-06-22 | 2001-11-27 | International Business Machines Corporation | Capacitor formed with Pt electrodes having a 3D cup-like shape with roughened inner and outer surfaces |
TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
SG111923A1 (en) * | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
US7064050B2 (en) * | 2003-11-28 | 2006-06-20 | International Business Machines Corporation | Metal carbide gate structure and method of fabrication |
JP2006083442A (ja) * | 2004-09-17 | 2006-03-30 | Seiko Epson Corp | 成膜方法、電子デバイス、及び電子機器 |
JP2006154569A (ja) * | 2004-11-30 | 2006-06-15 | Tokyo Ohka Kogyo Co Ltd | レジストパターンおよび導体パターンの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54128280A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Resin-sealed semiconductor device |
JPS558031A (en) * | 1978-06-30 | 1980-01-21 | Nec Corp | Semi-conductor device |
JPS57170524A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS57177539A (en) * | 1981-04-24 | 1982-11-01 | Nec Corp | Forming method for multiple layer wiring |
JPS6126282A (ja) * | 1984-07-16 | 1986-02-05 | 日本電気株式会社 | 多層配線基板 |
JPS61150350A (ja) * | 1984-12-25 | 1986-07-09 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4113578A (en) * | 1973-05-31 | 1978-09-12 | Honeywell Inc. | Microcircuit device metallization |
US4113087A (en) * | 1976-03-17 | 1978-09-12 | Morcom Paul J | Plastic collapsible article carrier |
EP0075454B1 (en) * | 1981-09-18 | 1987-11-25 | Fujitsu Limited | Semiconductor device having new conductive interconnection structure and method for manufacturing the same |
FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
US4672419A (en) * | 1984-06-25 | 1987-06-09 | Texas Instruments Incorporated | Metal gate, interconnect and contact system for VLSI devices |
US4619887A (en) * | 1985-09-13 | 1986-10-28 | Texas Instruments Incorporated | Method of plating an interconnect metal onto a metal in VLSI devices |
US4725877A (en) * | 1986-04-11 | 1988-02-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Metallized semiconductor device including an interface layer |
-
1988
- 1988-01-18 JP JP63007989A patent/JP2552159B2/ja not_active Expired - Lifetime
- 1988-02-01 KR KR1019880000872A patent/KR920008841B1/ko not_active IP Right Cessation
-
1991
- 1991-10-22 US US07/780,455 patent/US5342806A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54128280A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Resin-sealed semiconductor device |
JPS558031A (en) * | 1978-06-30 | 1980-01-21 | Nec Corp | Semi-conductor device |
JPS57170524A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS57177539A (en) * | 1981-04-24 | 1982-11-01 | Nec Corp | Forming method for multiple layer wiring |
JPS6126282A (ja) * | 1984-07-16 | 1986-02-05 | 日本電気株式会社 | 多層配線基板 |
JPS61150350A (ja) * | 1984-12-25 | 1986-07-09 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0459624U (ja) * | 1990-09-28 | 1992-05-21 | ||
JPH04326765A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2000010200A1 (en) * | 1998-08-11 | 2000-02-24 | Ebara Corporation | Wafer plating method and apparatus |
US7033463B1 (en) | 1998-08-11 | 2006-04-25 | Ebara Corporation | Substrate plating method and apparatus |
JP2000228486A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
CN1300235C (zh) * | 2005-03-31 | 2007-02-14 | 山东农业大学 | 多功能相间配色农用地膜 |
JP2007157883A (ja) * | 2005-12-02 | 2007-06-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4637009B2 (ja) * | 2005-12-02 | 2011-02-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
US7880302B2 (en) | 2007-02-21 | 2011-02-01 | Fujitsu Semiconductor Limited | Semiconductor device having metal wirings of laminated structure |
US8227337B2 (en) | 2007-02-21 | 2012-07-24 | Fujitsu Semiconductor Limited | Semiconductor device having metal wirings of laminated structure |
JP2008306043A (ja) * | 2007-06-08 | 2008-12-18 | Ulvac Japan Ltd | 配線膜の形成方法、トランジスタ、及び電子装置 |
JP2010533983A (ja) * | 2007-07-17 | 2010-10-28 | コヴィオ インコーポレイテッド | シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷 |
US8617992B2 (en) | 2007-07-17 | 2013-12-31 | Kovio, Inc. | Method of forming metal silicide contact and metal interconnect |
JP2014150277A (ja) * | 2007-07-17 | 2014-08-21 | Kovio Inc | シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷 |
Also Published As
Publication number | Publication date |
---|---|
KR880010488A (ko) | 1988-10-10 |
JP2552159B2 (ja) | 1996-11-06 |
KR920008841B1 (ko) | 1992-10-09 |
US5342806A (en) | 1994-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02341A (ja) | 半導体装置及びその製造方法 | |
JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
US6188135B1 (en) | Copper interconnect with top barrier layer | |
JPS62133738A (ja) | 集積回路 | |
TWI242837B (en) | Semiconductor device and method of manufacturing the same | |
JPH11204524A (ja) | 半導体装置及びその製造方法 | |
JP2004040101A (ja) | 配線性能改善用メタライゼーションの合金化及び/又は局部ドーピング | |
US20060001160A1 (en) | Surface treatment of metal interconnect lines | |
US20060001170A1 (en) | Conductive compound cap layer | |
JP3540699B2 (ja) | 半導体装置の製造方法 | |
JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
US20140264865A1 (en) | Semiconductor device and manufacturing method thereof | |
JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
JPH11312655A (ja) | Cu合金膜の形成方法および半導体装置の製造方法 | |
KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
TWI324796B (en) | Method of forming top wire with electroless plating process | |
JPH0235753A (ja) | 半導体装置の製造方法 | |
KR20090126884A (ko) | 반도체 소자의 금속배선 및 그 제조방법 | |
JPH01227456A (ja) | 半導体装置 | |
JPH1070087A (ja) | 半導体素子の金属配線及びその形成方法 | |
JPH06120212A (ja) | 半導体装置の製造方法 | |
JPS63164241A (ja) | 半導体装置の製造方法 | |
KR19990057949A (ko) | 반도체 장치의 알루미늄 배선 형성 방법 | |
KR20000059449A (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
JPH05152297A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |