JPH02341A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02341A
JPH02341A JP63007989A JP798988A JPH02341A JP H02341 A JPH02341 A JP H02341A JP 63007989 A JP63007989 A JP 63007989A JP 798988 A JP798988 A JP 798988A JP H02341 A JPH02341 A JP H02341A
Authority
JP
Japan
Prior art keywords
layer
wiring
plating
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63007989A
Other languages
English (en)
Other versions
JP2552159B2 (ja
Inventor
Michio Asahina
朝比奈　通雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH02341A publication Critical patent/JPH02341A/ja
Application granted granted Critical
Publication of JP2552159B2 publication Critical patent/JP2552159B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置の配線構造
に関する。
〔発明の概要〕
本発明は、信頬性の高い配線構造を有した半導体装置に
関するものである。さらに言えば、少なくとも１層以上
の無電界、あるいは電界Ｎｉ、Ｃｕ、Ａｕメッキ層等を
有した配線及び、バンプ電極から成る高信頼性、低コス
トの半導体装置に関するものである。
さらに言えば、コンタクト孔形成後、メタル、メタルナ
イトライド、メタルシリサイド、メタルカーバイト薄膜
の単層、あるいは、組みあわせ多層膜上に、金属メッキ
配線層を形成することにより、ヒルロックフリー、高い
耐エレクトロマイグレーション、高い耐ストレスマイグ
レーション、及び良好なステップカバレッジ、高温でも
安定な低抵抗コンタクト抵抗を有する非常に高いパフォ
ーマンス番もった配線構造の半導体装置に関するもので
ある。
また、半導体集積回路内の拡散層、ゲート電極、配線部
から、コンタクト穴を介して結線する配線に於いて、該
コンタクト大向のみ各種無電解メッキを形成するか、各
種バリアメタルを介して、無電解、あるいは電解メッキ
層を形成した配線構造を有する半導体装置に関するもの
である。
〔従来の技術〕
従来の半導体装置の配線構造断面図を第１０図に示す。
図において１０００はシリコン等からなる半導体基板、
１００１は低濃度不純物拡散層、１００２は高濃度不純
物拡散層、この１００１と１００２によりソース領域及
びドレイン領域が形成されている。１００３はゲート酸
化膜、１００４はゲート電極、１００５はサイドウオー
ル膜、１００６は素子分離絶縁膜、１００７は眉間絶縁
膜、１００８はＡＬ（アルミニウム）配線、１００９は
パッシベーション、１０１０はヒルロック、１０１１及
び１０１２はボイドである。
このように、従来の半導体装置は、配線とじてＡＬまた
はＡＬ−３ｉ（１％）等の単一層配線を〜スパッタ、蒸
着等の方法により形成していた。
つまり、従来の半導体装置の形成方法としては、第１１
図（ａ）、（ｂ）及び第１２図（ａ）、（ｂ）、（Ｃ）
にあるようなものがあった。第１１図（ａ）、（ｂ）に
おいて、１１０１は半導体基板、１１０２は素子分離用
絶縁膜、１１０３はゲート絶縁膜、１１０４はポリサイ
ド（ポリシリコンと高融点金属シリサイドの二層）のゲ
ート電極、１１０５は低濃度不純物拡散領域、１１０６
はサイドウオール膜、１１０７は高濃度不純物拡散領域
、１１０８．１１１２．１１１８は層間絶縁膜、１１０
９．１１１３はＡＬ配線、１１１６はヒルロック、１１
１７はボイドである。そひて、第１１図（ａ）にあるよ
うに、眉間絶縁膜１１０８にコンタクトホールを形成後
にＡＬ（又はＡＬ−３ｉ）配線１１０９をスパッタ法で
堆積し、フォトエツチングによりその配線のつきまわり
を良くするために加熱スパッタ法で形成する−と、後の
熱工程でヒルロックが成長し、層間に電流がリークする
原因となる。第１１図（ｂ）はＡＬ配線が２層の場合の
略図である。
また、第１２図（ａ）〜（Ｃ）はバンプ電極を有する従
来の半導体装置の製造方法である。
第１２図（ａ）において、１２０１はＳｉからなる半導
体基板、１２０２は素子分離用絶縁膜、１２０３はゲー
ト絶縁膜、１２０４はゲート電極、１２０５は低濃度不
純物拡散層、１２０６はサイドウオール膜、１２０７は
高濃度不純物拡散層、１２０８は層間絶縁膜を示し、コ
ンタクト孔を形成した後、（ｂ）にあるように配線用金
属をデポし、フォトエッチにより、ＡＬ配線パターン１
２１１を形成する。そして、層間ｖＡ縁膜１２１２を形
成する。次に、（Ｃ）にあるように、バットオープン後
、メッキ電極用のＣｒ１２２１と、Ａｕ１２２２をデボ
し、１２２３の形状のマスクでフォトエッチする。次に
メッキ用のレジストマスク１２２４　（図示せず）でＡ
ｕメッキ１２２５を行う。
〔発明が解決しようとする課題〕
この従来技術によれば、微細、高アスペクト比のコンタ
クト部分のつきまわりが悪く、初期的には、断線に至ら
ないものの、信頼性上、非常に低レベルのものであった
。第１Ｏ図にあるように配線上のパッシベーション膜１
００９にも１０１２に見られるようなりラックボイド等
が生じ、耐湿性等に悪影響を及ぼしていた。さらに、低
融点のＡＬ金合金為、熱処理工程でヒルロック１０１０
゜ボイド１０１１．１０１２が発生したり、浅い拡散層
中にＡＬがつき抜け、ジャンクションスパイク等を生じ
させていた。又ＡＬ金合金Ｓｉ基板との直接コンタクト
により、界面にＳｉ析出層が形成され、コンタクト抵抗
の増加や、バラツキの原因をなっていた。特にサブミク
ロンレベルのデバイスにおいては、上記傾向が一層顕著
となり、従来技術では、初期的にも、信頼性面からも、
限界にきていた。又、従来のＡＬ系配線材料では、パッ
シベーション膜の圧縮応力により、ＡＬ配線内に強い引
張り応力が残留し、拡散クリープ現象により、ＡＬ配線
が断線するという、いわゆるストレスマイグレーション
を防ぐことができなかった。
さらに、エレクトロマイグレーションも限界にきており
、大電流を安定して流すことができる高信頼な配線材料
の出現が望まれていた。
また、従来技術によると第１１図（ｂ）において、眉間
絶縁膜１１１２を形成する時、ヒルロック１１１６が配
線上、配線側面に成長し、第１層ＡＬ配線１１０９と第
２層ＡＬ配線１１１３間の電流ショートが発生する。又
パッシベーション膜として圧縮性のプラズマ窒化膜等を
使用すると、ＡＬ配線内にストレスマイグレーションに
よるボイド１１１７が発生し、断線やエレクトロマイグ
レーション耐性の劣化が生じる。又、ＡＬを加熱しない
場合は、ヒルロックは減少するが、コンタクト部でのつ
きまわりが悪く、又ストレスマイグレーションにも弱い
という欠点があった。
また、従来はコンタクト孔が小さくアスペクト比が大き
いとコンタクト部のカバレッジが悪く、特に無加熱の時
は、第１２図のようにクランク１２１９が発生し、断線
、あるいはエレクトロまたはストレスマイグレーション
耐性が劣化する。ＡＬ配線部のカバレッジが悪いと、上
層のパッシベーション膜のつきまわりも悪く、１２２０
のようなボイドが発生し、耐湿性を著しくそこなう。
そこで、本発明の目的は配線に金属メッキ処理したもの
を配線として用いることにより、配線の耐ストレスマイ
グレーション及び耐エレクトロマイグレーションが高く
、ヒルロック、ボイド等を極力少なくして、サブミクロ
ンデバイスにも十分適用できる実用的で高信頼性の半導
体装置を提供することである。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体装置の拡散層、ゲート電
極、下層配線部等の構成要素に前記構成要素上に形成さ
れた絶縁膜に設けられたコンタクト穴を介して結線する
上層配線部を有し、前記上層配線部は、メタル、メタル
シリサイド、メタルナイトライド、メタルカーバイト、
導電性酸化膜等の単相、あるいはこれらの組合わせ積層
膜と金属メッキ層との積層構造より成ることを特徴とす
る。
また、前記金属メッキ層は、少なくとも１層以上の電気
Ｃｕ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｏ、Ｒｈ。
Ｐｄ、ハンダ等のメッキ層、あるいは無電界Ｃｕ、Ｎｉ
、Ａｕ、Ｃｒ、Ｃｏ、Ｒｈ、Ｐｄ、　ハンダ等のメッキ
層から成ることを特徴とする。
前記金属メッキ層は、電気メッキ層と、無電界メッキ層
との組合わせ積層膜であることを特徴とする。
前記金属メッキ層は、少なくとも１層以上の合金メッキ
層、あるいは単一金属メッキ層と合金メッキ層との組合
わせ積層膜であることを特徴とする。
前記電気メッキの電流波形において、直流電流、交流電
流、断続電流、ＰＲ（Ｐｅｒｉｏｄｉｃ−Ｒｅｖｅｒｓ
ｅ）電流のいずれかを用いることを特徴とする。
前記拡散層は、不純物ドープＳｉ単結晶拡散層、あるい
は、メタルシリサイド裏打ち拡散層であることを特徴と
する。
前記コンタクト穴内のみに無電界Ｃｕ、Ｎｉ、Ａｕ、Ｃ
ｏ、Ｃｒ５Ｒｈ、、Ｐｄ、　ハンダ等のメッキの１層ま
たは、組合わせ積層、あるいは合金メッキ層が形成され
ていることを特徴とする。
前記ゲート電極及び下層配線部は、ポリシリコン、メタ
ルシリサイド、メタルポリサイド、リフラクトメタル、
ＡＬ系材料等の単層または積層あるいはそれらと金属メ
ッキ層との積層膜より成ることを特徴とする。
前記ゲート電極、前記下層配線部と、前記上層配線部へ
結線するコンタクトホール内のみに無電界Ｃｕ、、Ｎｉ
、Ａｕ、Ｃｏ、Ｃｒ、、Ｒｈ５Ｐｄ。
ハンダ等のメッキの単相又は組み合わせ積層、あるいは
、合金メッキ層が形成されていることを特徴とする。
前記ゲート電極、前記下層配線部表面部分に、無電界Ｎ
ｉ、Ｃｕ、、Ａｕ５Ｃｏ、Ｃｒ、Ｐｄ、Ｒｈ、ハンダ等
のメッキの単相又は、組み合わせ積層あるいは、合金メ
ッキ層が形成されていることを特徴とする。
徴とする。
〔実　施　例〕
以下、本発明を実施例を用いて詳細に説明していく。
（第１実施例） 第１図（ａ）〜（ｃ）は、本発明の一実施例を示すもの
である。この実施例は、ＡＬ配線上に金属メッキを形成
するものである。その後、熱処理によりＡＬとメッキ金
属との合金化を行っても良いものである。図において、
１０１は半導体基板、１０２は素子分離用絶縁膜、１０
３はゲート絶縁膜、１０４はゲート電極、１０５は低濃
度不純物拡散層、１０６はサイドウオール膜、１０７は
高濃度不純物拡散膜、１０８及び１１２は層間絶縁膜、
１０９及び１１３はＡＬ配線、１１０は無電解Ｎｉメッ
キ層、１１１及び１１４はＮ１−Ｐ−ＡＬ拡散層、１１
５はプラズマ窒化膜である。
（ａ）は、従来の方法と同じであり、約５０００人のＡ
Ｌ（ＳｉとＣｕ含有）配線１０９を、３００°Ｃの加熱
下でスパッタして形成した。
ドライエッチで該ＡＬ配線１０９をバターニングした後
、（ｂ）にあるように次亜燐酸系無電解ニッケルメッキ
液に浸漬し、０．１５μのＮｉをＡＬ配線１０９表面に
のみ析出させた。なお今回は、ＡＬ配線１０９の無電解
メッキ前処理としてＳｎ置換法を用いた。（Ｃ）にある
ようにＮｉ中には、約８％のＰが含有され、メッキ後４
００°Ｃの熱処理により、ＡＬ配線１０９表面からＮｉ
とＰが拡散し、従来見られた、ヒルロックが全くなくな
った。さらに層間絶縁膜１１２を形成し、コンタクトホ
ールエッチ後第２層ＡＬ配線１１３を加熱スパッタで形
成した後、同様の無電解ニッケルメッキを行い、４５０
°Ｃシンターをした。続いてプラズマ窒化膜１１５を１
μデポし、電極バットフォトエッチ（図示せず）して完
成した。
このようにすることにより、第１層ＡＬ配線１０９、第
２層ＡＬ配線１１３共に、ヒルロック及びストレスによ
るボイドは皆無であった。さらに、エレクトロマイグレ
ーション耐性を調べた所、ＭＴＦ（Ｍｅａｎ　　Ｔｉｍ
ｅ　　Ｆａｉｌのことで、エレクトロマイグレーション
により素子の５０％がこわれるまでの時間を示す）が従
来より約２桁向上していることが確認された。これは、
ＡＬ裏表面ら拡散したＮｉ及びＰが、電流及び熱による
ＡＬの動きを抑制した為と思われる。又比抵抗、ボンデ
ィング性、コンタクト抵抗等は、あまり変化がなく、信
頼性も良好であった。
今回は、２人のＮｉ無電解メッキを用いたが、Ｐなしの
Ｎｉ無電解、又は無電解Ｃｕ、Ｓｎ、ＡＵ、又はその積
層のメッキでも同等の効果が認められており、配線の信
頼性を大巾に向上する方法として優れていることが確認
された。
又、ＡＬ配線の無電解メッキの前処理としてジンケート
処理、つまりＡＬ配線の表面に亜鉛を形成するかまたは
ＡＬ配線表面を亜鉛化する処理を用いて、ＡＬ配線の膜
厚がメッキにより減少することを防ぐのに有効であると
考えられる。
又、スパッタのＡＬ基以外蒸着ＣＶＤによる配線、さら
には他の金属、Ｐｏ１ｙｓｉ等の配線についても本発明
が適応できることは、いうまでもないことである。
（第２実施例） 次に、第２図（ａ）〜（ｃ）を用いて本発明の他の実施
例を説明する。この実施例は、高融点金属配線上に金属
メッキをＡＬ配線を行うか、または高融点金属配線上に
金属メッキを積層するものを中心に記載しである。
図において、２０１〜２０８は第１図の１０１〜１０８
と同じである。また、２０９はＴｉ層、２１０は無電解
Ｎｉメッキ層、２１１はＡＬ配線、２１２は配線パター
ン、２１３はＴ　ｉＳ　ｉ　ｚ層、２１４はパッシベー
ション膜である。
第２図（ａ）は、従来と同じである。第２図（ｂ）にお
いて、コンタクトフォトエッチ後、Ｔｉ２０９を２００
人スパッタでデポする。次に、次亜燐酸系無電解メッキ
液中に浸漬し、１０００人の無電解Ｎｉメッキ層２１０
をメッキする。この無電解ニッケルメッキ層２１０は、
非常にスッテプカバレッジが良く又、バリアメタルとし
ても優れている。続いてＡＮ−３ｉ−Ｃｕ合金等からな
るＡＬ配線２１１をスパッタし、第２図（Ｃ）にあるよ
うにフォトエツチングで配線パターン２１２を形成する
。４５０°Ｃのシンター後、パッシベーション膜２１４
を形成し、完成する。一連の熱工程でコンタクト部のＴ
ｉは下地基板Ｓｉと反応してＴｉＳｉｘ層２１３になり
、低抵抗コンタクトが得られる。又、ＴｉＳ２層２１３
゛と、無電解Ｎｉメッキ層２１０、及びＡＬ配線２１１
との接触抵抗は低いので総合的に低抵抗コンタクトとな
り、ＮｉがＡＬとＴ　ｔ　Ｓ　ｔ　ｚ　、Ｓ　ｉとの非
常に良いバイアとなるので、ＡＬ配線２１１つき抜けに
も強くなり５５０℃までコンタクト抵抗は変化しない。
コンタクト部のＡＬ配線２１１のつきまわりは、下地無
電解Ｎｉメッキ層２１０が非常にカバレッジが良くコン
タクト部にうまるように形成されるので、飛躍的に向上
する。さらに、エレクトロマイグレーション、ストレス
マイグレーション、コンタクトマイグレーション特性も
大幅に向上する。
又、コンタクトフォトエッチ後、シリサイド／メタル層
をデポジシヨンし、次に、配線層を抜きパターンとした
、メッキ配線用レジストパターンを形成する。シリサイ
ド／メタル層を電極としてＣｕメッキを抜きパターン部
分に析出させ、レジストを除去後、Ｃｕメッキをマスク
として、配線部以外のシリサイド／メタル層をエツチン
グすることにより、コンタクト部は低抵抗で、つきまわ
りも良好、又、ＣｕはＡＩより比抵抗も低く、融点も高
いので、エレクトロマイグレーション、ストレスマイグ
レーションに強い低抵抗配線が可能である。さらに、Ｃ
ｕ配線の耐食性、耐酸化性を改良する為に、Ｎｉ、Ｃｕ
、Ｐｔ、Ｒｈ、Ｃｒ。
Ａｕ等のメッキ層を薄くコーティングすることにより、
非常に高強度で信頼性の高い配線層を形成することがで
きる。勿論、シリサイド／メタルの代わりに、メタルナ
イトライド／メタルも使うことはできる。　又、例えば
、Ｔｉ、５ａｌｉｃｉ−ｄｅのように拡散層、電極等が
Ｓｉｌ　１ｃｉｄｅの場合は、コンタクトフォトエッチ
後、該コンタクト大中のみ無電解で、メッキし、穴埋め
を行つ。
このメッキは例えば、ＮｉでもＣｕでもＡｕでも良い。
穴埋め後、前述の如く、シリサイド／メタルをデポし、
メッキ配線をすることもできるし、穴埋めのみメッキで
行い、あとは通常のＡＬ系スパッタ配線でも十分に効果
が得られる。
さらに前述の構造は、多層配線においても有効であり、
コンタクト部の代わりに、第１層配線と第２層配線との
ＶＩＡホール（スルーホール）をメッキで穴埋めするこ
とができる。第１層、２層共メッキ配線で行うこともで
きるし、いずれかをスパッタで形成することも可能であ
る。
（第３実施例） 実施例３として、バンプ電極形成に本発明を適用した例
を第３図（ａ）、（ｂ）に示す。
先ず第３図（ａ）は、第２図（ａ）の状態のコンタクト
フォトエッチ後、Ｔｉ層３０９を２００人、無電解Ｎｉ
メッキ層３１０を２０００人形成する。続いて、配線パ
ターンを反転させたレジスト３１５パターンを形成し、
電解Ｃｕメッキ層３１６を、下地無電解Ｎｉメッキ層３
１０とレジスト３１５パターン内で囲まれた部分に形成
する。
レジスト３１５をハクリし、イオンミーリングでレジス
ト３１５反転パターンにあった、Ｎｉ−Ｔｉ膜３０９及
び３１０をエツチングし、配線パターンを形成する。パ
ッシベーション膜３１４を堆積後、（ｂ）にあるように
バット部をオープンし、無電解Ｃｕメッキ層３１７を１
０００人形成する。
次に無電解Ｎｉメッキ層を該Ｃｕメッキ層３１７上に厚
付はメッキ（約２０μ）して、無電解Ｎｉメッキバンプ
電極３１８を完成する。
このように、無電解メッキをたくみに用いることにより
大幅な合理化とバンプ密着強度の向上を図ることができ
た。又本実施例は、下地配線がＣＵメッキの場合を示し
たが、通常のＡＬ系配線でも同様の構造で高信幀性のバ
ンプ電極が形成できるものである。又、Ｎｉ、Ｃｕ、Ａ
ｕで様々な用途に対して、使いわけができるもので、応
用として、これらの無電解メッキバンプ上に、溶融ハン
ダ法でハンダ電極を形成することも可能である。
したがって本発明は、従来の配線及びバンプ電極形成に
みられた欠点を実用レベルで大幅に改良できる構造を有
した半導体装置であり、特にコンタクト部、配線部分の
カバレッジの改善、エレクトロマイグレーション、コン
タクトマイグレーション、ストレスマイグレーションの
大幅な向上を図ったものである。
（第４実施例） 第４図（ａ）〜（ｅ）を用いて、本発明の他の実施例を
説明する。（ａ）は平面図を示し、（ｂ）は（ａ）のＡ
−Ａ’断面図を示し、（ｄ）は平面図を示し、（ｅ）は
（ｄ）のＢ−Ｂ“断面図を示す。
この実施例は、ＴｉＮ／Ｔｉの積層膜上に金属メッキを
形成するものを中心に記載しであるものである。
図において、４０１〜４０８は第１実施例の第１図１０
１〜１０８と同じものを示している。４０９はコンタク
トホール、４１０はＴｉＮ／Ｔｉ積層膜、４１１はレジ
スト、４１２は電解Ｃｕメッキ層、４１３はＣｕメッキ
配線、４１４はＴｉＮ／Ｔｉ積層膜除去部、４１５はパ
ッシベーション膜である。
第４図（ｂ）において、従来と同様に層間絶縁膜４０８
にコンタクトホール４０９を形成した後に、ＴｉＮ／Ｔ
ｉ積層膜４１０をＴｉＮ／Ｔｉ（１０００人／１５０人
）の厚さでスパッタ等により全面に形成する。そして、
配線部分となる所を抜いたレジスト４１１のパターンを
形成する。第４図（ａ）において、４１１がレジストパ
ターンを示している。
次に、第４図（Ｃ）において、ＴｉＮ／Ｔｉ積層膜４１
０をメッキ電極にして電解Ｃｕメッキ層４１２を１μつ
ける。
そして、第４図（ｅ）にあるようにレジスト４１１をは
くすして、ＮＨ４ＯＨ＋Ｈ，Ｏ□系エツチング液で、メ
ッキ電極となった以外のＴｉＮ／Ｔｉ積層膜４１０をエ
ツチング除去した後、パッシベーション膜４１５として
、例えばＰＳＧ、プラズマ窒化膜を形成し完成する。
ここで、第４図（ｄ）と（ｅ）において、４１３は配線
パターンを示している。
本実施例におけるＣｕメッキとＴｉＮ／Ｔｉの組合わせ
以外に、例えばＭｏメッキ／ＭｏＳｉ、５（Ｓｉのリッ
チなモリブデンシリサイド）／Ｔｉ。
Ｎｉメッキ／Ｔ　ｉ　Ｓ　ｉｚ、ｓ　／　Ｚ　ｎ構造に
おいても、同等の特性が得られており、最初から拡散部
にＴｉ５ｉ、層があるＴｉ−３ａ　１　ｉｃ　ｉｄｅプ
ロセスでも、十分に適応できるものである。
又、本実施例では、単相配線のみであったが２層、ある
いは３層配線でも十分に効果を有するものであり、また
バンプ電極構造等でも、下地がＡＬ基以外メッキ配線で
あるので従来方式より信頼性も高く、工程も合理化でき
るものである。
本実施例の、Ｃｕメッキ／ＴｉＮ／Ｔｉ配線は、メッキ
形成の為非常にカバレッジが良い、Ｃｕが存在する為低
抵抗で且つヒルロックフリーであり、また、ストレスマ
イグレーション及びエレクトロマイグレーションに強い
。さらに、Ｃｕ−ＴｉＮ−Ｔ　ｉ　−５ｉ間、実際には
４００°Ｃ位の熱工程によりＣｕ／Ｔ　ｉ　Ｎ／Ｔ　ｉ
　Ｓ　ｉｔ　／Ｓ　ｉ構造になるのであるが各相間の接
触抵抗が非常に小さい上、反応も生じずコンタクト抵抗
のバラツキも小さいという配線特性として理想的なパフ
ォーマンスを有している。
又、このことにより配線上のパッシベーション膜のクラ
ンク、ボイドも完全に除去出来た。
さらにこのメッキは、電気メッキでも、無電解メッキで
も同様の効果が確認されており特に、無電解Ｃｕメッキ
の場合は、コンタクト部のつきまわりが良く、低抵抗で
信頼性の高い配線が得られる。
また、上記実施例以外に例えば、無電解Ｎｉメッキ／Ｍ
ｏｓ　ｉｚ、ｏ　／Ｔｉ　　（１μ／１０００人／１５
０人）、Ｃｕ−３ｎ電気メッキ／ＩＴＯ／Ｚｒ　（５０
００人／１０００人／２００人）等でも同等な特性が得
られる。又導電性酸化膜としては、ＩＴＯの他にＹ、Ｂ
ａ５Ｃｕ系、Ｓｒ、Ｂａ５ＣＵ系酸化膜等においても、
十分なバリア性と、密着性を確保できる。無電解メッキ
は、密着性、カバレッジが優れており、ピンホールも少
ないので、特にサブミクロンコンタクト部をおおう配線
に有効である。
（第５実施例） 第５図を用いて本発明の他の実施例を説明する。
図において５０１〜５０８は第１図の１０１〜１０８と
同じものを示す。
第２図（ａ）のようなコンタクトフォトエッチ後、第５
図においてはＴ　ａ　ｓ　ｉｚ、ｓ　／Ｔ　ｉ積層膜５
０９　（５００人／１５０人）をデポジションし、８０
０℃で３０秒Ｎｔ中でランプアニールする。
コンタクト部はＴｉとＳｉが反応してＴｉＳｉ２層５１
０になる。次に、配線パターンが抜きパターンになるよ
うにレジストを形成し、ピロリン酸銅メッキ浴でＣｕ電
気メッキを行い電解Ｃｕメッキ層５１１を１．５μｍ形
成する。この時、電流波形は、ＰＲ電流を用い、アノー
ドでの溶解析出により、コンタクト大向へのＣｕのつき
まわりを向上させた。その後レジストをハクリし、Ｔａ
５ｔ、、、／Ｔｉ積層膜５１６を電解Ｃｕメッキ層５１
８をマスクにして、エツチング除去後、Ｎ１−Ｐにッケ
ルーリン）無電解メッキ層５１２を５００人形成する。
そして、パッシベーション膜５１３を堆積して完成する
。
（第６実施例） 第６図を用いて本発明の他の実施例を説明する。
図において６０１〜６０８は第１図の１０１〜１０８と
同じものを示す。
第６図において、ソース・ドレイン領域、ゲート電極、
素子分離用絶縁膜を従来と同じ方法により形成した後、
ゲート電極と、拡散部は、Ｔｉ−３ａｌｉｃｉｄｅプロ
セスにより、Ｔｉ５ｉ層６０９が形成されている。コン
タクト穴をＲＩＥ（リアクティブ・イオン・エツチング
）で眉間絶縁膜６０８を選択的にエツチング除去して形
成した後、コンタクト大向のみに、無電解Ｎｉメッキ層
６１０を形成する。Ｎｉメッキは、下地７　ｉ　Ｓ　ｉ
　ｚ層６０９から成長し、コンタクト大向のみ埋めるこ
とが出来る。続いて、バイアメタル６１１と、ＡＬ−３
ｔ−Ｃｕ系配線６１２を、スパッタでそれぞれ１０００
人と１μ積層デポし、フォトエッチして、配線パターン
を形成する。パッシベーション膜６１３をデポして完成
する。無電解Ｎｉメッキ層６１０は、ＰあるいはＢを含
んでも良く、又、上層のバリアメタル６１１はなくても
同等の効果を有する。又、無電解Ｎｉメッキ層６１０の
上層のバリアメタル６１１は、前述した実施例で示した
如くメッキ配線、例えばＣｕメッキでも良い。
（第７実施例） 次に第７図を用いて本発明の他の実施例を説明する。図
において、７０１〜７０８は第１図１０１〜１０８と同
じものを示す。
第７図において、ゲート電極７０４は、リンドープポリ
シリコン７１０、バリアメタル７１１、Ｃｕメッキ層７
１２より成り、これによりゲート電極７０４の抵抗を、
ＴＯＴＡＬ４０００人で、０．１Ω／口以下にすること
ができる。次に拡散層６０６上のＴｉ−３ａ　１　ｉｃ
　ｉｄｅで形成されたＴｔＳｉ２層７０９上のコンタク
ト大中のみ、無電解Ｎｉメッキ層７１３で穴埋めし、第
１層配線をＡＬ−３ｔ系配線７１４と、バリアメタル７
１５の積層で形成する。層間絶縁膜７１６に、■ＩＡホ
ールをあけ、該大中に、無電解Ｎｉメッキ層７１７をセ
レクティブに穴埋めする。次に第２屑ＡＬ−３ｉ−Ｃｕ
系配線７１８を１μデボし、エツチングしてＡＬ２層配
線を形成する。そして、パッシベーション膜を形成して
完成する。配線層をメッキにすることも可能であり、穴
埋めメッキも、Ｎｉの他、Ｃｕ、Ｃｏ、Ａｕ、Ｒｈ、Ｃ
ｒ、ハンダ等も使用することが出来る。バリアの種類も
、高融点金属のメタル、メタルシリサイド、メタルナイ
トライド、メタルカーバイト、導電性酸化膜の単相、又
は組合わせ積層膜でも効果をあげることができる。
（第８実施例） 第８図を用いて本発明の他の実施例を説明する。
図において、８０１〜８０８は第１図の１０１〜１０８
と同じものを示す。
第８図において、ゲート、ソース、ドレイン部上をＴｉ
−３ａｌｉｃｉｄｅにより、ＴｉＳｉ。
層８０９で、形成後、コンタクトフォトエッチし、バリ
アメタル８１０としてＴｉＣを１０００人デポ後、Ｃｕ
メッキ層８１１を５０００人形成し、該第−層Ｃｕ配線
を無電解Ｃｒメッキ層８１２を４００人でおおう。続い
て、眉間絶縁膜８１３をデポし、ＶＩＡフォトエッチ後
第後層２層配線Ｌ−３１−Ｃｕ系配線８１４をスパッタ
で形成する。
配線パターンにフォトエッチ後、無電解Ｎ１−Ｐメッキ
層８１５を５００人形成し、パッシベーション膜８１６
をデポして２層配線を完成する。勿論第２層配線も第１
層配線と同様Ｃｕメッキ＋無電解Ｎｉにすることもでき
ることはいうまでもない。
（第９実施例） 第９図を用いて、本発明の他の実施例な説明する。図に
おいて、９０１〜９０８は第１図の１０１〜１０８と同
じものを示す。
第９図に於いて、ゲート、ソース、ドレイン部上にＴｉ
−３ａｌｉｃｉｄｅによりＴｉＳｉ２層９０９を形成後
コンタクトフォトエッチ後穴中へ、無電解Ｃｕメッキ層
９１０を埋込み、続いて配線パターンに無電解Ｃｕメッ
キ層９１１を形成する。
次に、該配線メッキパターン外周に無電解Ｎ１−Ｐメッ
キ層９１２を１０００人形成し、パッシベーション膜９
１３をデポする。バットフォトエッチ後、バット部へ無
電解Ｃｕメッキ層９１４を２０μｍ形成し、さらに、無
電解ハンダメッキ層９１５を２０μ形成して、バンブ付
配線を完成する。
以上、実施例により本発明の詳細な説明してきたが、本
発明は何らかの配線上にメッキをしたものだけではなく
、配線そのものをメッキで形成した場合も非常に有効で
ある。特にことわってはいないが、本実施例中で単に配
線としたものはメッキにより形成されたものも含むもの
である。
また、各種メッキ処理の条件の一例を以下に示す。
・電解Ｎｉメッキ・・・スルファミン酸ニッケル＋ホウ
酸溶を中心として、ＰＨ３，５、浴温４０〜５０°Ｃで
行う。
・電解Ｃｕメッキ・・・ピロリン酸銅メッキ浴を用い、
Ｐ）（８，２、Ｐ（リン）組成７．２ｗｔ％、浴温５０
°Ｃ１ＩＡ／ｄｍ”で行う。
・無電解Ｃｕメッキ・・・Ｃｕ　Ｓ　Ｏａ・　５Ｈ２０
＋ＨＣＨＯ（３５％）＋アルカノールアミン系キレート
（安定剤として）を用い、ＰＨ１２〜１２．５．２０〜
５０゛Ｃで行った。
〔発明の効果〕
ＡＬ配線が、素子の微細化に伴い細くなってもその上に
金属メッキ、例えばＮｉメッキ、Ｃｕメッキ、Ｃｒメッ
キ、Ｐｔメッキ、Ｒｈメッキ、Ａり Ｕメッキ等を形成することにより、ヒルロッ表及びスト
レスによるボイドが全くなく、さらに耐エレクトロマイ
グレーシジン特性、耐コンタクトマイグレーション特性
も向上する。また、コンタクト部及び配線部分のカバレ
ッジの大幅な改善が行える。
また、第５実施例にあるようにＴａ５ｉｚ、ｓ／Ｔｉの
バリア膜を全面デポ後８００℃ランプアニールにより、
コンタクト部はＳｉとＴｉが反応しＴｉ５ｉｚ　となり
低抵抗コンタクトが得られる。
Ｔａ　Ｓ　ｉｚ、ｓ　／Ｔ　ｉは、同時にメッキ用電極
となり、ＰＲ電流でメッキするとＲｅｖｅｒｓｅ電流の
時、メッキされたＣｕが再溶解し、コンタクト内のつき
まわりが改善される。この方法により小さなコンタクト
中にＣｕは、完全に埋まる為、配線が非常に平坦化され
る。又Ｃｕ／ＴａＳｉ、／Ｔｉ５ｉｚ／Ｓｉのコンタク
ト構造は、熱的に非常に安定なので、コンタクト抵抗の
バラツキや、つき抜け、コンタクトマグレーションは生
じない。
さらにコンタクト抵抗そのものも非常に低い。ＣＵ配線
のまわりを無電解Ｎｉメッキでおおうことにより、Ｃｕ
の酸化や腐食を防ぐことができる。
又、ＣｕはＡＬより比延抗が、低い上、融点、強度モ大
きいので、ヒロック、ストレスマイグレーションはなく
、エレクトロマイグレーションも１０倍以上向上する。
さらに本発明は、微細パターンをメッキ配線で行うので
、エツチングが不用で、レジストさえ最適化すれば、サ
ブミクロン配線にも十分使用出来るものである。
さらに、第６実施例にあるようにコンタクト大中のＴｉ
５ｉｚ上にのみ、Ｎｉメッキが無電解で析出し、他の部
分で析出しない為、コンタクト穴埋めが出来、完全平坦
化が可能となる。さらに無電解金属メッキは下地とも密
着性も良い上、下地Ｔｉ５ｉｚ層、上のバリアメタル、
あるいはＡＬ系配線との接触抵抗が低く、バリア性も十
分である。アスペクト比が１以上での０．　５μロコン
タクトでも十分に無電解穴埋めが可能で、つき抜は耐性
は、５００″Ｃ２Ｈシンターしても、コンタクト抵抗と
基板リーク電流は全く変化しない。又実質的にコンタク
ト部のステップカバレッジが向上するので、エレクトロ
マイグレーシラン耐性（ＭＴＦ）が、コンタクト段差で
約１０倍向上した。
また、第７実施例のようにゲート電極もメッキ形成でき
る例を示した。この例は、Ｃｕメッキ／バリアメタル／
リンドープポリシリコン構造の電極でＣｕ電極は、パリ
アメ・タルをメッキ電極としたメッキ形成なので、カバ
レッジも良く、エツチングの難しさもない。又、コンタ
クト、ＶＩＡの穴部を無電解Ｎｉメッキでうめているの
で、殆ど完全平坦化ができ、信頬性が大幅に向上する。
そして、第８実施例のように、配線層形成後、無電解金
属メッキ層で配線をおおうことにより、ＡＬ系配線の場
合は、ヒルロックやボイドを消滅させ、ストレスとエレ
クトロマイグレーション特性を大幅に改良できる。さら
に、Ｃｕメッキ配線等の表面をＣｒやＮｉ、Ｒｈなどで
無電解メッキすることにより耐食性、耐酸化性を向上す
ることができる。従来のＡＬ系配線にかわり、コンタク
ト、ＶＩＡ穴を、無電解Ｃｕメッキ、配線もＣｕメッキ
し、表面のみ無電解Ｎｉメッキをほどこした配線で、０
．８μパターンこの超ＬＳＩを試作したところ歩留りも
従来以上で信頼性上回の問題もなかった。
又、配線の電流許容値は、段差部で、１０ｍＡ／μ２ま
で可能で約従来のＡＬ系の１０倍であった。
また、第９実施例のようにバンブ電極に本発明を適用し
たものは、配線、バンプ電極形成をすべて無電解金属メ
ッキで行った例である。工程も非常に短縮化され、又信
頼性は大幅に向上できた。
以上実施例により、本発明の内容、及び効果を示してき
たが、無電解、電解金属メッキと、各種バリアメタルを
組み合わせて、半導体集積回路の配線を形成することに
より、従来の配線では、不可能であった、高集積化され
た半導体装置の高信頼性配線を実現させたものである。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）、第２図（ａ）　〜（ｃ）、第３
図（ａ）、（ｂ）及び第４図（ａ）〜（ｅ）は、それぞ
れ本発明の一実施例を示す半導体装置の製造工程断面図
を示す。 第５図、第６図、第７図、第８図及び第９図は、それぞ
れ本発明の一実施例を示す半導体装置の主要断面図を示
す。 第１０図は、従来の半導体装置の主要断面図を示す。 第１１図（ａ）、（ｂ）及び第１２図（ａ）〜（Ｃ）は
、それぞれ従来の半導体装置の製造工程断面図を示す。 ・　１０００．１１０１．１２０１、１０１．２０１．
４０１，５０１　６０１．７０１．８０１．９０１・・
・半導体基板 ・　１００６、１１０２、１２０２、１０２．２０２．
４０２．５０２．６０２．７０２．８０２．９０２・・
・素子分離用絶縁膜・１００１．１１０５．１２０５．
１０５．２０５．４０５．５０５．６０５．７０５．８
０５．９０５・・・低濃度不純物拡散層・１００２．１
１０７．１２０７．１０７．２０７．４０７．５０７．
６０７．７０７．８０７．９０７・・・高濃度不純物拡
散層・１００３．１１０３．１２０３．１０３．２０３
．４０３．５０３．６０３．７０３．８０３．９０３・
・・ゲート絶縁膜 ・１００４．１１０４．１２０４．１０４．２０４．４
０４．５０４．６０４．７０４．８０４．９０４・・・
ゲート電極 ・　１００５、１１０６、１２０６、１０６．２０６．
４０６．５０６．６０６．７０６．８０６．９０６・・
・サイドウオール膜・１００７．１１０８．１１１２．
１１１８．１２０８．１０８．１１１，２０８．４０８
．５０８．６０８．７０８．７１６．８０８．８１３．
９０８・・・層間絶縁膜・１００８．１１０９．１１１
３．１２１１゜１０９．１１３．２１１・・・ＡＬ既配
線１００９．２１４．３１４．４１５．５１３．６１３
．７１９．８１６．９１３・・・パッシベーション膜 ・１０１０．１１１６・・・ヒルロック・１０１１．１
０１２．１１１７・・・ボイド１２２１・・・Ｃｒ ・１２２２・・・Ａｕ ・１２２５・・・Ａｕメッキ ・１１０，２１０．３１０，６１０，７１３．７１７・
・・無電解Ｎｉメッキ層 ・１１１．１１４・・・Ｎ１−Ｐ−ＡＬ拡散層・１１５
・・・プラズマ窒化膜 ・２０９．３０９・・・Ｔｉ層 ・２１２・・・配線パターン ・２１３．５１０．６０９．７０９．８０９．９０９・
・・ＴｉＳｉｘ層 ・３１５．４１１・・・レジスト ・３１６．３１７．４１２．５１１・・・電解Ｃｕメッ
キ層 ・３１８・・・無電解Ｎｉメッキバンプ電極・４０９・
・・コンタクトホール ・４１０・・・ＴｉＮ／Ｔｉ積層膜 ・４１３・・・Ｃｕメッキ配線 ・４１４・・・ＴｉＮ／Ｔｉ積層膜除去部・５０９・・
・ＴａＳｉ２．Ｓ／Ｔｉ積層膜・５１２．８１５．９１
２・・・Ｎ１−Ｐ無電解メッキ層 ・６１１．７１１．７１５．８１０・　・　・バリアメ
タル ・６１２．７１４．７１８．８１４・・・ＡＬ−３１−
Ｃｕ系配線 ・７１０・・・リンドープポリシリコン・７１２．８１
１．９１０，９１１．９１４・・Ｃｕメッキ層 ・８１２・・・無電解Ｃｒメッキ層 ・９１５・・・無電解ハンダメッキ層 以上

Claims (11)

    【特許請求の範囲】
  1. （１）半導体装置の拡散層、ゲート電極、下層配線部等
    の構成要素に前記構成要素上に形成された絶縁膜に設け
    られたコンタクト穴を介して結線する上層配線部を有し
    、前記上層配線部は、メタル、メタルシリサイド、メタ
    ルナイトライド、メタルカーバイト、導電性酸化膜等の
    単相、あるいはこれらの組合わせ積層膜と金属メッキ層
    との積層構造より成ることを特徴とする半導体装置。
  2. （２）前記金属メッキ層は、少なくとも１層以上の電気
    Ｃｕ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｏ、Ｒｈ、Ｐｄ、ハンダ等
    のメッキ層、あるいは無電界Ｃｕ、Ｎｉ、Ａｕ、Ｃｒ、
    Ｃｏ、Ｒｈ、Ｐｄ、ハンダ等のメッキ層から成ることを
    特徴とする第１項記載の半導体装置。
  3. （３）前記金属メッキ層は、電気メッキ層と、無電界メ
    ッキ層との組合わせ積層膜であることを特徴する第１項
    記載の半導体装置。
  4. （４）前記金属メッキ層は、少なくとも１層以上の合金
    メッキ層、あるいは単一金属メッキ層と合金メッキ層と
    の組合わせ積層膜であることを特徴とする第１項記載の
    半導体装置。
  5. （５）前記電気メッキの電流波形において、直流電流、
    交流電流、断続電流、ＰＲ（Ｐｅｒｉｏｄ−ｉｃ　Ｒｅ
    ｖｅｒｓｅ）電流のいずれかを用いることを特徴とする
    第１項又は第２項記載の半導体装置。
  6. （６）前記拡散層は、不純物ドープＳｉ単結晶拡散層、
    あるいは、メタルミリサイド裏打ち拡散層であることを
    特徴とする第１項記載の半導体装置。
  7. （７）前記コンタクト穴内のみに無電界Ｃｕ、Ｎｉ、Ａ
    ｕ、Ｃｏ、Ｃｒ、Ｒｈ、Ｐｄ、ハンダ等のメッキの１層
    または、組合わせ積層、あるいは合金メッキ層が形成さ
    れていることを特徴とする第１項記載の半導体装置。
  8. （８）前記ゲート電極及び下層配線部は、ポリシリコン
    、メタルシリサイド、メタルポリサイド、リフラクトメ
    タル、ＡＬ系材料等の単層または積層あるいはそれらと
    金属メッキ層との積層膜より成ることを特徴とする第１
    項記載の半導体装置。
  9. （９）前記ゲート電極、前記下層配線部と、前記上層配
    線部へ結線するコンタクトホール内のみに無電界Ｃｕ、
    Ｎｉ、Ａｕ、Ｃｏ、Ｃｒ、Ｒｈ、Ｐｄ、ハンダ等のメッ
    キの単相又は組み合わせ積層、あるいは、合金メッキ層
    が形成されていることを特徴とする第１項記載の半導体
    装置。
  10. （１０）前記ゲート電極、前記下層配線部表面部分に、
    無電界Ｎｉ、Ｃｕ、Ａｕ、Ｃｏ、Ｃｒ、Ｐｄ、Ｒｈ、ハ
    ンダ等のメッキの単相又は、組み合わせ積層あるいは、
    合金メッキ層が形成されていることを特徴とする第１項
    又は第８項記載の半導体装置。
  11. （１１）第１〜１０項記載の配線構造を有する多層配線
    を搭載したことを特徴とする半導体装置。
JP63007989A 1987-02-02 1988-01-18 半導体装置及びその製造方法 Expired - Lifetime JP2552159B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP62-22001 1987-02-02
JP2200187 1987-02-02
JP62-124913 1987-05-21
JP62-124912 1987-05-21
JP12491287 1987-05-21
JP12491387 1987-05-21
JP31922187 1987-12-17
JP62-319221 1987-12-17

Publications (2)

Publication Number Publication Date
JPH02341A true JPH02341A (ja) 1990-01-05
JP2552159B2 JP2552159B2 (ja) 1996-11-06

Family

ID=27457681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63007989A Expired - Lifetime JP2552159B2 (ja) 1987-02-02 1988-01-18 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5342806A (ja)
JP (1) JP2552159B2 (ja)
KR (1) KR920008841B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459624U (ja) * 1990-09-28 1992-05-21
JPH04326765A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2000010200A1 (en) * 1998-08-11 2000-02-24 Ebara Corporation Wafer plating method and apparatus
JP2000228486A (ja) * 1999-02-08 2000-08-15 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
CN1300235C (zh) * 2005-03-31 2007-02-14 山东农业大学 多功能相间配色农用地膜
JP2007157883A (ja) * 2005-12-02 2007-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008306043A (ja) * 2007-06-08 2008-12-18 Ulvac Japan Ltd 配線膜の形成方法、トランジスタ、及び電子装置
JP2010533983A (ja) * 2007-07-17 2010-10-28 コヴィオ インコーポレイテッド シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
US7880302B2 (en) 2007-02-21 2011-02-01 Fujitsu Semiconductor Limited Semiconductor device having metal wirings of laminated structure

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211290B2 (ja) * 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US5814557A (en) * 1996-05-20 1998-09-29 Motorola, Inc. Method of forming an interconnect structure
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
DE19641777C2 (de) * 1996-10-10 2001-09-27 Micronas Gmbh Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
US5949114A (en) * 1996-11-07 1999-09-07 Micron Technology, Inc. Semiconductor device having increased breakdown voltage and method of fabricating same
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6020266A (en) * 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6093647A (en) * 1998-11-03 2000-07-25 Advanced Micro Devices, Inc. Method to selectively electroplate conductive material into trenches
US6015747A (en) * 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
TW440907B (en) * 2000-03-02 2001-06-16 United Microelectronics Corp Plasma arcing sensor
US6323127B1 (en) * 2000-06-22 2001-11-27 International Business Machines Corporation Capacitor formed with Pt electrodes having a 3D cup-like shape with roughened inner and outer surfaces
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7064050B2 (en) * 2003-11-28 2006-06-20 International Business Machines Corporation Metal carbide gate structure and method of fabrication
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
JP2006154569A (ja) * 2004-11-30 2006-06-15 Tokyo Ohka Kogyo Co Ltd レジストパターンおよび導体パターンの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS558031A (en) * 1978-06-30 1980-01-21 Nec Corp Semi-conductor device
JPS57170524A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS57177539A (en) * 1981-04-24 1982-11-01 Nec Corp Forming method for multiple layer wiring
JPS6126282A (ja) * 1984-07-16 1986-02-05 日本電気株式会社 多層配線基板
JPS61150350A (ja) * 1984-12-25 1986-07-09 Nec Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4113087A (en) * 1976-03-17 1978-09-12 Morcom Paul J Plastic collapsible article carrier
EP0075454B1 (en) * 1981-09-18 1987-11-25 Fujitsu Limited Semiconductor device having new conductive interconnection structure and method for manufacturing the same
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4672419A (en) * 1984-06-25 1987-06-09 Texas Instruments Incorporated Metal gate, interconnect and contact system for VLSI devices
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS558031A (en) * 1978-06-30 1980-01-21 Nec Corp Semi-conductor device
JPS57170524A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS57177539A (en) * 1981-04-24 1982-11-01 Nec Corp Forming method for multiple layer wiring
JPS6126282A (ja) * 1984-07-16 1986-02-05 日本電気株式会社 多層配線基板
JPS61150350A (ja) * 1984-12-25 1986-07-09 Nec Corp 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459624U (ja) * 1990-09-28 1992-05-21
JPH04326765A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2000010200A1 (en) * 1998-08-11 2000-02-24 Ebara Corporation Wafer plating method and apparatus
US7033463B1 (en) 1998-08-11 2006-04-25 Ebara Corporation Substrate plating method and apparatus
JP2000228486A (ja) * 1999-02-08 2000-08-15 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
CN1300235C (zh) * 2005-03-31 2007-02-14 山东农业大学 多功能相间配色农用地膜
JP2007157883A (ja) * 2005-12-02 2007-06-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4637009B2 (ja) * 2005-12-02 2011-02-23 三菱電機株式会社 半導体装置の製造方法
US7880302B2 (en) 2007-02-21 2011-02-01 Fujitsu Semiconductor Limited Semiconductor device having metal wirings of laminated structure
US8227337B2 (en) 2007-02-21 2012-07-24 Fujitsu Semiconductor Limited Semiconductor device having metal wirings of laminated structure
JP2008306043A (ja) * 2007-06-08 2008-12-18 Ulvac Japan Ltd 配線膜の形成方法、トランジスタ、及び電子装置
JP2010533983A (ja) * 2007-07-17 2010-10-28 コヴィオ インコーポレイテッド シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
US8617992B2 (en) 2007-07-17 2013-12-31 Kovio, Inc. Method of forming metal silicide contact and metal interconnect
JP2014150277A (ja) * 2007-07-17 2014-08-21 Kovio Inc シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷

Also Published As

Publication number Publication date
KR880010488A (ko) 1988-10-10
KR920008841B1 (ko) 1992-10-09
JP2552159B2 (ja) 1996-11-06
US5342806A (en) 1994-08-30

Similar Documents

Publication Publication Date Title
JPH02341A (ja) 半導体装置及びその製造方法
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US6188135B1 (en) Copper interconnect with top barrier layer
JPS62133738A (ja) 集積回路
TWI242837B (en) Semiconductor device and method of manufacturing the same
JPH11204524A (ja) 半導体装置及びその製造方法
JP2004040101A (ja) 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング
US20060001160A1 (en) Surface treatment of metal interconnect lines
US20060001170A1 (en) Conductive compound cap layer
JP3540699B2 (ja) 半導体装置の製造方法
JPH07321111A (ja) 無電解メッキによる集積回路の配線方法
US20140264865A1 (en) Semiconductor device and manufacturing method thereof
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPH11312655A (ja) Ｃｕ合金膜の形成方法および半導体装置の製造方法
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
TWI324796B (en) Method of forming top wire with electroless plating process
JPH0235753A (ja) 半導体装置の製造方法
KR20090126884A (ko) 반도체 소자의 금속배선 및 그 제조방법
JPH01227456A (ja) 半導体装置
JPH1070087A (ja) 半導体素子の金属配線及びその形成方法
JPH06120212A (ja) 半導体装置の製造方法
JPS63164241A (ja) 半導体装置の製造方法
KR19990057949A (ko) 반도체 장치의 알루미늄 배선 형성 방법
KR20000059449A (ko) 반도체 디바이스의 금속 배선 형성 방법
JPH05152297A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12