JP2007157883A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007157883A JP2007157883A JP2005348930A JP2005348930A JP2007157883A JP 2007157883 A JP2007157883 A JP 2007157883A JP 2005348930 A JP2005348930 A JP 2005348930A JP 2005348930 A JP2005348930 A JP 2005348930A JP 2007157883 A JP2007157883 A JP 2007157883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas substrate
- film
- nigaas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 63
- 238000007747 plating Methods 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 239000010931 gold Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 239000012528 membrane Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＧａＡｓ基板上に、基板への付着力が高く、基板に与えるストレスの小さいメッキ給電層を形成する。
【解決手段】ＧａＡｓ基板１上にＮｉＰ膜４を形成し、熱処理することにより、ＮｉＰ膜４に含まれるＮｉがＧａＡｓ基板１側に拡散する。この結果、ＧａＡｓ基板１とＮｉＰ膜４との界面に、ＮｉＧａＡｓ層５が形成される。このとき、ＮｉＰ膜４に対するＮｉＧａＡｓ層５の膜厚比が１．５未満となるようにする。これにより、ＧａＡｓ基板１への付着力を高くし、かつ、ＧａＡｓ基板１に与えるストレスの小さいメッキ給電層（ＮｉＰ膜４）を得ることができる。
【選択図】図４
【解決手段】ＧａＡｓ基板１上にＮｉＰ膜４を形成し、熱処理することにより、ＮｉＰ膜４に含まれるＮｉがＧａＡｓ基板１側に拡散する。この結果、ＧａＡｓ基板１とＮｉＰ膜４との界面に、ＮｉＧａＡｓ層５が形成される。このとき、ＮｉＰ膜４に対するＮｉＧａＡｓ層５の膜厚比が１．５未満となるようにする。これにより、ＧａＡｓ基板１への付着力を高くし、かつ、ＧａＡｓ基板１に与えるストレスの小さいメッキ給電層（ＮｉＰ膜４）を得ることができる。
【選択図】図４
Description
本発明は半導体装置およびその製造方法に関し、特に、ＧａＡｓ基板に金属メッキ層を形成する半導体装置、およびその製造方法に関するものである。
ＧａＡｓ基板を用いた半導体装置において、ビアホールを用いた配線構造、すなわち基板を貫通するビアホールを形成し、基板の表面側と裏面側とを導通させる配線構造が広く用いられている。ビアホールの内面にＡｕ層などの金属メッキ層を形成する工程では、ＮｉＰ膜をメッキ給電層として用いる方法が用いられている。この方法により形成した金属メッキ層は、Ｔｉ膜などをメッキ給電層として形成した場合と比較して、ビアホール内へのカバレッジが優れている（例えば、特許文献１参照）。
上記従来の半導体装置の製造方法において、ＮｉＰ膜をメッキ給電層として用いた場合、ＮｉＰ膜のＧａＡｓ基板への付着力は十分ではなかった。このため、ＧａＡｓ基板上に、膜厚ばらつきの小さい金属メッキ層を形成することが困難であった。
本発明は上記課題を解決するためになされたもので、メッキ給電層のＧａＡｓ基板への付着力を高くすることにより、ＧａＡｓ基板上に、膜厚ばらつきの小さい金属メッキ層を形成できる半導体装置、およびその製造方法を提供することを目的とする。
本発明に係る半導体装置は、ＧａＡｓ基板と、前記ＧａＡｓ基板のいずれかの面に設けられたＮｉＧａＡｓ層と、前記ＮｉＧａＡｓ層の上に設けられ、Ｎｉを含むメッキ給電層と、前記メッキ給電層の上に設けられた金属メッキ層とを有することを特徴とする。
また、本発明に係る半導体装置の製造方法は、ＧａＡｓ基板上にＮｉを含むメッキ給電層を形成する工程と、前記Ｎｉを前記ＧａＡｓ基板に拡散させ、前記ＧａＡｓ基板と前記メッキ給電層との間にＮｉＧａＡｓ層を形成する工程と、前記メッキ給電層を覆うように金属メッキ層を形成する工程とを有することを特徴とする。その他の特徴については、以下において詳細に説明する。
本発明によれば、メッキ給電層のＧａＡｓ基板への付着力を高くすることにより、ＧａＡｓ基板上に、膜厚ばらつきの小さい金属メッキ層を形成できる半導体装置、およびその製造方法を得ることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態
本発明に係る半導体装置は、ＧａＡｓ基板を用いて形成される。以下、この半導体装置の製造方法について説明する。まず、図示しないが、ＧａＡｓ基板の主面（表面）に、トランジスタなどの素子を形成する。次に、図１に示すように、ＧａＡｓ基板１の表面側（以下の製造方法の説明図では、ＧａＡｓ基板１の表面側を下向きに示す）に、ビアホール受けメタル２を形成する。
本発明に係る半導体装置は、ＧａＡｓ基板を用いて形成される。以下、この半導体装置の製造方法について説明する。まず、図示しないが、ＧａＡｓ基板の主面（表面）に、トランジスタなどの素子を形成する。次に、図１に示すように、ＧａＡｓ基板１の表面側（以下の製造方法の説明図では、ＧａＡｓ基板１の表面側を下向きに示す）に、ビアホール受けメタル２を形成する。
次に、ＧａＡｓ基板１の裏面側を削り、基板の厚さを５０〜２００μｍ程度にする。次に、ビアホール受けメタル２をストッパーとして、ＧａＡｓ基板１の裏面側を選択的にエッチングする。この結果、図２に示すように、ＧａＡｓ基板１を貫通するビアホール３が形成される。ビアホールの３のホール径は３０〜１００μｍ程度である。上記エッチングは、例えば、ＩＣＰ−ＲＩＥ（Inductively Coupled Plasma-Reacitve Ion Etching）装置などを用いて行う。
次に、無電解メッキ法を用いて、ＧａＡｓ基板１の裏面側に、全面にＮｉＰ膜を３００ｎｍ程度の厚さで形成する。この結果、図３に示すように、ビアホール３の内面およびＧａＡｓ基板１の裏面側に、ＮｉＰ膜４が形成される。この膜は、後の工程で、ビアホール３の内部およびＧａＡｓ基板１の裏面に金属メッキ層を形成する際に、メッキ給電層として用いられる膜である。また、ＮｉＰ膜４に含まれるＰ（リン）の濃度は、６〜１５wt％（重量％）程度である。このＰの濃度が低いと、この後形成されるＮｉＧａＡｓ層が厚くなり、基板の反り量が大きくなる。Ｐの濃度が高いと、ＮｉＰ膜の付着力が悪くなる。
次に、ＮｉＰ膜４を窒素などの雰囲気中で、２００〜３００℃の温度で１０分間熱処理する。この結果、図４に示すように、ＮｉＰ膜４に含まれるＮｉがＧａＡｓ基板１側に拡散し、ＧａＡｓ基板１とＮｉＰ膜４との界面に、ＮｉＧａＡｓ層５が形成される。上記熱処理でＮｉＧａＡｓ層５が形成されたことにより、ＮｉＰ膜４のＧａＡｓ基板１への付着力を飛躍的に向上させることができる。また、上記熱処理を行う前は、ＮｉＰ膜４の全体または一部は非晶質である。上記熱処理後は、ＮｉＰ膜４の非晶質部分が結晶化され、安定した膜とすることができる。
次に、ＧａＡｓ基板１の裏面側に、置換金メッキ法により、全面にＡｕ膜を５０ｎｍ程度形成する。さらに、電解メッキ法により、Ａｕ膜を必要な膜厚だけ形成する。このとき、ＮｉＰ膜４は、Ａｕ膜を形成する際のメッキ給電層となっている。この結果、図５に示すように、ビアホール３の内面およびＧａＡｓ基板１の裏面側に、ＮｉＰ膜４を覆うように、Ａｕメッキ層６が形成される。
以上のようにして、図５に示すように、ＧａＡｓ基板１にビアホール３が形成され、その内面およびＧａＡｓ基板１の裏面にＮｉＧａＡｓ層５、ＮｉＰ層４、Ａｕメッキ層６を積層した構造を得ることができる。なお、上述した製造方法では、ＧａＡｓ基板１の裏面側にビアホール３を形成するようにしたが、ビアホール３を形成しない構造であっても良い。また、上記積層構造は、ＧａＡｓ基板１の表面側に形成されたものであっても良い。すなわち、ＧａＡｓ基板基板１の表面または裏面のいずれかの面にＮｉＧａＡｓ層５、ＮｉＰ層４、Ａｕメッキ層６を順次形成した構造であっても良い。
上記製造方法では、ＧａＡｓ基板１上にＮｉＰ膜４を形成し、熱処理を行うことにより、ＧａＡｓ基板１とＮｉＰ膜４との界面にＮｉＧａＡｓ層５が形成される（図４参照）。ここで、ＮｉＧａＡｓ層５の膜厚と、上記熱処理の熱処理温度との関係について説明する。図６は、ＧａＡｓ基板上に無電解メッキ法により２５０ｎｍ程度のＮｉＰ膜を形成し、熱処理を行った後の、ＮｉＰ膜とＮｉＧａＡｓ層の膜厚を示したものである。熱処理温度が１５０〜２５０℃のとき、ＮｉＰ膜の膜厚は１５０〜２００ｎｍ程度まで減少し、ＮｉＧａＡｓ層の厚さは、１５０〜２００ｎｍとなっている。従って、上記温度の熱処理を行うことにより、ＮｉＰ膜に含まれるＮｉがＧａＡｓ基板側に拡散し、ＧａＡｓ基板とＮｉＰ膜との界面に、１５０〜２００ｎｍ程度のＮｉＧａＡｓ層が形成されると考えられる。
上述したＮｉＧａＡｓ層がＧａＡｓ基板とＮｉＰ膜との間に形成されたことにより、ＮｉＧａＡｓ層を形成しない場合と比較して、ＮｉＰ膜のＧａＡｓ基板への付着力を飛躍的に向上させることができる。従って、ＮｉＰ膜をメッキ給電層としてＡｕメッキ層を形成する場合、ＧａＡｓ基板上に、膜厚ばらつきが小さく強度の安定した金属メッキ層を形成することができる。
次に、ＮｉＰ膜の膜厚に対するＮｉＧａＡｓ層の膜厚比と、ＧａＡｓ基板の反り量との関係を図７に示す。ＧａＡｓ基板の反り量は、上記膜厚比を大きくすると大きくなる。これは、上記膜厚比を大きくするとＧａＡｓ基板に与えられるストレスが大きくなるためと考えられる。ＧａＡｓ基板の反り量が大きくなると、電気測定やアセンブリ工程に支障をきたす。このため、ＧａＡｓ基板の反り量は、所定量以下とする必要がある。
電気測定やアセンブリ工程に影響しないＧａＡｓ基板の反り量が３．０以下のとき、上記膜厚比は１．５未満とすることが必要である。つまり、上述した製造方法において、ＮｉＰ膜に対するＮｉＧａＡｓ層の膜厚比を１．５未満とすることにより、ＮｉＰ膜のＧａＡｓ基板への付着力を向上させ、かつ、電気測定やアセンブリ工程に支障をきたさないメッキ給電層（ＮｉＰ膜）を形成することができる。
次に、ＧａＡｓ基板上に形成するＮｉＰ膜のリン濃度（重量％）をパラメータとして、ＮｉＰ膜を２５０℃で熱処理した後の、ＮｉＰ膜の膜厚に対するＮｉＧａＡｓ層の膜厚比を図８に示す。リン濃度の増加に伴い膜厚比は減少し、リン濃度が６％（重量％）以上のとき、膜厚比は１．５未満となる。従って、上述した製造方法において、ＮｉＰ膜に含まれるリン濃度（重量％）を６％以上とすることにより、ＮｉＰ膜のＧａＡｓ基板への付着力を向上させ、かつ、電気測定やアセンブリ工程に支障をきたさないメッキ給電層（ＮｉＰ膜）を形成することができる。
上述した半導体装置の構造および製造方法では、Ａｕメッキ層のメッキ給電層として、ＮｉＰ膜を形成する例を示した。しかし、ＮｉＰ膜に置き換えて、ＮｉＢ膜などのＮｉ系の無電解メッキ層を形成しても、同様の効果を得ることができる。
１ ＧａＡｓ基板、２ ビアホール受けメタル、３ ビアホール、４ ＮｉＰ膜、５ ＮｉＧａＡｓ層、６ Ａｕメッキ層。
Claims (4)
- ＧａＡｓ基板と、
前記ＧａＡｓ基板のいずれかの面に設けられたＮｉＧａＡｓ層と、
前記ＮｉＧａＡｓ層の上に設けられ、Ｎｉを含むメッキ給電層と、
前記メッキ給電層の上に設けられた金属メッキ層と、
を有することを特徴とする半導体装置。 - 前記メッキ給電層に対する前記ＮｉＧａＡｓ層の膜厚比は、１．５未満であることを特徴とする請求項１に記載の半導体装置。
- 前記メッキ給電層はＮｉＰ膜であり、この膜に含まれるリンの含有率は、６wt％以上であることを特徴とする請求項１に記載の半導体装置。
- ＧａＡｓ基板上にＮｉを含むメッキ給電層を形成する工程と、
前記Ｎｉを前記ＧａＡｓ基板に拡散させ、前記ＧａＡｓ基板と前記メッキ給電層との間にＮｉＧａＡｓ層を形成する工程と、
前記メッキ給電層を覆うように金属メッキ層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005348930A JP4637009B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005348930A JP4637009B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007157883A true JP2007157883A (ja) | 2007-06-21 |
| JP4637009B2 JP4637009B2 (ja) | 2011-02-23 |
Family
ID=38241878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005348930A Active JP4637009B2 (ja) | 2005-12-02 | 2005-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4637009B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581411B2 (en) | 2009-08-20 | 2013-11-12 | Mitsubishi Electric Corporation | Semiconductor device |
| CN103789764A (zh) * | 2012-10-30 | 2014-05-14 | 三菱电机株式会社 | 半导体元件的制造方法、半导体元件 |
| WO2023079824A1 (ja) * | 2021-11-04 | 2023-05-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361274A (en) * | 1976-11-12 | 1978-06-01 | Mitsubishi Electric Corp | Production of high frequency semiconductor devce |
| JPH02341A (ja) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH0399470A (ja) * | 1989-09-12 | 1991-04-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH07193214A (ja) * | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | バイアホール及びその形成方法 |
| JPH0897236A (ja) * | 1994-09-27 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置の電極，及びその製造方法 |
| JP2002190477A (ja) * | 2000-12-22 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-12-02 JP JP2005348930A patent/JP4637009B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361274A (en) * | 1976-11-12 | 1978-06-01 | Mitsubishi Electric Corp | Production of high frequency semiconductor devce |
| JPH02341A (ja) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH0399470A (ja) * | 1989-09-12 | 1991-04-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH07193214A (ja) * | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | バイアホール及びその形成方法 |
| JPH0897236A (ja) * | 1994-09-27 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置の電極，及びその製造方法 |
| JP2002190477A (ja) * | 2000-12-22 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581411B2 (en) | 2009-08-20 | 2013-11-12 | Mitsubishi Electric Corporation | Semiconductor device |
| CN103789764A (zh) * | 2012-10-30 | 2014-05-14 | 三菱电机株式会社 | 半导体元件的制造方法、半导体元件 |
| JP2014112634A (ja) * | 2012-10-30 | 2014-06-19 | Mitsubishi Electric Corp | 半導体素子の製造方法、半導体素子 |
| US9048295B2 (en) | 2012-10-30 | 2015-06-02 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
| TWI492280B (zh) * | 2012-10-30 | 2015-07-11 | Mitsubishi Electric Corp | 半導體元件之製造方法、半導體元件 |
| WO2023079824A1 (ja) * | 2021-11-04 | 2023-05-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4637009B2 (ja) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200703555A (en) | Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper of copper alloy and semiconductor device of this kind | |
| KR101641993B1 (ko) | 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법 | |
| EP2048923A3 (en) | Method of manufacturing silicon substrate with a conductive through-hole | |
| WO2006004929A3 (en) | Electrochemical deposition method utilizing microdroplets of solution | |
| TW200525669A (en) | Semiconductor device and method of fabricating the same | |
| US20100219535A1 (en) | Method for producing a semiconductor component | |
| JP2013247254A (ja) | 半導体装置およびその製造方法 | |
| JP4637009B2 (ja) | 半導体装置の製造方法 | |
| JP2005311353A (ja) | リードフレーム及びその製造方法 | |
| JP5663886B2 (ja) | 半導体装置の製造方法 | |
| JP2008010608A (ja) | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 | |
| KR870002645A (ko) | 반도체장치의 제조방법 | |
| JP6115684B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| US7078329B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2015130268A (ja) | 端子接続構造、半導体装置 | |
| JP2005033130A (ja) | 半導体装置 | |
| JP2008130834A (ja) | 光モジュール | |
| JP2013012727A (ja) | プリント回路基板及びその製造方法 | |
| US10658272B2 (en) | Method for manufacturing semiconductor device | |
| TW201108362A (en) | Semiconductor device and method for manufacturing the same | |
| JP5263830B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP6445672B2 (ja) | 半導体装置 | |
| JP5791632B2 (ja) | 半導体デバイスにおける無電解ニッケルおよび金めっき | |
| JP6358469B2 (ja) | 無電解Ｎｉめっき方法 | |
| JP2010153236A (ja) | 弾性変形部を備える接触子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4637009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |