CN103426817B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103426817B
CN103426817B CN201310196797.2A CN201310196797A CN103426817B CN 103426817 B CN103426817 B CN 103426817B CN 201310196797 A CN201310196797 A CN 201310196797A CN 103426817 B CN103426817 B CN 103426817B
Authority
CN
China
Prior art keywords
interarea
hole
conductive layer
semiconductor device
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310196797.2A
Other languages
English (en)
Other versions
CN103426817A (zh
Inventor
野村昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103426817A publication Critical patent/CN103426817A/zh
Application granted granted Critical
Publication of CN103426817B publication Critical patent/CN103426817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具备设置在基板的贯通电极且可靠性高的半导体装置及其制造方法。本发明的半导体装置，通过从半导体基板（10）的主面（13）到主面（11）贯通半导体基板，形成使设置在主面（11）侧的导电层（16）在底部露出的通孔（20），形成从通孔（20）底部经由通孔侧面延伸至主面（13）的晶种层（24），在晶种层上利用第1镀层处理形成导电层（26），在导电层（26）上形成光刻胶（28），利用显影处理形成在光刻胶露出通孔（20）的开孔（29），将形成有开孔的光刻胶作为掩膜，在从光刻胶露出的导电层（26）上通过第2镀层处理形成导电层（30）。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及具备硅贯通电极（TSV：ThroughSilicon Via）的半导体装置及其制造方法。
背景技术
人们已经提出了各种具备经由贯通硅基板等半导体基板的通孔来设置电极的构造的半导体装置及其制造方法。
专利文献1：日本特开2005－294320号公报
专利文献2：日本特开2010－114201号公报
专利文献3：日本特开2008－53430号公报
发明内容
本发明的发明人在仔细研究具备TSV的半导体装置及其制造方法后发现，在形成在设置于硅基板的通孔的镀膜用的晶种层产生小孔等缺陷，由于该缺陷会导致设置在硅基板表面的电极层发生侵蚀，由此导致半导体装置的可靠性降低。
本发明的主要目的在于提供一种具备设置于基板的贯通电极且可靠性高的半导体装置及其制造方法。
根据本发明的一个方式，提供一种半导体装置的制造方法，上述半导体制造方法包括：针对上述通孔在具有一主面和与上述一主面相反侧的另一主面以及设置在上述另一主面侧的第1导电层的半导体基板，从上述半导体基板的上述一主面到上述另一主面贯通上述半导体基板，形成使设置在上述另一主面侧的上述第1导电层在底部露出的通孔的步骤；形成从上述通孔的上述底部经由上述通孔的侧面延伸至上述一主面的晶种层的步骤；利用第1镀层处理在上述晶种层上形成第2导电层的步骤；以及在上述第2导电层上选择性地形成第3导电层的步骤。
根据本发明的其他方式，提供一种半导体装置，其特征在于，具备：半导体基板，上述半导体基板具有一主面和与上述一主面相反侧的另一主面、设置在上述另一主面侧的第1导电层以及从上述一主面贯通至上述另一主面而使上述第1导电层的底部露出的通孔；晶种层，上述晶种层被设置为从上述通孔的上述底部经由上述通孔的侧面延伸至上述一主面；设置在上述晶种层上的第1导电镀层；设置在上述第2导电层上的第2导电镀层；以及设置在上述半导体基板的上述另一主面的半导体元件。
另外，根据本发明的另一方式，提供一种半导体装置的制造方法，其特征在于，具备：针对上述通孔在具有一主面和与上述一主面相反侧的另一主面、设置在上述另一主面侧的第1导电层和设置在上述第1导电层上的第2导电层的半导体基板上从上述半导体基板的上述一主面到上述另一主面贯通上述半导体基板，形成使设置在上述另一主面侧的上述第1导电层和设置在上述第1导电层上的第2导电层之中接近上述另一主面的上述第1导电层在底部露出的通孔的步骤；形成从上述通孔的上述底部经由上述通孔的侧面延伸至上述一主面的晶种层的步骤；在上述晶种层上形成光刻胶的步骤；利用显影处理在上述光刻胶形成露出上述通孔的开孔的步骤；以及将形成有上述开孔的上述光刻胶作为掩膜，利用镀层处理在从上述光刻胶露出的上述晶种层形成第3导电层的步骤。
根据本发明能够提供具备设置在基板的贯通电极且可靠性高的半导体装置及其制造方法。
附图说明
图1－1是用于说明本发明优选的第1实施方式的半导体装置的制造方法的纵向剖视概略图。
图1－2是用于说明本发明优选的第1实施方式的半导体装置的制造方法的纵向剖视概略图。
图1－3是用于说明本发明优选的第1实施方式的半导体装置的制造方法的纵向剖视概略图。
图1－4是用于说明本发明优选的第1实施方式的半导体装置的制造方法的纵向剖视概略图。
图1－5是用于说明本发明优选的第1实施方式的半导体装置的制造方法的纵向剖视概略图。
图2是图1－3（F）的A部分的局部放大纵向剖视概略图。
图3是图1－3（G）的B部分的局部放大纵向剖视概略图。
图4是图3的C部分的局部放大纵向剖视概略图。
图5是图1－4（H）的D部分的局部放大纵向剖视概略图。
图6－1是用于说明本发明优选的第2实施方式的半导体装置的制造方法的纵向剖视概略图。
图6－2是用于说明本发明优选的第2实施方式的半导体装置的制造方法的纵向剖视概略图。
图6－3是用于说明本发明优选的第2实施方式的半导体装置的制造方法的纵向剖视概略图。
图6－4是用于说明本发明优选的第2实施方式的半导体装置的制造方法的纵向剖视概略图。
图7是图6－1（C）的E部分的局部放大纵向剖视概略图。
图8是图6－2（D）的F部分的局部放大纵向剖视概略图。
图9是图6－2（E）的G部分的局部放大纵向剖视概略图。
图10是图6－3（F）的H部分的局部放大纵向剖视概略图。
图11是图6－3（G）的I部分的局部放大纵向剖视概略图。
图12是用于说明比较用的半导体装置的制造方法的纵向剖视概略图。
图13是图12的J部分的局部放大纵向剖视概略图。
图14是用于比较说明半导体装置的制造方法的纵剖视概略图。
图15是图14的K部分的局部放大纵向剖视概略图。
符号说明：
10…半导体硅基板；12…氧化硅膜；14…TiN膜；16…Al膜；20…通孔； 22…CVD氧化膜；24…金属晶种层；26…Cu镀层；28…干膜；30…Cu 镀层；32…阻焊膜。
具体实施方式
以下，参照附图对本发明的优选实施方式进行说明。
（第1实施方式）
参照图1－5（J），本发明优选的第1实施方式的半导体装置1具备半导体硅基板10、氧化硅膜12、TiN膜14、Al膜16、通孔20、CVD 氧化膜22、金属晶种层24、Cu镀层26、Cu镀层30、阻焊膜32。
氧化硅膜12设置在硅基板10的主面11上。TiN膜14设置在氧化硅膜12上。Al膜16设置在TiN膜14上。通孔20从与硅基板10的主面11相反侧的主面13到主面11贯通硅基板10，并贯通氧化硅膜12和 TiN膜14而在底部露出Al膜16。CVD氧化膜22设置在通孔20的侧面21和硅基板10的主面13上。金属晶种层24设置在通孔20内的CVD 氧化膜22上、主面13上的CVD氧化膜22上以及在通孔20底部露出的Al膜16上。Cu镀层26设置在通孔20内的金属晶种层24上、主面 13上的金属晶种层24上以及设置在通孔20底部的金属晶种层24上。 Cu镀层30设置在通孔20内的Cu镀层26上、主面13上的Cu镀层26 上以及设置在通孔20底部的Cu镀层26上。阻焊膜32设置在硅基板 10的主面13上的CVD氧化膜22上、主面13上的Cu镀层30上以及通孔20内的Cu镀层30的开孔31内。此外，MOS晶体管等半导体元件等的电路元件（未图示）形成在硅基板10的主面11并被氧化硅膜12 覆盖。Al膜16用作连接半导体装置1的器件焊盘等。
接下来，参照图1－1～1－5、图2～5对本发明优选的第1实施方式的半导体装置1的制造方法进行说明。
在硅基板10的主面11形成MOS晶体管等半导体元件等的电路元件（未图示）。
参照图1―1（A），接下来在硅基板10的主面11上形成氧化硅膜 12，在氧化硅膜12上形成TiN膜14，在TiN膜14上形成Al膜16。其中，为了防止Al的迁移而设置了TiN膜14。
参照图1―1（B），接下来在与硅基板10的主面11相反侧的主面 13上形成光刻胶18并在光刻胶18上选择性地形成开孔19。然后，将光刻胶18作为掩膜对硅基板10进行蚀刻，从而形成从硅基板10的主面13到主面11贯通硅基板10的通孔20。
参照图1―1（C），接下来进一步对氧化硅膜12和TiN膜14进行蚀刻，从而使Al膜16在通孔20的底部露出。
参照图1―2（D），接下来在通孔20的侧面21、底部和硅基板10 的主面13上形成CVD氧化膜22。
参照图1―2（E），接下来对CVD氧化膜22进行蚀刻，从而使Al 膜16在通孔20的底部露出。
参照图1―3（F），接下来利用溅射法在通孔20内的CVD氧化膜 22上、主面13上的CVD氧化膜22上以及在通孔20的底部露出的Al 膜16上形成金属晶种层24。金属晶种层24是通过先溅射Ti然后溅射 Cu而形成的。
参照图1―3（G），接下来利用全面镀铜在通孔20内的金属晶种层 24上、主面13上的金属晶种层24上以及设置在通孔20的底部的金属晶种层24上形成Cu镀层26。Cu镀层26是通过无电解镀或者利用了金属晶种层24的电解镀来实施的。
参照图1―4（H），接下来形成干膜28并在干膜28上选择性地形成开孔29。开孔29形成为使通孔20和通孔20周边的Cu镀层26露出。
参照图1―4（I），接下来将干膜28作为掩膜，在通孔20内的Cu 镀层26上、主面13上的干膜28的开孔29内的Cu镀层26上以及设置在通孔20底部的Cu镀层26上形成Cu镀层30。Cu镀层30是通过利用了金属晶种层24和Cu镀层26的电解镀来实施的。
参照图1―5（J），接下来除去干膜28，然后除去未覆盖Cu镀层 30的Cu镀层26和金属晶种层24。然后，在硅基板10的主面13上的 CVD氧化膜22上、主面13上的Cu镀层30上以及通孔20内的Cu镀层30的开孔31内形成阻焊膜32。
难以利用溅射在通孔20内均匀地形成金属晶种层24，如图2所示那样，有时会在通孔20的底部的角部产生未溅射部分241。在本实施方式中，通过全面镀铜在金属晶种层24上形成Cu镀层26，因此如图3 所示，能够通过全面镀铜覆盖未溅射部分241。镀铜是各向同性生长，因此如图4所示，未溅射部分241通过全面镀铜而被埋入。因此，如图 5所示，能够防止干膜28的显影液34（碳酸钠混合液）经由未溅射部分241侵入Al膜16而侵蚀Al膜16。其中，优选用于埋入未溅射部分 241的Cu镀层26的膜厚为1．0～1．5μm。
与此相对，若如图12所示那样，不通过全面镀铜在金属晶种层24 上形成Cu镀层26，而在金属晶种层24上形成干膜28并在干膜28上选择性地形成开孔29，则如图13所示那样，干膜28的显影液34经由未溅射部分241侵入Al膜16而侵蚀Al膜16，从而形成Al空洞部161。另外，然后，如图14所示那样，将干膜28作为掩膜在金属晶种层24 上形成Cu镀层30，之后形成阻焊膜32。若被施加了在之后的步骤的锡球形成时的热重熔、半导体装置1安装时的安装热重熔、外部应力以及热应力等，则如图15所示那样，以Al空洞部161为起点在CVD氧化膜22产生裂缝221，其结果，泄漏故障的可能性变高、可靠性降低。
（第2实施方式）
参照图6－4（I），本发明的优选的第2实施方式的半导体装置2具备半导体硅基板10、氧化硅膜12、TiN膜14、Al膜16、通孔20、CVD 氧化膜22、金属晶种层24、Cu镀层30以及阻焊膜32。
在第1实施方式中，通过利用全面镀铜在金属晶种层24上形成Cu 镀层26来覆盖金属晶种层24的未溅射部分241，从而防止之后的干膜 28的显影液34（碳酸钠混合液）经由未溅射部分241侵入Al膜16而侵蚀Al膜，与此相对，在本实施方式中，不利用全面镀铜在金属晶种层24上形成Cu镀层26。在第1实施方式中，对氧化硅膜12和TiN膜 14进行蚀刻，使Al膜16（参照图1-1（C））在通孔20的底部露出，而在本实施方式中，仅除去氧化硅膜12不除去TiN膜14。因此，通孔 20被设置为从与硅基板10的主面11相反侧的主面13到主面11贯通硅基板10，进一步贯通氧化硅膜12，使TiN膜14在底部露出。CVD氧化膜22设置在通孔20的侧面21和硅基板10的主面13上。金属晶种层24设置在通孔20内的CVD氧化膜22上、主面13上的CVD氧化膜 22上以及在通孔20的底部露出的TiN膜14上。Cu镀层30设置在通孔20内的金属晶种层24上、主面13上的金属晶种层24上以及设置在通孔20的底部的金属晶种层24上。阻焊膜32设置在硅基板10的主面 13上的CVD氧化膜22上、主面13上的Cu镀层30上以及通孔20内的Cu镀层30的开孔31内。此外，氧化硅膜12设置在硅基板10的主面11上，TiN膜14设置在氧化硅膜12上，Al膜16设置在TiN膜14 上。MOS晶体管等半导体元件等的电路元件（未图示）形成在硅基板 10的主面11，被氧化硅膜12覆盖。
接下来，参照图6－1～6－4和图7～11对本发明优选的第2实施方式的半导体装置2的制造方法进行说明。
在硅基板10的主面11形成MOS晶体管等半导体元件等的电路元件（未图示）。
参照图6-1（A），接下来，在硅基板10的主面11上形成氧化硅膜 12，在氧化硅膜12上形成TiN膜14，在TiN膜14上形成Al膜16。此外，TiN膜14用于防止Al的迁移。
参照图6-1（B），接下来，在与硅基板10的主面11相反侧的主面 13上形成光刻胶18并在光刻胶18选择性地形成开孔19。然后，将光刻胶18作为掩膜对硅基板10进行蚀刻，从而形成从硅基板10的主面 13到主面11贯通硅基板10的通孔20。
参照图6-1（C）、图7，接下来，进一步对氧化硅膜12进行蚀刻，使TiN膜14在通孔20的底部露出。
参照图6-2（D）、图8，接下来，在通孔20的侧面21、底部以及硅基板10的主面13上形成CVD氧化膜22。
参照图6-2（E）、图9，接下来，对CVD氧化膜22进行蚀刻，从而使TiN膜14在通孔20的底部露出。
参照图6-3（F）、图10，接下来利用溅射法，在通孔20内的CVD 氧化膜22上、主面13上的CVD氧化膜22上以及在通孔20的底部露出的TiN膜14上形成金属晶种层24。金属晶种层24是先通过溅射Ti 然后溅射Cu而形成的。
参照图6-3（G），接下来，形成干膜28并在干膜28选择性地形成开孔29。开孔29形成为露出通孔20并露出通孔20周边的金属晶种层 24。
参照图6-4（H），接下来，将干膜28作为掩膜，在通孔20内的金属晶种层24上、主面13上的干膜28的开孔29内的金属晶种层24上以及设置在通孔20的底部的金属晶种层24上形成Cu镀层30。Cu镀层30是通过利用了金属晶种层24的电解镀来实施的。
参照图6-4（I），接下来除去干膜28，然后除去未被覆盖Cu镀层 30的金属晶种层24。然后，在硅基板10的主面13上的CVD氧化膜 22上、主面13上的Cu镀层30上以及通孔20内的Cu镀层30的开孔 31内形成阻焊膜32。
难以利用溅射在通孔20内均匀地形成金属晶种层24，如图11所示，有时会在通孔20的底部的角部产生未溅射部分242。在本实施方式中，由于未除去TiN膜14，所以即使产生未溅射部分242，TiN膜14也能够作为阻挡层来防止干膜28的显影液34（碳酸钠混合液）经由未溅射部分242侵入Al膜16而侵蚀Al膜16。
此外，如本实施方式所述，虽然是在未除去TiN膜14的情况下对氧化硅膜12进行蚀刻，但由于在使TiN膜14留在通孔20的底部时的面内的蚀刻特性的偏差，会导致TiN膜14被局部除去，因此存在Al 膜16被干膜28的显影液34从未溅射部分242与TiN膜14被局部除去的部分开始侵蚀的可能性，因此如第1实施方式那样，优选利用全面镀铜在金属晶种层24上形成Cu镀层26。
以上，虽然对本发明的各种典型的实施方式进行了说明，但本发明并不局限于这些实施方式。因此，本发明的范围仅以权利要求来限定。

Claims (9)

1.一种半导体装置的制造方法，其特征在于，具备：
在具有一主面和与所述一主面相反侧的另一主面、以及设置在所述另一主面侧的第1导电层的半导体基板中，从所述半导体基板的所述一主面到所述另一主面贯通所述半导体基板，形成使设置在所述另一主面侧的所述第1导电层在底部露出的通孔的步骤；
形成从所述通孔的所述底部经由所述通孔的侧面延伸至所述一主面的晶种层的步骤；
在所述通孔内以及所述一主面上的所述晶种层的整个表面利用第1镀层处理形成第2导电层的步骤；
在所述第2导电层上形成光刻胶的步骤；
利用显影处理在所述光刻胶形成连续露出所述通孔内的所述第2导电层和所述一主面上的所述的第2导电层的开孔的步骤；以及
根据形成了所述开孔的所述光刻胶而遍及所述通孔内的所述第2导电层上和所述一主面上形成第3导电层的步骤。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
利用溅射形成所述晶种层，
通过第2镀层处理形成所述第3导电层。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还具备：
除去所述光刻胶的步骤；和
除去从所述第3导电层露出的所述第2导电层和所述晶种层的步骤。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
还具备在除去所述第2导电层和所述晶种层的步骤之后在所述一主面侧形成保护层的步骤。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第1镀层处理是无电解镀处理或者电解镀处理。
6.根据权利要求2所述的半导体装置的制造方法，其特征在于，
所述第2镀层处理是电解镀处理。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第1镀层处理是覆盖所述晶种的层缺陷的处理。
8.一种半导体装置，其特征在于，具备：
半导体基板，该半导体基板具有一主面和与所述一主面相反侧的另一主面；
设置在所述另一主面侧的第1导电层；
从所述一主面贯通至所述另一主面而使所述第1导电层在底部露出的通孔；
晶种层，该晶种层被设置成从所述通孔的所述底部经由所述通孔的侧面延伸至所述一主面；
第2导电层，其作为所述第1导电镀层设置于所述晶种层上，并包覆所述通孔的侧面并延伸至所述一主面上的所述晶种层的整个表面，并且与所述第1导电层连接的连接部具有在与所述半导体基板的厚度方向垂直的方向上突出的突起部；第1导电镀层，其设置在所述晶种层上；
第2导电镀层，其设置在所述第1导电镀层上；以及
半导体元件，其设置在所述半导体基板的所述另一主面。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第2导电镀层比所述第1导电镀层厚。
CN201310196797.2A 2012-05-25 2013-05-24 半导体装置及其制造方法 Active CN103426817B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012120284A JP6021441B2 (ja) 2012-05-25 2012-05-25 半導体装置
JP2012-120284 2012-05-25

Publications (2)

Publication Number Publication Date
CN103426817A CN103426817A (zh) 2013-12-04
CN103426817B true CN103426817B (zh) 2018-06-12

Family

ID=49620948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310196797.2A Active CN103426817B (zh) 2012-05-25 2013-05-24 半导体装置及其制造方法

Country Status (3)

Country Link
US (4) US9099536B2 (zh)
JP (1) JP6021441B2 (zh)
CN (1) CN103426817B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
JP5569831B1 (ja) * 2013-05-15 2014-08-13 国立大学法人東北大学 マイクロ空室の内壁面処理方法
JP6309243B2 (ja) * 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US20150179580A1 (en) * 2013-12-24 2015-06-25 United Microelectronics Corp. Hybrid interconnect structure and method for fabricating the same
JP6359444B2 (ja) * 2014-12-25 2018-07-18 東京エレクトロン株式会社 配線層形成方法、配線層形成システムおよび記憶媒体
US9704784B1 (en) * 2016-07-14 2017-07-11 Nxp Usa, Inc. Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer
JP6963396B2 (ja) 2017-02-28 2021-11-10 キヤノン株式会社 電子部品の製造方法
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
EP3550600B1 (en) * 2018-04-04 2020-08-05 ams AG Method of forming a through-substrate via and semiconductor device comprising the through-substrate via

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658385A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349952A (ja) 1993-06-14 1994-12-22 Oki Electric Ind Co Ltd 配線形成方法
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
JP3217319B2 (ja) 1998-12-11 2001-10-09 松下電器産業株式会社 半導体装置の製造方法
JP3820329B2 (ja) 1999-09-14 2006-09-13 株式会社ルネサステクノロジ 半導体基板のめっき方法
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2005062525A (ja) 2003-08-13 2005-03-10 Canon Inc 光学素子および光学系
JP2005294320A (ja) 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP5026025B2 (ja) 2006-08-24 2012-09-12 株式会社フジクラ 半導体装置
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
JP5145000B2 (ja) 2007-09-28 2013-02-13 株式会社フジクラ 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法
JP5424675B2 (ja) 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP2010114201A (ja) 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011003645A (ja) 2009-06-17 2011-01-06 Sharp Corp 半導体装置およびその製造方法
JP5649805B2 (ja) * 2009-08-12 2015-01-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011054805A (ja) 2009-09-02 2011-03-17 Toshiba Corp 半導体装置、及び半導体装置の製造方法
EP2546868B1 (en) * 2010-03-09 2020-01-08 Invensas Corporation Process for production of semiconductor device
JP2012099548A (ja) * 2010-10-29 2012-05-24 Fujikura Ltd 貫通配線基板の製造方法及び貫通配線基板
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658385A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6021441B2 (ja) 2016-11-09
US20190080987A1 (en) 2019-03-14
US9099536B2 (en) 2015-08-04
JP2013247254A (ja) 2013-12-09
US20150348875A1 (en) 2015-12-03
US10580721B2 (en) 2020-03-03
US20130313688A1 (en) 2013-11-28
US20180151476A1 (en) 2018-05-31
CN103426817A (zh) 2013-12-04
US10153228B2 (en) 2018-12-11
US9892995B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN103426817B (zh) 半导体装置及其制造方法
CN101281872B (zh) 布线基板和布线基板的制造方法
CN104143539A (zh) 用于驱动集成电路的金属凸块结构及其制造方法
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
KR100503940B1 (ko) 반도체장치 및 그 제조방법
TW201222692A (en) Wiring structure for improving crown-like defect and fabrication method using the same
JP2009111387A (ja) 印刷回路基板の製造方法及びその方法により製造した印刷回路基板
TW201025529A (en) Substrate structure and manufacturing method thereof
JP4639964B2 (ja) 配線基板の製造方法
JP2007208181A (ja) 金属配線の形成方法
JP6926294B2 (ja) 半導体装置の製造方法
JP4735274B2 (ja) フレキシブル配線基板及びその製造方法。
JP6272431B2 (ja) 半導体装置およびその製造方法
JP6445672B2 (ja) 半導体装置
JP2004349414A (ja) 回路基板とその製造方法
JP2021180333A (ja) 半導体装置
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
KR20160057244A (ko) 회로기판 및 그 제조방법
JP2019033299A (ja) 半導体装置
CN101674708B (zh) 母板及加工母板的方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
KR20090034656A (ko) 기판 및 그 제조방법
JP2009253236A (ja) 積層半導体回路基板およびそれを用いた積層半導体装置の製造方法
JP2004158888A (ja) 配線基板の製造方法
JP2008270411A (ja) 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220705

Address after: Ontario

Patentee after: Achilles technologies

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230901

Address after: Taiwan, Hsinchu, China Science Industry Park, Hsinchu Road, force six, No. eight

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Ontario

Patentee before: Achilles technologies

TR01 Transfer of patent right