KR100528796B1 - 반도체 소자의 인덕터 제조방법 - Google Patents

반도체 소자의 인덕터 제조방법 Download PDF

Info

Publication number
KR100528796B1
KR100528796B1 KR10-2003-0060583A KR20030060583A KR100528796B1 KR 100528796 B1 KR100528796 B1 KR 100528796B1 KR 20030060583 A KR20030060583 A KR 20030060583A KR 100528796 B1 KR100528796 B1 KR 100528796B1
Authority
KR
South Korea
Prior art keywords
copper
alloy element
alloy
heat
inductor
Prior art date
Application number
KR10-2003-0060583A
Other languages
English (en)
Other versions
KR20050022390A (ko
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0060583A priority Critical patent/KR100528796B1/ko
Publication of KR20050022390A publication Critical patent/KR20050022390A/ko
Application granted granted Critical
Publication of KR100528796B1 publication Critical patent/KR100528796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터 제조방법에 관한 것으로, 2차원 또는 3차원 구조물의 인덕터를 형성한 후, 인덕터의 표면에만 선택적으로 구리-합금층을 형성하고, 열처리하여 구리-합금층 표면에 합금원소계 산화물, 합금원소계 질화물 또는 합금원소계 산화질화물로 된 합금원소계 구리 산화방지막을 형성하므로, 인덕터 형성 후에 대기중 노출로 인한 표면 산화 및 표면 특성 변화를 방지할 수 있어 고품질의 인덕터를 제조할 수 있다.

Description

반도체 소자의 인덕터 제조방법{Method of manufacturing inductor in a semiconductor device}
본 발명은 반도체 소자의 인덕터 제조 방법에 관한 것으로, 특히 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 표면 산화 및 표면 특성 변화를 방지하여 고품질 인덕터(high Q inductor)를 제조할 수 있는 반도체 소자의 인덕터 제조 방법에 관한 것이다.
최근 반도체 소자가 고집적화 및 고기능화 되어감에 따라 고품질의 인덕터 소자를 구현하기 위해 인덕터의 재료로 구리(Cu)가 널리 사용되고 있고, 구리의 사용을 용이하게 하기 위하여 다마신 공정이 병행되고 있다. 구리 등의 전도성 물질을 사용하여 2차원 또는 3차원 구조물의 인덕터를 형성한 후에 패키징(packaging) 공정 전까지 인덕터는 대기중에 노출되며, 이로 인하여 인덕터의 표면 산화 및 표면 특성 변화가 일어나게 된다. 이러한 표면 산화 및 표면 특성 변화는 패키징시 패키징 재료와의 접착(adhesion)을 취약하게 하며, 뿐만 아니라 인덕터 특성 열화를 초래하여 고품질 및 고성능의 인덕터를 구현하기 어려운 문제가 있다.
따라서, 본 발명은 고품질 및 고성능의 인덕터를 제조하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 인덕터 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조방법은 기판 상부에 구리 인덕터를 형성하는 단계; 구리 인덕터의 표면에 구리-합금층을 형성하는 단계; 및 구리-합금층의 표면에 합금원소계 구리 확산방지막을 형성한다.
상기에서, 구리-합금층은 Sn, Al, Mg, Zr과 같은 합금할 원소가 포함되어 있는 수용액에서 도금 방식에 의해 1 내지 1500 Å의 두께로 형성하며, 도금 방식은 전기도금 방식이나 무전해도금 방식을 이용하며, 구리-합금층을 형성하기 위해 적용되는 Sn, Al, Mg, Zr과 같은 합금 원소는 그 농도를 0.1 내지 99.9 atomic percent로 한다.
합금원소계 구리 확산방지막은 N2, H2 또는 Ar이나 이들 가스의 조합 분위기에서 열처리하거나, 진공 분위기에서 열처리하거나, 산화 분위기에서 열처리거나, 진공 분위기 및 산화 분위기에서 열처리하여 합금원소계 산화막으로 형성된다.
합금원소계 구리 확산방지막은 질화 분위기에서 열처리하여 합금원소계 질화막으로 형성된다.
합금원소계 구리 확산방지막은 진공 분위기 및 질화 분위기에서 열처리하여 합금원소계 산화질화막으로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 기판(11) 상부에 구리를 사용하여 2차원 또는 3차원 구조물의 구리 인덕터(12)를 형성한다. 2차원 또는 3차원 구조물의 구리 인덕터(12)는 통상의 여러 가지 방법으로 형성된다.
도 1b를 참조하면, 구리 인덕터(12)의 표면에 구리-합금층(Cu alloy layer; 13)을 형성한다. 구리-합금층(13)은 합금할 원소(alloying element)로 Sn, Al, Mg, Zr 등이 포함되어 있는 수용액에서 도금(plating) 방식으로 형성된다. 도금 방식은 전기도금(electro-plating) 방식이나 무전해도금(electroless plating) 방식을 이용하며, 단일 스텝 도금법, 다단계 도금법, DC 도금법 또는 펄스 도금(pulse plating) 등이 가능하다. 구리-합금층(13)은 1 내지 1500 Å의 두께, 바람직하게는 10 내지 500 Å의 두께로 인덕터(12)의 표면에만 안정적으로 형성되게 한다.
구리-합금층(13)을 형성하기 위해 적용되는 Sn, Al, Mg, Zr 등의 합금 원소는 그 농도를 0.1 내지 99.9 atomic percent로 할 수 있다. 즉, 구리-합금층(13)은 구리가 주성분이 될 수도 있고, 합금할 원소가 주성분이 될 수도 있다.
전기도금 방식으로 구리-합금층(13)을 형성할 때, 도금 온도는 (-)10 내지 80 ℃로 하고, 인가하는 전극 전위(electrode potential)는 0.01 내지 500 A/cm2로 한다. 여기서, 도금 반응은 전해액(electrolyte)의 조성 및 인가 전류 등에 많은 영향을 받는다.
도 1c를 참조하면, 구리-합금층(13)의 표면에 합금원소(alloy element)계 구리 확산방지막(130)을 형성한다.
합금원소계 구리 확산방지막(130)은 열처리로 형성하는데, 열처리 방법은 다음과 같다.
첫째, 합금원소계 구리 확산방지막(130)은 50 내지 500 ℃의 온도 범위에서 N2, H2 또는 Ar이나 이들 가스의 조합 분위기에서 1초 내지 1시간 동안 열처리하며, 열처리 동안 구리-합금층(13)에 함유된 합금할 원소(alloying element)들이 표면으로 확산되어 구리-합금층(13)의 표면에 존재하는 산소와 결합하여 매우 막질이 치밀한 합금원소계 산화막으로 형성된다.
둘째, 합금원소계 구리 확산방지막(130)은 50 내지 500 ℃의 온도 범위에서 진공 분위기에서 1초 내지 1시간 동안 열처리하며, 열처리 동안 구리-합금층(13)에 함유된 합금할 원소(alloying element)들이 표면으로 확산되어 구리-합금층(13)의 표면에 존재하는 산소와 결합하여 매우 막질이 치밀한 합금원소계 산화막으로 형성된다.
셋째, 합금원소계 구리 확산방지막(130)은 50 내지 500 ℃의 온도 범위에서 산화 분위기에서 1초 내지 1시간 동안 열처리하며, 열처리 동안 구리-합금층(13)에 함유된 합금할 원소(alloying element)들이 표면으로 확산되어 산소와 결합하여 매우 막질이 치밀한 합금원소계 산화막으로 형성된다.
넷째, 합금원소계 구리 확산방지막(130)은 50 내지 500 ℃의 온도 범위에서 질화 분위기에서 1초 내지 1시간 동안 열처리하며, 열처리 동안 구리-합금층(13)에 함유된 합금할 원소(alloying element)들이 표면으로 확산되어 질소와 결합하여 매우 막질이 치밀한 합금원소계 질화막으로 형성된다.
다섯째, 합금원소계 구리 확산방지막(130)은 상기한 둘째 방법을 실시한 후 상기한 셋째 방법을 실시하는 2단계 열처리하여 매우 막질이 치밀한 합금원소계 산화막으로 형성된다.
여섯째, 합금원소계 구리 확산방지막(130)은 상기한 둘째 방법을 실시한 후 상기한 넷째 방법을 실시하는 2단계 열처리하여 매우 막질이 치밀한 합금원소계 산화질화막으로 형성된다.
상술한 바와 같이, 본 발명은 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 표면에 구리-합금층을 형성한 후 열처리하여 합금원소계 산화막을 형성하므로, 대기중에 노출되어 발생되는 인덕터(inductor)의 표면 산화 및 표면 특성 변화가 방지되어 고품질 및 고성능의 인덕터를 얻을 수 있어 소자의 수욜 및 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 인덕터
13: 구리-합금층 130: 합금원소계 구리 확산방지막

Claims (11)

  1. 기판 상부에 구리 인덕터를 형성하는 단계;
    상기 구리 인덕터의 표면에 구리-합금층을 형성하는 단계; 및
    상기 결과물에 열처리하여 상기 구리-합금층의 표면에 합금원소계 구리 확산방지막을 형성하는 반도체 소자의 인덕터 제조방법.
  2. 제 1 항에 있어서, 상기 구리-합금층은 Sn, Al, Mg, Zr과 같은 합금할 원소가 포함되어 있는 수용액에서 도금 방식에 의해 1 내지 1500 Å의 두께로 형성하는 반도체 소자의 인덕터 제조방법.
  3. 제 2 항에 있어서, 상기 구리-합금층을 형성하기 위해 적용되는 Sn, Al, Mg와 같은 합금 원소는 그 농도를 0.1 내지 99.9 atomic percent로 하는 반도체 소자의 인덕터 제조방법.
  4. 제 2 항에 있어서, 상기 도금 방식은 전기도금 방식이나 무전해도금 방식을 이용하는 반도체 소자의 인덕터 제조방법.
  5. 제 4 항에 있어서, 상기 전기도금 방식은 도금 온도를 (-)10 내지 80 ℃로 하고, 인가하는 전극 전위를 0.01 내지 500 A/cm2로 하는 반도체 소자의 인덕터 제조방법.
  6. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 N2, H2 또는 Ar이나 이들 가스의 조합 분위기에서 열처리하여 합금원소계 산화막으로 형성하는 반도체 소자의 인덕터 제조방법.
  7. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 진공 분위기에서 열처리하여 합금원소계 산화막으로 형성하는 반도체 소자의 인덕터 제조방법.
  8. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 산화 분위기에서 열처리하여 합금원소계 산화막으로 형성하는 반도체 소자의 인덕터 제조방법.
  9. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 질화 분위기에서 열처리하여 합금원소계 질화막으로 형성하는 반도체 소자의 인덕터 제조방법.
  10. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 진공 분위기에서 1차 열처리하고, 산화 분위기에서 2차 열처리하여 합금원소계 산화막으로 형성하는 반도체 소자의 인덕터 제조방법.
  11. 제 1 항에 있어서, 상기 열처리되어 형성된 합금원소계 구리 확산방지막은 진공 분위기에서 1차 열처리하고, 질화 분위기에서 2차 열처리하여 합금원소계 산화질화막으로 형성하는 반도체 소자의 인덕터 제조방법.
KR10-2003-0060583A 2003-08-30 2003-08-30 반도체 소자의 인덕터 제조방법 KR100528796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0060583A KR100528796B1 (ko) 2003-08-30 2003-08-30 반도체 소자의 인덕터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0060583A KR100528796B1 (ko) 2003-08-30 2003-08-30 반도체 소자의 인덕터 제조방법

Publications (2)

Publication Number Publication Date
KR20050022390A KR20050022390A (ko) 2005-03-08
KR100528796B1 true KR100528796B1 (ko) 2005-11-15

Family

ID=37230252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0060583A KR100528796B1 (ko) 2003-08-30 2003-08-30 반도체 소자의 인덕터 제조방법

Country Status (1)

Country Link
KR (1) KR100528796B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030328A (ko) * 1997-09-26 1999-04-26 히다치 긴조쿠 가부시끼가이샤 가포화 리액터용 자기 코어, 자기 증폭기형 다중-출력 스위칭레귤레이터 및 자기 증폭기형 다중-출력 스위칭 레귤레이터를 구비한 컴퓨터
KR20010020083A (ko) * 1999-08-09 2001-03-15 정선종 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2002329808A (ja) * 2001-05-01 2002-11-15 Alps Electric Co Ltd 電子回路基板
KR20030058597A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030328A (ko) * 1997-09-26 1999-04-26 히다치 긴조쿠 가부시끼가이샤 가포화 리액터용 자기 코어, 자기 증폭기형 다중-출력 스위칭레귤레이터 및 자기 증폭기형 다중-출력 스위칭 레귤레이터를 구비한 컴퓨터
KR20010020083A (ko) * 1999-08-09 2001-03-15 정선종 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2002329808A (ja) * 2001-05-01 2002-11-15 Alps Electric Co Ltd 電子回路基板
KR20030058597A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20050022390A (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR100359968B1 (ko) 반도체 장치의 제조 방법
US6423433B1 (en) Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby
US6290833B1 (en) Method for electrolytically depositing copper on a semiconductor workpiece
JP3519632B2 (ja) 半導体装置の製造方法
JP2000077527A (ja) 銅の相互接続を有する半導体素子の製造プロセス
JP2009177102A (ja) 半導体装置の電極の製造方法
CN110797397A (zh) 一种AlGaN/GaN欧姆接触电极及其制备方法和用途
US8568900B2 (en) Methods for forming an enriched metal oxide surface
EP0203423B1 (en) Process for forming a metallurgical system comprising a bottom layer of nickel and a top layer of gold
CN1855388A (zh) 以添加物改善金属硅化物热稳定度的方法
KR100528796B1 (ko) 반도체 소자의 인덕터 제조방법
JPS62113421A (ja) 半導体装置の製造方法
CN102254936A (zh) 化合物半导体装置以及制造该化合物半导体装置的方法
JPS5910271A (ja) 半導体装置
JP3715975B2 (ja) 多層配線構造の製造方法
US6255734B1 (en) Passivated copper line semiconductor device structure
TWI295071B (en) Method of manufacturing an electronic device and electronic device
US20080264774A1 (en) Method for electrochemically depositing metal onto a microelectronic workpiece
KR100523615B1 (ko) 반도체의 구리 확산 방지막 형성방법
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
KR100526577B1 (ko) 반도체 소자의 인덕터 제조방법
TW502391B (en) Fabrication method for doped copper interconnect
KR100673881B1 (ko) 반도체 소자의 금속배선 형성방법
WO2009139366A1 (ja) 基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 15