KR100673881B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자에 있어서의 금속배선 형성공정에 관한 것으로, 좀 더 상세하게는 금속 배선 중 특히 구리배선의 확산방지를 위하여 TiN 층 및 CVD Al층을 사용하는 것을 특징으로 하고 있다. 본 발명은 금속 컨택 패턴이 형성된 반도체 기판의 상부에 TiN 층을 증착한 후 열처리(I)하여 표면을 산화시키는 제 1 단계; 이후 CVD Al 층을 증착한 후 열처리(II)하여 산화알루미늄층을 형성하는 제 2단계; 이후 구리배선을 형성하는 것으로 이루어진 금속배선 형성방법을 제공하며, 본 발명에 따른 방법에 의하면 안정적인 확산 방지막을 형성하는 것이 가능하며, 또한 확산방지막의 형성과 동시에 이후 공정의 금속씨앗층으로 사용이 가능하므로 공정단순화에 따른 제조단가의 절감을 가져올 수 있다.

TiN, 계면산화층, 구리배선, Al산화층, CVD Al

Description

반도체 소자의 금속배선 형성방법{Formation method of metal line in semiconductor device}

도 1 은 본 발명에 따라 금속컨택 패턴이 형성된 이후 TiN 을 증착한 상태를 보여주는 공정단면도.

도 2 는 도 1 의 표시부분에 대한 확대단면도.

도 3 은 TiN 층의 상부에 CVD Al 층을 증착한 상태를 보여주는 공정단면도.

도 4 는 도 3 의 표시부분에 대한 확대단면도.

도 5 는 CVD Al 층의 상부에 구리층을 증착한 상태를 보여주는 공정단면도.

도 6 은 CMP 공정을 실시한 이후를 보여주는 공정단면도.

* 도면의 주요부분의 부호의 설명 *

101: 하부구조가 형성된 반도체 기판

102: 제 1금속배선

103: 절연막 104: TiN 층

201: TiN 계면의 산화층 301: CVD Al 층

401: AlO_X 층 501: 제 2금속(구리)배선

본 발명은 반도체 소자에 있어서의 금속배선 형성공정에 관한 것으로, 좀 더 상세하게는 금속 배선 중 특히 구리배선의 확산방지를 위하여 TiN 층 및 CVD Al층을 사용하는 것을 특징으로 하고 있다.

최근 점차 낮은 저항을 갖는 배선이 요구됨에 따라 구리배선 공정의 연구가 많이 진행되고 있는 바, 구리배선 공정에 있어서의 가장 중요한 점은 구리원자의 확산을 방지하는 기술에 있다고 할 것이다. 즉, 구리원자의 확산을 방지하기 위하여 사용하는 확산방지막이 얼마나 재현성있게 구리원자의 확산을 방지해 주느냐에 있다고 할 것이다. 현재 구리배선의 확산방지막으로 주로 연구대상이 되고 있는 것은 Ta, TaN_X, TiSiN, WN_X 등이 있으며, 확산방지막의 주된 메카니즘 (mechanism)은, 이들 확산방지막층이 나노크리스탈린(nanocristalline)이나 비정질에 가깝게 증착층을 형성하여 확산방지막의 계면 등을 통한 구리원자의 확산을 억제하는 방식이 통상적이었다.

그러나 이러한 비정질이나 나노크리스탈린에 가까운 미세조직의 확산방지막은 저항이 높아 그 두께를 매우 얇게 하지 않으면 전체적인 구리배선의 유효저항을 증가시키게 되며, 반면에 그 두께가 너무 얇아지면 컨택이나 다마센 (damascene) 금속배선의 토폴로지(topology)에 있어서 국부적으로 너무 얇은 두께가 증착되므로 구리가 확산되어 확산방지막의 안정성을 위협하게 되는 문제가 발생하게 된다. 따라서 막의 두께를 잘 조절해야 하는 문제가 중요한 사항 중 하나인 것이다.

또한 구리배선의 공정에서 소위 씨앗층(seed layer)으로 확산 방지막층 위에 화학기상증착(CVD; Chemical Vapor Deposition)법에 의한 Cu (이하 CVD Cu 라 함)를 증착하고 이후 전기도금(Elctro-plating) 공정을 통해 컨택 및 금속배선을 구리로 매립하게 된다. CVD Cu 는 통상적으로 확산방지막층과 결합력이 좋지 않은 단점을 갖고 있어 결합력을 위해서는 확산방지막 층위에 얇은 두께로 플라즈마기상증착(PVD; Plasma Vapor Deposition)법에 의한 Cu (이하 PVD Cu 라 함)를 증착하게 되어 공정이 복잡해지고 또한 제조단가가 비싼 단점이 있어 이에 대한 해결이 요구되어 있으나 뚜렷한 해결책이 제시되지 않고 있어왔다.

상기한 바와 같은 문제점을 해결하기 위하여 본 발명은 TiN 층과 CVD Al층을 이용하여 구리배선 확산방지막 역할을 함과 동시에 구리 전기도금착시 씨앗층을 형성할 수 있도록 하는 방법을 제공하고자 한다.

상기한 바와 같은 기술적 과제를 달성하기 위하여 예의 연구를 거듭한 결과 현재 확산방지막으로 오랜동안 소자에 적용해 오고 있는 TiN 층과 CVD Al 층을 이용하여 구리배선 확산방지막 역할을 함과 동시에 전기도금의 씨앗층을 형성할 수 있도록 하는 신규한 금속배선 형성방법을 완성하게 되었다.

따라서 본 발명은 금속 컨택 패턴이 형성된 반도체 기판의 상부에, TiN 층을 증착한 후 열처리(I)하여 표면을 산화시키는 제 1단계; 이후 CVD Al 층을 증착한 후 열처리(II)하여 산화알루미늄층을 형성하는 제 2단계; 이후 후속공정을 행하는 것을 포함하여 이루어진 반도체 소자의 제조공정에 있어서의 금속배선 형성방법을 제공한다.

상기 방법에 있어서, 상기 제 1단계와 제 2단계 사이에 N₂/H₂ 플라즈마 처리하는 단계를 부가적으로 포함하는 것이 바람직하다. 또한 상기 CVD Al 층의 증착시의 온도는 200 ~ 250℃ 인 것이 바람직하며, 증착두께는 50 ~ 500Å인 것이 바람직하고, 상기 열처리(II)는 인시튜(in-situ)에서 200 ~ 400℃에서 행하는 것이 바람직하다. 또한, 열처리(Ⅰ)는 적어도 500℃ 이상의 온도에서 실시하는 것이 바람직하다.

본 발명에서는 TiN 층을 구리확산방지막으로 사용하면서 TiN 입계를 산소원자로 부분적 산화시켜 스터프드(stuffed) TiN 층을 만든 후 산화된 층의 입계를 Al원자들이 확산하여 들어가도록 하여 입계에 AlO_X 화합물을 형성하도록 하는 것에 초점을 두고 있다.

기존에 Al 배선의 제 1금속 컨택에서 실리콘 기판과의 반응억제를 위한 확산방지막으로 상기와 같은 스터프드(stuffed) TiN 확산방지막을 적용한 예가 있기는 하나, 본 발명에서는 스터프드 TiN 층을 형성한 후 CVD Al 을 얇게 증착하여 충분한 시간동안 Al 원자들이 확산하여 TiN 입계내에 AlO_X 산 방지막 형성 및 씨앗층 형 성을 동시에 수행하도록 하여 기존의 Al 배선의 역할과는 전혀다르다고 할 것이다.

본 발명에 따른 금속배선의 형성방법의 일실시예를 첨부한 도면을 참조하여 좀 더 상세히 살펴보기로 한다.

우선 다마센 방법으로 제 1금속배선(102) 및 컨택 패턴이 형성된 반도체 기판(101) 상부에 TiN 층(104)을 증착하였다. TiN 층을 증착한 상태를 첨부 도 1에 나타내었다. 이후 열처리를 거치면 스터프드 TiN 층의 표면에 산화층(201)이 형성되는데 도 1 의 표기부분을 확대시킨 도면을 첨부 도 2에 나타내었다. 이때, 열처리는 적어도 500℃ 이상의 온도에서 실시한다.

이후 첨부 도 3 과 같이 CVD Al층(301)을 증착하는데, 이 때 CVD 챔버에서 N₂ /H₂ 플라즈마 처리를 하여 스터프드 TiN 표면 산화층(201)을 환원시킨 후 Al층을 증착하였다. 이 때 TiN 층(104)을 환원시키는 과정을 거치는 이유는 그렇지 않으면, TiN 층(104) 증착시 매우 얇게 형성된 표면산화층(201) 때문에 CVD Al층(301)이 잘 증착되지 않기 때문이다. 상기 CVD Al층(301)의 증착시 막의 두께는 50 ~ 500Å으로 하였다.

증착 후 인시튜(in-situ) 로 200 ~ 300℃정도의 온도에서 열처리하여 Al원자가 충분히 확산하여 TiN 층(104)계면에서 산소와 반응해 AlO_x (401)화합물을 형성하도록 하였다. 첨부한 도 4에서 도 3의 표시부분의 확대도를 보여주고 있으며, CVD Al층(301)이 TiN 층(104)의 계면산화막(201)과 반응하여 AlO_x (401)을 이루고 있는 것을 볼 수 있다. 이 때 Al이 산소와 반응하여 형성된 AlO_X (401)는 부피가 커진 상태에서 TiN 입계내에 위치하게 되기 때문에 이후 구리원자의 확산경로를 차단하게 된다. TiN 입계내에 위치하게 되는 AlO_X (401)형성물에 의한 확산경로 차단능력은 매우 뛰어나 입계를 통한 확산은 일어나지 않게 된다.

TiN 층(104)에 증착된 CVD Al(301)은 일정한 온도에서 충분히 확산하도록 하는 것이 중요하며, 충분히 반응시켜 입계내에 AlO_X 층(401)를 형성시켰다. 이렇게 함으로써 추후 입계를 통한 원자이동이 이루어지지 않도록 하는 확산방지막 형성을 돕는 동시에 TiN입계내로 확산되지 않은 CVD Al 층(301)은 이후 구리도금시의 씨앗층으로 제공될 수 있게 된다.

상기 CVD Al층(301)을 씨앗층으로 하여 구리도금을 실시하였으며, 이 때 CVD Al 층(301) 표면에 형성된 AlO_x 층은 전해욕에서 제거한 후 구리도금을 실시하였다. 이후 첨부 도 5에서와 같이 금속 컨택 및 금속배선을 구리층(501)으로 매립하였다. 매립 후 첨부 도 6과 같이 CMP(Chemical Mechanical Polishing)공정으로 다마센 구조의 구리배선을 형성하고, 이 때 Cu 와 Al의 CMP 선택비를 이용하여 종료점(EOP: End of Point)을 설정하였다. CMP공정시는 Cu 용 슬러리와 Al 용 슬러리를 달리하여 Cu 층을 모두 제거한 후 Al을 제거하는 2 단계방법을 사용하였으나, Cu 용 슬러리를 이용하여 선택비를 이용한 1단계 방법을 사용할 수도 있다. CMP 공정 후 다마센 구리 배선을 형성한 이후의 공정에서는 400℃ 이상의 열처리는 가하지 않도록 하여 Cu-Al 화합물이 생성되지 않도록 하였다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같이 본 발명에 따른 방법에 의하여 금속배선을 형성할 경우 TiN 층의 입계내에 AlO_x 산화층이 형성됨에 따라 입계를 통한 원자이동이 이루어지지 않도록 하는 안정한 확산방지막을 형성할 수 있도록 함과 동시에 TiN 입계내로 확산되지 않은 CVD Al 층은 이후 구리도금시의 씨앗층으로 제공하게 되어 공정단순화에 따른 제조단가의 절감을 가져올 수 있다.

Claims (4)

1. 금속 컨택 패턴이 형성된 반도체 기판의 상부에,

   TiN 층을 증착한 후 열처리(I)하여 표면을 산화시키는 제 1 단계; 및

   이후 CVD Al 층을 증착한 후 열처리(II)하여 산화알루미늄층을 형성하는 제 2단계

   를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조공정에 있어서의 금속배선 형성방법.
2. 제 1 항에 있어서,

   상기 제 1단계와 제 2단계 사이에 N₂/H₂ 플라즈마 처리하는 단계를 부가적으로 포함하는 것을 특징으로 하는 방법.
3. 제 1 항에 있어서,

   상기 CVD Al 층의 증착시의 온도는 200~250℃ 이며, 증착두께는 50~500Å인 것을 특징으로 하는 방법.
4. 제 1 항에 있어서,

   상기 열처리(II)는 인시튜(in-situ)로 200~400℃의 온도에서 행하는 것을 특징으로 하는 방법.

Images