KR19990057949A - 반도체 장치의 알루미늄 배선 형성 방법 - Google Patents

반도체 장치의 알루미늄 배선 형성 방법 Download PDF

Info

Publication number
KR19990057949A
KR19990057949A KR1019970078028A KR19970078028A KR19990057949A KR 19990057949 A KR19990057949 A KR 19990057949A KR 1019970078028 A KR1019970078028 A KR 1019970078028A KR 19970078028 A KR19970078028 A KR 19970078028A KR 19990057949 A KR19990057949 A KR 19990057949A
Authority
KR
South Korea
Prior art keywords
film
aluminum
silicon
titanium
semiconductor device
Prior art date
Application number
KR1019970078028A
Other languages
English (en)
Other versions
KR100316030B1 (ko
Inventor
정중택
김훈상
엄용택
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970078028A priority Critical patent/KR100316030B1/ko
Publication of KR19990057949A publication Critical patent/KR19990057949A/ko
Application granted granted Critical
Publication of KR100316030B1 publication Critical patent/KR100316030B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 분야
2. 발명이 해결하고자 하는 기술적 과제
알루미늄에 실리콘을 첨가한 알루미늄 합금으로 이루어지는 금속 배선 형성 방법에 있어서, 알루미늄막 내에 석출된 실리콘 결정에 의한 식각잔여물의 생성을 방지할 수 있는 반도체 장치의 알루미늄 배선 형성 방법을 제공한다.
3. 발명의 해결 방법의 요지
티타늄-알루미늄-티타늄의 적층막을 형성하고 열처리하여 알루미늄-티타늄 계면에 알루미늄보다 실리콘 용해도가 큰 AlTi3막을 형성한다.
4. 발명의 중요한 용도
반도체 장치의 알루미늄 배선 형성 방법에 이용됨.

Description

반도체 장치의 알루미늄 배선 형성 방법
본 발명은 일반적으로 반도체 장치의 금속 배선 형성 방법에 관한 것으로 특히, 알루미늄막 내에 첨가된 실리콘으로 인한 식각잔여물의 생성을 억제할 수 있는 반도체 장치의 알루미늄 배선 형성 방법에 관한 것이다.
금속화(metalization)는 반도체 장치에서 각 소자들을 작은 저항으로 연결시키는 것으로 칩(chip)과 패키지(package) 내부 회로를 연결하기 위한 접촉부를 만드는 공정이다. 금속화로 사용되어야 할 금속의 요건으로는 실리콘산화막(SiO2), 실리콘(Si) 등의 박막에 대하여 접착이 우수해야 하며 온도 및 스트레스(stress)에 대한 저항이 있어야 한다. 전기적으로는 옴콘택(Ohmic Contact) 저항이 작아야 하며, 실리콘과도 반응하여 내부 회로 소자들과 옴콘택 특성이 좋아야 하고 전도성이 높아야 한다. 이러한 조건을 만족하는 금속을 이용하여 금속화를 실시하였을 경우 부식 및 산화 그리고 전자이동 (electron migration), 스트레스 마이그레이션(stress migration)으로 인한 금속선의 단락에 대한 강한 내성을 가져야 한다.
알루미늄은 실리콘( Si ), 실리콘산화막( SiO2 ) 등에 대한 접착력이 우수하고, 과도핑(Heavily Doping)된 n+ , p+ 실리콘과 옴콘택 특성이 좋으며, 비저항 값이 2.7μΩ·㎝ 정도로 낮고, 값이 다른 귀금속에 비해 싸다는 특성으로 인해 반도체 재료의 금속 배선 재료로서 가장 널리 사용되는 재료이다.
그러나, 디램(DRAM)을 비롯한 범용의 반도체 소자가 고집적화되어 감에 따라 금속 배선의 선폭이 가늘어져 전자가 알루미늄 배선을 통해 이동할 때 전자와 알루미늄 이온이 충돌하여 금속 배선의 단선이 일어나기 쉽다. 일반적으로 스퍼터링(sputtering) 방법으로 증착되는 알루미늄막은 힐락(hillock)이나 디스로케이션(dislocation) 같은 결함을 갖고 있어서 전자이동 등으로 인하여 전기적 특성을 저하시키고 있다.
또한, 통상적으로 알루미늄-합금 증착 후, 400 내지 450 ℃의 온도 범위에서 실시하는 열처리(annealing) 과정 동안에 실리콘 기판과 알루미늄막의 접합면에서 실리콘이 알루미늄막으로 비균일적으로 확산(diffusion)된다. 결과적으로 실리콘이 소모되어 접합 면적이 작아지고, 비균일적으로 확산된 알루미늄의 빈자리를 채우기 위하여 실리콘막으로 침투된 알루미늄막이 스파이크(spike) 모양을 형성한다. 상기와 같은 과정에서 형성된 스파이크 부분에 고전계가 걸려 접합이 깨지는 현상이 발생하는데 이는 누설 전류의 증가를 가져와 특성 저하를 유발한다.
상기와 같은 문제점을 해결하기 위해 종래에는 알루미늄에 실리콘을 첨가하여 실리콘이 과포화된 알루미늄막을 증착하는 방법, 실리콘 기판 위에 알루미늄 전극을 부착시키는 방법 및 알루미늄과 실리콘 기판 사이에 장벽으로 되는 금속을 삽입 방법 등이 종래에 사용되고 있다. 이 장벽 역할을 하는 금속은 실리콘과 낮은 접촉 저항을 형성하며, 알루미늄과 반응하지 않아야 하는데, 티타늄나이트라이드(TiN)와 같은 금속은 550 ℃, 30분의 열처리에는 안정하다는 것이 알려져 있다.
첨부된 도1과 도2a 및 도2b를 참조하여, 접합 스파이킹(junction spiking) 및 전자이동(electron migration)을 방지하기 위해 알루미늄에 1 %의 Si 및 0.5 %의 구리를 용해시킨 Al-Si-Cu 합금을 이용하는 경우의 문제점을 살펴본다.
도1에 도시한 바와 같이 실리콘 기판(10) 상부에 티타늄(Ti) 또는 티타늄/티타늄나이트라이드(Ti/TiN)로 장벽금속막(11)을 증착한다. 상기 장벽금속막(11) 중에서 티타늄은 실리콘 기판에 형성된 접합(도시하지 않음)과 반응하여 TiSi2를 형성함으로써 콘택 저항을 낮추는 역할을 한다. 이어서, 실리콘 기판의 실리콘이 알루미늄막으로 확산되는 것을 방지하기 위하여 Al-Si-Cu로 이루어지는 알루미늄막(12)을 형성하고 티타늄나이트라이드로 반사방지막(13)을 형성한 후, 식각방지막으로 감광막 패턴(15)을 형성한다.
다음으로, 소정의 전도막 패턴을 형성하기 위한 식각 공정을 실시하여 반사방지막(13) 및 알루미늄막(12)을 선택적으로 제거한다.
전술한 바와 같이 이루어지는 종래 기술은 알루미늄막 내에 과포화된 실리콘이 국부적으로 석출되어 실리콘 결정이 존재하게 되는데, 이것이 금속막 식각시 방해 물질로 작용한다.
도2a 및 도2b는 각각 상기와 같이 이루어지는 종래 기술에 따른 알루미늄막 식각 결과를 보이는 평면 및 단면의 SEM 사진으로, 알루미늄막(21) 패턴을 형성하기 위한 식각 과정에서 실리콘 결정으로 인하여 소정 부위의 알루미늄막이 완전하게 제거되지 않고 혹(nodule)(22)이 만들어져 브릿지(bridge)를 유발하게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 실리콘이 용해된 알루미늄막 형성 방법에 있어서, 알루미늄막에 석출된 실리콘 결정에 의한 식각잔여물의 생성을 방지할 수 있는 반도체 장치의 금속막 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따른 반도체 장치의 알루미늄 배선 형성 공정 단면도.
도2a 및 도2b는 종래 기술에 따른 반도체 장치의 알루미늄 금속 배선 형성 결과를 나타내는 SEM 사진.
도3은 본 발명의 일실시예에 따른 반도체 장치의 알루미늄 배선 형성 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20: 반도체 기판 21, 23: 티타늄막
22: 알루미늄막 24: 티타늄나이트라이드막
25: 감광막 패턴 21', 23': AlTi3
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 제1 티타늄(Ti)막을 형성하는 단계; 상기 제1 티타늄막 상에 알루미늄 합금막을 형성하는 단계; 상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계; 및 상기 반도체 기판을 열처리하는 단계를 포함하여 이루어지는 반도체 장치의 알루미늄 배선 형성 방법을 제공한다.
알루미늄막의 실리콘 용해도는 1% 미만인데 비하여 AlTi3막의 실리콘 용해도는 약 15% 정도이다. AlTi3막은 약간의 열공정으로 알루미늄과 실리콘의 경계면에서 형성된다. 본 발명은 알루미늄막 아래층에 장벽금속막으로 Ti막을 형성하고 알루미늄막 위층의 반사방지막으로 Ti/TiN을 형성하여 Ti/Al/Ti의 적층 구조를 형성하고 열처리하여 알루미늄과 Ti막 계면에 AlTi3막을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도3에 도시한 바와 같이 실리콘 기판(30) 상부에 Ti 또는 TiN으로 장벽금속막(31) 및 Al-Si-Cu로 이루어지는 알루미늄막(32)을 차례로 형성한다. 다음으로, 상기 알루미늄막(32) 상에 50 Å 내지 300 Å 두께의 Ti막을 형성(33)한다, 이어서, TiN막으로 반사방지막(34)을 형성한 후, 400 ℃ 내지 500 ℃의 온도 범위에서 열처리(annealing) 공정을 실시하여 상기 알루미늄막과 Ti막의 경계면에 AlTi3막(21', 23')을 형성한다. 이어서, 소정의 전도막 패턴을 형성하기 위하여 식각방지막으로 감광막 패턴(35)을 형성하고 식각 공정을 실시한다.
상기 열처리 공정은 상기 반사방지막(34)을 형성하기 이전에 실시될 수도 있다. 또한, 상기 TiN(24)막을 400 ℃ 이상의 온도에서 형성하여 별도의 열처리 공정을 실시하지 않고 알루미늄막과 Ti막의 경계면에 AlTi3막(21', 23')을 형성하기도 한다.
상기와 같이 알루미늄막 아래 및 위층에 형성된 AlTi3막으로 알루미늄막 내에 과포화되어 있는 실리콘이 이동한다. 따라서, 실리콘의 석출로 인한 실리콘 결정 생성을 억제할 수 있어 실리콘 결정으로 인한 식각잔여물의 생성을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 알루미늄막의 아래 및 위층에 얇은 Ti막을 형성하고 열처리함으로써 알루미늄막 내부의 과포화된 실리콘 원자를 막 외부로 추출시킬 수 있어서, 실리콘 석출로 인한 실리콘 혹(silicon nodule)이 발생하는 현상을 억제할 수 있어서 식각 잔류물의 생성을 방지할 수 있다. 따라서, 금속 브릿지 형성으로 인한 수율 저하를 억제할 수 있으며, 금속 배선간의 간격을 줄일 수 있어 소자의 고집적화에 기여할 수 있다.

Claims (5)

  1. 반도체 기판 상에 제1 티타늄(Ti)막을 형성하는 단계;
    상기 제1 티타늄막 상에 알루미늄 합금막을 형성하는 단계;
    상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계; 및
    상기 반도체 기판을 열처리하는 단계를 포함하여 이루어지는 반도체 장치의 알루미늄 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제2 티타늄막 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 알루미늄 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리는 400 내지 500 ℃의 온도 범위에서 실시하는 것을 특징으로 하는 반도체 장치의 알루미늄 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 제2 티타늄막을 50 내지 300 Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 알루미늄 배선 형성 방법.
  5. 제 2 항에 있어서,
    상기 반사방지막을 티타늄질화막(TiN)으로 형성하는 것을 특징으로 하는 반도체 장치의 알루미늄 배선 형성 방법.
KR1019970078028A 1997-12-30 1997-12-30 반도체장치의알루미늄배선형성방법 KR100316030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078028A KR100316030B1 (ko) 1997-12-30 1997-12-30 반도체장치의알루미늄배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078028A KR100316030B1 (ko) 1997-12-30 1997-12-30 반도체장치의알루미늄배선형성방법

Publications (2)

Publication Number Publication Date
KR19990057949A true KR19990057949A (ko) 1999-07-15
KR100316030B1 KR100316030B1 (ko) 2002-02-19

Family

ID=37531646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078028A KR100316030B1 (ko) 1997-12-30 1997-12-30 반도체장치의알루미늄배선형성방법

Country Status (1)

Country Link
KR (1) KR100316030B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369970B1 (ko) * 1999-02-25 2003-01-30 닛본 덴기 가부시끼가이샤 반도체장치 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JPH09289212A (ja) * 1996-04-19 1997-11-04 Ricoh Co Ltd 半導体装置の積層配線およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369970B1 (ko) * 1999-02-25 2003-01-30 닛본 덴기 가부시끼가이샤 반도체장치 제조방법

Also Published As

Publication number Publication date
KR100316030B1 (ko) 2002-02-19

Similar Documents

Publication Publication Date Title
JP2552159B2 (ja) 半導体装置及びその製造方法
KR920005701B1 (ko) 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
US4022931A (en) Process for making semiconductor device
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100265993B1 (ko) 반도체장치의 금속배선층 형성방법
KR950005259B1 (ko) 반도체 장치의 제조방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100256238B1 (ko) 반도체 소자의 금속배선 형성방법
KR100259098B1 (ko) 반도체 소자의 금속배선 형성방법
KR100827499B1 (ko) 반도체 소자의 제조방법
KR100628216B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990005464A (ko) 반도체 장치의 알루미늄 배선 형성 방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR100415095B1 (ko) 반도체소자의제조방법
KR100369352B1 (ko) 반도체 장치 및 그 제조방법
KR960002062B1 (ko) 금속배선 형성 방법
KR100256252B1 (ko) 반도체 장치의 금속배선 형성방법
KR100470923B1 (ko) 반도체장치의금속배선형성방법
KR100296708B1 (ko) 반도체소자의금속배선형성방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR100373364B1 (ko) 금속배선 형성방법
KR100219058B1 (ko) 반도체 장치의 금속배선 형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee