KR100265993B1 - 반도체장치의 금속배선층 형성방법 - Google Patents

반도체장치의 금속배선층 형성방법 Download PDF

Info

Publication number
KR100265993B1
KR100265993B1 KR1019970012194A KR19970012194A KR100265993B1 KR 100265993 B1 KR100265993 B1 KR 100265993B1 KR 1019970012194 A KR1019970012194 A KR 1019970012194A KR 19970012194 A KR19970012194 A KR 19970012194A KR 100265993 B1 KR100265993 B1 KR 100265993B1
Authority
KR
South Korea
Prior art keywords
metal wiring
wiring layer
silicon
substrate
aluminum
Prior art date
Application number
KR1019970012194A
Other languages
English (en)
Other versions
KR19980075835A (ko
Inventor
유성욱
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970012194A priority Critical patent/KR100265993B1/ko
Priority to US08/936,398 priority patent/US6159846A/en
Priority to JP10008737A priority patent/JPH10284437A/ja
Publication of KR19980075835A publication Critical patent/KR19980075835A/ko
Application granted granted Critical
Publication of KR100265993B1 publication Critical patent/KR100265993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체장치의 금속배선층 형성방법에 관한 것으로서 도전영역을 갖는 기판 상에 절연층을 형성하는 공정과, 상기 절연층을 패터닝하여 도전영역을 노출시키는 접촉홀을 형성하는 공정과, 상기 절연층 상에 상기 접촉홀을 통해 상기 도전영역과 접촉되도록 실리콘이 0.5~3wt/% 함유된 제1 금속배선층과 실리콘이 함유되지 않은 제2 금속배선층을 순차적으로 형성하고 열처리하는 공정과, 상기 제1 및 제2 금속배선층을 패터닝하는 공정을 구비한다. 따라서, 기판과 제1 금속배선층은 계면에 실리콘 석출물이 감소되므로 접촉면적이 증가되어 접촉저항이 감소된다.

Description

반도체장치의 금속배선층 형성방법
본 발명은 반도체장치의 금속배선층 형성방법에 관한 것으로서, 특히, 반도체기판과 접촉하는 배선층의 접촉 면적이 감소되어 접촉 저항이 증가되는 것을 방지할 수 있는 반도체장치의 금속배선층 형성방법에 관한 것이다.
일반적으로, 반도체장치의 금속배선층으로 전기전도도가 높고 건식 식각에 의한 패턴 형성이 용이하며 실리콘산화막과 접착성이 양호한 동시에 비교적 가격이 저렴한 알루미늄과 또는 알루미늄합금이 널리 사용되고 있다. 이러한 금속배선층은 접촉 홀(contact hole)을 통해 반도체기판에 불순물이 도핑되어 형성된 확산영역이나 불순물이 도핑된 다결정실리콘으로 형성된 게이트와 접촉될 수 있다. 이와 같이, 알루미늄과 또는 알루미늄합금으로 이루어진 금속배선층이 실리콘과 접촉되면, 배선층형성 후 열처리시 접합면에 스파이크(spike) 현상이 발생된다. 스파이크는 전계가 집중되어 소자의 브레이크다운 전압(breakdowon voltage)을 낮게하거나, 또는, 접합면에서 누설전류를 흐르게 한다.
이러한 스파이크 현상이 발생되는 것을 방지하기 위해 접합면과 금속배선층 사이에 장벽금속층을 형성하는 기술이 개발되었다. 상기에서, 장벽금속층은 열처리시 반도체기판 또는 게이트의 실리콘이 금속배선층으로 확산되는 것을 방지한다.
일반적으로, 금속배선층을 순수한 알루미늄 또는 실리콘이 함유되지 않은 알루미늄합금으로 형성하면 열처리시 반도체기판 또는 게이트의 실리콘이 금속배선층에 0.4 ~ 0.7wt%정도 고용되도록 확산된다. 그러므로, 스파이크 현상을 방지하기 위한 다른 방법으로 금속배선층을 실리콘이 1wt% 정도 함유된 알루미늄과 또는 알루미늄합금으로 형성한다. 상기에서 금속배선층에 함유된 실리콘은 반도체기판 또는 게이트의 실리콘이 금속배선층으로 확산되는 것을 방지하여 스파이크 현상을 방지한다.
제1(a)도 내지 (c)도는 종래 기술에 따른 반도체장치의 금속배선층 형성방법을 도시 하는 공정도이다.
제1(a)도를 참조하면, 기판(11) 상에 절연층(13)을 형성한다. 절연층(13)을 통상의 포토리쏘그래피(photolithography) 방법으로 패터닝하여 기판(11)을 노출시키는 접촉홀(15)을 형성한다. 상기에서, 기판(11)은 실리콘기판으로 이루어진다. 그러나, 기판(11)은 게이트 등과 같이 다결정실리콘으로 이루어진 배선층일 수도 있다.
제1(b)도를 참조하면, 기판(11)의 접촉홀(15)에 의해 노출된 부분에 기판(11)과 반대 도전형의 불순물을 고농도로 도핑하여 확산영역(17)을 형성한다. 그러나, 기판(11)이 게이트 등과 같이 다결정실리콘으로 이루어진 배선층이라면 반대 도전형의 불순물을 도핑하지 않는다.
제1(c)도를 참조하면, 절연층(13) 상에 실리콘이 1wt% 정도 함유된 알루미늄과 또는 알루미늄합금을 접촉홀(15)을 통해 확산영역(17)과 접촉되도록 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법 또는 스퍼터링(sputtering)방법 등으로 증착한다. 증착된 알루미늄 또는 알루미늄합금을 포토리쏘그래피 방법으로 패터닝하여 금속배선층(19)을 형성한다. 상기에서, 알루미늄 또는 알루미늄합금을 증착한 후 450-500℃ 정도로 열처리하여 기판(11)과 증착된 알루미늄 또는 알루미늄합금을 오믹접촉(ohmic contact)을 이루도록 한다. 이 때, 알루미늄과 또는 알루미늄합금에 함유된 실리콘에 의해 기판(11) 내의 실리콘이 확산되지 않으므로 스파이크 현상이 일어나지 않는다.
상술한 바와 같이 종래 기술에 따른 반도체장치의 금속배선층 형성방법은 실리콘이 1wt% 정도 함유된 알루미늄과 또는 알루미늄합금을 접촉홀을 통해 확산영역과 접촉되도록 증착하고, 기판과 증착된 알루미늄 또는 알루미늄합금이 오믹접촉(ohmic contact)을 이루도륵 열처리한 후 패터닝하여 금속배선층을 형성한다.
그러나, 상술한 종래 기술에 따른 반도체장치의 금속배선층 형성방법은 열처리후 냉각할 때 알루미늄 또는 알루미늄합금에 함유된 실리콘이 석출되며, 이 석출된 실리콘은 기판을 시드(seed)로 이용하여 성장되어 기판과 금속배선층의 접촉 면적을 감소시키므로 접촉 저항이 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 알루미늄 또는 알루미늄합금에 함유된 실리콘의 석출에 의해 기판과 금속배선층의 접촉 면적이 감소되는 것을 방지하여 접촉 저항이 증가되는 것을 방지할 수 있는 반도체장치의 금속배선층 형성방법을 재공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속배선층 형성방법은 도전영역을 갖는 기판 상에 절연층을 형성하는 공정과, 상기 절연층을 패터닝하여 도전영역을 노출시키는 접촉홀을 형성하는 공정과, 상기 절연층 상에 상기 접촉홀을 통해 상기 도전영역과 접촉되도록 실리콘이 0.5∼3wt% 함유된 제1 금속배선층과 실리콘이 함유되지 않은 제 2 금속배선층을 순차적으로 형성하고 열처리하는 공정과, 상기 제1 및 제2 금속배선층을 패터닝하는 공정을 구비한다.
제1(a)도 내지 (c)도는 종래 기술에 따른 반도체장치의 금속배선층 형성방법을 도시하는 공정도.
제2(a)도 내지 (c)도는 본 발명에 따른 반도체장치의 금속배선층 형성방법을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 23 : 절연층
25 : 접촉홀 27 : 확산영역
29 : 제1 금속배선층 31 : 제2 금속배선층
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2(a)도 내지 (c)도는 본 발명에 따른 반도체장치의 금속배선층 형성방법을 도시하는 공정도이다.
제2(a)도를 참조하면, 기판(21) 상에 절연층(23)을 형성한다. 절연층(23)을 통상의 포토리쏘그래피 방법으로 패터닝하여 기판(21)을 노출시키는 접촉홀(25)을 형성한다. 상기에서, 기판(21)은 실리콘기판으로 이루어진다. 그러나, 기판(21)은 게이트 등과 같이 다결정실리콘으로 이루어진 배선층일 수도 있다.
제2(b)도를 참조하면, 기판(21)의 접촉홀(25)에 의해 노출된 부분에 기판(21)과 반대 도전형의 불순물을 고농도로 도핑하여 확산영역(27)을 형성한다. 그러나, 기판(21)이 게이트 등과 같이 다결정실리콘으로 이루어진 배선층이라면 반대 도전형의 불순물을 도핑하지 않는다.
제2(c)도를 참조하면, 절연층(23) 상에 제1 금속배선층(29) 및 제2 금속배선층(31)을 CVD 또는 스퍼터링 등의 방법으로 연속적으로 형성한다. 상기에서, 제1 금속배선층(29)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu) 또는 주석(Sn) 등의 도전성금속을 실리콘이 0.5~3wt% 정도가 함유되도록 500-400Å 정도의 두께로 증착하여 형성하고, 제2 금속배선층(31)은 제1 금속배선층(29)과 동일한 도전성금속을 실리콘이 함유되지 않도록 500-20000Å정도의 두께로 증착하여 형성한다.
그리고, 제1 및 제2 금속배선층(29)(31)을 450-500℃ 정도로 열처리하여 기판(21)과 오믹접촉(ohmic contact)을 이루도록 한다. 이 때, 제1 금속배선층(29)에 함유된 실리콘에 의해 기판(21) 내의 실리콘이 제1 및 제2 금속배선층(29)(31)으로 확산되는 것이 방지되므로 스파이크 현상이 일어나지 않는다.
그리고, 열처리시 제1 금속배선층(29)에 함유된 실리콘은 실리콘이 함유되지않은 제 2 금속배선층(31)으로 확산된다. 상기에서 제1 금속배선층(29)이 제2 금속배선층(31)에 비해 매우 얇게 형성되어 있으므로 제1 및 제2 금속배선층(29)(31)의 실리콘 함유량은 알루미늄, 금, 은, 구리 또는 주석 각각의 도전성 금속에 대해 초기 제1 금속배선층(29)의 실리콘 함유량 보다 상대적으로 적게 된다. 상기에서, 제1 및 제2 금속배선층(29)(31)이 알루미늄으로 형성되는 경우 제1 금속배선층(29) 내에 함유된 실리콘이 제1 및 제2 금속배선층(29)(31)에 대해 1wt% 이하가 된다. 그러므로, 제1 금속배선층(29)에 함유된 실리콘이 기판(21)의 표면에 석출되기 보다 실리콘이 함유되지 않은 제2 금속배선층(31)이 확산된다. 따라서, 열처리 후 냉각시 기판(21)의 표면에 석출되는 실리콘의 량이 감소되므로 기판(21)과 제1 금속배선층(29) 사이의 접촉면적이 증가된다. 그러므로, 기판(21)과 제1 금속배선층(29) 사이의 접촉저항이 감소된다. 그리고, 제1 및 제2 금속배선층(29)(31)을 포토리쏘그래피 방법으로 패터닝한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 금속배선층 형성방법은 기판을 노출시키는 접촉홀을 갖는 절연층 상에 도전성금속에 실리콘이 0.5~3wt% 정도가 함유된 제1 금속배선층과 이 제1 금속배선층과 동일한 도전성금속에 실리콘이 함유되지 않은 제2 금속배선층을 순차적으로 형성하고 열처리하는 데, 제1 금속배선층에 함유된 실리콘은 열처리기 기판 내의 실리콘이 제1 및 제2 금속배선층으로 확산되는 것을 방지할 뿐만 아니라 냉각시 제1 및 제2 금속배선층 전체의 실리콘 함유량은 제1 금속배선층 보다 상대적으로 적기 때문에 기판과 제1 금속배선층의 계면에 실리콘 석출물이 감소된다.
따라서, 본 발명은 기판과 제1 금속배선층은 계면에 실리콘 석출물이 감소되므로 접촉면적이 증가되어 접촉저항이 감소되는 잇점이 있다.

Claims (2)

  1. 도전영역을 갖는 기판상에 절연층을 형성하는 공정과, 상기 절연층을 패터닝하여 상기 도전영역을 노출시키는 접촉홀을 형성하는 공정과, 상기 절연층 상에 상기 접촉홀을 통해 상기 도전영역과 접촉하도록 실리콘이 0.5-3.0 wt% 함유된 제1 금속배선층과 실리콘이 함유되지 않은 제2 금속배선층을 연속적으로 형성하는 공정과, 상기 제1 금속배선층과 상기 제2 금속배선층을 포함하는 상기 기판을 소정의 온도로 열처리하는 공정과, 상기 제1 및 제2 금속배선층을 패터닝하는 공정을 구비하는 반도체장치의 금속배선 형성방법.
  2. 청구항 1에 있어서, 상기 제1 및 제2 금속배선층을 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu) 또는 주석(Sn)으로 형성하는 반도체장치의 금속배선 형성방법.
KR1019970012194A 1997-04-02 1997-04-02 반도체장치의 금속배선층 형성방법 KR100265993B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970012194A KR100265993B1 (ko) 1997-04-02 1997-04-02 반도체장치의 금속배선층 형성방법
US08/936,398 US6159846A (en) 1997-04-02 1997-09-29 Method of metallization in semiconductor devices
JP10008737A JPH10284437A (ja) 1997-04-02 1998-01-20 半導体装置の金属配線層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970012194A KR100265993B1 (ko) 1997-04-02 1997-04-02 반도체장치의 금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR19980075835A KR19980075835A (ko) 1998-11-16
KR100265993B1 true KR100265993B1 (ko) 2000-10-02

Family

ID=19501812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012194A KR100265993B1 (ko) 1997-04-02 1997-04-02 반도체장치의 금속배선층 형성방법

Country Status (3)

Country Link
US (1) US6159846A (ko)
JP (1) JPH10284437A (ko)
KR (1) KR100265993B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503827B1 (en) * 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US6819836B2 (en) 2000-12-19 2004-11-16 Intel Corporation Photonic and electronic components on a shared substrate with through substrate communication
US6650823B1 (en) * 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8067304B2 (en) * 2009-01-20 2011-11-29 Alpha And Omega Semiconductor, Inc. Method for forming a patterned thick metallization atop a power semiconductor chip
US10438813B2 (en) 2017-11-13 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device having one or more titanium interlayers and method of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016691A (ko) * 1992-12-28 1994-07-23 김주용 반도체 소자의 금속박막 증착방법
JPH08236478A (ja) * 1994-12-28 1996-09-13 Nec Corp 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520554A (en) * 1983-02-10 1985-06-04 Rca Corporation Method of making a multi-level metallization structure for semiconductor device
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
KR0174878B1 (ko) * 1995-11-17 1999-04-01 양승택 확산 장벽층 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016691A (ko) * 1992-12-28 1994-07-23 김주용 반도체 소자의 금속박막 증착방법
JPH08236478A (ja) * 1994-12-28 1996-09-13 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10284437A (ja) 1998-10-23
KR19980075835A (ko) 1998-11-16
US6159846A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
KR0152370B1 (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법
US4910578A (en) Semiconductor device having a metal electrode interconnection film with two layers of silicide
US6025265A (en) Method of forming a landing pad structure in an integrated circuit
JP3644983B2 (ja) 半導体装置の低抵抗接触構造およびその形成方法
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
JPH088224B2 (ja) 集積回路のコンタクト及び内部接続線の形成方法
KR960005038B1 (ko) 반도체 장치의 제조방법
US5639678A (en) Method of making semiconductor device with metal silicide nitride layer and metal silicide
JPS6261358A (ja) 半導体装置
KR100265993B1 (ko) 반도체장치의 금속배선층 형성방법
EP0769808B1 (en) Wet etching process with high selectivity between Cu and Cu3Ge
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
EP0209654B1 (en) Semiconductor device having wiring electrodes
JPH0454393B2 (ko)
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR900001247B1 (ko) 반도체 장치
JPS63283161A (ja) 半導体装置とその製造方法
KR100827499B1 (ko) 반도체 소자의 제조방법
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR100271798B1 (ko) 금속배선층의형성방법
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 17

EXPY Expiration of term