KR100271798B1 - 금속배선층의형성방법 - Google Patents

금속배선층의형성방법 Download PDF

Info

Publication number
KR100271798B1
KR100271798B1 KR1019980012706A KR19980012706A KR100271798B1 KR 100271798 B1 KR100271798 B1 KR 100271798B1 KR 1019980012706 A KR1019980012706 A KR 1019980012706A KR 19980012706 A KR19980012706 A KR 19980012706A KR 100271798 B1 KR100271798 B1 KR 100271798B1
Authority
KR
South Korea
Prior art keywords
silicon
metal wiring
wiring layer
metal interconnection
forming
Prior art date
Application number
KR1019980012706A
Other languages
English (en)
Other versions
KR19990079863A (ko
Inventor
유성욱
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980012706A priority Critical patent/KR100271798B1/ko
Publication of KR19990079863A publication Critical patent/KR19990079863A/ko
Application granted granted Critical
Publication of KR100271798B1 publication Critical patent/KR100271798B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선층의 형성 방법에 관한 것으로서, 하부 도전층이 형성된 반도체기판 상에 층간절연막을 형성한 후 상기 층간절연막을 패터닝하여 상기 하부 도전층을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀의 표면을 덮도록 실리콘이 함유되지 않은 금속 배선층을 형성하는 공정과, 상기 금속 배선층에 실리콘을 이온 주입하여 상기 금속 배선층의 하부에 실리콘 농도를 증가시키는 공정과, 상기 금속 배선층과 상기 하부도전층과 오믹 콘택을 이루도록 열처리하는 공정을 구비한다. 따라서, 본 발명의 금속 배선층은 실리콘이 함유되지 않은 금속 배선층에 하부에 실리콘 농도가 크도록 이온 주입하여 스파이킹을 방지하면서 열처리 공정시에 전체적인 실리콘 농도가 시드가 될 정도가 되지 않으므로 실리콘 노듈을 발생을 방지하여 반도체기판과 금속 배선층 사이에 접촉 저항의 증가를 방지할 수 있는 이점이 있다.

Description

금속 배선층의 형성 방법{A method of forming metal line}
본 발명은 금속 배선층의 형성 방법에 관한 것으로서, 특히, 실리콘 노듈의 발생을 억제할 수 있는 금속 배선층의 형성 방법에 관한 것이다.
반도체 소자에 금속 배선을 형성함에 있어서 금속 배선으로는 주로 알루미늄(Al) 금속이 사용되어 왔다.
반도체 소자의 금속 배선은 금속 물질을 증착한 후 반도체기판과 금속 배선 사이의 오믹 콘택(Ohmic contact)을 형성하기 위해 450∼500℃범위에서 통상적으로 열처리 단계를 거치게 된다. 이때, 상기 열처리 단계에서 반도체기판의 실리콘이 상기의 온도 범위에서 금속 배선에 0.4∼0.7wt% 정도 고용이 일어나 금속 배선과 접촉된 반도체기판에서는 알루미늄-실리콘(Al-Si)의 공정 합금 반응이 두께 방향으로 진행되어 접합을 전기적으로 단락 시키는 접합 스파이킹(Junction Spiking) 현상이 일어나게 된다.
따라서, 이러한 접합 스파이킹 현상을 방지하기 위한 방법이 연구되고 있다.
도 1a 내지 도 1c는 종래 기술에 따른 금속 배선층의 형성 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 반도체기판(11) 상에 불순물이 도핑된 산화 실리콘 등을 이용하여 층간절연막(13)을 형성하고 상기 층간절연막(13)을 패터닝하여 상기 반도체기판(11)의 소정 부분을 노출시키는 콘택홀(14)을 형성한다. 상기 층간절연막(13)을 마스크로 사용하여 상기 반도체기판(11)에 불순물을 도핑하여 상기 반도체기판(11)에 하부 도전층(12)을 형성한다.
그리고, 도 1b와 같이 상기 층간절연막(13) 상에 상기 콘택홀(14)의 표면을 덮도록 실리콘이 1wt% 함유된 금속 물질을 증착 하여 금속 배선층(15)을 형성한다. 상기에서 금속 배선층(15)으로 실리콘이 1wt% 함유된 금속 물질을 사용하는 이유는 일반적으로 실리콘을 함유하지 않은 금속 물질을 사용하여 금속 배선층(15)을 형성하면 상기 금속 배선층(15)에 0.4∼0.7wt% 정도의 실리콘이 고용되어 스파이킹을 일으키므로 상기의 고용되는 실리콘의 양보다 상기 금속 배선층(15)에 함유된 실리콘의 양을 더 많게 하면 반도체기판(11)에서 금속 배선층(15)으로의 실리콘이 고용되는 것을 방지할 수 있다.
그런 다음, 도 1c에 나타낸 바와 같이 상기 금속 배선층(15)을 오믹 콘택을 형성하기 위해 열처리 공정을 진행한 후 냉각한다. 이때, 상기 금속 배선층(15)에는 스파이킹을 방지하기 위해 금속 배선층(15)으로 사용되는 금속 물질에 함유한 1wt% 실리콘이 상기 콘택홀(14) 및 층간절연막(13) 상의 소정 부분에서 실리콘 시드(Si Seed)로 작용하여 실리콘 노듈(Si Nodule : 17)로 석출된다.
상술한 바와 같이 종래에는 기판에서 금속 배선으로 실리콘이 고용되어 일어나는 스파이킹을 억제하기 위해 금속 배선을 형성하는 물질로 실리콘이 1wt% 함유된 금속 물질을 사용하고 열처리하여 금속 배선층을 형성하였다.
그러나, 상기에서 금속 배선층의 오믹 콘택을 위해 열처리하고 냉각할 때 형성된 실리콘 노듈로 인해 상기 반도체기판과 금속 배선층의 오믹 콘택의 접촉 저항을 증가시키는 문제가 발생한다.
따라서, 본 발명의 목적은 접촉 저항을 증가시키는 실리콘 노듈의 발생을 억제하여 접촉 저항을 감소시킬 수 있는 금속 배선층의 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 금속 배선층의 형성 방법은 하부 도전층이 형성된 반도체기판 상에 층간절연막을 형성한 후 상기 층간절연막을 패터닝하여 상기 하부 도전층을 노출시키는 콘택홀을 형성하는 공정과, 상기 층간절연막 상에 상기 콘택홀의 표면을 덮도록 실리콘이 함유되지 않은 금속 배선층을 형성하는 공정과, 상기 금속 배선층에 실리콘을 이온 주입하여 상기 금속 배선층의 하부에 실리콘 농도를 증가시키는 공정과, 상기 금속 배선층과 상기 하부도전층과 오믹 콘택을 이루도록 열처리하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 금속 배선층의 형성 방법을 도시하는 공정도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 금속 배선층의 형성 방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
21: 반도체기판 22 : 하부 도전층
23 : 층간절연막 25 : 금속 배선층
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 금속 배선층의 형성 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 반도체기판(21) 상에 불순물이 도핑된 산화 실리콘 등을 이용하여 층간절연막(23)을 형성하고 상기 층간절연막(23)을 패터닝하여 상기 반도체기판(21)의 소정 부분을 노출시키는 콘택홀(24)을 형성한다. 상기 층간절연막(23)을 마스크로 사용하여 상기 반도체기판(21)에 불순물을 도핑하여 상기 반도체기판()에 하부 도전층(22)을 형성한다.
그리고, 도 2b와 같이 상기 층간절연막(23) 상에 상기 콘택홀(24)의 표면을 덮도록 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 또는, 몰리브덴(Mo) 등의 금속 물질을 증착하여 금속 배선층(25)을 형성하고 상기 금속 배선층(25)에 실리콘을 105∼106eV정도의 메가 일렉트론 볼트(Megaelectrion Volt)를 사용하여 상기 금속 배선층(25)의 하부의 실리콘 농도가 금속 배선층(25) 상부의 실리콘 농도보다 상대적으로 크게 분포되도록 형성한다. 이때, 상기 이온 주입하는 실리콘의 농도는 전체적인 금속 배선층(25)의 1wt%가 넘지 않도록 제어한다.
그런 다음, 도 2c에 나타낸 바와 같이 상기 금속 배선층(25)을 상기 접촉홀(24)을 통해 상기 반도체기판(21)과 오믹 콘택을 형성하기 위해 열처리 공정을 진행한 후 냉각한다. 이때, 상기 금속 배선층(25)에 주입된 실리콘이 상기 금속 배선층(25)의 상부로 확산하여 상기 접촉홀(24) 및 층간절연막(23) 상에서 시드로 작용하지 않도록 한다.
상술한 바와 같이 본 발명에서는 층간절연막을 패터닝하여 콘택홀을 형성하고 실리콘을 함유하지 않은 금속 물질로 금속 배선층을 형성하고 상기 금속 배선층에 상기 금속 배선층 하부의 실리콘 농도가 상기 금속 배선층 상부의 실리콘 농도보다 크도록 실리콘을 이온 주입하여 실리콘 기판의 실리콘이 금속 배선층의 하부의 높은 실리콘 농도에 의해 금속 배선층으로의 확산을 방지하여 스파이킹 현상을 방지하고, 금속 배선층 하부의 실리콘이 오믹 콘택을 위한 열처리 공정시에 열처리로 인해 점차 상기 금속 배선층의 상부로 확산하여 전체 금속 배선층의 실리콘 농도가 1wt%가 넘지 않도록 제어하므로 콘택홀 및 층간절연막 상의 소정 부분에서 실리콘 노듈의 형성을 방지할 수 있다.
따라서, 본 발명의 금속 배선층은 실리콘이 함유되지 않은 금속 배선층에 하부에 실리콘 농도가 크도록 이온 주입하여 스파이킹을 방지하면서 열처리 공정시에 전체적인 실리콘 농도가 시드가 될 정도가 되지 않으므로 실리콘 노듈을 발생을 방지하여 반도체기판과 금속 배선층 사이에 접촉 저항의 증가를 방지할 수 있는 이점이 있다.

Claims (4)

  1. 하부 도전층이 형성된 반도체기판 상에 상기 하부도전층을 노출시키는 콘택홀을 갖도록 층간절연막을 형성하는 공정과,
    상기 층간절연막 상에 상기 콘택홀을 덮도록 실리콘이 함유되지 않은 금속 배선층을 형성하는 공정과,
    상기 금속 배선층에 실리콘을 이온 주입하여 상기 금속 배선층 하부의 실리콘 농도를 증가시키는 공정과,
    상기 실리콘 농도가 증가된 금속 배선층과 상기 하부도전층과 오믹 콘택을 이루도록 열처리하는 공정을 구비하는 금속 배선층의 형성 방법.
  2. 청구항 1에 있어서 상기 금속 배선층을 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 또는, 몰리브덴(Mo)으로 형성하는 금속 배선층의 형성 방법.
  3. 청구항 1에 있어서 상기 실리콘을 105∼106eV정도의 전압으로 이온 주입하는 금속 배선층의 형성 방법.
  4. 청구항 1에 있어서 상기 열처리 후 금속 배선층 내에 실리콘의 농도가 1wt%가 넘지 않도록 이온 주입 양을 제어하는 금속 배선층의 형성 방법.
KR1019980012706A 1998-04-10 1998-04-10 금속배선층의형성방법 KR100271798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012706A KR100271798B1 (ko) 1998-04-10 1998-04-10 금속배선층의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012706A KR100271798B1 (ko) 1998-04-10 1998-04-10 금속배선층의형성방법

Publications (2)

Publication Number Publication Date
KR19990079863A KR19990079863A (ko) 1999-11-05
KR100271798B1 true KR100271798B1 (ko) 2001-02-01

Family

ID=40290861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012706A KR100271798B1 (ko) 1998-04-10 1998-04-10 금속배선층의형성방법

Country Status (1)

Country Link
KR (1) KR100271798B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186625A (ja) * 1989-01-13 1990-07-20 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186625A (ja) * 1989-01-13 1990-07-20 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990079863A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US5170242A (en) Reaction barrier for a multilayer structure in an integrated circuit
JP3644983B2 (ja) 半導体装置の低抵抗接触構造およびその形成方法
EP0051500A2 (en) Semiconductor devices
KR0147870B1 (ko) 반도체 소자의 콘택 전도층 형성방법
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
US6344677B2 (en) Semiconductor device comprising MIS field-effect transistor, and method of fabricating the same
KR100271798B1 (ko) 금속배선층의형성방법
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
KR100265993B1 (ko) 반도체장치의 금속배선층 형성방법
JP2643930B2 (ja) 半導体装置の製造方法
JPH0454393B2 (ko)
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
EP0431721A2 (en) Reaction barrier for a multilayer structure in an integrated circuit
KR100333358B1 (ko) 반도체장치의 콘택 형성방법
KR20000000867A (ko) 금속 배선의 형성 방법
KR100755671B1 (ko) 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법
KR100215848B1 (ko) 반도체소자의 금속배선 구조 및 형성방법
KR100272609B1 (ko) 반도체 소자의 금속배선 방법
KR100475727B1 (ko) 저콘택저항을가지는반도체장치의제조방법
KR960016832B1 (ko) 반도체장치의 금속배선 형성방법
KR100247629B1 (ko) 반도체 소자의 제조방법
KR100244273B1 (ko) 반도체소자 제조방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee