KR20000059449A - 반도체 디바이스의 금속 배선 형성 방법 - Google Patents
반도체 디바이스의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20000059449A KR20000059449A KR1019990007055A KR19990007055A KR20000059449A KR 20000059449 A KR20000059449 A KR 20000059449A KR 1019990007055 A KR1019990007055 A KR 1019990007055A KR 19990007055 A KR19990007055 A KR 19990007055A KR 20000059449 A KR20000059449 A KR 20000059449A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal wiring
- metal wire
- forming
- sintering
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 104
- 239000002184 metal Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005245 sintering Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000004411 aluminium Substances 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009770 conventional sintering Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 디바이스의 금속 배선 형성 방법에 관한 것으로서, 금속 배선의 전체 두께중 일부를 먼저 형성한 다음 소결해서, 기존의 Ti/TiN으로 이루어진 확산 방지층을 대신함으로써, 공정 라인의 감소에 따른 제조 공정의 간소화와 제조 비용을 절감하는 효과를 얻을 수 있다.
Description
본 발명은 반도체 디바이스의 금속 배선 형성 방법에 관한 것으로서, 더욱 상세하게는 고집적 반도체 디바이스의 금속 배선 공정을 간소화하는 데 적합한 반도체 디바이스의 금속 배선 형성 방법에 관한 것이다.
주지하다시피, 반도체 디바이스가 대용량화, 고집적화되어감에 따라서 디바이스의 디멘젼은 축소되고, 디바이스 내의 금속 배선 또한 그 선폭이 감소되고 있다. 이때, 저항은 도선의 길이가 길수록, 도선의 선폭이 얇을수록 그 크기가 증가하므로, 금속 배선의 선폭이 감소됨에 따라 금속 배선의 저항 및 전류 밀도는 증가되는 문제점이 발생된다. 이와 같은 저항 및 전류 밀도의 증가는 일렉트로마이그레이션(Electromigration) 현상 등에 의해서 단선 등을 유발하는 문제점을 초래하게 된다. 즉, 금속 배선의 신뢰성 저하 및 그에 따른 반도체 디바이스의 수율 감소의 원인이 된다.
예를 들어, 초기에는 실리콘 기판위에 순수 알루미늄(Al)으로 금속 배선을 형성하는 방법이 주로 사용되었으나, 그와 같은 경우에는 알루미늄 도전층과 실리콘 기판의 접합면에서 발생되는 정션 스파이킹(Junction Spiking)에 의해서 배선 신뢰도를 저하시키는 문제가 발생되었다. 즉, 열공정시 알루미늄으로 이루어진 금속 배선과 실리콘 기판의 접합면에서 실리콘 원자(Si)가 알루미늄(Al) 배선 내로 침투하여 도 1a에 도시된 바와 같이 실리콘 기판에 피트(Pit)를 형성하고, 그 피트에 알루미늄(Al)이 매립되며, 이와 같은 알루미늄이 깊게 형성되면 그 하부의 정션이 쇼트(Short)되는 문제가 발생된다.
따라서, 그와 같은 문제점을 해소하기 위해서 여러 가지 방법이 제안되어졌는데, 그 예로서 다음과 같은 방법을 들 수 있다.
먼저, 알루미늄(Al)에 구리(Cu) 및 실리콘(Si)을 소정량(예를 들어, Al에 대해서 구리 및 실리콘을 각각 1% 정도) 첨가한 Al-Cu-Si 합금으로 금속 배선을 형성하는 방법이 있다. 즉, 알루미늄(Al)과 구리(Cu) 합금 원소의 반응으로 석출된 석출물에 의해서 보이드(Voide)의 성장을 억제하므로 일렉트로마이그레이션에 의한 금속 배선의 신뢰성 저하를 방지하고, 실리콘(Si)을 미리 알루미늄(Al) 내에 포화시켜 실리콘 기판내의 실리콘 원자가 알루미늄 배선 내로 확산하는 것을 방지하는 방법이다.
그러나, 그와 같은 방법에서는, 금속 배선을 패터닝하기 위해서 식각 공정을 수행할 때 식각액에 의해서 금속 배선이 부식되거나 찌꺼기가 발생되는 문제점이 있었고, 또한, 알루미늄 내에 첨가된 실리콘 원자의 첨가량이 많을 경우 오히려 도 1b에 도시된 바와 같이 금속 배선과 실리콘 기판의 계면에 첨가된 실리콘이 석출되어 금속 배선의 유효 단면적을 감소시키는 경우도 발생되는 문제점이 있었다.
한편, 도 1c에 도시된 바와 같이, 실리콘 기판(10)의 상부에 접합층(20), 확산 장벽층(20), 금속 접합층(30), 금속 도전층(40)으로 이루어진 복합층으로 금속 배선을 형성하는 방법도 있다. 즉, 소오스(source) 또는 드레인(drain)영역으로 사용되는 활성 영역 중 하나에 대해서 확대 도시한 도 1에서 보는 바와 같이, 실리콘 기판(10)의 상부에 티타늄(Ti) 등을 적층하여 금속 배선의 접착 특성을 향상시키기 위한 접합층(22)을 형성하고, 그 접합층(22)의 상부에 질화 티타늄(TiN) 등을 적층해서 실리콘 원자가 실리콘 기판(10)으로부터 금속 도전층(28) 내로 침투하는 것을 방지하기 위한 확산 장벽층(24)을 형성하며, 그 확산 장벽층(24)의 상부에 다시 티타늄(Ti) 등을 적층해서 후속하는 금속 도전층(28)이 확산 장벽층(24)에 양호하게 접합될 수 있도록 금속 접합층(26)을 형성한 후, 그 금속 접합층(26)의 상부에 전기 전도성이 양호한 금속을 적층하여 금속 도전층(28), 즉, 반도체 디바이스에서 실질적으로 전류의 흐름이 이루어지는 금속 배선을 형성하는 방법이다.
그러나, 이와 같은 경우에는, 상술한 각 층들의 형성하기 위한 공정 라인(line)의 추가로 인해서 제조 단가가 상승하고, 공정 자체도 복잡해지는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 금속 배선의 높은 신뢰성을 확보하면서도 공정을 간소할 수 있는 반도체 디바이스의 금속 배선 형성 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위해서, 본 발명에서는, 실리콘 기판의 상부에 금속 배선을 형성하는 방법에 있어서, 실리콘 기판의 상부에 금속 배선을 형성하는 방법에 있어서, 상기 실리콘 기판의 상부에 알루미늄을 적층해서 제 1 금속 배선을 형성하는 단계; 상기 제 1 금속 배선을 소결하여 상변이 하는 단계; 상기 상변이된 제 1 금속 배선의 상부에 다시 알루미늄을 적층하여 제 2 금속 배선을 형성하는 단계; 상기 제 2 금속 배선을 소결하여 상변이 하는 단계로 이루어지는 반도체 디바이스의 금속 배선 형성 방법을 제공한다.
도 1은 일반적인 반도체 제조 공정에서 발생되는 금속 배선의 문제점을 도시한 예시도,
도 2는 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법을 도시한 순차 공정도.
＜도면의 주요부분에 대한 부호의 설명＞
10, 100 : 실리콘 기판 20 : 금속 배선
22 : 접합층 24 : 확산 장벽층
26 : 금속 접합층 28 : 금속 도전층
110 : 제 1 금속 배선 110' : 소결된 상태의 제 1 금속 배선
120 : 제 2 금속 배선 120' : 소결된 상태의 제 2 금속 배선
이하, 첨부된 도 2를 참조하여 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법에 대해서 상세히 설명하면 다음과 같다.
특히, 본 발명의 핵심 기술 사상은, 금속 배선의 전체 두께중 일부를 먼저 형성한 다음 소결해서, 기존의 Ti/TiN으로 이루어진 확산 방지층을 대신함으로써, 공정 라인의 감소에 따른 제조 공정의 간소화와 제조 비용을 절감하는 효과를 얻는 데 있는 바, 이와 같은 핵심 기술 사상을 중점으로 설명하기로 한다.
도 2는 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법을 도시한 순차 공정도이다.
먼저, 도 2a를 참조하면, 진공 증착법(vacuum evaporation) 또는 물리적 기상 증착법(PVD : physical vapor deposition) 등을 사용해서 실리콘 기판(100)의 상부에 알루미륨(Al)을 소정 두께로 적층하여 제 1 금속 배선(110)을 형성한다. 이때, 제 1 금속 배선(100)의 두께는, 형성하고자 하고자 하는 금속 배선의 전체 두께에 대해서 1∼50%의 두께 범위로 형성한다.
이어서, 도 2b를 참조하면, 실리콘 기판(100)의 상부에 형성된 제 1 금속 배선(110)에 대해서 250∼500℃의 온도 범위에서 소결한다.
즉, 실리콘 기판(100)의 상부에 적층된 제 1 금속 배선(110)은 초기 적층시 알루미늄(Al)이 비정질 상태에 있으므로, 제 1 금속 배선(110)이 도전성을 갖도록 하기 위해서 통상적으로 반도체 제조 공정에서 사용되는 열공정(예를 들어, RTA(rapid thermal annealing))을 이용한 소결을 통해서 결정화한다. 이때, 제 1 금속 배선(100)에 대한 소결 공정은, 본 발명의 핵심 기술 사상에 의거해서, 실리콘 기판(100)의 실리콘 원자(Si)가 제 1 금속 배선(100)내로 침투하지 못할 정도의 온도 범위에서 수행하는 것이 바람직할 것이므로, 다수의 실험 결과에 의거하여 250∼500℃의 온도 범위 중에서 적정 온도를 설정하는 것이 바람직할 것이며, 실제 제 1 금속 배선(110)에 대한 소결 온도는 제 2 금속 배선(120)에 대한 소결 온도보다 낮을 것이다. 또한, 상술한 소결 공정은 제 1 금속 배선(110)을 형성하는 단계와 동시에 수행할 수도 있으나, 그와 같이 알루미늄의 적층과 소결 공정을 동시에 수행하면 제 1 금속 배선(110)의 형성 시간이 증가하여 실리콘 원자(Si)가 제 1 금속 배선(100)내로 침투할 확률이 증가되므로, 제 1 금속 배선(110)의 형성 단계와 소결 단계는 별도로 수행하는 것이 바람직할 것이다.
그 다음, 도 2c를 참조하면, 제 1 금속 배선을 형성한 것과 동일한 장비, 즉, 진공 증착 장비 또는 물리적 기상 증착 장비 내에서 소결된 제 1 금속 배선(110')의 상부에 알루미늄을 소정 두께로 적층하여 제 2 금속 배선(120)을 형성한다. 이때, 제 2 금속 배선(120)의 두께는 제 1 금속 배선(110')의 두께와 함께 형성하고자 하는 전체 금속 배선의 총두께를 이루도록 형성한다.
이어서, 도 2d를 참조하면, 소결된 제 1 금속 배선(110')의 상부에 형성되는 제 2 금속 배선(120)도 알루미늄(Al)이 비정질 상태에 있으므로, 그와 같은 비정질 상태의 알루미늄(Al)이 도전성을 가질 수 있도록 소결 공정을 통해서 결정화 한다. 이때, 제 2 금속 배선에 대한 소결 공정은 통상적으로 알루미늄(Al)을 소결하는 온도(예를 들어, 300∼500℃)에서 수행한다. 이와 같이 통상적인 알루미늄(Al)의 소결 공정을 수행하는 동안 종래에는 실리콘 원자(Si)가 알루미늄(Al) 배선 내로 침투하였으나, 본 발명에서는 제 1 금속 배선(110')이 이미 결정화 상태를 이루고 있기 때문에 실리콘 원자가 알루미늄(Al) 배선 내로 침투하는 속도는 현저히 감소될 것이다.
상술한 본 발명에 따르면, 제 1 금속 배선(110)과 제 2 금속 배선(120)은 동일한 물질(즉, 알루미늄)을 동일 장비에서 적층 및 소결하므로 그 공정이 간소화될 뿐만 아니라, 별도의 공정 라인을 구비할 필요가 없으므로 반도체 디바이스의 제조 비용을 절감하면서도 금속 배선을 안정적으로 형성할 수 있다.
Claims (5)
- 실리콘 기판의 상부에 금속 배선을 형성하는 방법에 있어서,상기 실리콘 기판의 상부에 알루미늄을 적층해서 제 1 금속 배선을 형성하는 단계;상기 제 1 금속 배선을 소결하여 상변이 하는 단계;상기 상변이된 제 1 금속 배선의 상부에 다시 알루미늄을 적층하여 제 2 금속 배선을 형성하는 단계;상기 제 2 금속 배선을 소결하여 상변이 하는 단계로 이루어지는 반도체 디바이스의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 금속 배선의 전체 두께에 대해서 제 1 금속 배선의 두께는 1∼50%의 범위 내에서 형성되고, 나머지 두께는 제 2 금속 배선으로 형성되는 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 2 항에 있어서, 상기 제 1 금속 배선 및 제 2 금속 배선은, 진공 증착법이나 물리적 기상 증착법중 어느 하나의 기법으로 형성되는 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 제 1 금속 배선을 소결하는 온도는, 상기 제 2 금속 배선을 소결하는 온도보다 낮은 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 4 항에 있어서, 상기 제 1 금속 배선은 250∼500℃의 온도 범위에서 소결되고, 상기 제 2 금속 배선은 300∼500℃의 온도 범위에서 소결되는 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007055A KR20000059449A (ko) | 1999-03-04 | 1999-03-04 | 반도체 디바이스의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007055A KR20000059449A (ko) | 1999-03-04 | 1999-03-04 | 반도체 디바이스의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000059449A true KR20000059449A (ko) | 2000-10-05 |
Family
ID=19575499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990007055A KR20000059449A (ko) | 1999-03-04 | 1999-03-04 | 반도체 디바이스의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000059449A (ko) |
-
1999
- 1999-03-04 KR KR1019990007055A patent/KR20000059449A/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304343B1 (ko) | 반도체장치및그제조방법 | |
| US7417321B2 (en) | Via structure and process for forming the same | |
| JP2552159B2 (ja) | 半導体装置及びその製造方法 | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| JP2001284453A (ja) | 相互接続用の２重層低誘電性バリアを形成する方法および形成された装置 | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| US20030227091A1 (en) | Plating metal caps on conductive interconnect for wirebonding | |
| JPH05152450A (ja) | シリコン半導体装置に導電領域を形成する方法および導電領域を有するシリコン半導体装置 | |
| US20010036734A1 (en) | Method of formation of conductive lines on integrated circuits | |
| US20040259358A1 (en) | Self-aligned mask to reduce cell layout area | |
| US7875978B2 (en) | Metal line having a multi-layered diffusion layer in a semiconductor device and method for forming the same | |
| KR20000059449A (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| US6638852B1 (en) | Structure and method for preventing barrier failure | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| KR100462759B1 (ko) | 확산 장벽층을 갖는 금속 배선 및 그 제조 방법 | |
| KR100291717B1 (ko) | 반도체디바이스의금속배선방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100283480B1 (ko) | 반도체 디바이스용 금속 배선 및 그 제조 방법 | |
| KR19980084723A (ko) | 반도체 소자의 다층 금속배선 및 그 형성방법 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100462763B1 (ko) | 반도체 소자의 알루미늄 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |