JP2020088785A - 固体撮像装置及び電子機器 - Google Patents

Abstract

【課題】消費電力の低減を図ることができる、固体撮像装置及び電子装置を提供する。【解決手段】単位画素を有する画素アレイ部と、前記単位画素に接続された垂直信号線と、第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、Ｄ／Ａ変換部と、前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、前記垂直信号線には、前記第１のトランジスタにより前記第１の電位が供給され、前記第１の電位が、前記第２の電位よりも高い、固体撮像装置を提供する。【選択図】図１

Description

本技術は、固体撮像装置及び電子機器に関する。

近年、デジタルカメラの中心部品である固体撮像装置（イメージセンサ）の需要が、益々高まっている。例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの固体撮像装置において、低消費電力化が検討されている。

また、例えば、固体撮像装置において、画素領域で生成される画素信号の読み出し動作をする際に、垂直信号線のレベルがリセットレベルに落ち着くまでのセトリング時間を短縮する技術も検討されている（特許文献１参照）。

国際公開第２０１６／０９８５９０号公報

ところで、固体撮像装置は、カラム処理部においてＡ／Ｄ変換をしている間、負荷ＭＯＳ（Metal Oxide Semiconductor）回路が各画素とソースフォロア回路を構成しているため、電流が流れ続けている。

ここで、カラム処理部が有するＡ／Ｄ変換部のコンパレータが反転した後であれば、出力がラッチされるため、負荷ＭＯＳ部にソースフォロア回路として機能させる必要はない。しかしながら、今までの負荷ＭＯＳ回路は、Ａ／Ｄ変換部のコンパレータが反転した後も電流が流れ続けており、不必要に電力を消費していた。

そこで、本技術は、このような状況に鑑みてなされたものであり、消費電力の低減を図ることができる、固体撮像装置及び電子装置を提供することを主目的とする。

本発明者は、上述の目的を解決するために鋭意研究を行った結果、カラム処理部が有するＡ／Ｄ変換部のコンパレータが反転した後は、負荷ＭＯＳ回路では電流の供給を停止させ、消費電力の低減を図ることに成功し、本技術を完成するに至った。

即ち、本技術では、単位画素を有する画素アレイ部と、
前記単位画素に接続された垂直信号線と、
第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
Ｄ／Ａ変換部と、
前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
前記垂直信号線には、前記第１のトランジスタにより前記第１の電位が供給され、前記第１の電位が、前記第２の電位よりも高い、固体撮像装置を提供する。

さらに、本技術に係る固体撮像装置において、前記第１のトランジスタのゲートに接続される第１のスイッチと、前記第２のトランジスタのゲートに接続される第２のスイッチと、を備え、前記第１のトランジスタが、前記コンパレータの出力信号によって前記第１のスイッチが切り替えられて制御されるとともに、前記第２のトランジスタが、前記コンパレータの出力信号によって前記第２のスイッチが切り替えられて制御される、固体撮像装置を提供する。

さらに、本技術に係る固体撮像装置において、前記第１のトランジスタのゲートが、前記第１のスイッチを介して第３の電位の地点及び第４の電位の地点に接続され、前記第２のトランジスタのゲートが、前記第２のスイッチを介して第５の電位の地点及び第６の電位の地点に接続され、前記第３の電位が、前記第４の電位よりも高く、前記第５の電位が、前記第６の電位よりも高い、固体撮像装置を提供する。さらに、本技術では、前記第１の電位及び前記第３の電位が、電源電位であり、前記第２の電位及び前記第６の電位が、接地電位であってもよい。なお、前記第４の電位が、負電位であってもよく、または、前記第４の電位が、接地電位であってもよい。

また、本技術に係る固体撮像装置において、前記第１の電位の地点と前記第１のトランジスタのそれぞれに、ソースまたはドレインが接続された第３のトランジスタをさらに有していてもよい。

また、本技術に係る固体撮像装置において、前記コンパレータが、前記Ｄ／Ａ変換部から供給されるランプ信号のランプ電圧値と前記第１の画素で生成された画素信号の電圧値とを比較して、前記画素信号の電圧値が前記ランプ電圧値より小さいときは、前記第２のスイッチが前記第５の電位の地点に接続することで前記垂直信号線に電流を供給し、前記画素信号の電圧値が前記ランプ電圧値より大きいときは、前記第２のスイッチが前記第６の電位の地点に接続してもよい。

さらに、本技術では、前記画素信号の電圧値が前記ランプ電圧値より大きいときは、
前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止してもよい。また、本技術に係る固体撮像装置において、前記Ａ／Ｄ変換部が、遅延素子をさらに有し、前記画素信号の電圧値が前記ランプ電圧値より大きいときは、前記遅延素子が、前記画素信号の電圧値が前記ランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力を前記コンパレータに入力し、前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止してもよい。

また、本技術では、固体撮像装置が搭載され、
前記固体撮像装置が、単位画素を有する画素アレイ部と、
前記単位画素に接続された垂直信号線と、
第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
Ｄ／Ａ変換部と、
前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
前記垂直信号線の電位が、前記第１のトランジスタによって前記第１の電位に接続され、前記第１の電位が、前記第２の電位よりも高い、電子機器を提供する。

本技術によれば、固体撮像装置及び電子装置は、消費電力の低減を図ることができる。なお、本技術の効果は、必ずしも上記の効果に限定されるものではなく、本技術に記載されたいずれかの効果であってもよい。

本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成例を示すブロック図である。 本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの画素領域と定電流源回路とＤ／Ａ変換部とカラム処理部の構成例を示すブロック図である。 本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの積層構造の構成例を示すブロック図である。 本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの単位画素を構成する画素の構成例を示すブロック図である。 本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。 本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサにおいて、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬを比較し、消費電力を低減する概念を示した説明図である。 本技術を適用した第１の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。 本技術を適用した第２の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。 第１の実施形態の固体撮像装置と第２の実施形態の固体撮像装置のレイアウトの違いを示した説明図である。 本技術を適用した第２の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。 本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。 本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサにおいて、ランプ電圧値と画素信号の電圧を比較し、消費電力を低減する概念を示した説明図である。 本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。 本技術を適用した第５の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。 本技術を適用した第５の実施形態の遅延素子の一実施の形態である遅延素子の構成要素を示したブロック図である。 本技術を適用した第５の実施形態のコンパレータの一実施の形態であるコンパレータの構成要素を示したブロック図である。 本技術を適用した第５の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。 本技術を適用した第１乃至第５の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した電子装置の一例の機能ブロック図である。

以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。

なお、説明は以下の順序で行う。
１．第１の実施形態（固体撮像装置の例１）
２．第２の実施形態（固体撮像装置の例２）
３．第３の実施形態（固体撮像装置の例３）
４．第４の実施形態（固体撮像装置の例４）
５．第５の実施形態（固体撮像装置の例５）
６．電子機器に関する第６の実施形態
７．本技術を適用した固体撮像装置の使用例

＜１．第１の実施形態（固体撮像装置の例１）＞
本技術に係る第１の実施形態の固体撮像装置は、単位画素を有する画素アレイ部と、単位画素に接続された垂直信号線と、第１の電位の地点と垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、第２の電位の地点と垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、Ｄ／Ａ変換部と、垂直信号線とＤ／Ａ変換部とに接続されたコンパレータと、を備え、垂直信号線には、第１のトランジスタにより第１の電位が供給され、第１の電位が、第２の電位よりも高い、固体撮像装置である。

本技術に係る第１の実施形態の固体撮像装置によれば、消費電力の低減を図ることができる。

［第１の実施形態の固体撮像装置の全体構成］
図１に、本技術に係る第１の実施形態の固体撮像装置の一例である固体撮像装置１０を示す。図１は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１中の上方向を意味し、「右」とは、図１中の右方向を意味するものとする。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

図１に示す固体撮像装置１０は、被写体を撮像し、撮像画像のデジタルデータを得る撮像装置である。なお、本明細書においては、ＣＭＯＳイメージセンサを例に説明する。

図１に示すように、固体撮像装置１０は、画素アレイ部１１、画素駆動線１２、垂直信号線１３、垂直駆動部１４、定電流源回路１５、Ｄ／Ａ変換部１６、カラム処理部１７、水平駆動部１８、システム制御部１９、信号処理部２０及びメモリ部２１を備えている。

画素アレイ部１１は、行方向及び列方向に配列された複数の単位画素を有している。複数の単位画素のそれぞれは、光電変換素子を有し、光電変換素子が、画素に入射された光の光量に応じて信号電荷に変換する。また、画素アレイ部１１には、複数の単位画素が配列された行毎に、画素駆動線１２が形成され、列毎に、垂直信号線１３が形成される。

垂直駆動部１４は、シフトレジスタ及びアドレスデコーダなどによって構成される。垂直駆動部１４は、画素アレイ部１１が有する各画素を行単位で駆動する。垂直駆動部１４が有する出力端には、画素駆動線１２の一端が接続される。垂直駆動部１４は、読み出し走査系及び掃き出し走査系の２つの走査系を有し、ある行の画素の読み出し動作と、他の行の画素のリセット動作とを同時に行わせるインターリーブ駆動を行う。

読み出し走査系は、各単位画素からの画素信号を行毎（行単位）で順に読み出すようになっている。まず、垂直駆動部１４は、各行を順に選択する。そして、選択された行は、画素駆動線１２と接続する出力端から、選択信号、転送信号等を出力する。これにより、読み出し走査系により選択された行の単位画素は、リセットレベル信号の読み出し、及び光電変換素子に蓄積された信号電荷を画素信号としての読み出しからなる読み出し動作を行う。読み出されたリセットレベル信号や画素信号は、垂直信号線１３を介してカラム処理部１７に供給される。

掃き出し走査系は、選択された行の単位画素の読み出し動作が行われている間に、次に選択される行の単位画素の光電変換素子に蓄積された不要な電荷を掃き出す(リセットする)ために、その行の画素駆動線１２と接続する出力端からリセット信号を出力する。この掃き出し走査系による走査により、選択された行の画素の読み出し動作が行われている間に、次の選択される行の画素のリセット動作が行われる。

定電流源回路１５は、列毎に対応した負荷ＭＯＳ部を有している。垂直信号線１３には、負荷ＭＯＳ部の負荷素子としての負荷ＭＯＳトランジスタが接続される。負荷ＭＯＳ部は、画素アレイ部１１の各単位画素の増幅トランジスタとソースフォロア回路を構成する。

Ｄ／Ａ変換部１６は、カラム処理部１７に所定のランプ信号を供給する。

カラム処理部１７は、複数の画素に対応する列毎に対応したＡ／Ｄ（Analog To Digital）変換部を有している。Ａ／Ｄ変換部は、コンパレータとカウンターとラッチ回路とを有している。カラム処理部１７は、画素アレイ部１１の各画素で生成された画素信号を、複数の単位画素が配列された行毎にＡ／Ｄ変換する。

水平駆動部１８は、シフトレジスタやアドレスデコーダなどによって構成される。水平駆動部１８は、カラム処理部１７のＡ／Ｄ変換部を順番に選択する。水平駆動部１８による選択走査により、カラム処理部１７の各Ａ／Ｄ変換部で保持されている画素信号のデジタルデータが、順番に画素データとして信号処理部２０に出力される。

システム制御部１９は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成される。システム制御部１９は、タイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動部１４、Ｄ／Ａ変換部１６、カラム処理部１７、及び水平駆動部１８を制御する。

信号処理部２０は、少なくとも加算処理機能を有する。信号処理部２０は、カラム処理部１７から出力される画素データごとに、加算処理等の種々の信号処理を行う。このとき、信号処理部２０は、必要に応じて、信号処理の途中結果などをメモリ部２１に格納し、必要なタイミングで参照する。そして、信号処理部２０は、信号処理後の画像データをメモリ部２１や、固体撮像装置１０の外部に出力する。なお、加算処理は、主としてノイズ除去の目的で実行される。

メモリ部２１は、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などにより構成される。

［画素アレイ部からカラム処理部までの回路構成］
図２に、画素アレイ部１１と定電流源回路１５とＤ／Ａ変換部１６とカラム処理部１７の構成例を示す。図２は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの画素アレイ部１１と定電流源回路１５とＤ／Ａ変換部１６とカラム処理部１７の構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図２中の上方向を意味し、「右」とは、図２中の右方向を意味するものとする。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

図２には、固体撮像装置１０の一部として、画素アレイ部１１と、垂直駆動部１４と、定電流源回路１５と、Ｄ／Ａ変換部１６と、カラム処理部１７とが示されている。固体撮像装置１０は、画素アレイ部１１と、垂直駆動部１４と、Ｄ／Ａ変換部１６と、複数のカラム回路４０とを含んで構成されている。ここで、複数のカラム回路４０は、定電流源回路１５とカラム処理部１７とから構成される。

画素アレイ部１１は、複数の画素４１を有している。画素アレイ部１１には、ｎ行ｍ列（ｎ，ｍは１以上の整数）の複数の画素４１が行列状に２次元配置される。画素４１は、複数の画素４１が配列された行毎に画素駆動線１２が形成され、複数の画素４１に対応した列毎に垂直信号線１３が形成される。したがって、画素駆動線１２の本数はｎ本であり、垂直信号線１３の本数はｍ本である。なお、垂直信号線１３は、画素４１に接続されている。

複数のカラム回路４０のそれぞれは、複数の画素４１の列毎に対応して形成される。複数のカラム回路４０のそれぞれは、垂直信号線１３毎に設けられた負荷ＭＯＳ部３０と、垂直信号線１３毎に設けられた安定化回路ＳＣと、垂直信号線１３毎に設けられたＡ／Ｄ変換回路３８と、垂直信号線１３毎に設けられた第１のスイッチ３６とを、備えて構成されている。

Ａ／Ｄ変換回路３８は、コンパレータ３３と、カウンター３７ａと、ラッチ回路３７ｂとを有している。コンパレータ３３は、垂直信号線１３とＤ／Ａ変換部１６とに接続されている。

安定化回路ＳＣは、第１のトランジスタ３４、第３のトランジスタ３５、及び第１の電位３９を備えて構成されている。第１のトランジスタ３４は、第１の電位３９の地点と垂直信号線１３のそれぞれに、ソースまたはドレインが接続されている。第１のトランジスタ３４と第３のトランジスタ３５のそれぞれは、ｎ型ＭＯＳトランジスタで構成される。第１のトランジスタ３４と第３のトランジスタ３５は、直列に接続されている。直列に接続された第１のトランジスタ３４と第３のトランジスタ３５は、第３のトランジスタ３５が第１の電位３９の地点と接続され、第１のトランジスタ３４が垂直信号線１３と接続されるように、第１の電位３９の地点と負荷ＭＯＳ部３０との間に接続される。なお、第１の電位３９は、電源電位である。

第１のスイッチ３６は、第１のトランジスタ３４のゲートに接続されている。第１のスイッチ３６は、第３の電位３６ａの“電源電位”であるＶＤＤと、第４の電位３６ｂの“接地電位”のＧＮＤとを切り替える。第１のトランジスタ３４は、コンパレータ３３の出力信号によって第１のスイッチ３６が切り替えられて制御される。

例えば、通常動作時（コンパレータ３３の出力が“Ｈ”）の場合は、第１のスイッチ３６が、第４の電位３６ｂの“接地電位”を選択し（電位信号ＳＤ）、第１のトランジスタ３４のゲートに“ＧＮＤ（Ｌ）”を入力する。この場合、安定化回路ＳＣは、オフとなる。

一方、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わると、第１のスイッチ３６が、第４の電位３６ｂの“接地電位”から第３の電位３６ａの“電源電位”に切り替えて（電位信号ＳＤ）、第１のトランジスタ３４のゲートには、“ＶＤＤ（Ｈ）”が入力される。このとき、安定化回路ＳＣは、オンとなる。

第３のトランジスタ３５は、第１の電位３９の地点と第１のトランジスタ３４のそれぞれに、ソースまたはドレインが接続されている。第３のトランジスタ３５には、所定の電位の信号（後述するバイアス信号Ｂｉａｓ２）が入力されている。第３のトランジスタ３５は、バイアス信号Ｂｉａｓ２により、所定の電位（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）を、垂直信号線１３に印加して、垂直信号線１３の電位を制御する。

負荷ＭＯＳ部３０は、第２のトランジスタ３１と、第２のスイッチ３２と、を備えて構成されている。第２のトランジスタ３１は、ｎ型ＭＯＳトランジスタで構成されている。第２のトランジスタ３１は、第２の電位３１ａの地点と垂直信号線１３のそれぞれに、ソースまたはドレインが接続されている。例えば、第２のトランジスタ３１のソースは、垂直信号線１３に接続される。

第２のスイッチ３２は、第２のトランジスタ３１のゲートに接続されている。第２のスイッチ３２は、第５の電位３２ａの“バイアス信号Ｂｉａｓ１”と、第６の電位３２ｂの“接地電位”であるＧＮＤとを切り替える。第２のトランジスタ３１は、コンパレータ３３の出力信号によって第２のスイッチ３２が切り替えられて制御される。

第１のトランジスタ３４のゲートは、第１のスイッチ３６を介して第３の電位３６ａの地点及び第４の電位３６ｂの地点に接続される。第２のトランジスタ３１のゲートは、第２のスイッチ３２を介して、第５の電位３２ａの地点及び第６の電位３２ｂの地点に接続される。第３の電位３６ａは、第４の電位３６ｂよりも高く、第５の電位３２ａは、第６の電位３２ｂよりも高くなっている。

また、上述したように、第１の電位３９及び第３の電位３６ａは、電源電位であり、第２の電位３１ａ及び第６の電位３２ｂは、接地電位である。

カウンター３７ａは、カウント開始から、コンパレータ３３での比較結果の値が反転するまでの期間をカウントする。

ラッチ回路３７ｂは、コンパレータ３３における比較結果の値が変化した時点でカウンター３７ａにおけるカウント値を保持する。

［第１の実施形態の固体撮像装置の積層構造］
図３に、固体撮像装置１０の積層構造の構成例を示す。図３は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの積層構造の構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３中の上方向を意味し、「右」とは、図３中の右方向を意味するものとする。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

図３に示すように、固体撮像装置１０が２つの半導体基板から構成される積層構造を有する場合、画素アレイ部１１は、光の入射側の半導体基板ＳＢ（例えば、第１の基板）に形成される。安定化回路ＳＣは、画素アレイ部１１に配列された画素４１が有するトランジスタと特性を合わせるため、半導体基板ＳＢに形成される。

画素アレイ部１１と安定化回路ＳＣとを除いた周辺回路は、半導体基板ＳＢの表面側に積層される別の半導体基板（例えば、第２の基板）に形成される。

［第１の実施形態の固体撮像装置の画素の回路構成例］
図４に、画素領域１１の単位画素を構成する画素４１の構成例を示す。図４は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの単位画素を構成する画素４１の構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図４中の上方向を意味し、「右」とは、図４中の右方向を意味するものとする。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

図４に示すように、画素４１は、フォトダイオード４２、読み出しトランジスタ４３、リセットトランジスタ４４、増幅トランジスタ４５、及び選択トランジスタ４６を有する。

フォトダイオード４２は、受光した光をその光量に応じた電荷量の光電荷に光電変換してその光電荷を蓄積する。フォトダイオード４２のアノード電極は、画素領域のグランド（画素グランド）に接続され、カソード電極は読み出しトランジスタ４３を介してフローティングディフュージョンＦＤに接続される。

読み出しトランジスタ４３は、フォトダイオード４２からの光電荷の読み出しを制御する。読み出しトランジスタ４３は、ドレイン電極がフローティングディフュージョンＦＤに接続され、ソース電極がフォトダイオード４２のカソード電極に接続される。また、読み出しトランジスタ１６２のゲート電極には、垂直駆動部１４から制御信号ＴＲＧが供給される。制御信号ＴＲＧ（即ち、読み出しトランジスタ４３のゲート電位）がオフ状態のとき、フォトダイオード４２からの光電荷の読み出しが行われない（即ち、フォトダイオード４２において光電荷が蓄積される）。これに対し、制御信号ＴＲＧ（即ち、読み出しトランジスタ４３のゲート電位）がオン状態のとき、フォトダイオード４２に蓄積された光電荷が読み出され、フローティングディフュージョンＦＤに供給される。

リセットトランジスタ４４は、フローティングディフュージョンＦＤの電位をリセットする。リセットトランジスタ４４は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョンＦＤに接続される。また、リセットトランジスタ４４のゲート電極には、垂直駆動部１４から制御信号ＲＳＴが供給される。制御信号ＲＳＴ（即ち、リセットトランジスタ４４のゲート電位）がオフ状態のとき、フローティングディフュージョンＦＤは、電源電位と切り離されている。これに対し、制御信号ＲＳＴ（即ち、リセットトランジスタ４４のゲート電位）がオン状態のとき、フローティングディフュージョンＦＤの電荷が電源電位に捨てられ、フローティングディフュージョンＦＤがリセットされる。

増幅トランジスタ４５は、フローティングディフュージョンＦＤの電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ４５は、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレイン電極が電源電位に接続され、ソース電極がセレクトトランジスタ４６のドレイン電極に接続されている。例えば、増幅トランジスタ４５は、リセットトランジスタ４４によってリセットされたフローティングディフュージョンＦＤの電位をリセット信号（リセットレベル）として選択トランジスタ４６に出力する。また、増幅トランジスタ４５は、読み出しトランジスタ４３によって光電荷が転送されたフローティングディフュージョンＦＤの電位を光蓄積信号（信号レベル）として選択トランジスタ４６に出力する。

また、増幅トランジスタ４５は、複数の画素４１に対応する列毎に対応した負荷ＭＯＳ部３０とソースフォロア回路を構成する。

選択トランジスタ４６は、増幅トランジスタ４５から供給される電気信号の垂直信号線１３への出力を制御する。選択トランジスタ４６は、ドレイン電極が増幅トランジスタ４５のソース電極に接続され、ソース電極が垂直信号線１３に接続されている。また、選択トランジスタ４６のゲート電極には、垂直駆動部１４から制御信号ＳＥＬが供給される。制御信号ＳＥＬ（即ち、選択トランジスタ４６のゲート電位）がオフ状態のとき、増幅トランジスタ４５と垂直信号線１３は電気的に切り離されている。

したがって、オフ状態のとき、画素４１から画素信号が出力されない。これに対し、制御信号ＳＥＬ（即ち、選択トランジスタ４６のゲート電位）がオン状態のとき、画素４１が選択状態となる。つまり、増幅トランジスタ４５と垂直信号線１３が電気的に接続され、増幅トランジスタ４５から出力される信号が、画素４１の画素信号として垂直信号線１３に供給される。即ち、画素４１から画素信号が読み出される。

なお、単位画素の構成は任意であり、図４に限定されるものではない。例えば、読み出しトランジスタ４３が省略されていてもよい。また、１単位画素当たりの画素数は任意であり、図４のように１画素であってもよいし、複数画素であってもよい。

［第１の実施形態の固体撮像装置の動作］
図５乃至図７を用いて、本技術に係る第１の実施形態の固体撮像装置１０の動作について説明する。なお、同一の部材には同一の符号を付し、説明を適宜、省略する。

図５に、固体撮像装置１０の構成要素を示したブロック図を示す。図５は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。

図５に示すように、固体撮像装置１０は、画素アレイ部１１、垂直信号線１３、安定化回路ＳＣ、第１のスイッチ３６、Ａ／Ｄ変換回路３８、及び負荷ＭＯＳ部３０を備えている。安定化回路ＳＣは、第１のトランジスタ３４と、第３のトランジスタ３５とを備えて構成されている。Ａ／Ｄ変換回路３８は、コンパレータ３３、カウンター３７ａ、及びラッチ回路３７ｂを備えて構成されている。負荷ＭＯＳ部３０は、第２のトランジスタ３１と、第２のスイッチ３２とを備えて構成されている。

読み出し走査系において、まず、画素アレイ部１１が有する各画素４１は、生成した画素信号を垂直信号線１３に出力する。負荷ＭＯＳ部３０は、各画素４１の増幅トランジスタ４５とソースフォロア回路を構成するため、垂直信号線１３に電流を供給する。

そして、固体撮像装置１０は、コンパレータ３３が、Ｄ／Ａ変換部１６から供給されるランプ信号のランプ電圧値と第１の画素で生成された画素信号の電圧値とを比較する。

コンパレータ３３は、ランプ信号のランプ電圧値と画素４１で生成された画素信号の電圧値とを比較して、画素信号の電圧値がランプ電圧値より小さいときは、第２のスイッチ３２が第５の電位３２ａの地点に接続することで垂直信号線１３に電流を供給する。具体的には、最初、画素４１から読み出した画素信号の電圧値は、ランプ電圧値よりも低いため、コンパレータ３３は、“Ｈ”を出力する。第２のスイッチ３２は、コンパレータ３３の出力が“Ｈ”であるため、第５の電位３２ａである“バイアス信号Ｂｉａｓ１”を選択し、画素４１から垂直信号線１３に電流を供給する。

これに対し、画素信号の電圧値がランプ電圧値より大きいときは、第２のスイッチ３２が第６の電位３２ｂに接続する。具体的には、画素信号の電圧値がランプ電圧値よりも大きいときは、コンパレータ３３は、“Ｌ”を出力する。これにより、第２のスイッチ３２は、第５の電位３２ａの“バイアス信号Ｂｉａｓ１”から、第６の電位３２ｂの“ＧＮＤ”に切り替えて、第２のトランジスタ３１をオフにする。これにより、負荷ＭＯＳ部３０は、ＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。

図６に、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬを比較し、消費電力を低減する概念を示す。図６は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサにおいて、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬを比較し、消費電力を低減する概念を示した説明図である。

図６に示すように、コンパレータ３３は、複数の画素４１が配列された行毎に対応して、行毎に画素４１を読み出す１Ｈ期間中において、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬとを、Ｐ相読み出し期間とＤ相読み出し期間で比較する。

一例として、コンパレータ３３は、Ｄ相読み出し期間において、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬ１とを比較し、時間Ｚ１は、画素信号の電圧ＶＳＬ１がランプ電圧値ＲＭＰよりも大きいときを示している。画素信号の電圧ＶＳＬ１がランプ電圧値ＲＭＰよりも大きいため、期間Ｑの間は、コンパレータ３３が、第２のトランジスタ３１をオフにする。これにより、負荷ＭＯＳ部３０は、ＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。

この場合、画素信号の電圧ＶＳＬ１の信号量が小さいほど、早期に負荷ＭＯＳ部３０がＯＦＦ状態になるため、期間Ｑの間が長くなり、固体撮像装置１０は、大幅に消費電流を低減することができる。

また、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬ２とを比較し、時間Ｚ２は、画素信号の電圧ＶＳＬ２がランプ電圧値ＲＭＰよりも大きいときを示している。時間Ｚ２では、画素信号の電圧ＶＳＬ２がランプ電圧値ＲＭＰよりも大きいため、期間Ｒの間は、コンパレータ３３が、第２のトランジスタ３１をオフにする。これにより、負荷ＭＯＳ部３０は、ＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。

この場合、画素信号の電圧ＶＳＬ２の信号量が大きくても、期間Ｒ（Ｈブランク期間）が長ければ、固体撮像装置１０は、消費電流を低減することができる。

このように、画素信号の電圧ＶＳＬがランプ電圧値ＲＭＰよりも大きいときは、複数の画素４１に対応した列毎に、負荷ＭＯＳ部３０がＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。これにより、第１の実施形態の固体撮像装置１０は、消費電力を低減させることができる。

図５に戻り、安定化回路ＳＣの動作ついて、説明する。

まず、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬとを比較し、画素信号の電圧ＶＳＬがランプ電圧値ＲＭＰよりも小さいときは、コンパレータ３３は、“Ｈ”を出力する。第１のスイッチ３６は、コンパレータ３３が“Ｈ”を出力しているとき、第４の電位３６ｂを選択し、“負電位（負バイアス電圧ＶＲＬＳ）”を選択する。この場合、電位信号ＳＤは、負電位（負バイアス電圧ＶＲＬＳ）となる。そして、第１のトランジスタ３４は、垂直信号線１３に負バイアス電圧ＶＲＬＳを印加する。なお、第１の実施形態では、一例として、第４の電位３６ｂは、“負電位（負バイアス電圧ＶＲＬＳ）”とする。なお、第２の実施形態では、第４の電位３６ｃが、接地電位の“ＧＮＤ”について説明する。

これに対し、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰより大きいときは、コンパレータ３３の出力が“Ｈ”から“Ｌ”に切り替わる。そして、第１のスイッチ３６は、第４の電位３６ｂの“負電位（負バイアス電圧ＶＲＬＳ）”から、第３の電位３６ａの“ＶＤＤ”に切り替える。

これにより、第１のスイッチ３６が、第４の電位３６ｂから第３の電位３６ａに切り替えると、電位信号ＳＤが“負電位（負バイアス電圧ＶＲＬＳ）”から“ＶＤＤ”となり、第１のトランジスタ３４が“オン”となる。この場合、安定化回路ＳＣが“オン”となり、第３のトランジスタ３５にはバイアス電圧（バイアス信号Ｂｉａｓ２）が印加されているため、安定化回路ＳＣは、垂直信号線１３に、バイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）を印加する。

なお、第１の実施形態では、Ｐ相の読み出し時の画素信号の電圧を、ＶＳＬ０とし（図６参照）、第３のトランジスタ３５のスレッシュホールド電圧を、Ｖｔｈ＿ＡＭＰとする。

このように、コンパレータ３３の出力が“Ｈ”から“Ｌ”に切り替わったときは、安定化回路ＳＣは、垂直信号線１３に高速にＰ相の電位（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）を蓄積することができるので、固体撮像装置１０の安定化を図ることができる。

図７に、固体撮像装置１０の消費電力を低減する期間について示す。図７は、本技術を適用した第１の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。なお、特に断りがない限り、「上」とは、図７中の上方向を意味し、「左」とは、図７中の左方向を意味するものとする。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

固体撮像装置１０は、複数の画素４１が配列された行毎にＡ／Ｄ変換するようになっており、画素４１の画素信号の信号成分を１Ｈ期間内に読み出すようになっている。ここでは、画素４１が行方向と列方向に配列されている場合において、１行ごとに画素信号の信号成分を読み出す期間を、１Ｈ期間とする。

コンパレータ３３は、Ｄ／Ａ変換部１６のランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬとを画素４１毎に比較する。図７では、時間Ｚ３から時間Ｚ４の間と、時間Ｚ５から時間Ｚ６の間、ランプ電圧値ＲＭＰよりも画素信号の電圧ＶＳＬの方が大きく、コンパレータ３３の出力が反転していることを示している。

図７に示すように、１Ｈ期間において、Ａ／Ｄ変換を開始して時間Ｚ３までは、ランプ電圧値ＲＭＰの方が画素信号の電圧値ＶＳＬよりも大きいため、コンパレータ３３は、“Ｈ”を出力する。時間Ｚ３では、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わる。

時間Ｚ３において、負荷ＭＯＳ部３０の第２のスイッチ３２は、第２のトランジスタ３１のゲートへの入力を“バイアス信号Ｂｉａｓ１”から“ＧＮＤ”に切り替え、第２のトランジスタ３１を“オフ”にする。したがって、負荷ＭＯＳ部３０は、列毎に対応した垂直信号線１３に流れる電流の供給を停止させ、ソースフォロア回路をスタンバイ状態にさせる。

これにより、時間Ｚ３から時間Ｚ４までの期間Ｓの間、固体撮像装置１０は、負荷ＭＯＳ部３０における消費電力を低減させることができる。

また、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わることにより、安定化回路ＳＣの第１のトランジスタ３４のゲートには、“ＶＤＤ”が印加される。

したがって、期間Ｓに対応する期間Ｕの間、安定化回路ＳＣは、垂直信号線１３の電位をバイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）に安定させることができる。

また、時間Ｚ４は、ランプ電圧値ＲＭＰが画素信号の電圧値ＶＳＬよりも大きくなる時間である。時間Ｚ４の後、時間Ｚ５までの期間では、ランプ電圧値ＲＭＰが画素信号の電圧値ＶＳＬよりも大きいため、コンパレータ３３は、Ａ／Ｄ変換を行う。そして、時間Ｚ５において、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わる。

時間Ｚ５から時間Ｚ６の間は、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が“Ｌ”になる。これにより、負荷ＭＯＳ部３０の第２のスイッチ３２は、第２のトランジスタ３１への入力を第５の電位３２ａの“バイアス信号Ｂｉａｓ１”から第６の電位３２ｂの“ＧＮＤ”に切り替えて、第２のトランジスタ３１を“オフ”にする。したがって、負荷ＭＯＳ部３０は、列毎に対応した垂直信号線１３に流れる電流の供給を停止させ、ソースフォロア回路をスタンバイ状態にさせる。

図７では、期間Ｓと期間Ｔの間、固体撮像装置１０は、負荷ＭＯＳ部３０における消費電力を低減させることができる。

また、コンパレータ３３の出力が、“Ｈ”の時は、安定化回路ＳＣの第１のトランジスタ３４のゲートには、第４の電位３６ｂの“負バイアス電圧ＶＲＬＳ”が印加されていたが、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わると、第１のトランジスタ３４のゲートには、第３の電位３６ａの“ＶＤＤ”が印加される。

したがって、期間Ｓに対応する期間Ｕの間と、期間Ｔに対応する期間Ｖの間、安定化回路ＳＣは、垂直信号線１３の電位を、バイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）に安定させることができる。

なお、時間Ｚ６の後、次の行の画素信号を読み出すまでは、コンパレータ３３は、待機となる。このように、安定化回路ＳＣは、期間Ｓに対応する期間Ｕと、期間Ｔに対応する期間Ｖの間、画素アレイ部１１の画素４１からコンパレータ３３までの電流源を安定化させることができる。

以上説明したように、本技術に係る第１の実施形態の固体撮像装置は、画素アレイ部１１と、垂直信号線１３と、第１のトランジスタ３４と、第２のトランジスタ３１と、Ｄ／Ａ変換部１６と、コンパレータ３３とを備え、消費電力の低減化を図ることができる。

なお、安定化回路ＳＣは、本技術に係る第１の実施形態の固体撮像装置１０に使用されているが、必須の構成要素ではない。安定化回路ＳＣは、垂直信号線１３の電位を安定化させるために用いられるため、任意の構成要素となっている。即ち、安定化回路ＳＣがなくても、消費電力の低減化を図ることができる。

＜２．第２の実施形態（固体撮像装置の例２）＞
本技術に係る第２の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置において、第４の電位が、接地電位である、固体撮像装置である。

本技術に係る第２の実施形態の固体撮像装置によれば、第１の実施形態の固体撮像装置と同様に、消費電力の低減を図ることができる。

図８を用いて、本技術に係る第２の実施形態の固体撮像装置１０ａの動作について説明する。

図８に、固体撮像装置１０ａの構成要素を示したブロック図を示す。図８は、本技術を適用した第２の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。なお、同一の部材については、同一の符号を付し、説明を適宜、省略する。

図８に示すように、固体撮像装置１０ａは、画素アレイ部１１、負荷ＭＯＳ部３０、Ａ／Ｄ変換回路３８、スイッチ３６ａ、及び安定化回路ＳＣを備えている。

第２の実施形態の固体撮像装置１０ａが、第１の実施形態の固体撮像装置１０と異なる点は、第４の電位３６ｃが、接地電位“ＧＮＤ”となっている点である。この場合、第１のスイッチ３６ａは、第４の電位３６ｂの“負バイアス電圧ＶＲＬＳ”の代わりに第４の電位３６ｃの接地電位“ＧＮＤ”に切り替える。

例えば、通常時、コンパレータ３３が“Ｈ”を出力しており、第１のスイッチ３６ａは、その間、第４の電位３６ｃの接地電位を選択する。そのため、第１のトランジスタ３４のゲートには、第４の電位３６ｃの“ＧＮＤ”が入力され、安定化回路ＳＣは、“オフ”となる。そして、コンパレータ３３が“Ｈ”から“Ｌ”に切り替わると、第１のスイッチ３６ａは、第４の電位３６ｃの接地電位の“ＧＮＤ”から第３の電位３６ａの“ＶＤＤ”に切り替える。

これにより、第１のトランジスタ３４のゲートには“ＶＤＤ”が入力されるので、安定化回路ＳＣは、垂直信号線１３に、バイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）を印加することができる。

ここで、第１の実施形態では、固体撮像装置１０は、通常時において、第１のトランジスタ３４のゲートに、“負バイアス電圧ＶＲＬＳ”を印加していたが、第２の実施形態では、固体撮像装置１０ａは、第１のトランジスタ３４のゲートに、“ＧＮＤ”を入力し、安定化回路ＳＣを“オフ”にする。

第２の実施形態では、第１のスイッチ３６ａが、“オン”と“”オフ“を切り替えており、“負バイアス電圧ＶＲＬＳ”の代わりに“ＧＮＤ”を選択することにより、“負バイアス電圧ＶＲＬＳ”の配線（これを、ＶＲＬＳ配線ともいう。）を、半導体基板（例えば、第２の基板）に引き回す必要をなくしている。

図９に、第１の実施形態の固体撮像装置１０と第２の実施形態の固体撮像装置１０ａとのレイアウトの違いを示す。図９は、第１の実施形態の固体撮像装置１０と第２の実施形態の固体撮像装置１０とにおいて、負バイアス電圧ＶＲＬＳによるＶＲＬＳ配線のレイアウトの違いを示した説明図である。

図９Ａに、第１の実施形態として、固体撮像装置１０を構成する半導体基板ＳＢ１（例えば、第１の基板）と半導体基板ＳＢ２ａ（例えば、第２の基板）とを示し、図９Ｂに、第２の実施形態として、固体撮像装置１０ａを構成する半導体基板ＳＢ１（例えば、第１の基板）と半導体基板ＳＢ２ｂ（例えば、第２の基板）を示す。

ＶＲＬＳ配線は、第１の実施形態の固体撮像装置１０でも、第２の実施形態の固体撮像装置１０ａでも、半導体基板ＳＢ１（第１の基板）には配線されている。

しかしながら、第１の実施形態の固体撮像装置１０が有するＶＲＬＳ配線は、半導体基板ＳＢ２ａ（例えば、第２の基板）のＬＭ（負荷ＭＯＳ部３０）まで、配線を引き回す必要がある。

これに対し、第２の実施形態の固体撮像装置１０ａが有するＶＲＬＳ配線は、半導体基板ＳＢ２ｂ（例えば、第２の基板）のＬＭ（負荷ＭＯＳ部３０）まで、配線を引き回す必要がない。

これにより、第２の実施形態に係る固体撮像装置１０ａは、第１の実施形態の固体撮像装置１０よりも配線の自由度が向上し、ＶＲＬＳ配線の負荷を低減することができる。

図１０に、固体撮像装置１０ａの消費電力を低減する期間について示す。図１０は、本技術を適用した第２の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。なお、図７と同一の部材については同一の符号を付し、説明を適宜、省略する。

図１０に示すように、第２の実施形態における固体撮像装置１０ａのタイミングチャートは、第１の固体撮像装置１０における固体撮像装置１０のタイミングチャートと同様となっている。

第２の実施形態の固体撮像装置１０ａが、第１の実施形態の固体撮像装置１０と異なる点は、第４の電位３６ｃが、接地電位“ＧＮＤ”となっている点である。このため、第２の実施形態の固体撮像装置１０ａは、論理的な回路構成が変更されておらず、第２の実施形態の固体撮像装置１０ａのタイミングチャートは、第１の実施形態において説明した固体撮像装置１０におけるタイミングチャートと、同一のタイミングチャートとなる。

＜３．第３の実施形態（固体撮像装置の例３）＞
本技術に係る第３の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置において、画素信号の電圧値がランプ電圧値より大きいときは、安定化回路が、電流の供給を停止した次の行に対応する画素信号がＡ／Ｄ変換が開始するまでに、垂直信号線に所定の電位を与える、固体撮像装置である。

本技術に係る第３の実施形態の固体撮像装置によれば、安定化回路が、次の行に対応する画素信号がＡ／Ｄ変換が開始されるまでに垂直信号線に所定の電位を与えることができるので、負荷ＭＯＳ部を安定させることができる。

第３の実施形態の固体撮像装置は、第１の実施形態で説明した安定化回路ＳＣを有している。なお、第３の実施形態の固体撮像装置について、第１の実施形態の固体撮像装置１０を用いて説明する。

図７を用いて、第３の実施形態の固体撮像装置の動作について説明する。

固体撮像装置１０は、複数の画素４１が配列された行毎に対応して、画素信号をＡ／Ｄ変換している。画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰより大きいときは、コンパレータ３３の出力が“Ｈ”から“Ｌ”に切り替わる。そして、第１のトランジスタ３４のゲートには、第３の電位３６ａの“ＶＤＤ”が印加される。

これにより、安定化回路ＳＣは、垂直信号線１３にバイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）を供給し、垂直信号線１３の電位を安定させることができる。

例えば、図７の時間Ｚ５では、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰより大きいときを示している。このとき、安定化回路ＳＣは、垂直信号線１３にバイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）に与えている。

このように、画素信号の電圧ＶＳＬは、時間Ｚ５の後、垂直信号線１３の電位がバイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ）になる。なお、所定の電位は、一例として、画素信号の電圧ＶＳＬにおいて、Ｐ相の読み出し期間の動作開始時点の電位とすることができる。

このように、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰより大きいときは、安定化回路ＳＣが、電流の供給を停止した次の行に対応する画素信号がＡ／Ｄ変換が開始するまでに、垂直信号線１３に所定の電位（例えば、バイアス信号Ｂｉａｓ２（ＶＳＬ０＋Ｖｔｈ＿ＡＭＰ））を与えるようになっている。

これにより、本技術に係る第３の実施形態の固体撮像装置では、安定化回路ＳＣが、次の行に対応する画素信号がＡ／Ｄ変換が開始されるまでに垂直信号線に所定の電位を与えることができるので、負荷ＭＯＳ部３０を安定させることができる。

＜４．第４の実施形態（固体撮像装置の例４）＞
本技術に係る第４の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置において、安定化回路が、トランジスタスイッチで構成され、画素信号の電圧値がランプ電圧値より大きいときは、トランジスタスイッチが、垂直信号線に所定の電位を与える、固体撮像装置である。

本技術に係る第４の実施形態の固体撮像装置によれば、第１の実施形態の固体撮像装置と同様に、消費電力の低減を図ることができる。

図１１を用いて、本技術に係る第４の実施形態の固体撮像装置１０ｂの動作について説明する。

図１１に、固体撮像装置１０ｂの構成要素を示したブロック図を示す。図１１は、本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。なお、図５と同一の構成には同一の符号を付し、説明を適宜、省略する。

第４の実施形態の固体撮像装置１０ｂが、第１の実施形態の固体撮像装置１０と異なる点は、安定化回路ＳＣの代わりに、安定化回路ＳＣ１が設けられている点である。

安定化回路ＳＣ１は、ｎ型ＭＯＳトランジスタ５０で構成されている。ｎ型ＭＯＳトランジスタ５０は、通常時は、“負バイアス電圧ＶＲＬＳ”を垂直信号線１３に印加し、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰより大きいときは、垂直信号線１３に、バイアス信号Ｂｉａｓ２（ＶＳＬ０）を与えるようになっている。

図１２に、第４の実施形態の固体撮像装置１０ｂが、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬを比較し、消費電力を低減する概念を示す。図１２は、本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサにおいて、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬを比較し、消費電力を低減する概念を示した説明図である。

第４の実施形態の固体撮像装置１０ｂは、第１の実施形態の固体撮像装置１０と、同様の処理を行う。

図１２に示すように、コンパレータ３３は、行毎に対応して、Ａ／Ｄ変換する期間（１Ｈ期間）中において、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬとをＰ相読み出し期間とＤ相読み出し期間で比較する。

一例として、コンパレータ３３は、Ｄ相読み出し期間において、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬ３とを比較し、時間Ｚ１０は、画素信号の電圧ＶＳＬ３がランプ電圧値ＲＭＰよりも大きいときを示している。画素信号の電圧ＶＳＬ３がランプ電圧値ＲＭＰよりも大きいため、期間Ｑ１の間は、コンパレータ３３が、第２のトランジスタ３１をオフにする。これにより、負荷ＭＯＳ部３０は、ＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。

この場合、画素信号の電圧ＶＳＬ３の信号量が小さいほど、早期に負荷ＭＯＳ部３０がＯＦＦ状態になるため、期間Ｑ１の間が長くなり、固体撮像装置１０は、大幅に消費電流を低減することができる。

また、ランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬ４とを比較し、時間Ｚ１１は、画素信号の電圧ＶＳＬ４がランプ電圧値ＲＭＰよりも大きいときを示している。時間Ｚ１１では、画素信号の電圧ＶＳＬ４がランプ電圧値ＲＭＰよりも大きいため、期間Ｒ１の間は、コンパレータ３３が、第２のトランジスタ３１をオフにする。これにより、負荷ＭＯＳ部３０は、ＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。

この場合、画素信号の電圧ＶＳＬ４の信号量が大きくても、期間Ｒ１（Ｈブランク期間）が長ければ、消費電流を低減することができる。

このように、画素信号の電圧ＶＳＬがランプ電圧値ＲＭＰよりも大きいときは、複数の画素４１に対応した列毎に、負荷ＭＯＳ部３０がＯＦＦ状態になり、ソースフォロア回路がスタンバイ状態になる。これにより、第４の実施形態の固体撮像装置１０ｂは、消費電力を低減させることができる。

図１３に、固体撮像装置１０ｂの消費電力を低減する期間について示す。図１３は、本技術を適用した第４の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの動作を示したタイミングチャートである。

固体撮像装置１０ｂは、複数の画素が配列された行毎にＡ／Ｄ変換するようになっており、１行においてＡ／Ｄ変換を行う期間を、１Ｈ期間とする。なお、基本的な動作は、図７に示す第１の実施形態の固体撮像装置１０の動作と同様である。

コンパレータ３３は、Ｄ／Ａ変換部１６のランプ電圧値ＲＭＰと画素信号の電圧ＶＳＬとを画素毎に比較する。図１３では、時間Ｚ３から時間Ｚ４の間と、時間Ｚ５から時間Ｚ６の間、ランプ電圧値ＲＭＰよりも画素信号の電圧ＶＳＬの方が大きく、コンパレータ３３の出力が反転していることを示している。

図１３に示すように、１Ｈ期間において、Ａ／Ｄ変換を開始して時間Ｚ３までは、ランプ電圧値ＲＭＰの方が画素信号の電圧値ＶＳＬよりも大きいため、コンパレータ３３は、“Ｈ”を出力する。時間Ｚ３では、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わる。

時間Ｚ３において、負荷ＭＯＳ部３０の第２のスイッチ３２は、第２のトランジスタ３１のゲートへの入力を“バイアス信号Ｂｉａｓ１”から“ＧＮＤ”に切り替え、第２のトランジスタ３１を“オフ”にする。したがって、負荷ＭＯＳ部３０は、列毎に対応した垂直信号線１３に流れる電流の供給を停止させ、ソースフォロア回路をスタンバイ状態にさせる。

これにより、時間Ｚ３から時間Ｚ４までの期間Ｓの間、固体撮像装置１０ｂは、負荷ＭＯＳ部３０における消費電力を低減させることができる。

また、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わることにより、安定化回路ＳＣ１のｎ型ＭＯＳトランジスタ５０のゲートには、“ＶＤＤ”が印加される。

したがって、期間Ｓに対応する期間Ｕの間、安定化回路ＳＣ１は、垂直信号線１３の電位を、バイアス信号Ｂｉａｓ２（ＶＳＬ０）に安定させることができる。

また、時間Ｚ４は、ランプ電圧値ＲＭＰが画素信号の電圧値ＶＳＬよりも大きくなる時間である。時間Ｚ４の後、時間Ｚ５までの期間では、ランプ電圧値ＲＭＰが画素信号の電圧値ＶＳＬよりも大きいため、コンパレータ３３は、Ａ／Ｄ変換を行う。そして、時間Ｚ５において、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わる。

時間Ｚ５から時間Ｚ６の間は、画素信号の電圧値ＶＳＬがランプ電圧値ＲＭＰよりも大きいため、コンパレータ３３の出力が“Ｌ”になる。これにより、負荷ＭＯＳ部３０の第２のスイッチ３２は、第２のトランジスタ３１への入力を第５の電位３２ａの“バイアス信号Ｂｉａｓ１”から第６の電位３２ｂの“ＧＮＤ”に切り替えて、第２のトランジスタ３１を“オフ”にする。したがって、負荷ＭＯＳ部３０は、列毎に対応した垂直信号線１３に流れる電流の供給を停止させ、ソースフォロア回路をスタンバイ状態にさせる。

図１３では、期間Ｓと期間Ｔの間、固体撮像装置１０は、負荷ＭＯＳ部３０における消費電力を低減させることができる。

また、安定化回路ＳＣ１のｎ型ＭＯＳトランジスタ５０のゲートには、“負バイアス電圧ＶＲＬＳ”が印加されていたが、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わることにより、ｎ型ＭＯＳトランジスタ５０のゲートには、第３の電位３６ａの“ＶＤＤ”が印加される。

したがって、安定化回路ＳＣ１は、垂直信号線１３の電位を、バイアス信号Ｂｉａｓ２（ＶＳＬ０）に安定させることができる。

なお、時間Ｚ６の後、次の行の画素信号を読み出すまでは、Ａ／Ｄ変換回路３８は、待機となる。このように、安定化回路ＳＣ１は、期間Ｓに対応する期間Ｕと、期間Ｔに対応する期間Ｖの間、画素アレイ部１１の画素４１からコンパレータ３３までの電流源を安定化させることができる。

以上説明したように、本技術に係る第４の実施形態の固体撮像装置１０ｂは、安定化回路ＳＣ１がｎ型ＭＯＳトランジスタ５０で構成され、画素信号の電圧値がランプ電圧値より大きいときは、ｎ型ＭＯＳトランジスタ５０が、垂直信号線１３に、所定の電位（例えば、バイアス信号Ｂｉａｓ２（ＶＳＬ０））を与えることができる。

これにより、本技術に係る第４の実施形態の固体撮像装置１０ｂによれば、第１の実施形態の固体撮像装置と同様に、消費電力の低減を図りながら、固体撮像装置１０ｂの安定化を図ることができる。

＜５．第５の実施形態（固体撮像装置の例５）＞
本技術に係る第５の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置において、画素信号の電圧値がランプ電圧値より大きいときは、コンパレータが、画素信号の電圧値とランプ電圧値とを比較することを停止する、固体撮像装置である。

例えば、Ａ／Ｄ変換部が、遅延素子をさらに有し、画素信号の電圧値がランプ電圧値より大きいときは、遅延素子が、画素信号の電圧値がランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力をコンパレータに入力し、コンパレータが、画素信号の電圧値とランプ電圧値とを比較することを停止する。

本技術に係る第５の実施形態の固体撮像装置によれば、第１の実施形態の固体撮像装置と同様に、消費電力の低減を図ることができる。

図１４を用いて、本技術に係る第５の実施形態の固体撮像装置１０ｃの動作について説明する。

図１４に、固体撮像装置１０ｃの構成要素を示したブロック図を示す。図１４は、本技術を適用した第５の実施形態の固体撮像装置の一実施の形態であるＣＭＯＳイメージセンサの構成要素を示したブロック図である。また、同一の部材については、同一の符号を付し、説明を適宜、省略する。

第５の実施形態の固体撮像装置１０ｃが第１の実施形態の固体撮像装置１０と異なる点は、Ａ／Ｄ変換回路３８ａが、遅延素子５３を更に備えている点である。即ち、Ａ／Ｄ変換回路３８ａは、コンパレータ３３と、カウンター３７ａと、ラッチ回路３７ｂと、インバータ５２と、遅延素子５３とを備えて構成されている。なお、コンパレータ３３と、インバータ５２と、遅延素子５３は、コンパレータ３３を所定のタイミングで停止させるタイミング制御コンパレータ５１を構成してもよい。

Ａ／Ｄ変換回路３８ａは、画素信号の電圧値がランプ電圧値より大きいときは、コンパレータ３３が、画素信号の電圧値とランプ電圧値とを比較することを停止する。さらに、遅延素子５３は、コンパレータ３３の画素信号の電圧値がランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力をコンパレータ３３に入力し、コンパレータ３３が、画素信号の電圧値とランプ電圧値とを比較することを停止する。

インバータ５２は、コンパレータ３３の出力を反転させるための反転素子である。

遅延素子５３は、画素信号の電圧値がランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力をコンパレータ３３の所定の端子（後述する、図１６のＴＭＡＢＫ端子）に入力する。

コンパレータ３３は、遅延素子５３によって画素信号の電圧値がランプ電圧値よりも大きいことを示す出力が遅れて入力されるので、カウンター３７ａのカウンター値をラッチ回路３７ｂにより取得した後に、コンパレータ３３を止めることができる。

図１５に、遅延素子５３の構成要素を示したブロック図を示す。図１５は、本技術を適用した第５の実施形態の遅延素子の一実施の形態である遅延素子の構成要素を示したブロック図である。

図１５Ａに、遅延素子５３ａを示す。図１５Ｂに、遅延素子５３ｂを示す。図１５Ａに示すように、遅延素子５３ａは、複数個（ｎ個）のインバータＩＶｎから構成される。なお、インバータＩＶｎの個数は、コンパレータ３３の出力を遅らせたいタイミングに合わせて設定される。

また、図１５Ｂに示すように、遅延素子５３ｂは、複数個（ｎ個）のフリップフロップＦＦｎから構成されている。フリップフロップＦＦ１〜ＦＦｎは、クロックＣＬＫのタイミングに同期して、フリップフロップＦＦの数だけのコンパレータ３３の出力を遅延させることができる。なお、遅延素子３３は、遅延素子５３ａ及び遅延素子５３ｂのいずれも適用することができ、この実施形態に限定されるものではない。

図１６に、コンパレータ３３の構成要素を示したブロック図を示す。図１６は、本技術を適用した第５の実施形態のコンパレータの一実施の形態であるコンパレータの構成要素を示したブロック図である。なお、コンパレータ３３は、公知のコンパレータを使用することができる。

図１６に示すように、コンパレータ３３は、初段で低速信号比較動作を行い、動作帯域を狭くする機能を有する第１アンプ２１０、及び第１アンプ２１０の出力をゲインアップする機能を有する第２アンプ２２０が縦続接続されている。

コンパレータ３３は、行動作開始時に各カラム毎に動作点を決めるためのＡＺスイッチに印加する第１アンプ２１０のための第１のＡＺ（初期化）信号ＰＳＥＬを、水平方向（コンパレータ３３の配列方向、列方向）の間欠動作基本単位分だけ並列に独立して制御することで、非動作コンパレータのＡＺスイッチのみ非動作行開始時にオフに固定にするように構成されている。

第１アンプ２１０は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ２１１〜ＰＴ２１５、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＭＴ２１１〜ＮＴ２１５、およびＡＺレベルのサンプリング容量である第１のキャパシタＣ２１１，キャパシタＣ２１２を有する。

ＰＭＯＳトランジスタＰＴ２１１のソースおよびＰＭＯＳトランジスタＰＴ２１２のソースが電源電位ＶＤＤに接続されている。

ＰＭＯＳトランジスタＰＴ２１１のドレインがＮＭＯＳトランジスタＮＴ２１１のドレインに接続され、その接続点によりノードＮＤ２１１が形成されている。また、ＰＭＯＳトランジスタＰＴ２１１のドレインとゲートが接続され、その接続点がＰＭＯＳトランジスタ２１２のゲートに接続されている。

ＰＭＯＳトランジスタＰＴ２１２のドレインがＮＭＯＳトランジスタＮＴ２１２のドレインに接続され、その接続点により第１アンプ２１０の出力ノードＮＤ２１２が形成されている。

ＮＭＯＳトランジスタＮＴ２１１とＮＭＯＳトランジスタＮＴ２１２のエミッタ同士が接続され、その接続点がＮＭＯＳトランジスタＮＴ２１４のドレインに接続され、ＮＭＯＳトランジスタＮＴ２１４のソースがＮＭＯＳトランジスタＮＴ２１３のドレインに接続されている。ＮＭＯＳトランジスタＮＴ２１３のソースは接地電位ＧＮＤに接続されている。

ＮＭＯＳトランジスタＮＴ２１１のゲートがキャパシタＣ２１１の第１電極に接続され、その接続点によりノードＮＤ２１３が形成されている。そして、キャパシタＣ２１１の第２電極がランプ信号ＲＡＭＰの入力端子ＴＲＡＭＰに接続されている。

ＮＭＯＳトランジスタＮＴ２１２のゲートがキャパシタＣ２１２の第１電極に接続され、その接続点によりノードＮＤ２１４が形成されている。そして、キャパシタＣ２１２の第２電極がアナログ信号ＶＳＬの入力端子ＴＶＳＬに接続されている。

また、ＮＭＯＳトランジスタＮＴ２１３のゲートがバイアス信号ＢＩＡＳの入力端子ＴＢＩＡＳに接続されている。

また、ＮＭＯＳトランジスタＮＴ２１４のゲートが制御信号ＭＡＳＫの入力端子ＴＭＡＳＫに接続されている。

ＰＭＯＳトランジスタＰＴ２１３のドレインがノードＮＤ２１１に接続され、ソースがノードＮＤ２１３に接続されている。ＰＭＯＳトランジスタＰＴ２１４のドレインがノードＮＤ２１２に接続され、ソースがノードＮＤ２１４に接続されている。

そして、ＰＭＯＳトランジスタＰＴ２１３およびＰＴ２１４のゲートがローレベルでアクティブの第１のＡＺ信号ＰＳＥＬの入力端子ＴＰＳＥＬに共通に接続されている。

また、ＰＭＯＳトランジスタＰＴ２１５のソースが電源電位ＶＤＤに接続され、ドレインが出力ノードＮＤ２１２に接続され、ゲートが制御信号ＭＡＳＫの入力端子ＴＭＡＢＫに接続されている。

このような構成を有する第１アンプ２１０において、ＰＭＯＳトランジスタＰＴ２１１，ＰＴ２１２によりカレントミラー回路が構成され、ＮＭＯＳトランジスタＮＴ２１１，ＮＴ２１２によりＮＭＯＳトランジスタＮＴ２１３を電流源とする差動の比較部が構成されている。

また、ＰＭＯＳトランジスタＰＴ２１３，ＰＴ２１４がＡＺスイッチとして機能し、キャパシタＣ２１１，Ｃ２１２がＡＺレベルのサンプリング容量として機能する。そして、第１アンプ２１０の出力信号１ｓｔｃｏｍｐは出力ノードＮＤ２１２から第２アンプ２２０に出力される。

また、ＮＭＯＳトランジスタＮＴ２１４は、制御信号ＭＡＢＫがローレベルの場合にはオフして第１アンプ２１０を非動作状態とし、ハイレベルの場合にはオンして第１アンプ２１０を動作状態とする機能を有する。

ＰＭＯＳトランジスタ２１５は、制御信号ＭＡＢＫがローレベルの場合にはオンして第１アンプ２１０を非動作状態時の出力ノードＮＤ２１２に接続される出力ラインを電源電位ＶＤＤに固定し、次段の第２アンプ２２０のゲート入力トランジスタを確実にカットオフさせる機能を有する。ＰＭＯＳトランジスタＰＴ２１５は、制御信号ＭＡＳＫがハイレベルの場合にはオフして第１アンプ２１０の出力１ｓｔｃｏｍｐを第２アンプ２２０に伝達させる機能を有する。

第２アンプ２２０は、ＰＭＯＳトランジスタＰＴ２２１、ＮＭＯＳトランジスタＮＴ２２１，ＮＴ２２２、およびＡＺレベルのサンプリング容量Ｃ２２１を有する。

ＰＭＯＳトランジスタＰＴ２１１のソースが電源電位ＶＤＤに接続され、ゲートが第１アンプ２１０の出力ノードＮＤ２１２に接続されている。
ＰＭＯＳトランジスタＰＴ２１１のドレインがＮＭＯＳトランジスタＮＴ２１１のドレインに接続され、その接続点により出力ノードＮＤ２２１が形成されている。

ＮＭＯＳトランジスタＮＴ２２１のソースが接地電位ＧＮＤに接続され、ゲートがキャパシタＣ２２１の第１電極に接続され、その接続点によりノードＮＤ２２２が形成されている。キャパシタＣ２２１の第２電極は接地電位ＧＮＤに接続されている。

ＮＭＯＳトランジスタＮＴ２２２のドレインがノードＮＤ２２１に接続され、ソースがノードＮＤ２２２に接続されている。

そして、ＮＭＯＳトランジスタＰＴ２２２のゲートがハイレベルでアクティブの第２のＡＺ信号ＮＳＥＬの入力端子ＴＮＳＥＬに共通に接続されている。

この第２のＡＺ信号ＮＳＥＬは、第１アンプ２１０に供給される第１のＡＺ信号ＰＳＥＬと相補的なレベルをとる。

このような構成を有する第２アンプ２２０において、ＰＭＯＳトランジスタＰＴ２２１により入力および電流源回路が構成されている。

また、ＮＭＯＳトランジスタＰＴ２２２がＡＺスイッチとして機能し、キャパシタＣ２２１がＡＺレベルのサンプリング容量として機能する。

そして、第２アンプ２２０の出力ノードＮＤ２２１は、コンパレータ３３の出力端子ＴＯＵＴに接続されている。

図１７を用いて、第５の実施形態の固体撮像装置１０ｃの動作について説明する。図１７は、本技術を適用した第５の実施形態の固体撮像装置１０ｃの一実施の形態であるＣＭＯＳイメージセンサのタイミングチャートを示した説明図である。なお、図１７では、図７と異なるところを説明し、図７と重複するところは、適宜、省略する。

図１７の時間Ｚ３と時間Ｚ５では、コンパレータ３３の出力が、“Ｈ”から“Ｌ”に切り替わる。ここで、固体撮像装置１０ｃは、遅延素子５３を有しており、コンパレータ３３は、Ｙ時間分だけ遅れて、ＴＭＡＢＫ端子に“Ｈ”から“Ｌ”に切り替わったことが入力される。

これにより、コンパレータ３３は、遅延素子５３によってコンパレータ３３の出力からＹ時間経過後に、期間Ｗや期間Ｘの間、コンパレータ３３を停止する。

以上説明したように、本技術に係る第５の実施形態の固体撮像装置１０ｃは、画素信号の電圧値がランプ電圧値より大きいときは、コンパレータ３３が、画素信号の電圧値とランプ電圧値とを比較することを停止する。これにより、第５の実施形態の固体撮像装置１０ｃは、消費電力の低減を図ることができる。

さらに、本技術に係る第５の実施形態の固体撮像装置１０ｃは、Ａ／Ｄ変換回路３８ａが遅延素子５３を有し、遅延素子５３が、コンパレータ３３の出力を遅らせ、画素信号の電圧値がランプ電圧値よりも大きいことを示す出力をコンパレータ３３に入力する。このため、コンパレータ３３は、カウンター３７ａのカウンター値をラッチ回路３７ｂでラッチした後に、画素信号の電圧値とランプ電圧値とを比較することを停止することができる。

これにより、本技術に係る第５の実施形態の固体撮像装置１０ｃは、カウンター値を確実に保持したうえで、消費電力の低減化を図ることができる。

＜６．電子装置に関する第６の実施形態＞
本技術に係る第６の実施形態の電子機器は、固体撮像装置が搭載され、固体撮像装置が、単位画素を有する画素アレイ部と、単位画素に接続された垂直信号線と、第１の電位の地点と垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、第２の電位の地点と垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、Ｄ／Ａ変換部と、垂直信号線とＤ／Ａ変換部とに接続されたコンパレータと、を備え、垂直信号線には、第１のトランジスタにより第１の電位が供給され、第１の電位が、第２の電位よりも高い、電子機器である。また、本技術に係る第６の実施形態の電子機器は、本技術に係る第１乃至５の実施形態のいずれか１つの固体撮像装置が搭載された電子機器でもよい。

＜６．本技術を適用した固体撮像装置の使用例＞
図１８は、イメージセンサとしての本技術に係る第１乃至第５の実施形態のいずれか１つの固体撮像装置の使用例を示す図である。

上述した第１乃至第５の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。即ち、図１８に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第６の実施形態の電子装置）に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１乃至第５のいずれか１つの実施形態の固体撮像装置を使用することができる。

医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１乃至第５の実施形態のいずれか１つの固体撮像装置を使用することができる。

次に、本技術に係る第１乃至第５の実施形態の固体撮像装置の使用例を具体的に説明する。例えば、上述で説明をした固体撮像装置は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１９に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。

光学系３１０は、被写体からの像光（入射光）を固体撮像装置１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。

なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

また、本技術に係る第１乃至第５の実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

また、本技術は、以下のような構成を取ることができる。
（１）単位画素を有する画素アレイ部と、
前記単位画素に接続された垂直信号線と、
第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
Ｄ／Ａ変換部と、
前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
前記垂直信号線には、前記第１のトランジスタにより前記第１の電位が供給され、前記第１の電位が、前記第２の電位よりも高い、固体撮像装置。
（２）前記第１のトランジスタのゲートに接続される第１のスイッチと、
前記第２のトランジスタのゲートに接続される第２のスイッチと、を備え、
前記第１のトランジスタが、前記コンパレータの出力信号によって前記第１のスイッチが切り替えられて制御されるとともに、
前記第２のトランジスタが、前記コンパレータの出力信号によって前記第２のスイッチが切り替えられて制御される、前記（１）に記載の固体撮像装置。
（３）前記第１のトランジスタのゲートが、前記第１のスイッチを介して第３の電位の地点及び第４の電位の地点に接続され、
前記第２のトランジスタのゲートが、前記第２のスイッチを介して第５の電位の地点及び第６の電位の地点に接続され、
前記第３の電位が、前記第４の電位よりも高く、
前記第５の電位が、前記第６の電位よりも高い、前記（２）に記載の固体撮像装置。
（４）前記第１の電位及び前記第３の電位が、電源電位であり、
前記第２の電位及び前記第６の電位が、接地電位である、前記（３）に記載の固体撮像装置。
（５）前記第４の電位が、負電位である、前記（３）または（４）に記載の固体撮像装置。
（６）前記第４の電位が、接地電位である、前記（３）または（４）に記載の固体撮像装置。
（７）前記第１の電位の地点と前記第１のトランジスタのそれぞれに、ソースまたはドレインが接続された第３のトランジスタをさらに有する、前記（１）乃至（６）のいずれか１つに記載の固体撮像装置。
（８）前記コンパレータが、前記Ｄ／Ａ変換部から供給されるランプ信号のランプ電圧値と前記画素で生成された画素信号の電圧値とを比較して、
前記画素信号の電圧値が前記ランプ電圧値より小さいときは、前記第２のスイッチが前記第５の電位の地点に接続することで前記垂直信号線に電流を供給し、
前記画素信号の電圧値が前記ランプ電圧値より大きいときは、前記第２のスイッチが前記第６の電位の地点に接続する、前記（３）に記載の固体撮像装置。
（９）前記画素信号の電圧値が前記ランプ電圧値より大きいときは、
前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止する、前記（１）乃至（８）のいずれか１つに記載の固体撮像装置。
（１０）前記Ａ／Ｄ変換部が、遅延素子をさらに有し、
前記画素信号の電圧値が前記ランプ電圧値より大きいときは、
前記遅延素子が、前記画素信号の電圧値が前記ランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力を前記コンパレータに入力し、
前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止する、前記（８）に記載の固体撮像装置。
（１１）固体撮像装置が搭載され、
前記固体撮像装置が、単位画素を有する画素アレイ部と、
前記単位画素に接続された垂直信号線と、
第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
Ｄ／Ａ変換部と、
前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
前記垂直信号線の電位が、前記第１のトランジスタによって前記第１の電位に接続され、前記第１の電位が、前記第２の電位よりも高い、電子機器。

１１ 画素アレイ部
１２ 画素駆動線
１３ 垂直信号線
１４ 垂直駆動部
１５ 定電流源回路
１６ Ｄ／Ａ変換部
１７ カラム処理部
３０ 負荷ＭＯＳ部
３１ ｎ型ＭＯＳトランジスタスイッチ３１
３２ スイッチ
３３ コンパレータ
３４ ｎ型ＭＯＳトランジスタ
３５ ｎ型ＭＯＳトランジスタ
３６ スイッチ
３７ａ カウンター
３７ｂ ラッチ
３８ Ａ／Ｄ変換回路
３９ ＶＤＤ
４０ カラム回路
４１ 画素
５０ ｎ型ＭＯＳトランジスタ
５１ タイミング制御コンパレータ
５２ インバータ
５３ 遅延素子
ＳＣ１、ＳＣ２ 安定化回路

Claims (11)

1. 単位画素を有する画素アレイ部と、
   前記単位画素に接続された垂直信号線と、
   第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
   第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
   Ｄ／Ａ変換部と、
   前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
   前記垂直信号線には、前記第１のトランジスタにより前記第１の電位が供給され、前記第１の電位が、前記第２の電位よりも高い、固体撮像装置。
2. 前記第１のトランジスタのゲートに接続される第１のスイッチと、
   前記第２のトランジスタのゲートに接続される第２のスイッチと、を備え、
   前記第１のトランジスタが、前記コンパレータの出力信号によって前記第１のスイッチが切り替えられて制御されるとともに、
   前記第２のトランジスタが、前記コンパレータの出力信号によって前記第２のスイッチが切り替えられて制御される、請求項１に記載の固体撮像装置。
3. 前記第１のトランジスタのゲートが、前記第１のスイッチを介して第３の電位の地点及び第４の電位の地点に接続され、
   前記第２のトランジスタのゲートが、前記第２のスイッチを介して第５の電位の地点及び第６の電位の地点に接続され、
   前記第３の電位が、前記第４の電位よりも高く、
   前記第５の電位が、前記第６の電位よりも高い、請求項２に記載の固体撮像装置。
4. 前記第１の電位及び前記第３の電位が、電源電位であり、
   前記第２の電位及び前記第６の電位が、接地電位である、請求項３に記載の固体撮像装置。
5. 前記第４の電位が、負電位である、請求項３に記載の固体撮像装置。
6. 前記第４の電位が、接地電位である、請求項３に記載の固体撮像装置。
7. 前記第１の電位の地点と前記第１のトランジスタのそれぞれに、ソースまたはドレインが接続された第３のトランジスタをさらに有する、請求項１に記載の固体撮像装置。
8. 前記コンパレータが、前記Ｄ／Ａ変換部から供給されるランプ信号のランプ電圧値と前記単位画素で生成された画素信号の電圧値とを比較して、
   前記画素信号の電圧値が前記ランプ電圧値より小さいときは、前記第２のスイッチが前記第５の電位の地点に接続することで前記垂直信号線に電流を供給し、
   前記画素信号の電圧値が前記ランプ電圧値より大きいときは、前記第２のスイッチが前記第６の電位の地点に接続する、請求項３に記載の固体撮像装置。
9. 前記画素信号の電圧値が前記ランプ電圧値より大きいときは、
   前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止する、請求項８に記載の固体撮像装置。
10. 前記Ａ／Ｄ変換部が、遅延素子をさらに有し、
    前記画素信号の電圧値が前記ランプ電圧値より大きいときは、
    前記遅延素子が、前記画素信号の電圧値が前記ランプ電圧値よりも大きいことを示す出力を遅らせて、当該出力を前記コンパレータに入力し、
    前記コンパレータが、前記画素信号の電圧値と前記ランプ電圧値とを比較することを停止する、請求項８に記載の固体撮像装置。
11. 固体撮像装置が搭載され、
    前記固体撮像装置が、単位画素を有する画素アレイ部と、
    前記単位画素に接続された垂直信号線と、
    第１の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第１のトランジスタと、
    第２の電位の地点と前記垂直信号線のそれぞれに、ソースまたはドレインが接続された第２のトランジスタと、
    Ｄ／Ａ変換部と、
    前記垂直信号線と前記Ｄ／Ａ変換部とに接続されたコンパレータと、を備え、
    前記垂直信号線の電位が、前記第１のトランジスタによって前記第１の電位に接続され、前記第１の電位が、前記第２の電位よりも高い、電子機器。