CN101841633B

CN101841633B - 图像传感器的读出电路

Info

Publication number: CN101841633B
Application number: CN 200910127704
Authority: CN
Inventors: 邱伯舜; 印秉宏
Original assignee: VIA SHANGHENGJING TECHNOLOGY CORP
Current assignee: VIA SHANGHENGJING TECHNOLOGY CORP
Priority date: 2009-03-19
Filing date: 2009-03-19
Publication date: 2013-09-04
Anticipated expiration: 2029-03-19
Also published as: CN101841633A

Abstract

一种图像传感器的读出电路。所述读出电路包含至少一行放大器(CA)，当被重置时，即产生行放大器重置信号。使用电容及开关以连接至图像传感器的行节点。复用器耦接于电容/开关与行放大器的输入之间。接着，以相关双采样(CDS)电路接收行放大器的输出。

Description

图像传感器的读出电路

技术领域

本发明涉及图像传感器，特别是涉及一种具有水平组合(binning)功能的图像传感器的读出(readout)结构。

背景技术

半导体图像传感器(例如电荷耦合组件(CCD)或互补金属氧化物半导体(CMOS)传感器)普遍使用于照相机或摄影机中，用于将可见光的图像转换为电子信号，便于后续的存储、传输或显示。

对于当今的图像传感器，其使用行放大器(column amplifier，CA)以读出每一行的图像信号。之所以在模拟通路(analog chain)的前级即对信号给予增益，理由之一是为了获取较佳的信号噪声比(SNR)。图1显示传统图像传感器的读出结构，其中，每一行(col1、col2...)分别连接至对应的行放大器(CA1、CA2...)。接下来，信号通过切换装置而依序传送至可编程增益放大器(programmable gain amplifier，PGA)。其中，位于每一行的采样-保持-重置(sample-and-hold-reset，SHR)电容C_SHRn(n＝1，2...)的重置信号被依序传送至可编程增益放大器(PGA)，而位于每一行的采样-保持-(图像)信号(sample-and-hold-signal，SHS)电容C_SHSn(n＝1，2...)的图像信号也依序被传送至可编程增益放大器(PGA)。

当图像传感器内制作愈来愈多的像素(或光二极管)时，每一像素的面积及其图像强度会相对的变小。为了增强图像强度以得到更佳的信号噪声比(SNR)，通常需要将多个像素的信号予以相加(或称为像素组合)。图2显示传统具组合功能的图像传感器的读出结构，其中，每一行(col1、col2...)分别连接至对应的行放大器(CA1、CA2...)。在信号被传送至可编程增益放大器(PGA)之前，多行的信号通过复用器(MUX)予以相加(或组合)。接着，复用器(MUX)的输出经由切换装置而依序传送至可编程增益放大器(PGA)。由于是将行与行的信号予以组合，因此图2所示的组合通成称为水平组合技术。

图1所示的传统图像传感器读出结构中，需要使用多个行放大器CA。当行的数目增加时，行放大器CA所占用的芯片面积就变得相当可观。图2所示的传统具组合功能的图像传感器的读出结构中，于行放大器CA之后进行信号组合，会不利于其信号噪声比(SNR)。

鉴于上述传统图像传感器读出结构的诸多缺点，因此亟需提出一种图像传感器的新颖读出结构，用于增进信号噪声比并降低芯片面积。

发明内容

鉴于上述，本发明的目的之一在于提供一种图像传感器的读出结构，特别是针对具水平组合(horizontal binning)功能的图像传感器，用于增进信号噪声比(SNR)并降低芯片面积。

根据本发明实施例，图像传感器的读出电路包含行放大器(CA)；及多个电容/开关组，每一组包含电容及开关，其连接至图像传感器的多个行节点之一。读出电路还包含复用器，其耦接于多个电容/开关组与行放大器的输入之间；及相关双采样(CDS)电路，用于接收行放大器的输出。读出电路还包含切换装置，用于将CDS电路的输出依序传送出来；及放大器，用于接收切换装置的输出。

附图说明

图1显示传统图像传感器的读出结构；

图2显示传统具组合功能的图像传感器的读出结构；

图3显示本发明实施例的具水平组合功能的图像传感器的读出结构；

图4A显示本发明实施例图像传感器第一行的像素电路，而图4B则显示第二行的像素电路；

图5显示图3和图4A/B于组合操作模式(binning mode)时的相关信号时序图；

图6显示图3和图4A/B于正常操作模式(normal mode)时的相关信号时序图。

具体实施方式

图3显示本发明实施例的具水平组合功能的图像传感器的读出结构。图像传感器可以是(但不限定为)电荷耦合组件(CCD)或互补金属氧化物半导体(CMOS)传感器，用于将可见光的图像转换为电子信号。本实施例的读出结构可应用于数字图像处理装置中，例如(但不限定为)照相机或摄影机。

在本实施例中，图像传感器的每一行(col1、col2...)或位线(bit line)经由电容Cn及开关phin(n＝1，2...)而分别电耦接至复用器MUX的输入。为简化起见，附图中的晶体管(或开关)及其控制信号使用相同的符号。电容Cn的其中一极板耦接至各行(col1、col2...)，开关phin(n＝1，2...)则耦接于电容Cn另一极板和复用器MUX的输入之间。复用器MUX可用于将多行(col1、col2...)的信号予以相加(或组合)。在另一实施例中，复用器MUX则是操作于“非组合(non-binning)”状态。

复用器MUX的输出馈至行放大器CA1。在优选实施例中，仅使用单一的行放大器CA1，而非如传统结构中(如图1、图2所示)使用多个行放大器(CAn，n＝1，2...)。由此，可以节省相当的芯片面积。在另一实施例中，则可以使用如图3中虚线所示的其它行放大器CAn(n＝2，3...)。

再参阅图3，反馈电容Cf耦接于行放大器(例如CA1)的输出与输入之间。CA重置开关CA_rst也是耦接于行放大器(例如CA1)的输出与输入之间。

相关双采样(correlated double sampling，CDS)电路包含采样-保持-重置信号(sample-and-hold-reset_signal，SHS)开关(SHRn，n＝1，2...)及采样-保持-图像信号(sample-and-hold-image_signal，SHS)开关(SHSn，n＝1，2...)，这些开关分别接收行放大器CAn(n＝1，2...)的输出。SHR开关及SHS开关分别耦接至SHR电容C_SHRn(n＝1，2...)及SHS电容C_SHSn(n＝1，2...)。在优选实施例中，仅使用单一CDS电路10，而非如传统读出结构中(如图1、图2所示)使用多个CDS电路。由此，可以节省相当的芯片面积。在另一实施例中，则可以使用如图3中虚线所示的其它CDS电路。

接下来，信号依序传送至放大器，例如可编程增益放大器。可编程增益放大器PGA可以是差动放大器。其中，位于SHR电容C_SHR1的重置信号通过切换装置12并经第一路径12A而被依序传送至可编程增益放大器PGA，而位于SHS电容C_SHS1的图像信号也通过切换装置12并经第二路径12B依序被传送至可编程增益放大器(PGA)。再者，CDS电路10还包含开关SW；当完成组合操作后，欲将SHR电容C_SHR和SHS电容C_SHS内的信号馈至下一放大器(例如PGA)时，此时将开关SW予以闭合(close)。

图4A显示本发明实施例图像传感器第一行的像素电路，而图4B则显示第二行的像素电路。每一像素电路包含重置晶体管rstn(n＝1，2)、源极跟随器sfn(n＝1，2)、选择晶体管seln(n＝1，2)及传输晶体管(或传输门)txn(n＝1，2)。于附图中，当重置晶体管rstn被开启时，可用于将光二极管Dn(n＝1，2)重置到一个重置参考电压。当源极跟随器sfn被开启时，可用于缓冲光二极管Dn的图像信号。当选择晶体管seln被字符线(word line)开启时，则允许像素图像信号的读出。当传输晶体管txn被开启时，可用于传送光二极管Dn的像素图像信号。此图像传感器的像素电路提供输出于行节点(coln，n＝1，2)，其耦接至图3读出电路的的输入。

图5显示图3和图4A/B于组合操作模式时的相关信号时序图。于操作时，首先，闭合CA重置开关CA_rst(100)，用于将行放大器CA1予以重置。SHR开关为闭合(101)，使得CA重置信号被存储于SHR电容C_SHR。于此阶段，SHS开关也是闭合的(102)。实践中，有源SHR信号和有源SHS信号会有一段重迭，其是为了防止耦合效应(coupling effect)。在另一实施例中，此阶段的SHS开关则为断开的。于此同时，重置晶体管rstn被开启(103)。接着，通过闭合开关phin(n＝1，2)(104)，像素电路(图4A/B)的输出重置信号得以被接收并存储于电容Cn(n＝1，2)。

接下来，像素电路(图4A/B)的传输晶体管txn被开启(105)。由此，行放大器CA的输入电压相当于图像信号减去所存储的重置信号；此输入电压接着受到行放大器CA的放大，此时的SHS开关持续闭合着，但断开SHR开关(106)。由此，图像信号因而存储于SHS电容C_SHS内。于组合操作时，复用器MUX可用于将多行(col1、col2...)的信号予以相加(或组合)。

根据本发明优选实施例，由于仅使用单一行放大器CA及单一CDS电路10，因而可以节省相当的芯片面积。换句话说，通过复用器MUX，每一行放大器可以重复被使用及共用于多行之间。再者，于行放大器之前即进行像素的组合，可增进信号噪声比(SNR)。

图6显示图3和图4A/B于正常操作模式时的相关信号时序图。于操作时，首先，当第一开关phi1为闭合时(200)，第一行像素电路(图4A)的输出连接至读出结构(图3)。于此周期200当中，第一行像素电路及读出结构的操作类似于图5所述，因此不予赘述。接下来，当第二开关phi2为闭合时(201)，第二行像素电路(图4B)的输出则连接至读出结构(图3)。于此周期201当中，第二行像素电路及读出结构的操作类似于图5所述，因此不予赘述。

以上所述仅为本发明的优选实施例而已，并非用于限定本发明的权利要求范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求范围内。

Claims

1.一种图像传感器的读出电路，包含：

单一的行放大器，当被重置时，即产生行放大器重置信号；

电容及开关，连接至所述图像传感器的行节点；

复用器，耦接于所述电容及开关与所述行放大器的输入之间；及

单一的相关双采样电路，用于接收所述行放大器的输出，

其中所述读出电路能够工作于组合操作模式和正常操作模式，在所述组合操作模式中，上述复用器用于将多个行的信号予以相加，

其中上述相关双采样电路包含：

采样-保持-重置信号开关，用于采样所述行放大器重置信号；

采样-保持-重置信号电容，耦接至所述采样-保持-重置信号开关，用于保持所述行放大器重置信号；

采样-保持-图像信号开关，用于采样所述图像传感器的图像信号；及

采样-保持-图像信号电容，耦接至所述采样-保持-图像信号开关，用于保持所述图像信号，

其中所述读出电路还包含单一的切换装置，耦接于所述相关双采样电路与放大器之间，其中所述切换装置用于将所述相关双采样电路的输出依序传送至所述放大器，并且

其中保持于所述采样-保持-重置信号电容的所述行放大器重置信号通过所述切换装置依序传送至所述放大器的二差动输入之一，且保持于所述采样-保持-图像信号电容的所述图像信号通过所述切换装置依序传送至所述放大器的另一差动输入。

2.如权利要求1所述的图像传感器的读出电路，其中上述电容的一极板耦接至所述行节点，而所述开关耦接于所述电容另一极板与所述复用器输入之间。

3.如权利要求1所述的图像传感器的读出电路，其中上述复用器于每一时间仅允许单一行的图像信号通过。

4.如权利要求1所述的图像传感器的读出电路，还包含反馈电容，耦接于所述行放大器的输出与输入之间。

5.如权利要求4所述的图像传感器的读出电路，还包含行放大器重置开关，耦接于所述行放大器的输出与输入之间。

6.如权利要求1所述的图像传感器的读出电路，还包含放大器，用于接收所述相关双采样电路的输出。

7.如权利要求6所述的图像传感器的读出电路，其中上述放大器包含可编程增益放大器。

8.一种图像传感器的读出电路，包含：

单一的行放大器，当被重置时，即产生行放大器重置信号；

由电容和开关构成的多个组，每一组包含电容及开关，其连接至所述图像传感器的多个行节点之一；

复用器，耦接于所述由电容和开关构成的多个组与所述行放大器的输入之间；

单一的相关双采样电路，用于接收所述行放大器的输出；

单一的切换装置，用于将所述相关双采样电路的输出依序传送出来；及

放大器，用于接收所述切换装置的输出，

其中上述相关双采样电路包含：

采样-保持-图像信号电容，耦接至所述采样-保持-图像信号开关，用于保持所述图像信号，并且

9.如权利要求8所述的图像传感器的读出电路，其中上述电容的一极板耦接至所述行节点，而所述开关耦接于所述电容另一极板与所述复用器输入之间。

10.如权利要求8所述的图像传感器的读出电路，其中上述复用器于每一时间仅允许单一行的图像信号通过。

11.如权利要求8所述的图像传感器的读出电路，还包含反馈电容，耦接于所述行放大器的输出与输入之间。

12.如权利要求11所述的图像传感器的读出电路，还包含行放大器重置开关，耦接于所述行放大器的输出与输入之间。

13.如权利要求8所述的图像传感器的读出电路，其中上述放大器包含可编程增益放大器。