KR20190036845A - 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 - Google Patents

고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR20190036845A
KR20190036845A KR1020170126243A KR20170126243A KR20190036845A KR 20190036845 A KR20190036845 A KR 20190036845A KR 1020170126243 A KR1020170126243 A KR 1020170126243A KR 20170126243 A KR20170126243 A KR 20170126243A KR 20190036845 A KR20190036845 A KR 20190036845A
Authority
KR
South Korea
Prior art keywords
signal
ramp
ramp signal
rising
comparison
Prior art date
Application number
KR1020170126243A
Other languages
English (en)
Inventor
김현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170126243A priority Critical patent/KR20190036845A/ko
Priority to US16/005,060 priority patent/US10574919B2/en
Publication of KR20190036845A publication Critical patent/KR20190036845A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서에 관한 것으로, 하프 램프 신호와 픽셀 신호의 초기 비교 과정을 통하여 1비트를 미리 결정한 후에 상승 또는 하강의 하프 램프 신호를 선택하여 픽셀 신호와 비교하여 아날로그-디지털 변환하기 위한 아날로그-디지털 장치 및 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 아날로그-디지털 변환 장치는, 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 상승 하프 램프 신호 또는 하강 하프 램프 신호를 선택하기 위한 램프 신호 선택기; 하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 상기 램프 신호 선택기에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 상기 램핑 방향 검출기; 및 상기 비교 블럭으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 상기 비교 블럭으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.

Description

고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서{ANALOG TO DIGITAL CONVERTER WITH HIGH-SPEED AND LOW-POWER, AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 고속으로 데이터를 아날로그-디지털 변환하면서도 소모 전력을 감소시킬 수 있는 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서에 관한 것이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS)는 기타 경쟁 제품(예를 들어, 고체 촬상 소자)에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이때, 씨모스 이미지 센서는 고체 촬상 소자와 달리 픽셀 어레이에서 출력되는 아날로그 형태의 신호(픽셀 신호)를 디지털 형태의 신호로 변환하는 동작이 필요한데, 이러한 아날로그 신호에서 디지털 신호로의 변환을 위해서 내부에 고해상도의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 사용한다.
이러한 씨모스 이미지 센서는 아날로그-디지털 변환 장치의 구현 방식에 따라 싱글 아날로그-디지털 변환 장치(Single ADC)를 사용하는 방식과 컬럼 아날로그-디지털 변환 장치(Column ADC)를 사용하는 방식으로 구분할 수 있다.
여기서, 싱글 아날로그-디지털 변환 방식은 고속으로 동작하는 하나의 아날로그-디지털 변환 장치를 사용하여 소정의 정해진 시간 내에 모든 컬럼의 픽셀 어레이에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 방식으로, 씨모스 이미지 센서의 칩 면적을 줄일 수 있는 장점이 있지만 아날로그-디지털 변환 장치가 고속으로 동작하여야 하므로 전력 소모가 큰 단점이 있다.
이에 반하여, 컬럼 아날로그-디지털 변환 방식은 간단한 구조의 아날로그-디지털 변환 장치(일예로, 싱글-슬롭 아날로그-디지털 변환 장치)를 각 컬럼마다 배치하여 구현하는 방식으로, 씨모스 이미지 센서의 칩 면적이 증가되는 단점이 있지만 각 아날로그-디지털 변환 장치가 저속으로 동작하여도 되므로 전력 소모가 적은 장점이 있다.
이러한 컬럼 아날로그-디지털 변환 방식은 픽셀 어레이의 출력 신호인 아날로그 출력 전압에 대하여 상호상관 이중 샘플링(CDS : Correlated Double Sampling)을 수행하고 그 결과 전압을 저장하며, 또한 램프 신호 발생 장치에서 생성된 램프 신호에 응답해서 상호상관 이중 샘플링 동작에서 저장된 전압을 소정의 램프 신호와 비교함으로써 디지털 코드 생성을 위한 비교 신호를 제공한다.
이때, 씨모스 이미지 센서가 기본적으로 고해상도를 구현하면서 고속으로 동작하기 위해서는 아날로그-디지털 변환(ADC) 특성의 개선이 중요하다.
그런데, 종래의 아날로그-디지털 변환 방식(예들 들어, 싱글-슬롭 아날로그-디지털 변환 장치)은 해상도를 1비트씩 향상시키기 위해서 카운터의 동작 클럭을 2의 배수씩 증가시켜야 하기 때문에 해상도 향상에 필요한 카운터의 동작 클럭수를 감소시킬 수 있는 특별한 방법이 없이는 고해상도로 구현이 어려울 뿐만 아니라, 데이터를 아날로그-디지털 변환하는데 많은 시간이 소요되어 고속으로 구현이 어려우며, 그에 따라 소모 전력도 증가하는 단점을 가지고 있다.
본 발명의 실시예는 하프(Half) 램프 신호와 픽셀 신호의 초기 비교 과정을 통하여 1비트를 미리 결정한 후에 상승 또는 하강의 하프 램프 신호를 선택하여 픽셀 신호와 비교하여 아날로그-디지털 변환하기 위한 아날로그-디지털 장치 및 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 아날로그-디지털 장치는, 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 상승 하프 램프 신호(VRAMP _UP) 또는 하강 하프 램프 신호(VRAMP_DN)를 선택하기 위한 램프 신호 선택기; 하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 상기 램프 신호 선택기에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 상기 램핑 방향 검출기; 및 상기 비교 블럭으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 상기 비교 블럭으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상승 및 하강 하프 램프 신호를 발생하기 위한 램프 신호 발생 장치; 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 상기 램프 신호 발생 장치로부터의 상승 또는 하강 하프 램프 신호를 선택하기 위한 램프 신호 선택기; 하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 상기 램프 신호 선택기에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 상기 램핑 방향 검출기; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 상기 비교 블럭으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 데이터 변환부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 하프(Half) 램프 신호와 픽셀 신호의 초기 비교 과정을 통하여 1비트를 미리 결정한 후에 상승 또는 하강의 하프 램프 신호를 선택하여 픽셀 신호와 비교하여 그 결과에 따라 아날로그-디지털 변환을 수행함으로써, 고속으로 데이터를 아날로그-디지털 변환하면서도 소모 전력을 감소시킬 수 있는 효과가 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도,
도 2a는 본 발명의 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 2b는 도 2a에 도시된 아날로그-디지털 변환 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도,
도 3a는 본 발명의 실시예에 따른 램프 신호 발생 장치의 구성도,
도 3b 및 도 3c는 하프 램프 신호의 파형을 나타내는 도면,
도 4a 및 도 4b는 본 발명의 실시예에 따른 비교기의 구성도,
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다. 그리고 도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1a를 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
상기와 같은 아날로그-디지털 변환 방식에서는 데이터를 아날로그-디지털 변환하는데 최대로 걸리는 시간이 데이터 값에 의해 결정되며, 이러한 데이터 변환 시간(TTOTAL)은 하기의 [수학식 1]과 같다.
Figure pat00001
여기서, △V1 = VRAMP - VDMAX이고, △V2 = VDMAX - VDMIN이며, △Vstep은 램프 신호가 하강할 때의 한 스텝을 의미한다. 그리고 VDMAX는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 큰 값을 의미하고, VDMIN는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 작은 값을 의미한다.
그런데, 상기와 같은 아날로그-디지털 변환 방식은 해상도를 1비트씩 향상시키기 위해서 카운터의 동작 클럭을 2의 배수씩 증가시켜야 하기 때문에 해상도 향상에 필요한 카운터의 동작 클럭수를 감소시킬 수 있는 특별한 방법이 없이는 고해상도로 구현이 어려울 뿐만 아니라, 데이터를 아날로그-디지털 변환하는데 많은 시간이 소요되어 고속으로 구현이 어려우며, 그에 따라 소모 전력도 증가하는 단점을 가지고 있다.
따라서 본 발명의 실시예에서는 하프(Half) 램프 신호와 픽셀 신호의 초기 비교 과정을 통하여 1비트(초기 비트)를 미리 결정한 후에 상승 또는 하강의 하프 램프 신호를 선택하여 픽셀 신호와 비교하여 그 결과에 따라 아날로그-디지털 변환을 수행함으로써, 고속으로 데이터를 아날로그-디지털 변환하면서도 소모 전력을 감소시킬 수 있으며, 이를 도 2a 내지 도 5를 참조하여 상세히 설명하기로 한다.
도 2a는 본 발명의 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 2b는 도 2a에 도시된 아날로그-디지털 변환 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 아날로그-디지털 변환 장치는, 램핑 방향 검출기(130)로부터의 램핑 방향 검출 결과에 따라 상승 하프 램프 신호(VRAMP _UP) 또는 하강 하프 램프 신호(VRAMP _ DN)를 선택하기 위한 램프 신호 선택기(110), 하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 램프 신호 선택기(110)에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭(120), 비교 블럭(120)으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 램핑 방향 검출기(130), 및 비교 블럭(120)으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 비교 블럭(120)으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부(140)를 포함한다.
여기서, 램프 신호 선택기(110)는 램프 신호 발생 장치로부터 비교 블럭(120)으로 인가되는 상승 하프 램프 신호를 램핑 방향 검출기(130)로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 스위치 SWUP, 및 램프 신호 발생 장치로부터 비교 블럭(120)으로 인가되는 하강 하프 램프 신호를 램핑 방향 검출기(130)로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 스위치 SWDN을 포함한다.
여기서, 도 2a에 도시된 각 스위치는 도 2b에 도시된 바와 같은 제어부(도면에 도시되지 않음, 예를 들어 타이밍 제너레이터)로부터의 제어 신호나 비교 블럭(120)으로부터의 초기 비교 신호에 따른 램핑 방향 검출 결과에 따라 온 또는 오프될 수 있다.
이때, VOZ 신호의 하이 구간은 비교기의 오프셋을 제거하기 위한 오토-제로(Auto-zero) 동작과 동시에 리셋 전압(VPIX _Reset) 값을 샘플링하기 위한 동작을 위한 타이밍이다. 그리고 VRAMP 신호의 하이 구간은 비교기가 램프 신호 발생 장치로부터 하프 램프 신호를 인가받아 픽셀 신호(VPIX)를 아날로그-디지털 변환하는 타이밍이다. 이 VRAMP 신호의 하이 구간은 VVCM 신호, VCK 신호, VLSB 신호를 포함한다. VVCM 신호의 하이 구간은 아날로그-디지털 변환을 위해 할당된 전체 램프 신호 생성 범위 중 절반을 생성하여 비교기로 인가해주는 타이밍이다. VCK 신호의 하이 구간은 비교기의 비교 결과값을 센싱하여 저장하는 타이밍이다. 그리고 비교기의 출력 결과에 따라 램핑 방향 검출기(130)에서는 램프 신호 선택기(110)에 VUP 또는 VDN 신호를 인가해준다. 그리고 VLSB 타이밍에 기존의 램프 동작과 동일하게 램프 신호 발생 장치에서는 1스텝씩 하프 램프 신호를 생성하여 비교기로 인가해준다.
다음으로, 도 2a 및 도 2b를 참조하여 픽셀 신호(VPIX)가 리셋 전압(VPIX _Reset)인 경우의 아날로그-디지털 변환 동작을 살펴보면 다음과 같다. 먼저, 스위치 SWOZ가 온(On)되면 디퍼렌셜 피드백(Differential Feedback)으로 인하여 비교기의 제 1 입력 전압값 VIN1과 제 2 입력 전압값 VIN2가 동일한 값을 갖는다. 이때, 커패시터 C1과 커패시터 C2에 비교기의 오프셋(Offset) 값이 샘플링되며 동시에 리셋 전압 값과 하프 램프 신호(즉, 초기에 입력되도록 기 설정된 상승 또는 하강 하프 램프 신호)의 특정 고정값(즉, 하프 램프 신호의 공통 전압)이 각각 커패시터 C1과 커패시터 C2에 샘플링된다. 즉, 커패시터 C1은 제 1 입력 전압값 VIN1(비교기의 오프셋 값)을 기준으로 리셋 전압 값을 샘플링하고 커패시터 C2는 제 2 입력 전압값 VIN2(비교기의 오프셋 값)를 기준으로 하프 램프 신호의 공통 전압 값을 샘플링한다.
이후, 스위치 SWOZ가 오프(Off)되고, 하프 램프 신호가 커패시터 C2를 통해 인가됨으로써, 제 2 입력 전압 VIN2의 노드에 교류(AC)적으로 하프 램프 신호가 전달되는 원리를 통해 '하프 램프 신호가 하강 또는 상승하는 시점부터 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2가 교차되어 비교 신호가 출력되는 시점'까지를 카운터가 카운팅하여 디지털 코드로 출력하여 리셋 전압(VPIX _Reset)의 아날로그-디지털 변환 값으로 활용한다.
이때, 기존의 비교기 동작의 경우 램프 신호의 램핑(Ramping)이 10비트 기준으로 1부터 1024 LSB(Least Significant Bit)까지 순차적으로 진행되지만, 본 발명의 비교기 동작의 경우 후술되는 도 3b 및 도 3c에 도시된 바와 같이 하프 램프 신호의 램핑이 먼저 전체 램핑 코드(n)의 절반 값(예를 들어, n/2 LSB)으로 스윙(Swing)하여 커패시터 C2를 통해 제 2 입력 전압 VIN2의 노드에 교류(AC)적인 변경이 전달되면, 비교기의 비교 결과에 따라 초기 비교 신호(0 또는 1)가 출력되어 데이터 변환부(140)에서 초기 비트가 결정되게 된다.
그리고 초기 비교 신호를 이용하여 제 1 입력 전압 VIN1의 리셋 전압 값이 램프 신호의 전체 범위 중 절반 위치를 기준으로 상측에 위치하는지 아니면 하측에 위치하는지를 확인할 수 있다. 즉, 비교기(예를 들어, 비교기가 복수 단으로 이루어진 경우 최종단의 비교기)로부터 초기 비교 신호가 출력되면, 램핑 방향 검출기(130, Ramping Direction Detector)에서 초기 비교 신호를 이용하여 램핑 방향을 검출한다.
그리고 램핑 방향 검출기(130)에서의 램핑 방향 검출 결과(VUP 또는 VDN)에 따라 램프 신호 선택기(110)에서 상승 램프 신호 또는 하강 램프 신호가 선택된다. 또한, 램핑 방향 검출기(130)에서의 램핑 방향 검출 결과에 따라 스왑 블럭에서 비교기 출력의 스왑(Swap) 형태가 결정된다(후술되는 도 4a 및 도 4c 참조). 이후, 하프 램프 신호의 출력 파형을 도시한 도 3b 및 도 3c의 VLSB처럼 기존과 동일한 형태로 램핑한다.
여기서, 램핑 방향 결정에 대하여 좀 더 상세히 살펴보면 다음과 같다.
일반적으로, 비교기의 게인이 유한하여 발생되는 비교기 딜레이(Comparator Delay)나 비교기의 고유한 오프셋으로 인해 n/2 LSB로 하프 램프 신호를 램핑할 때, 즉 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2=n/2 LSB를 비교할 때, 실제로는 "VIN1+비교기 오프셋 및 딜레이"와 VIN2=n/2 LSB의 비교가 될 수 있으며, 이때는 정확한 상승 램핑 또는 하강 램핑을 위한 방향 설정이 어려워지며, 이로 인해 n/2 LSB의 부근에서 에러 코드(Error Code)가 발생할 수 있다.
이를 해결하기 위하여, n/2 LSB로 하프 램프 신호를 램핑한 후에 VCK 신호의 하이 구간 동안 상승 또는 하강 방향을 확인하기 위한 동작을 수행한다.
즉, n/2 LSB - OFFSET LSB에서 상승 또는 하강 방향을 확인하거나 n/2 LSB + OFFSET LSB에서 상승 또는 하강 방향을 확인한 후에, 상승 또는 하강 램핑 방향을 결정한다.
즉, 후술되는 도 3b에 도시된 바와 같이, VIN1-(n/2 LSB-OFFSET LSB)>0이면 상승 램핑 방향으로 결정하여 상승 하프 램프 신호(VRAMP _UP)를 선택하고, VIN1-(n/2 LSB-OFFSET LSB)<0이면 하강 램핑 방향으로 결정하여 하강 하프 램프 신호(VRAMP _ DN)를 선택한다.
또는, 후술되는 도 3c에 도시된 바와 같이, VIN1-(n/2 LSB+OFFSET LSB)>0이면 상승 램핑 방향으로 결정하여 상승 하프 램프 신호를 선택하고, VIN1-(n/2 LSB+OFFSET LSB)<0이면 하강 램핑 방향으로 결정하여 하강 하프 램프 신호를 선택한다.
전술한 바와 같이, 하프 램프 신호와 픽셀 신호의 초기 비교 과정을 통하여 1비트를 미리 결정하여, 절반에 해당하는 램핑 클럭(Ramping Clock)을 감소시킴으로써, 저전압(Low power) 및 고속(High speed) 동작의 효과를 얻을 수 있다.
상기와 같이 픽셀 신호가 리셋 전압인 경우의 아날로그-디지털 변환 동작이 완료되면, 이후에 하프 램프 신호(선택된 상승 또는 하강 하프 램프 신호)가 특정 고정값(즉, 하프 램프 신호의 공통 전압)으로 리셋된 후에 인가되어 커패시터 C2에 샘플링되고, 픽셀 신호(VPIX) 중 시그널 전압(VPIX _Signal)이 인가되어 커패시터 C1에 샘플링되면 비교기의 제 1 입력 전압 VIN1의 노드에 픽셀 신호의 상호상관 이중 샘플링(CDS) 값이 걸리게 된다. 이후, 리셋 전압의 아날로그-디지털 변환 동작과 동일한 동작 과정을 진행함으로써, 동일하게 저전압 및 고속 동작의 효과를 얻을 수 있다.
도 3a는 본 발명의 실시예에 따른 램프 신호 발생 장치의 구성도이고, 도 3b 및 도 3c는 하프 램프 신호의 파형을 나타내는 도면이다.
종래의 램프 신호 발생 장치의 경우 단위 전류 셀을 이용하여 램프 형태의 기준 전압, 즉 램프 신호를 발생한다. 이때, 단위 전류 셀은 차동 구조이며, 이를 이용하여 차동 램프 신호를 발생할 수 있다. 예를 들어, 10비트 해상도를 기준으로 할 때 종래의 램프 신호 발생 장치는 매번 1스텝부터 1024 스텝까지의 램프 신호를 발생하고, 비교기가 이 램프 신호를 픽셀 신호와 비교하여 비교 신호를 출력함으로써 아날로그-디지털 변환이 이루어지도록 한다.
이와 달리 본 발명은, 램프 신호 발생 장치가 중앙 스텝으로 스윙하여 상승 또는 하강하는 하프 램프 신호를 발생한다. 그러면, 비교기는 초기에 픽셀 신호를 n/2+k 또는 n/2-k(여기서, k는 램프 신호 오프셋 값으로 n/2보다 작은 자연수)의 하프 램프 신호와 비교하여 초기 비교 신호를 출력하고, 그에 따라 램핑 방향 검출기(130)가 램핑 방향을 검출한다.
이를 위하여, 도 3a에 도시된 바와 같이, 본 발명의 실시예에 따른 램프 신호 발생 장치는, 상승 하프 램프 신호를 발생하기 위한 상승 하프 램프 신호 발생 블럭, 및 하강 하프 램프 신호를 발생하기 위한 하강 하프 램프 신호 발생 블럭을 포함한다.
여기서, 램프 신호 발생 장치는, 상승 및 하강 하프 램프 신호 발생 블럭에서 발생되는 상승 및 하강 하프 램프 신호의 오프셋을 제어하기 위한 램프 신호 오프셋 제어기(310)를 더 포함한다.
이때, 램프 신호 오프셋 제어기(310)는 상승 및 하강 하프 램프 신호의 오프셋 크기를 조절할 수 있다. 여기서, 상승 및 하강 하프 램프 신호의 오프셋 크기는 k스텝이 될 수 있다. 이처럼, 상승 및 하강 하프 램프 신호의 오프셋 크기가 조절되면, 그에 따라 카운터의 카운팅 크기도 조절될 수 있다.
그리고 램프 신호 발생 장치에서는 전술한 바와 같이 램프 신호 오프셋 제어기(310)를 이용하여 상승 및 하강 하프 램프 신호의 오프셋 크기를 조절하거나, ISP(Image Signal Processor)로부터의 제어 신호에 따라 단위 전류 셀들의 온/오프 순서를 제어하여 상승 및 하강 하프 램프 신호의 오프셋 크기를 조절할 수 있다.
한편, 램프 신호 발생 장치는, 상승 하프 램프 신호 발생 블럭에서 발생되는 상승 하프 램프 신호를 버퍼링하기 위한 버퍼(320), 및 하강 하프 램프 신호 발생 블럭에서 발생되는 하강 하프 램프 신호를 버퍼링하기 위한 버퍼(330)를 더 포함하며, 이러한 버퍼를 통해 성능 저하를 방지할 수 있다.
그리고 상승 하프 램프 신호 발생 블럭은, 도 3b 및 도 3c에 도시된 바와 같이, 공통 전압 값에서 전체 램핑 코드(n)의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 상승 램핑되는 상승 하프 램프 신호를 발생한다.
그리고 하강 하프 램프 신호 발생 블럭은, 도 3b 및 도 3c에 도시된 바와 같이, 공통 전압 값에서 전체 램핑 코드(n)의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 하강 램핑되는 하강 하프 램프 신호를 발생한다.
이때, 상승 하프 램프 신호 발생 블럭은 램프 신호 발생 장치의 전체 단위 전류 셀(Unit Current Cell)들 중 절반을 이용하여 구현하고, 하강 하프 램프 신호 발생 블럭은 램프 신호 발생 장치의 전체 단위 전류 셀들 중 나머지 절반을 이용하여 구현할 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 비교기의 구성도이다.
일반적으로, 입력되는 램프 신호의 방향에 따라 비교기의 출력 스윙(Output Swing) 방향이 변경될 수 있다. 이로 인하여 비교기의 지연이나, 램프 신호 발생 장치가 바라보는 비교기의 입력 트랜지스터의 게이트와 소스 간의 기생 커패시터(Cgs) 값의 변경으로 인한 밴딩 노이즈가 발생할 수 있다.
이를 해결하기 위해, 본 발명에서는 출력단의 출력 노드를 램프 신호의 방향에 따라 스왑(Swap)함으로써 출력 스윙 방향을 일정하게 해준다. 즉, 도 4a 및 도 4b에 도시된 바와 같이, 램핑 방향 검출기(130)로부터의 램핑 방향 검출 결과(VUP 또는 VDN)에 따라 스왑 블럭(410, 420)의 스위치를 스위칭해 줌으로써 출력 전압 VOUT의 출력 특성(출력 스윙 방향)을 일정하게 조절하여 준다.
이를 위하여, 본 발명의 실시예에 따른 비교기는, 출력단에 구비되어, 출력되는 비교 신호의 스윙 방향을 램핑 방향 검출기(130)로부터의 램핑 방향 검출 결과에 따라 조절하기 위한 스왑 블럭(410, 420)을 더 포함한다. 이때, 이러한 스왑 블럭의 기능은 복수의 스위치를 이용하여 구현할 수 있으며, 도 4a 및 도 4b에 도시된 형태의 비교기 이외의 다른 유사한 형태의 비교기에도 적용될 수 있다. 그리고 스왑 블럭(410, 420)을 제외한 비교기의 구성은 공지 기술이므로, 여기서는 더 이상 상세히 설명하지 않기로 한다.
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(510)와, 제어부(580)의 제어에 따라 픽셀 어레이(510) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(520)와, 제어부(580)의 제어에 따라 상승 하프 램프 신호 및 하강 하프 램프 신호를 발생하기 위한 램프 신호 발생 장치(530)와, 램프 신호 발생 장치(530)로부터 인가되어 선택된 상승 또는 하강 하프 램프 신호의 값과 픽셀 어레이(510)로부터 출력되는 각 픽셀 신호의 값을 제어부(580)의 제어에 따라 비교하기 위한 비교부(540)와, 비교부(540)로부터의 각 출력 신호에 따라 초기 비트를 결정하고 제어부(580)로부터의 클럭을 카운팅하기 위한 카운팅부(550)와, 제어부(580)의 제어에 따라 카운팅부(550)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(560)와, 로우 디코더(520)와 램프 신호 발생 장치(530)와 비교부(540)와 카운팅부(550)와 메모리부(560)와 컬럼 리드아웃 회로(570)의 동작을 제어하기 위한 제어부(580), 및 메모리부(560)의 데이터를 제어부(580)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(570)를 포함한다. 여기서, 비교부(540)는 도 2a의 램프 신호 선택기(110), 비교 블럭(120), 및 램핑 방향 검출기(130)를 이용하여 구현할 수 있고, 카운팅부(550)와 메모리부(560)는 도 2a의 데이터 변환부(140)를 이용하여 구현할 수 있다. 그리고 램프 신호 발생 장치(530)는 도 3a에서 전술한 바와 같이 구현될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110 : 램프 신호 선택기 120 : 비교 블럭
130 : 램핑 방향 검출기 140 : 데이터 변환부

Claims (18)

  1. 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 상승 하프 램프 신호(VRAMP_UP) 또는 하강 하프 램프 신호(VRAMP _ DN)를 선택하기 위한 램프 신호 선택기;
    하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 상기 램프 신호 선택기에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 상기 램핑 방향 검출기; 및
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 상기 비교 블럭으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부
    를 포함하는 아날로그-디지털 변환 장치.
  2. 제 1항에 있어서,
    상기 비교 블럭은 비교기를 포함하고,
    상기 비교기는,
    출력단에 구비되어, 출력되는 비교 신호의 스윙 방향을 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 조절하기 위한 스왑 블럭
    을 더 포함하는 아날로그-디지털 변환 장치.
  3. 제 1항에 있어서,
    상기 램프 신호 선택기는,
    상기 비교 블럭으로 인가되는 상승 하프 램프 신호를 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 제 1 스위치; 및
    상기 비교 블럭으로 인가되는 하강 하프 램프 신호를 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 제 2 스위치
    를 포함하는 아날로그-디지털 변환 장치.
  4. 제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상승 하프 램프 신호 및 하강 하프 램프 신호를 발생하기 위한 램프 신호 발생 장치를 포함하고,
    상기 램프 신호 발생 장치는,
    상승 하프 램프 신호를 발생하기 위한 상승 하프 램프 신호 발생 블럭; 및
    하강 하프 램프 신호를 발생하기 위한 하강 하프 램프 신호 발생 블럭
    을 포함하는 아날로그-디지털 변환 장치.
  5. 제 4항에 있어서,
    상기 램프 신호 발생 장치는,
    상기 상승 및 하강 하프 램프 신호 발생 블럭에서 발생되는 상승 및 하강 하프 램프 신호의 오프셋을 제어하기 위한 램프 신호 오프셋 제어기
    를 더 포함하는 아날로그-디지털 변환 장치.
  6. 제 4항에 있어서,
    상기 램프 신호 발생 장치는,
    ISP(Image Signal Processor)로부터의 제어 신호에 따라 단위 전류 셀들의 온 또는 오프 순서를 제어하여 상승 및 하강 하프 램프 신호의 오프셋 크기를 조절하는, 아날로그-디지털 변환 장치.
  7. 제 4항에 있어서,
    상기 램프 신호 발생 장치는,
    상기 상승 하프 램프 신호 발생 블럭에서 발생되는 상승 하프 램프 신호를 버퍼링하기 위한 제 1 버퍼; 및
    상기 하강 하프 램프 신호 발생 블럭에서 발생되는 하강 하프 램프 신호를 버퍼링하기 위한 제 2 버퍼
    를 더 포함하는 아날로그-디지털 변환 장치.
  8. 제 4항에 있어서,
    상기 상승 하프 램프 신호 발생 블럭은,
    공통 전압 값에서 전체 램핑 코드의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 상승 램핑되는 상승 하프 램프 신호를 발생하는, 아날로그-디지털 변환 장치.
  9. 제 4항에 있어서,
    상기 하강 하프 램프 신호 발생 블럭은,
    공통 전압 값에서 전체 램핑 코드의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 하강 램핑되는 하강 하프 램프 신호를 발생하는, 아날로그-디지털 변환 장치.
  10. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상승 및 하강 하프 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 상기 램프 신호 발생 장치로부터의 상승 또는 하강 하프 램프 신호를 선택하기 위한 램프 신호 선택기;
    하프 램프 신호와 픽셀 신호를 초기 비교하여 초기 비교 신호를 출력하고, 상기 램프 신호 선택기에서 선택된 상승 또는 하강 하프 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 램핑 방향을 검출하기 위한 상기 램핑 방향 검출기;
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 초기 비트를 결정한 후에 상기 비교 블럭으로부터의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 데이터 변환부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  11. 제 10항에 있어서,
    상기 비교 블럭은 비교기를 포함하고,
    상기 비교기는,
    출력단에 구비되어, 출력되는 비교 신호의 스윙 방향을 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 조절하기 위한 스왑 블럭
    을 더 포함하는 씨모스 이미지 센서.
  12. 제 10항에 있어서,
    상기 램프 신호 선택기는,
    상기 비교 블럭으로 인가되는 상승 하프 램프 신호를 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 제 1 스위치; 및
    상기 비교 블럭으로 인가되는 하강 하프 램프 신호를 상기 램핑 방향 검출기로부터의 램핑 방향 검출 결과에 따라 온 또는 오프하기 위한 제 2 스위치
    를 포함하는 씨모스 이미지 센서.
  13. 제 10항에 있어서,
    상기 램프 신호 발생 장치는,
    상승 하프 램프 신호를 발생하기 위한 상승 하프 램프 신호 발생 블럭; 및
    하강 하프 램프 신호를 발생하기 위한 하강 하프 램프 신호 발생 블럭
    을 포함하는 씨모스 이미지 센서.
  14. 제 13항에 있어서,
    상기 램프 신호 발생 장치는,
    상기 상승 및 하강 하프 램프 신호 발생 블럭에서 발생되는 상승 및 하강 하프 램프 신호의 오프셋을 제어하기 위한 램프 신호 오프셋 제어기
    를 더 포함하는 씨모스 이미지 센서.
  15. 제 13항에 있어서,
    상기 램프 신호 발생 장치는,
    ISP(Image Signal Processor)로부터의 제어 신호에 따라 단위 전류 셀들의 온 또는 오프 순서를 제어하여 상승 및 하강 하프 램프 신호의 오프셋 크기를 조절하는, 씨모스 이미지 센서.
  16. 제 13항에 있어서,
    상기 램프 신호 발생 장치는,
    상기 상승 하프 램프 신호 발생 블럭에서 발생되는 상승 하프 램프 신호를 버퍼링하기 위한 제 1 버퍼; 및
    상기 하강 하프 램프 신호 발생 블럭에서 발생되는 하강 하프 램프 신호를 버퍼링하기 위한 제 2 버퍼
    를 더 포함하는 씨모스 이미지 센서.
  17. 제 13항에 있어서,
    상기 상승 하프 램프 신호 발생 블럭은,
    공통 전압 값에서 전체 램핑 코드의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 상승 램핑되는 상승 하프 램프 신호를 발생하는, 씨모스 이미지 센서.
  18. 제 13항에 있어서,
    상기 하강 하프 램프 신호 발생 블럭은,
    공통 전압 값에서 전체 램핑 코드의 절반 값으로 스윙되어 램프 신호 오프셋 값이 반영된 후에 하강 램핑되는 하강 하프 램프 신호를 발생하는, 씨모스 이미지 센서.
KR1020170126243A 2017-09-28 2017-09-28 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 KR20190036845A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170126243A KR20190036845A (ko) 2017-09-28 2017-09-28 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US16/005,060 US10574919B2 (en) 2017-09-28 2018-06-11 High-speed and low-power analog-to-digital converter and CMOS image sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170126243A KR20190036845A (ko) 2017-09-28 2017-09-28 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서

Publications (1)

Publication Number Publication Date
KR20190036845A true KR20190036845A (ko) 2019-04-05

Family

ID=65808449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126243A KR20190036845A (ko) 2017-09-28 2017-09-28 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서

Country Status (2)

Country Link
US (1) US10574919B2 (ko)
KR (1) KR20190036845A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336896B1 (ko) * 2020-07-22 2021-12-07 강원대학교 산학협력단 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
KR102409074B1 (ko) * 2020-12-17 2022-06-15 동국대학교 산학협력단 저전력 아날로그-디지털 컨버터용 비교기
KR20230023381A (ko) * 2021-08-10 2023-02-17 강원대학교산학협력단 Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102493826B1 (ko) * 2018-04-30 2023-01-31 에스케이하이닉스 주식회사 비교 장치 및 그에 따른 씨모스 이미지 센서
CN108805066B (zh) * 2018-05-31 2020-04-17 京东方科技集团股份有限公司 指纹检测装置和指纹检测方法
KR102510671B1 (ko) * 2018-09-21 2023-03-20 에스케이하이닉스 주식회사 램프신호 생성기 및 이를 포함하는 이미지 센서
CN113612395B (zh) * 2021-09-06 2022-02-15 深圳市优优绿能电气有限公司 一种超低待机功耗的辅助电源电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
KR101949980B1 (ko) * 2012-04-03 2019-02-19 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102086777B1 (ko) * 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들
KR102170619B1 (ko) * 2014-07-03 2020-10-28 삼성전자주식회사 이미지 센서와 이를 포함하는 장치
KR102261587B1 (ko) * 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
US9276597B1 (en) * 2015-02-10 2016-03-01 Mediatek Inc. Circuit and method for calibration of analog-to-digital converter
KR20170124668A (ko) 2016-05-02 2017-11-13 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102514432B1 (ko) 2016-09-19 2023-03-29 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102648189B1 (ko) * 2017-01-12 2024-03-14 에스케이하이닉스 주식회사 아날로그 디지털 변환 장치 및 이를 포함하는 리드 아웃 회로와 씨모스 이미지 센서
JP7005231B2 (ja) * 2017-08-28 2022-01-21 キヤノン株式会社 撮像装置、撮像システム、移動体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336896B1 (ko) * 2020-07-22 2021-12-07 강원대학교 산학협력단 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
KR102409074B1 (ko) * 2020-12-17 2022-06-15 동국대학교 산학협력단 저전력 아날로그-디지털 컨버터용 비교기
KR20230023381A (ko) * 2021-08-10 2023-02-17 강원대학교산학협력단 Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치

Also Published As

Publication number Publication date
US20190098245A1 (en) 2019-03-28
US10574919B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
KR20190036845A (ko) 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US6885331B2 (en) Ramp generation with capacitors
US8462246B2 (en) Apparatus and method for CDS and ADC with multiple samplings in image sensor
KR20190097704A (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US10097781B2 (en) Analog-to-digital converter and operating method thereof
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
KR20170111456A (ko) 비교 장치 및 그를 이용한 씨모스 이미지 센서
CN114503545A (zh) 双斜坡像素读出
KR102546191B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10306170B2 (en) Comparison device and image sensor including the same
US10015422B1 (en) Analog-to-digital converter and analog-to-digital conversion method
US11470274B2 (en) Solid state imaging element and electronic apparatus
KR102506833B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
JP6112871B2 (ja) 撮像素子及び撮像装置
KR20190106516A (ko) 고해상도 및 저잡음의 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
US11107847B2 (en) Pixel and imaging array with reduced dark current adapted to low light imaging
KR20230023381A (ko) Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치