KR101459138B1 - 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법 - Google Patents

고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법 Download PDF

Info

Publication number
KR101459138B1
KR101459138B1 KR1020070103204A KR20070103204A KR101459138B1 KR 101459138 B1 KR101459138 B1 KR 101459138B1 KR 1020070103204 A KR1020070103204 A KR 1020070103204A KR 20070103204 A KR20070103204 A KR 20070103204A KR 101459138 B1 KR101459138 B1 KR 101459138B1
Authority
KR
South Korea
Prior art keywords
counting
period
reference signal
counter
column
Prior art date
Application number
KR1020070103204A
Other languages
English (en)
Other versions
KR20080033890A (ko
Inventor
다다유끼 다우라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20080033890A publication Critical patent/KR20080033890A/ko
Application granted granted Critical
Publication of KR101459138B1 publication Critical patent/KR101459138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치의 구동 방법이 제공된다. 이 구동 방법은, 매트릭스 형태로 배치된 복수의 화소에 대하여 입사되는 광을 전기 신호로 변환하는 단계; 상기 화소를 행 및/또는 열마다 선택 제어하여 순차적으로 주사하는 단계; 상기 선택 제어된 상기 화소들 중 제1 그룹의 행 및/또는 열에 대응한 적어도 하나의 화소로부터 얻어지는 적어도 하나의 아날로그 신호를 제1 디지털 신호로 변환하고, 그 변환 결과에 관한 데이터를 제1 카운팅하는 단계; 및 상기 선택 제어된 상기 화소들 중 제2 그룹의 행 및/또는 열에 대응하는 적어도 하나의 화소로부터 얻어지는 적어도 하나의 아날로그 신호를 제2 디지털 신호로 변환하고, 그 변환 결과에 관한 데이터를 제2 카운팅하는 단계를 포함한다. 상기 제1 카운팅이 수행되는 기간은 상기 제2 카운팅이 수행되는 기간과 독립적이다.
고체 촬상 장치, 촬상 장치, 고체 촬상 장치의 구동 방법

Description

고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동 방법{SOLID-IMAGE-PICKUP DEVICE, IMAGE-PICKUP DEVICE, AND METHOD OF DRIVING SOLID-IMAGE-PICKUP DEVICE}
<관련 출원에 대한 교차 참조>
본 발명은, 그 전문이 본 명세서에 참고자료로서 인용된 2006년 10월 13일자로 일본 특허청에 출원된 일본 특허 출원 제2006-279731호와 관련된 서브젝트 매터를 포함한다.
본 발명은 매트릭스 형태로 배치된 복수의 화소를 이용하여 입사 광량을 전기 신호로 변환하는 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동 방법에 관한 것이다.
공지된 직/병렬 아날로그-디지털 컨버터(이하, ADC로 축약하여 칭함)를 실장한 COMS(complementary-metal-oxide-semiconductor) 이미지 센서가, "W. Yang 외 다수에 의한, 1999년 2월 기술지 ISSCC 다이제스트의 304-305페이지의 "An Integrated 800
Figure 112007073389809-pat00001
600 COMS Image System"에 개시되어 있다. 도 7은 공지된 직/병렬 ADC가 실장되어 있는 CMOS 이미지 센서의 구성을 도시하는 블록도이다. 즉, 포 토다이오드와 화소 내(in pixel) 증폭기를 포함하는 단위 화소(12)들이 매트릭스 형태로 배치되어 화소 어레이(11)를 형성한다.
ADC는 디지털-아날로그 컨버터(이하, 축약하여 DAC라고 칭함)(19)로부터 생성된 참조 전압 RAMP와, 행 선 H0, H1 등마다 단위 화소(12)로부터 열 선 V0, V1 등을 경유하여 얻어지는 아날로그 신호를 비교하도록 구성된 비교기(13)와, 비교 시간을 카운트하도록 구성된 카운터(52)에 의해 얻어진 카운트 결과에 대한 데이터를 저장하는 메모리 장치(51)를 포함한다. ADC는 n 비트 디지털 신호 변환 기능을 포함한다. 비교기(13) 및 메모리 장치(51)가 열 선 V0, V1 등마다 배치되어, 직/병렬 ADC 블록(54)을 형성한다.
수평 출력선(55)은, 2n 비트 폭의 수평 출력선과, 각각의 출력선에 대응한 2n 센스 회로, 감산 회로(53) 및 출력 회로를 포함한다. 또한, 화소 어레이(11)로부터 출력되는 신호들을 순차적으로 판독하는데 사용되는 제어 회로로서, 내부 클록 신호를 생성하는 타이밍 제어 회로(20), 행 어드레스 및/또는 행 주사를 제어하도록 구성된 행 주사 회로(18), 및 열 어드레스 및/또는 열 주사를 제어하도록 구성된 열 주사 회로(17)가 배치된다.
전술한 공지된 CMOS 이미지 센서의 동작에 대하여 도 8의 타이밍차트 및 도 7의 블록도를 참조하여 설명한다. 임의의 행 Hx 상에 제공된 단위 화소(12)로부터 열 선 V0, V1...에의 전기 신호들의 1회째의 판독이 안정된 후, DAC(19)는 RAMP에 참조 전압으로서 시간 변화시킨 계단 형상의 파형을 입력하고, 비교기(13)는 임의의 열 선 Vx의 전압과 기준 전압을 비교한다. RAMP에의 계단파 입력과 동시에 카 운터(52)는 제1 카운팅을 수행한다.
RAMP의 전압이 임의의 열 선 Vx의 전압과 동일해졌을 때, 비교기(13)의 출력은 반전된다. 동시에, 비교 기간에 대응하는 카운트값에 관한 데이터가 메모리 장치(51)에 저장된다. 1회째의 판독이 수행되는 동안, 단위 화소(12)의 리셋 성분 △V가 판독된다. 각각의 리셋 성분 △V 내에는, 단위 화소(12)마다 변동하는 잡음이 오프셋 성분으로서 포함되어 있다.
그러나, 리셋 성분 △V의 잡음의 변동이 통상 작고 리셋 레벨이 전 화소(12) 공통이기 때문에, 임의의 열 선 Vx의 출력의 값은 대부분 이미 알려져 있다. 따라서, 리셋 성분 △V의 1회째의 판독이 수행될 때에는, RAMP 전압을 조정함으로써 비교 기간을 짧게할 수 있다. 따라서, 전술한 공지된 예에 따르면, 7 비트에 대응하는 카운팅 기간(128 클록 신호)에서 리셋 성분들 △V 간의 비교가 이루어진다.
2회째의 판독시에는, 리셋 성분 △V외에, 단위 화소(12) 각각의 입사 광량에 대응하는 신호 성분이 판독되고, 1회째 판독에서 수행되었던 것과 동일한 동작이 수행된다. 즉, 임의의 행 Hx 상에 제공된 단위 화소(12)에서 열 선 V0, V1으로의 2회째의 전기 신호의 판독이 안정된 후, DAC(19)가 RAMP에 참조 전압으로서 시간 변화시킨 계단 형상의 파형을 입력하고, 비교기(13)가 임의의 열 선 Vx의 전압과 기준 전압을 비교한다.
계단 형상의 파형이 RAMP에 입력됨과 동시에, 카운터(52)는 제2 카운팅을 수행한다. RMAP의 전압이 임의의 열 선 Vx의 전압과 동일해졌을 때에는, 비교기(13)의 출력이 반전된다. 동시에, 비교 기간에 대응하는 카운트 값에 관한 데이터가 메모리 장치(51)에 저장된다. 그 때, 제1 카운팅의 값에 관한 데이터와 제2 카운팅의 값에 관한 데이터가 메모리 장치(51) 내의 서로 다른 위치에 저장된다.
전술한 AD 변환 기간이 끝난 후, 열 주사 회로(17)는 제1 카운팅에 의해 얻어져 메모리 장치(51)에 저장되는 n 비트 디지털 신호와, 제2 카운팅에 의해 얻어져 메모리 장치(51)에 저장되는 n 비트 디지털 신호들을 2n 수평 출력 선(55)을 경유하여 감산 회로(53)에 보내어, 제2 카운팅에 의해 얻어진 n 비트의 디지털 신호로부터 제1 카운팅에 의해 얻어진 n 비트 디지털 신호를 감산하여 순차적으로 외부에 보낸다. 그 후, 각 행마다 전술한 동작이 순차적으로 수행되어, 2차원 이미지가 생성된다.
그러나, 전술한 CMOS 이미지 센서는 다음과 같은 문제점이 있다. 즉, 복수의 클록 신호들 CKi를 카운터에 보낼 필요가 있다. 또한, 신호들이 열들로부터 판독될 때, 각 열들에 대한 카운트 동작이 동일한 기간 내에서 동시에 수행되어야 하기 때문에, 전력 소모가 증가된다. 또한, 클록 신호들 CKi가 동기화되어야 하기 때문에, 클록 속도가 CMOS 이미지 센서의 동작 제한의 요인이 된다.
이에 따라서, 본 발명의 일 실시예에 따른 고체 촬상 장치는 입사 광량을 전기 신호로 변환하도록 구성된, 매트릭스 형태로 배열된 복수의 화소; 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하도록 구성된, 제1 그룹의 행 및/또는 열마다 배치된 복수의 제1 아날로그-디지털 컨버터; 상기 화소로부터 얻어지는 또 다른 아날로그 신호를 또 다른 디지털 신호로 변환하도록 구성된, 제2 그룹의 행 및/또는 열마다 배치된 복수의 제2 아날로그-디지털 컨버터; 상기 제1 아날로그-디지털 컨버터에 의해 얻어진 제1 디지털 변환 결과를 카운팅하는 복수의 제1 카운터; 상기 제2 아날로그-디지털 컨버터에 의해 얻어진 제2 디지털 변환 결과를 카운팅하는 복수의 제2 카운터; 및 상기 제1 카운터가 상기 제1 디지털-변환 결과를 카운팅하는 제1 카운팅 기간과, 상기 제2 카운터가 상기 제2 디지털-변환 결과를 카운팅하는 제2 카운팅 기간을 독립적으로 제어하도록 구성된 제어 장치를 포함한다.
전술한 실시예에 따르면, 제1 카운팅 기간과 제2 카운팅 기간이 독립적으로 제어된다. 따라서, 보수 카운팅(complement counting)으로서, 제1 카운터는 카운팅 기간의 전반의 카운팅을 행하고, 제2 카운터는 동일한 카운팅 기간의 후반의 카운팅을 행하여, 동일한 카운팅 기간에서 동시에 동작하는 카운터가 수가 줄어들 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 카운터를 비동기 카운터로서 제공함으로써, 1개의 클록 신호만을 공급하는 것만으로도 되기 때문에, 소비 전력이 감소된다. 또한, 클록 신호가 동기화될 필요가 없으므로, 클록 속도가 제한되지 않는다. 또한 열 및/또는 행의 제1 그룹에 대한 카운팅이, 전반 카운팅과 후반 카운팅이 조합하여 수행되도록 카운팅 기간의 전반과 후반에서 수행된다.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 설명한다. 도 1은 본 발명의 제1 실시예를 도시하는 블록도이다. 도 1에서, 공지된 예에서와 동일한 구성 요소에 대해서는 동일한 참조 번호로 표시한다.
즉, 제1 실시예와 관련된 고체 촬상 장치(CMOS 이미지 센서)에서는, 포토다이오드 및 화소 내 증폭기를 포함하는 단위 화소들(12)이 매트릭스 형태로 배치되어, 화소 어레이(11)를 형성한다.
ADC(21a 및 21b) 각각은 디지털-아날로그 컨버터(이하, DAC로 칭함)(19)에 의해 생성된 참조 전압 RAMP를 행 선 H0, H1 등마다 단위 화소(12)로부터 열 선 V0, V1 등을 경유하여 얻어지는 아날로그 신호와 비교하도록 구성된 비교기(13)와, 비교 시간을 카운트하도록 구성된 비동기 업/다운 카운터(61)를 포함한다. ADC(21a 및 21b) 각각은 n 비트 디지털 신호 변환 기능을 포함하고, 열 선 V0, V1 등마다 ADC(21a) 또는 ADC(21b)가 제공되어, 직렬/병렬 ADC 블록(54)을 형성한다.
특히, 전술한 실시예에 따르면, ADC(21a 및 21b) 각각은 공지된 예에서 사용되는 메모리 장치(51) 대신에 비동기 업/다운 카운터(61)를 포함한다. 또한, ADC(21a)와는 대조적으로, ADC(21b)는 반전 회로(23)를 구비하고, 예를 들어 ADC(21a)는 짝수 열에 제공되고 ADC(21b)는 홀수열에 제공되어, 직/병렬 ADC 블록(54)이 생성된다. 따라서, 비교 결과로서 출력되는 비교 신호 COMPOUT0과 비교 신호 xCOMPOUT 사이에는 반전 관계가 있다.
또한, 화소 어레이(11)로부터 전송되어 오는 신호들을 순차적으로 판독하도록 구성된 제어 회로로서, 내부 클록 신호를 생성하도록 구성된 타이밍 제어 회로(20), 행 어드레스 및/또는 행 주사를 제어하도록 구성된 행 주사 회로 및 열 어드레스 및 열 주사를 제어하도록 구성된 열 주사 회로(17)가 제공된다.
전술한 CMOS 이미지 센서에서는, 화소 어레이(11)에 제공된 단위 화소(12)에 의해 캡처된 입사 광량에 대응하는 전기 신호들이 타이밍 제어 회로(20)에 의해 결정된 소정 타이밍에서 행마다 판독된다. 판독된 전기 신호들은 각 열마다 카운트되어 디지털 신호로서 순차적으로 출력된다. 전술한 실시예에서는, 짝수 열은 제1 그룹으로 결정되고, 홀수 열은 제2 그룹으로 결정되며, 제1 그룹 및 제2 그룹으로부터 출력된 디지털 신호들은 동일한 판독 기간 내에서 독립된 타이밍으로 카운트된다.
전술한 실시예에 따른 CMOS 이미지 센서의 동작에 대해 도 2의 타이밍차트 및 도 1의 블록도를 참조하여 설명한다. 임의의 행 Hx 상에 제공된 단위 화소(12)로부터 열 선 V0, V2...에의 전기 신호들의 1회째의 판독이 안정된 후, DAC(19)의 출력단으로부터 참조 전압 RAMP가 출력된다. 이 참조 전압 RAMP는, 기준 전압 REF로서 기능하며, 계단 형상 파형으로서 입력된다. 비교기(13)는 기준 전압 REF를 임의의 열 선 Vx의 전압과 비교한다.
우선, ADC(21a)의 동작에 대해 설명한다. 비동기 업/다운 카운터(61)는 다운 카운트 상태에 있고 1회째의 판독(리셋 카운팅)을 수행한다. 기준 전압 REF가 임의의 열 선 Vx(예컨대, 열 선 V0)의 전압과 동등해졌을 때, 비교기(13)로부터 출력되는 비교 신호 COMPOUT0(도 2의 신호 COMPOUTe)는 반전되고, 다운 카운트 동작은 정지되며, 카운트값이 저장된다.
이 때, 비동기 업/다운 카운터(61)의 초기값은 "0"과 같은 AD 변환의 계조의 최소값으로 결정된다. 리셋 카운터 기간 동안, 단위 화소(12)의 리셋 성분 △V0이 판독된다. 그 후, 입사 광량에 따라서 열 선 V0, V2 등이 안정된 후 2회째의 판독(데이터 카운팅)이 수행된다.
데이터 카운터 기간 동안, 참조 전압 RAMP가 기준 전압 REF로서 입력되고, 비교기(13)는 기준 전압 REF를 임의의 열 선 V0, V2 등의 각각의 전압과 비교한다. 참조 전압 RAMP의 계단 형상 파형이 입력됨과 동시에, 각각의 비동기 업/다운 카운터(61)가 업 카운팅을 수행한다. 기준 전압 REF의 값이 열 선 Vx의 전압 값과 동일해졌을 때, 비교기(13)로부터 출력된 비교 신호 COMPOUT0가 반전되고, 비교 기간에 대응하는 카운트 값이 저장된다. ADC(21a)는 리셋 카운터 기간 및 데이터 카운터 기간 각각의 전반에서 동작한다.
다음으로, ADC(21b)의 동작에 대해 설명한다. 비동기 업/다운 카운터(61)는 업 카운트 상태에 있고, 1회째의 판독(리셋 카운팅)을 수행한다. 기준 전압 REF과 임의의 열 선 Vx의 전압이 서로 동일해졌을 때, 비교기(13)로부터 출력된 비교 신호 COMPOUT1이 반전된다. 또한, 비동기 업/다운 컨버터(61)가 반전 회로(23)로부터 전송되어 오는 반전된 신호 xCOMPOUT1(도 2의 xCOMPOUTo)에 기초하여 업 카운트 동작의 수행을 시작하고, 리셋 카운터 기간 동안 얻어진 보수(complement)의 값이 카운트값으로서 저장된다.
이 때, 비동기 업/다운 카운터(61)의 초기값은 "4095"와 같은 AD 변환의 계조의 최대값으로 결정된다. 리셋 카운터 기간 동안, 단위 화소(12)의 리셋 성분 △V1에 관한 데이터가 판독된다. 그 후, 열 선 V1, V3 등이 안정되었을 때, 입사 광량에 따라 2회째의 판독(데이터 카운팅)이 수행된다.
데이터 카운터 기간 동안에는, 참조 전압 RAMP가 기준 전압 REF로서 입력되고, 비교기(21)는 기준 전압 REF와 임의의 열 선 V1, V3 등의 각각의 전압을 비교한다. 참조 전압 RAMP의 계단 형상 파형이 입력됨과 동시에, 각각의 비동기 업/다운 카운터(61)가 다운 카운팅을 수행한다. 기준 전압 REF의 값이 열 선 Vx의 전압과 동일해졌을 때, 비교기(13)로부터 출력된 비교 신호 COMPOUT1이 반전된다. 또한, 비교 기간에 대응하는 카운트값이 반전 회로(23)로부터 전송되어 오는 반전된 신호 xCOMPOUT1에 기초하여 저장된다. ADC(21b)가 리셋 카운터 기간 및 데이터 카운터 기간 각각의 후반(보수)에서 카운트 동작을 수행한다.
또한, 카운트 동작이 수행되는 기간은 입력 레벨(밝기)에 따라서 결정된다. 예를 들면, 입력 레벨이 높은(밝은) 경우, 데이터 카운터 기간의 전반에서 카운트 동작을 수행하는 ADC(21a)가 장시간 동안 카운트를 수행하고, ADC(21b)는 단시간 동안 카운트 동작을 수행한다. ADC(21a 및 21b)가 전술한 방식으로 상보적인 관계를 이루기 때문에, 소비 전력을 평준화(leveled out)할 수 있다.
비동기 업/다운 카운터(61)에 저장된 카운터 값이 열 주사 회로(17)에 의해 주사되어, 디지털 신호로서 수평 출력선(55)을 경유하여 출력된다. 그 후, 전술한 동작들이 행마다 순차적으로 수행되어, 2차원 이미지가 생성된다.
도 3은 전술한 실시예를 구체적으로 설명하는 타이밍차트이다. 여기서, 예를 들어, 열 선 V0 및 V1 각각의 리셋 카운트 값은 100이고, 열 선 V0 및 V1 각각 의 데이터 카운트 값은 2000이다.
우선, 리셋 카운터 기간으로서 준비된 128 클록 신호들에 대하여 설명한다. 이 128 클록 신호들의 입력 개시와 함께, 비교기(13)는 참조 전압 RAMP와 열 선 V0의 전압을 비교한다. 여기서는, 카운터에 입력되는 UPDOWN 신호들이 DOWNcount 기간으로서 제공되므로, 다운 카운트 동작이 수행된다. 또한, 리셋 카운트 값이 100이므로, 100번째 클록 신호가 입력되었을 때 비교기의 출력이 반전되고, 다운카운트 동작은 정지하며, 카운트 값 -100이 저장된다.
다음으로, 비교기(13)는 동일한 리셋 카운터 기간 내에서 참조 전압 RAMP와 열 선 V1의 전압을 비교한다. 여기서는, 카운터에 입력되는 xUPDOWN 신호들이 UPcount 기간으로서 제공되기 때문에 업 카운트 동작이 수행된다. 또한, 비교기 출력이 반전 회로(23)에 의해 반전되기 때문에, 참조 전압 RAMP와 열 선 V1의 전압이 반전하는 100번째 클록 신호가 입력되었을 때로부터 업 카운트 동작이 개시되고, 리셋 카운터 기간의 128번째 클록 신호가 입력될 때까지 카운팅이 수행된다. 따라서, 128-100=28 클록분이 카운트되어, 28 클록이 저장된다. 즉, 열 선 V0, V1의 리셋 카운터 기간의 전반에서는, 열 선 V0의 리셋 성분이 카운트된다. 또한, 전술한 리셋 카운터 기간의 후반에서는, 열 선 V1의 리셋 성분이 카운트된다. 즉, 2개의 리셋 성분이 동시에 카운트되지는 않는다.
다음으로, 데이터 카운터 기간에서는, 4096+128 클록 신호들이 준비된다. 4096+128 클록 신호 입력의 개시와 함께, 비교기(13)는 참조 전압 RAMP와 열 선 V0의 전압을 비교한다. 여기서는, 카운터에 입력되는 UPDOWN 신호들이 UPcount 기간 으로서 제공되므로, 업 카운트 동작이 수행된다. 또한, 데이터 카운트 값이 2000이므로, 2000번째 클록 신호가 입력될 때 비교기 출력이 판정되고, 업 카운트 동작은 정지한다. 이 때, 리셋 카운터 값 -100이 저장되므로, 카운터의 출력 값이 -100에서 2000 업 카운트한 1900으로 판정된다.
다음으로, 비교기(13)는 동일한 데이터 카운터 기간 내에서 참조 전압 RAMP를 열 선 V1의 전압과 비교한다. 여기서는, 카운터에 입력되는 xUPDOWN 신호가 DOWNCount 기간으로 서 제공되기 때문에, 다운카운트 동작이 수행된다. 또한, 비교기 출력이 반전 회로(23)에 의해 반전되기 때문에, 참조 전압 RAMP와 열 선 V1의 전압이 반전하는 2000번째 클록 신호가 입력될 때로부터 다운카운트 동작이 개시되고, 카운팅은 리셋 카운터 기간의 4096+128번째 클록 신호가 입력될 때까지 행해진다. 따라서, 4096+128-2000=2224라는 표현은, 2224 클록 신호가 다운카운트된다는 것을 의미한다. 여기서, 리셋 카운터의 값이 4124로 되기 때문에, 카운터의 출력 값은 4124에서 2224 다운카운트한 1900으로 판정된다.
리셋 카운터 기간 및 데이터 카운터 기간 각각은 전반 기간과 후반 기간으로 나뉘어 지며, 카운팅은 전반 기간에서는 (열 V0과 같은) 짝수 열에 대하여 행해지고, 후반 기간에서는 (열 V1과 같은) 홀수 열에 대하여 행해진다. 따라서, 2개의 카운터 그룹이 각각의 카운터 기간에서 서로 동시에 동작하지 않아, 소비 전력이 감소된다.
도 4는 본 발명의 제2 실시예를 도시하는 블록도이다. 제1 실시예에서의 경우와 같이, 제2 실시예에 관련된 고체 촬상 장치(CMOS 이미지 센서)는 포토다이오 드 및 화소 내 증폭기를 포함하는 단위 화소(12)를 포함한다. 단위 화소(12)는 매트릭스 형태로 배치되어, 화소 어레이(11)가 형성된다.
또한, 제2 실시예에 관한 고체 촬상 장치는, ADC(21a 및 21b) 각각이, DAC(19)로부터 생성되는 참조 전압 RAMP와, 행 선 H0, H1 등마다 단위 화소(12)로부터 열 선 V0, V1 등을 경유하여 얻어지는 아날로그 신호를 비교하도록 구성된 비교기(13)와, 비교 시간을 카운트하도록 구성된 비동기 업/다운 카운터(61)를 포함한다는 점에서 제1 실시예와 관련된 고체 촬상 장치와 동일하다. ADC(21a 및 21b) 각각은 n 비트 디지털 신호 변환 기능을 갖고, ADC(21a 및 21b) 중 하나는 열 선 V0, V1 등마다 제공되어, 직/병렬 ADC 블록(54)이 생성된다.
그러나, 제2 실시예와 관련된 고체 촬상 장치는, 다음과 같은 점에서 제1 실시예의 고체 촬상 장치와 다르다. 즉, 반전 회로(23)를 포함하는 ADC(21b)의 경우에는, 반전 회로(62)가 비동기 업/다운 카운터(61)의 출력측 포스트 스테이지에 제공된다. 후속하여, ADC(21a 및 21b)의 비동기 업/다운 카운터로부터 전송되고 있는, 업 카운팅을 통해 얻어진 출력과 다운 카운팅을 통해 얻어진 출력은 서로 동일한 것으로 간주되어 단일의 출력선에 출력된다. 그런 다음, 반전 회로(62)가 타이밍 신호에 기초하여 ADC(21b)의 출력만을 반전하여 출력한다.
전술한 실시예에 따른 CMOS 이미지 센서의 동작에 대해 도 5의 타이밍차트 및 도 4의 블록도를 참조하여 설명한다. 임의의 행 Hx 상에 제공된 단위 화소(12)로부터 열 선 V0, V2...에의 전기 신호들의 1회째의 판독이 안정된 후, DAC(19)의 출력단으로부터 참조 전압 RAMP이 출력된다. 참조 전압 RAMP는 기준 전압 REF로서 기능하고, 계단 형상의 파형으로서 입력된다. 비교기(13)는 기준 전압 REF를 임의의 열 선 Vx의 전압과 비교한다.
먼저, ADC(21a)의 동작을 설명한다. 비동기 업/다운 카운터(61)는 다운 카운트 상태에 있고, 1회째의 판독(리셋 카운팅)을 수행한다. 기준 전압 REF가 임의의 열 선 Vx(예컨대, 열 선 V0)의 전압과 동일해졌을 때, 비교기(13)로부터 출력된 비교 신호 COMPOUT0(도 5의 신호 COUMPUTe)가 반전되어, 다운 카운트 동작은 정지하고, 카운트 값이 저장된다.
이 때, 비동기 업/다운 카운터(61)의 초기값은 "0"과 같은 AD 변환의 계조의 최소값으로 판정된다. 리셋 카운터 기간 동안, 단위 화소(12)의 리셋 성분 △V0가 판독된다. 그 후, 열 선 V0, V2 등이 안정되었을 때, 입사 광량에 따라 2회째의 판독(데이터 카운팅)이 수행된다.
데이터 카운터 기간 동안, 참조 전압 RAMP이 기준 전압 REF로서 입력되고, 비교기(13)는 기준 전압 REF와 임의의 열 선 V0, V2 등의 전압과 비교한다. 참조 전압 RAMP의 계단 형상 파형이 입력됨과 함께, 비동기 업/다운 카운터(16) 각각이 업 카운팅 동작을 수행한다. 기준 전압 REF의 값이 열 선 Vx의 전압과 동일해졌을 때, 비교기(13)로부터 출력된 비교 신호 COMPOUT0가 반전되고, 비교 기간에 따른 카운트 값이 저장된다. ADC(21a)는 리셋 카운팅 기간과 데이터 카운팅 기간 각각의 전반에서 카운트 동작을 수행한다.
다음으로, ADC(21b)의 동작에 대해 설명한다. 비동기 업/다운 카운터(61)는 다운 카운트 상태에 있고, 1회째의 판독(리셋 카운팅)을 수행한다. 기준 전압 REF 와 임의의 열 선 Vx의 전압이 서로 동일해졌을 때, 비교기(13)로부터 출력되는 비교 신호 COMPOUT1이 반전된다. 또한, 비동기 업/다운 카운터(61)는 반전 회로(23)로부터 전송되어 오는 반전된 신호 xCOMPOUT1(도 5의 xCOMPOUTo)에 기초하여 다운 카운트 동작을 수행하기 시작하고, 리셋 카운터 기간의 보수 값이 카운트 값으로서 저장된다.
이 때, 비동기 업/다운 카운터(61)의 초기값은 "0"과 같은 AD 변환의 계조의 최소값으로 판정된다. 리셋 카운터 기간 동안, 단위 화소(12)의 리셋 성분 △V1의 보수에 관한 데이터가 판독된다. 그 후, 열 선 V1, V3 등이 안정되었을 때, 입사 광량에 따라 2회째의 판독(데이터 카운팅)이 수행된다.
데이터 카운터 기간 동안, 참조 전압 RAMP가 기준 전압 REF로서 입력되고, 비교기(21)는 기준 전압 REF를 임의의 열 선 V1, V3 등의 각각의 전압과 비교한다. 참조 전압 RAMP의 계단 형상의 파형이 입력됨과 함께, 비동기 업/다운 카운터(61) 각각이 업 카운팅을 수행한다. 기준 전압 REF의 값이 열 선 Vx의 전압과 동일해 졌을 때, 비교기(13)로부터 출력되는 비교 신호 COMPOUT1이 반전된다. 또한, 반전 회로(23)에서 전송되어 오는 반전된 신호 xCOMPOUT1에 기초하여 비교 기간에 대응하는 카운트 값이 저장된다. ADC(21b)는 리셋 카운터 기간 및 데이터 카운터 기간 각각의 후반(보수)에서 카운트 동작을 수행한다.
또한, 카운트 동작이 수행되는 기간은 입력 레벨(밝기)에 따라서 결정된다. 예를 들면, 입력 레벨이 높은(밝은) 경우, 데이터 카운터 기간의 전반에서 카운트 동작을 수행하는 ADC(21a)가 긴 시간 동안 카운트 동작을 수행하고, ADC(21b)는 짧 은 시간 동안 카운트 동작을 수행한다. ADC(21a) 및 ADC(21b)는 전술한 방식으로 상보 관계를 이루기 때문에, 소비 전력이 평준화될 수 있다.
비동기 업/다운 카운터(61)에 저장된 카운터 값이 열 주사 회로(17)에 의해 주사되어, 수평 출력선(55)을 경유하여 디지털 신호로서 출력된다. 그러한 경우, 카운터 출력이 열 선 V1, V3 등의 각각에 대응할 때에만, 반전 회로(62)가 최소값으로부터 출력된 카운터의 값을 감산하여 감산 결과에 관한 데이터를 디지털 신호로서 출력한다. 그 후, 행마다 전술한 동작이 수행되어 2차원 이미지가 생성된다.
도 6은 전술한 실시예를 구체적으로 도시하는 타이밍차트이다. 여기서, 예를 들어, 각 열 선 V0 및 V1의 리셋 카운트 값은 100이고, 각 열 선 V0 및 V1의 데이터 카운트 값은 2000이다.
먼저, 리셋 카운터 기간에 대하여 128 클록 신호를 준비하는 예에 대하여 설명한다. 128 클록 신호의 입력이 개시됨과 함께, 비교기(13)는 참조 전압 RAMP와 열 선 V0의 전압을 비교한다. 여기서는, 다운 카운트 동작이 수행된다. 또한, 리셋 카운트 값이 100이기 때문에, 100번째 클록 신호가 입력되었을 때 비교기 출력이 반전되고, 다운 카운트 동작이 정지되며, 카운트 값 -100이 저장된다.
다음으로, 비교기(13)는 동일한 리셋 카운터 기간에서 참조 전압 RAMP를 열 선 V1의 전압과 비교한다. 전술한 비교가 행해지면, 반전 회로(23)에 의해 비교기 출력이 반전된다. 따라서, 참조 전압 RAMP와 열 선 V1의 전압이 반전되는 100번째 클록 신호가 입력되는 때로부터 다운 카운트 동작이 개시되고, 리셋 카운터 기간의 128번째 클록 신호가 입력될 때까지 카운팅이 수행된다. 따라서, 128-100=28 클록 분이 다운카운트되고, 값 -28이 저장된다. 즉, 열 선 V0 및 V1에 대하여 제공되는 리셋 카운터 기간의 전반에서는, 열 선 V0의 리셋 성분이 카운팅된다. 또한, 전술한 리셋 카운터 기간의 후반에서는, 열 선 V1의 리셋 성분이 카운트된다. 즉, 2개의 리셋 성분이 동시에 카운트되지 않는다.
다음으로, 데이터 카운터 기간에서는 4096+128 클록 신호들이 준비된다. 전술한 클록 신호의 입력 개시와 함께, 비교기(13)는 참조 전압 RAMP를 열 선 V0의 전압과 비교한다. 여기서는, 업 카운트 동작이 수행된다. 또한, 데이터 카운트 값이 2000이기 때문에, 2000번째 클록 신호가 입력되었을 때 비교기 출력이 판정되고, 업 카운트 동작은 정지된다. 이 때, 카운터 출력으로서는, 리셋 카운터 값 -100이 저장되기 때문에, 카운터의 출력 값이 -100에서 2000을 카운트 업하여 산출된 1900으로 판정된다.
다음으로, 동일한 데이터 카운터 기간에서, 비교기(13)는 참조 전압 RAMP를 열 선 V1의 전압과 비교한다. 전술한 비교에 따르면, 비교기 출력이 반전 회로(23)에 의해 반전된다. 따라서, 참조 전압 RAMP와 열 선 V1의 전압이 반전되는 2000번째 클록 신호가 입력되는 때로부터 업 카운트 동작이 시작되고, 카운팅은 데이터 카운트 기간에 대응하는 4096+128 클록 신호가 입력될 때까지 수행된다. 따라서, 4096+128-2000=2224가 유지되어, 2224 클록 신호가 업 카운트된다.
여기서는, 리셋 카운터의 값이 -28이기 때문에, 카운터의 출력 값은 -28에서 2224 카운트 업하여 산출된 2196으로 판정된다. 여기서는, 포스트 스테이지에 제공된 반전 회로(62)가 최대값으로부터 출력된 카운터의 값을 감산하여, 감산 결과 에 관한 데이터를 최종 카운터 출력으로서 출력한다. 4096-2196=1900이 최종적인 카운터 출력 값이 된다.
리셋 카운터 기간과 데이터 카운터 기간 각각이 전반 기간과 후반 기간으로 나뉘어 지고, 전반 기간에서는 (열 V0과 같은) 짝수 열에 대하여 카운팅이 수행되고, 후반 기간에서는 (열 V1과 같은) 홀 수 열에 대하여 카운팅이 수행된다. 따라서, 2개의 카운터들이 각각의 카운터 기간들에서 동시에 동작하지 않아, 소비 전력이 감소된다.
당업자라면, 첨부된 특허청구범위 또는 그 등가물의 범주 내에서, 각종 변형, 조합, 부(sub) 조합 및 변경이 설계 요건이나 다른 요인에 따라서 발생할 수 있다는 것을 이해해야 한다.
도 1은 본 발명의 제1 실시예를 설명하는 블록도이다.
도 2는 제1 실시예에 따른 CMOS 이미지 센서의 동작을 설명하는 타이밍차트이다.
도 3은 제1 실시예를 구체적으로 설명하는 타이밍차트이다.
도 4는 본 발명의 제2 실시예를 설명하는 블록도이다.
도 5는 제2 실시예에 따른 CMOS 이미지 센서의 동작을 설명하는 타이밍차트 이다.
도 6은 제2 실시예를 구체적으로 설명하는 타이밍차트이다.
도 7은 공지된 직/병렬 ADC가 실장된 CMOS 이미지 센서를 설명하는 블록도이다.
도 8은 공지된 CMOS 이미지 센서의 동작을 설명하는 타이밍차트이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 화소 어레이
12 : 단위 화소
13 : 비교기
17 : 열 주사 회로
18 : 행 주사 회로
19 : DAC
20 : 타이밍 제어 회로
21a, 21b : ADC
23 : 반전 회로
61 : 비동기 업/다운 카운터

Claims (12)

  1. 고체 촬상 장치에 있어서,
    입사 광량을 전기 신호로 변화할 수 있도록 구성된, 매트릭스 형태로 배치된 복수의 화소;
    계단 형상으로 크기가 변하는 참조 신호를 생성하는 참조 신호 생성기;
    상기 매트릭스 형태의 각 열마다 배치되어, 해당 열에 배치된 화소로부터의 전기 신호와 상기 참조 신호 생성기가 생성하는 참조 신호의 크기를 비교하는 비교기; 및
    상기 매트릭스 형태의 각 열마다 배치되어, 상기 비교기의 비교 결과에 기초해서, 상기 참조 신호가 상기 전기 신호와 같아지는 시점부터 상기 참조 신호가 미리 정해진 최종값에 이르는 시점까지의 주기동안 제1 카운팅 동작 또는 상기 참조 신호가 미리 정해진 초기값을 갖는 시점부터 상기 참조 신호가 상기 전기 신호와 같아지는 시점까지의 주기동안 제2 카운팅 동작을 행할 수 있는 카운터들을 포함하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제1 카운팅 동작을 행하는 카운터와 상기 제2 카운팅 동작을 행하는 카운터는 서로 인접하여 배치되는 고체 촬상 장치.
  3. 제1항에 있어서, 상기 제1 카운팅 동작을 행하는 카운터의 출력의 위상은, 상기 제2 카운팅 동작을 행하는 카운터의 출력의 반전 위상인 고체 촬상 장치.
  4. 제1항에 있어서, 제1 카운팅 동작이 이루어지는 제1 카운팅 기간과 제2 카운팅 동작이 이루지는 제2 카운팅 기간은 서로 상보적인(complementary) 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 카운터들 중 하나인 제1 카운터는, 1회째 수행된 카운팅을 통해 얻어진 카운트 값을 제1 업 카운팅 또는 제1 다운 카운팅하고, 2회째 수행된 카운팅을 통해 얻어진 카운트 값을 상기 제1 업 카운팅과 반대인 제2 다운 카운팅 또는 상기 제1 다운 카운팅과 반대인 제2 업 카운팅하고,
    상기 카운터들 중 다른 하나인 제2 카운터는, 1회째 수행된 카운팅을 통해 얻어진 카운트 값을 상기 제1 업 카운팅과 반대인 제3 다운 카운팅 또는 상기 제1 다운 카운팅과 반대인 제3 업 카운팅을 수행하고, 2회째 수행된 카운팅을 통해 얻어진 카운트 값을 상기 제2 다운 카운팅과 반대인 제4 업 카운팅 또는 상기 제2 업 카운팅과 반대인 제4 다운 카운팅을 수행하는 고체 촬상 장치.
  6. 제1항에 있어서, 제1 카운팅 동작이 이루어지는 제1 카운팅 기간과 제2 카운팅 동작이 이루지는 제2 카운팅 기간 각각은 상기 복수의 화소에 전송되는 상기 입사 광량에 따라 결정되는 고체 촬상 장치.
  7. 광학계를 통해 고체 촬상 장치를 이용하여 화상에 관한 데이터를 캡처하는 촬상 장치에 있어서,
    입사 광량을 전기 신호로 변화할 수 있도록 구성된, 매트릭스 형태로 배치된 복수의 화소;
    계단 형상으로 크기가 변하는 참조 신호를 생성하는 참조 신호 생성기;
    상기 매트릭스 형태의 각 열마다 배치되어, 해당 열에 배치된 화소로부터의 전기 신호와 상기 참조 신호 생성기가 생성하는 참조 신호의 크기를 비교하는 비교기; 및
    상기 매트릭스 형태의 각 열마다 배치되어, 상기 비교기의 비교 결과에 기초해서, 상기 참조 신호가 상기 전기 신호와 같아지는 시점부터 상기 참조 신호가 미리 정해진 최종값에 이르는 시점까지의 주기동안 제1 카운팅 동작 또는 상기 참조 신호가 미리 정해진 초기값을 갖는 시점부터 상기 참조 신호가 상기 전기 신호와 같아지는 시점까지의 주기동안 제2 카운팅 동작을 행할 수 있는 카운터를 포함하는 촬상 장치.
  8. 제7항에 있어서, 상기 제1 카운팅 동작을 행하는 카운터와 상기 제2 카운팅 동작을 행하는 카운터는 서로 인접하여 배치되는 고체 촬상 장치.
  9. 고체 촬상 장치의 구동 방법에 있어서,
    매트릭스 형태로 배치된 복수의 화소들로부터의 전기 신호를 행 또는 열마다 선택 제어하여 순차적으로 주사하는 단계;
    상기 선택 제어된 상기 화소들 중 하나의 화소로부터 나오는 제1 전기 신호를, 계단 형상으로 크기가 변하는 참조 신호가 상기 제1 전기 신호와 같아지는 시점부터 상기 참조 신호가 미리 정해진 최종값에 이르는 시점까지의 주기동안 제1 카운팅하는 단계; 및
    상기 선택 제어된 상기 화소들 중 하나의 화소로부터 나오는 제2 전기 신호를, 계단 형상으로 크기가 변하는 참조 신호가 미리 정해진 초기값을 갖는 시점부터 상기 참조 신호가 상기 전기 신호와 같아지는 시점까지의 주기동안 제2 카운팅하는 단계를 포함하는 고체 촬상 장치의 구동 방법.
  10. 제1항에 있어서, 각 열에 배치된 카운터별로, 제1 카운팅 동작이 이루어지는 제1 카운팅 기간과 제2 카운팅 동작이 이루지는 제2 카운팅 기간이 독립적으로 결정될 수 있는 고체 촬상 장치.
  11. 제7항에 있어서, 각 열에 배치된 카운터별로, 제1 카운팅 동작이 이루어지는 제1 카운팅 기간과 제2 카운팅 동작이 이루지는 제2 카운팅 기간이 독립적으로 결정될 수 있는 촬상 장치.
  12. 제9항에 있어서, 제1 카운팅 동작이 이루어지는 제1 카운팅 기간과 제2 카운팅 동작이 이루지는 제2 카운팅 기간이 독립해 있는 고체 촬상 장치의 구동 방법.
KR1020070103204A 2006-10-13 2007-10-12 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법 KR101459138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00279731 2006-10-13
JP2006279731 2006-10-13

Publications (2)

Publication Number Publication Date
KR20080033890A KR20080033890A (ko) 2008-04-17
KR101459138B1 true KR101459138B1 (ko) 2014-11-07

Family

ID=39298023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103204A KR101459138B1 (ko) 2006-10-13 2007-10-12 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법

Country Status (4)

Country Link
US (1) US7755017B2 (ko)
KR (1) KR101459138B1 (ko)
CN (1) CN100527793C (ko)
TW (1) TWI353176B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5372667B2 (ja) * 2009-09-01 2013-12-18 オリンパス株式会社 Ａｄ変換器および固体撮像装置
KR101710109B1 (ko) 2010-10-20 2017-02-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR101934260B1 (ko) 2012-03-19 2019-01-03 삼성전자 주식회사 이미지 센서
JP6188451B2 (ja) 2013-06-27 2017-08-30 オリンパス株式会社 アナログデジタル変換器および固体撮像装置
CN104079845A (zh) * 2014-07-14 2014-10-01 昆山锐芯微电子有限公司 触发电路、计数器、cmos图像传感器及其读取电路
JP6385190B2 (ja) * 2014-08-04 2018-09-05 キヤノン株式会社 光電変換装置の駆動方法、光電変換装置、および撮像システム
EP3595292B1 (en) * 2018-07-13 2021-06-23 Teledyne Dalsa B.V. Image sensor system
EP3595293B1 (en) * 2018-07-13 2021-02-17 Teledyne Dalsa B.V. Image sensor system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005278135A (ja) * 2004-02-23 2005-10-06 Sony Corp 固体撮像装置および固体撮像装置の駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7106239B1 (en) * 2005-08-03 2006-09-12 Qualcomm Incorporated Rail-to-rail delay line for time analog-to-digital converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005278135A (ja) * 2004-02-23 2005-10-06 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
KR20060043071A (ko) * 2004-02-23 2006-05-15 소니 가부시끼 가이샤 고체 촬상 장치 및 고체 촬상 장치의 구동 방법

Also Published As

Publication number Publication date
TW200822726A (en) 2008-05-16
CN101163208A (zh) 2008-04-16
US20080135729A1 (en) 2008-06-12
KR20080033890A (ko) 2008-04-17
TWI353176B (en) 2011-11-21
US7755017B2 (en) 2010-07-13
CN100527793C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
KR101459138B1 (ko) 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법
EP2071831B1 (en) Solid state imaging device, solid state imaging device drive method, and imaging device
JP4618349B2 (ja) 固体撮像素子、撮像方法及び撮像装置
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US7705897B2 (en) Solid-state image-pickup device, camera system, and method for driving same
JP4449565B2 (ja) 物理量分布検知の半導体装置
US9602751B2 (en) Imaging apparatus, imaging system, and method for reducing a difference in resolutions
US7315273B2 (en) Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
US8358361B2 (en) A/D converter unit for image sensor
EP2482462A1 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
JPWO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
CN114845074A (zh) 模数转换电路、图像感测装置及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 5