CN100527793C - 图像拾取设备、固体图像拾取设备和驱动该设备的方法 - Google Patents

图像拾取设备、固体图像拾取设备和驱动该设备的方法 Download PDF

Info

Publication number
CN100527793C
CN100527793C CNB2007101524894A CN200710152489A CN100527793C CN 100527793 C CN100527793 C CN 100527793C CN B2007101524894 A CNB2007101524894 A CN B2007101524894A CN 200710152489 A CN200710152489 A CN 200710152489A CN 100527793 C CN100527793 C CN 100527793C
Authority
CN
China
Prior art keywords
counting
during
signal
counter
image pick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101524894A
Other languages
English (en)
Other versions
CN101163208A (zh
Inventor
田浦忠行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101163208A publication Critical patent/CN101163208A/zh
Application granted granted Critical
Publication of CN100527793C publication Critical patent/CN100527793C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了一种驱动固体图像拾取设备的方法。该驱动方法包括步骤：把入射到以矩阵形式布置的多个像素上的光转换成电信号；选择并控制对于各行和/或列的像素并依次扫描该像素；把从至少一个被选择且被控制的像素获得的至少一个模拟信号转换成第一数字信号，该至少一个像素对应于第一组行和/或列；以及对关于该转换结果的数据进行第一次计数；以及把从至少一个被选择且被控制的像素获得的至少一个模拟信号转换成第二数字信号，该至少一个像素对应于第二组行和/或列；以及对关于该转换结果的数据进行第二次计数。进行第一次计数的期间与进行第二次计数的期间是分离的。

Description

图像拾取设备、固体图像拾取设备和驱动该设备的方法
技术领域
本发明涉及被配置用于通过使用以矩阵形式布置的多个像素将入射光量转换成电信号的固体图像拾取(solid-image-pickup)设备、图像拾取设备以及驱动该固体图像拾取设备的方法。
背景技术
在“W.Yang et al，‘An Integrate 800×600 CMOS Image System，’ISSCCDigest of Technical Papers，304-305页，1999年2月”中公开了在其上安放了已知的串行/并行模拟-数字转换器(在下文中简写为ADC)的互补金属氧化物半导体(CMOS)图像传感器。图7是图示在其上安放了已知的串行/并行ADC的CMOS图像传感器的配置的方框图。即，包括光电二极管与像素内(in-pixel)的放大器的单元像素12以矩阵形式布置以便形成像素阵列11。
ADC包括：比较器13，其被配置用于比较从数字-模拟转换器(在下文中简写为DAC)19生成的参考电压RAMP与经由列线V0、V1等从单元像素12获得的各行线H0、H1等的模拟信号；以及存储器设备51，其存储关于由被配置用于计数比较时间的计数器52获得的计数结果的数据。该ADC包括n位数字信号转换功能。为各列线V0、V1等布置比较器13和存储器设备51，以便形成串行/并行-ADC块54。
水平输出线55包括具有2n位宽度和对应于输出线的2n条传感电路的水平输出线、减法电路53以及输出电路。此外，被配置用于生成内部时钟信号的时序控制电路20、被配置用于控制行地址和/或行扫描的行扫描电路18和被配置用于控制列地址和/或列扫描的列扫描电路17被布置作为用于依次读取从像素阵列11输出的信号的控制电路。
将参考图8的时序图和图7的方框图来描述上述已知的CMOS图像传感器的操作。在第一次从在任意行Hx上所提供的单元像素12稳定地读取电信号到列线V0、V1等后，DAC 19输入随时间改变的阶梯状波形到RAMP，作为参考电压，并且比较器13比较该参考电压与任意列线Vx的电压。在输入阶梯状波形到RAMP的同时，计数器52进行第一次计数。
当RAMP的电压等于任意列线Vx的电压时，比较器13的输出被反相。同时，在存储器设备51中存储关于对应于比较期间的计数值的数据。当进行第一次读取时，读取单元像素12的复位成分ΔV。各复位成分ΔV包括作为偏移成分的噪声，其中该噪声随单元像素12变化。
然而，由于复位成分ΔV的噪声中的变化通常是可忽略的，并且所有像素单元12共用复位电平，因此任意列线Vx的输出值几乎是已知的。然后，在第一次读取复位成分ΔV时，通过调整RAMP电压能够缩减比较期间。因此，根据上述已知示例，在对应于7位的计数期间(128个时钟信号)内做出复位成分ΔV之间的比较。
在第二次读取时，读取除复位成分ΔV以外的对应于各像素单元12的入射光量的的信号成分，并进行与第一次读取所进行的操作相同的操作。也就是说，在第二次从在任意行Hx上所提供的单元像素12稳定地读取电信号到列线V0、V1等后，DAC 19输入随时间改变的阶梯状波形到RAMP，作为参考电压，并且比较器13比较该参考电压与任意列线Vx的电压。
在输入阶梯状波形到RAMP的同时，计数器52进行第二次计数。当RAMP的电压等于任意列线Vx的电压时，比较器13的输出被反相。同时，在存储器设备51中存储关于对应于比较期间的计数值的数据。此时，在存储器设备51中不同位置存储关于第一次计数值的数据与关于第二次计数值的数据。
在上述AD转换期间结束后，列扫描电路17经由2n条水平输出线55向减法电路53传输通过第一次计数获得的并被存储在存储器设备51中的n位数字信号和通过第二次计数获得的并被存储在存储器设备51中的n位数字信号，以便依次从通过第二次计数获得的n位数字信号中减去通过第一次计数获得的n位数字信号，并向外传输。在那之后，依次对各行进行上述操作，以便生成二维图像。
发明内容
然而，上述CMOS图像传感器具有以下问题。即，应该向计数器传输多个时钟信号CKi。此外，当从列读取信号时，在同一时间期间内对列同时进行计数操作，这增加了功率消耗。而且，由于应该同步时钟信号CKi，因而时钟速度限制了CMOS图像传感器的操作。
因此，根据本发明的实施例的固体图像拾取设备包括：以矩阵形式布置的多个像素，所述多个像素被配置用于把入射光量转换成电信号；多个模拟-数字转换器，其针对行和/或列的组而布置，所述模拟-数字转换器被配置用于把从所述像素获得的模拟信号转换成数字信号；以及所述模拟-数字转换器至少包括比较器和计数器，所述计数器通过把计数期间划分成前一半计数期间和后一半计数期间对从所述比较器输出的信号进行计数。
根据本发明的另一方面，提供了一种图像拾取设备，其被配置用于通过使用固体图像拾取设备经由光学系统捕获关于图像的数据，该固体图像拾取设备包括：以矩阵形式布置的多个像素，所述多个像素被配置用于把入射光量转换成电信号；多个模拟-数字转换器，其针对行和/或列的组而布置，所述模拟-数字转换器被配置用于把从所述像素获得的模拟信号转换成数字信号；以及所述模拟-数字转换器包括至少比较器和计数器，所述计数器通过把计数期间划分成前一半计数期间和后一半计数期间对从所述比较器输出的信号进行计数。
根据本发明的再一方面，提供了一种驱动固体图像拾取设备的方法，所述驱动方法包括步骤：将入射到以矩阵形式布置的多个像素上的光转换成电信号；选择并控制各行和/或列的所述像素，并依次扫描所述像素；以及将从至少一个被选择且被控制的像素获得的至少一个模拟信号转换成数字信号，所述至少一个像素对应于行和/或列的组，并对关于转换结果的数据进行计数；其中通过通过把计数期间划分成前一半计数期间和后一半计数期间对从比较器输出的信号进行计数。
根据上述实施例，分别控制第一计数期间和第二计数期间。因此，第一计数器在计数期间的第一半期进行计数，而第二计数器在同一计数期间的后半期进行计数，作为补充(complement)计数，以便能够减少在同一计数期间内同时操作的计数器的数量。
因此，根据本发明的实施例，能够提供计数器作为异步计数器，使得应该仅传输一个时钟信号，从而减少功率消耗。此外，由于不应该同步时钟信号，因而时钟速度不受限制。而且，在计数期间的第一半期和后半期的每一个中，对一组列和/或行进行计数，以便结合地进行第一半期计数和后半期计数。因此，能够减少基于输入电平而操作的计数器的数量，并且能够减少功率消耗。
附图说明
图1是图示本发明的第一实施例的方框图；
图2是图示根据第一实施例的CMOS图像传感器的操作的时序图；
图3是特定图示第一实施例的时序图；
图4是图示本发明的第二实施例的方框图；
图5是图示根据第二实施例的CMOS图像传感器的操作的时序图；
图6是特定图示第二实施例的时序图；
图7是图示在其上安放了已知的串行/并行ADC的CMOS图像传感器的方框图；以及
图8是图示已知的CMOS图像传感器的操作的时序图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。图1是图示本发明的第一实施例的方框图。在图1中，用相同的附图标记标明与已知示例的那些相同的部分。
也就是说，在涉及第一实施例的固体图像拾取设备(CMOS图像传感器)中，以矩阵形式布置包括光电二极管与像素内的放大器的单元像素12，以便形成像素阵列11。
ADC 21a与21b的每个都包括：比较器13，其被配置用于比较从数字-模拟转换器(在下文中称为DAC)19生成的参考电压RAMP和经由列线V0、V1等从单元像素12获得的各行线H0、H1等的模拟信号；以及异步上/下计数器61，其被配置用于计数比较时间。ADC 21a与21b的每个都具有n位数字信号转换功能，并且为各列线V0、V1等提供ADC 21a或ADC 21b，从而生成串行/并行-ADC块54。
具体地，根据上述实施例，ADC 21a与ADC 21b每个都包括代替已知示例中所使用的存储器设备51的异步上/下计数器61。此外，例如，与ADC 21a相比，ADC 21b具有反相电路23，并且为偶数列提供ADC 21a，并为奇数列提供ADC 21b，从而生成串行/并行-ADC块54。然后，存在被输出的比较信号COMPOUT0与比较信号xCOMPOUT1之间的反相关系，作为比较结果。
此外，提供被配置用于生成内部时钟信号的时序控制电路20、被配置用于控制行地址和/或行扫描的行扫描电路18以及被配置用于控制列地址和/或列扫描的列扫描电路17的每一个，作为被配置用于依次读取从像素阵列11传输的信号的控制电路。
在上述CMOS图像传感器中，在由时序控制电路20确定的预定时间内，对每一行读取对应于由在像素阵列11中所提供的单元像素12所捕获的入射光量的电信号。对于每一列计数所读取的电信号并将其依次输出，作为数字信号。在上述实施例中，确定偶数列作为第一组，确定奇数列作为第二组，并在相同的读取期间内的分散的时刻计数从第一组输出的数字信号和从第二组输出的数字信号。
将参考图2的时序图和图1的方框图来描述根据上述实施例的CMOS图像传感器的操作。在第一次从在任意行Hx上所提供的单元像素12稳定地读取电信号到列线V0、V2等后，从DAC 19的输出端输出参考电压RAMP。该参考电压RAMP用作参考电压REF，并作为阶梯状波形被输出。比较器13比较参考电压REF与任意列线Vx的电压。
首先，将描述ADC 21a的操作。异步上/下计数器61处于下计数状态并进行第一次读取(复位计数)。当参考电压REF变成等于任意列线Vx(例如列线V0)的电压时，反相从比较器13输出的比较信号COMPOUT0，停止下计数操作，并存储计数值。
此时，将异步上/下计数器61的初始值确定为AD转换梯度(gradation)的最小值，诸如“0”。在复位-计数器期间内，读取单元像素12的复位成分ΔV0。然后，当列线V0、V2等已稳定时，根据入射光量进行第二次读取(数据计数)。
在该数据-计数器期间，输入参考电压RAMP作为参考电压REF，并且比较器13比较该参考电压REF与各任意列线V0、V2等的电压。在输入参考电压RAMP的阶梯状波形的同时，各异步上/下计数器61进行上计数。当参考电压REF的值变成等于列线Vx的电压值时，反相从比较器13输出的比较信号COMPOUT0，并存储对应于该比较期间的计数值。ADC21a在各复位-计数器期间与数据-计数器期间的第一半期内进行计数操作。
接下来，将描述ADC 21b的操作。异步上/下计数器61处于上计数状态，并进行第一次读取(复位计数)。当参考电压REF和任意列线Vx的电压变成彼此相等时，反相从比较器13输出的比较信号COMPOUT1。此外，异步上/下计数器61基于从反相电路23传输的经反相的信号xCOMPOUT1(图2中的xCOMPOUTo)开始进行上计数操作，并且存储在复位-计数器期间所获得的补充值，作为计数值。
此时，将异步上/下计数器61的初始值确定为AD转换梯度的最大值，诸如“4095”。在复位-计数器期间，读取关于单元像素12的复位成分ΔV1的数据。然后，当列线V1、V3等已稳定时，根据入射光量进行第二次读取(数据计数)。
在数据-计数器期间，输入参考电压RAMP作为参考电压REF，并且比较器21比较该参考电压REF与各任意列线V1、V3等的电压。在输入参考电压RAMP的阶梯状波形的同时，各异步上/下计数器61进行下计数。当参考电压REF的值变成等于列线Vx的电压值时，反相从比较器13输出的比较信号COMPOUT1。此外，基于从反相电路23传输的经反相的信号xCOMPOUT1来存储对应于该比较期间的计数值。ADC21b在复位-计数器期间和数据-计数器期间的每一个的后半期(补充)内进行计数操作。
此外，根据输入电平(亮度)确定进行计数操作的期间。例如，当输入电平高(发光良好)时，在数据-计数器期间的第一半期进行计数操作的ADC21a在长时间期间内进行计数操作，并且ADC 21b在短时间期间内进行计数操作。由于ADC 21a和ADC 21b以上述方式互补，因而能够减少(level out)功率消耗。
通过列扫描电路17扫描被存储在异步上/下计数器61中的计数器值，并经由水平输出线55输出该计数器值，作为数字信号。然后，依次对每行进行上述操作，以便生成二维图像。
图3是特定图示上述实施例的时序图。在此，例如，各列线V0和V1的复位计数值是100，并且各列线V0和V1的数据计数值是2000。
首先，将描述作为复位-计数器期间的所准备的128个时钟信号。在开始输入该128个时钟信号的同时，比较器13比较参考电压RAMP与列线V0的电压。在此，自从提供了被输入到计数器的上下信号(UPDOWN signal)作为下计数期间(DOWNcount period)，则进行下计数操作。此外，由于复位计数值是100，因而当输入第100个时钟信号时，反相比较器输出，停止下计数操作，并存储计数值-100。
接下来，比较器13在同一复位-计数器期间比较参考电压RAMP与列线V1的电压。在此，自从提供了被输入到计数器的x上下信号(xUPDOWNsignal)作为上计数期间(UPcount period)，进行上计数操作。此外，由于通过反相电路23反相了比较器输出，从输入第100个时钟信号时开始上计数操作，以便反相参考电压RAMP和列线V1的电压，并进行计数直到输入复位-计数器期间的第128个时钟信号。因此，表达式128-100＝28成立，因而存储28个时钟信号。即，在列线V0和V1的复位-计数器期间的第一半期内，计数列线V0的复位成分。此外，在上述复位-计数器期间的后半期内，计数列线V1的复位成分。即，不同时计数两个复位成分。
接下来，在数据-计数器期间准备4096+128个时钟信号。在开始输入4096+128个时钟信号的同时，比较器13比较参考电压RAMP与列线V0的电压。在此，自从提供了被输入到计数器的上下信号作为上计数期间，进行上计数操作。此外，由于数据计数值是2000，在输入第2000个时钟信号时确定比较器输出，并停止上计数操作。此时，由于存储了复位计数值-100，确定计数器的输出值为通过从-100向上计数多达2000计算得到的1900。
接下来，计数器13在同一数据-计数器期间内比较参考电压RAMP与列线V1的电压。在此，自从提供了被输入到计数器的x上下信号(xUPDOWNsignal)作为下计数期间，进行下计数操作。此外，由于通过反相电路23反相了比较器输出，从输入第2000个时钟信号开始下计数操作，以便反相参考电压RAMP和列线V1的电压，并进行计数直到输入复位-计数器期间的第4096+128个时钟信号。因此，表达式4096+128-2000＝2224成立，以便下计数了2224个时钟信号。在此，由于复位计数器的值是4124，确定计数器的输出值为通过从4124向下计数2224计算得到的1900。
复位-计数器期间和数据-计数器期间的每一个都被划分成为第一半期和后半期，并且在第一半期内对于偶数列(诸如列V0)进行计数，并在后半期内对奇数列(诸如列V0)进行计数。因此，两个计数器组不在每个计数器期间的相同时刻操作，以便减少功率消耗。
图4是图示本发明的第二实施例的方框图。与第一实施例的情况相同，涉及第二实施例的固体图像拾取设备(CMOS图像传感器)包括单元像素12，该单元像素12包括光电二极管和像素内的放大器。以矩阵形式布置单元像素12，以便形成像素阵列11。
此外，涉及第二实施例的固体图像拾取设备与涉及第一实施例的固体图像拾取设备在如下方面相同：ADC 21a与ADC 21b的每个都包括：比较器13，其被配置用于比较从DAC 19生成的参考电压RAMP与经由列线V0、V1等从单元像素12获得的各行线H0、H1等的模拟信号；以及异步上/下计数器61，其被配置用于计数比较时间。ADC 21a和ADC 21b的每个都具有n位数字信号转换功能，并为各列线V0、V1等提供ADC 21a或ADC 21b，从而生成串行/并行-ADC块54。
然而，涉及第二实施例的固体图像拾取设备不同于涉及第一实施例的该设备如下。即，如对于包括反相电路23的ADC 21b，反相电路62被提供在异步上/下计数器61的输出侧的后一级处。因此，认为通过上计数获得的输出与通过下计数获得的输出以及正从ADC 21a和ADC 21b的异步上/下计数器传输的输出彼此相同，并将其输出到单个输出线。然后，反相电路62基于时序信号仅反相并输出ADC 21的输出。
将参考图5的时序图和图4的方框图描述根据上述实施例的CMOS图像传感器的操作。在第一次从在任意行Hx上所提供的单元像素12稳定地读取电信号到列线V0、V2等后，从DAC 19的输出端输出参考电压RAMP。该参考电压RAMP用作参考电压REF，并作为阶梯状波形被输出。比较器13比较参考电压REF与任意列线Vx的电压。
首先，将描述ADC 21a的操作。异步上/下计数器61处于下计数状态并进行第一次读取(复位计数)。当参考电压REF变成等于任意列线Vx(例如列线V0)的电压时，反相从比较器13输出的比较信号COMPOUT0(图5中的信号COMPOUTe)，以便停止下计数操作，并存储计数值。
此时，将异步上/下计数器61的初始值确定为AD转换梯度的最小值，诸如“0”。在复位-计数器期间内，读取单元像素12的复位成分ΔV0。然后，当列线V0、V2等已稳定时，根据入射光量进行第二次读取(数据计数)。
在该数据-计数器期间，输入参考电压RAMP作为参考电压REF，并且比较器13比较该参考电压REF与各任意列线V0、V2等的电压。在输入参考电压RAMP的阶梯状波形的同时，各异步上/下计数器61进行上计数。当参考电压REF的值变成等于列线Vx的电压值时，反相从比较器13输出的比较信号COMPOUT0，并存储对应于该比较期间的计数值。ADC 21a在复位-计数器期间与数据-计数器期间的每一个的第一半期内进行计数操作。
接下来，将描述ADC 21b的操作。异步上/下计数器61处于上计数状态，并进行第一次读取(复位计数)。当参考电压REF与任意列线Vx的电压变成彼此相等时，反相从比较器13输出的比较信号COMPOUT1。此外，异步上/下计数器61基于从反相电路23传输的经反相的信号xCOMPOUT1(图5中的xCOMPOUTo)开始进行下计数操作，并且存储在复位-计数器期间的补充值，作为计数值。
此时，将异步上/下计数器61的初始值确定为AD转换梯度的最小值，诸如“0”。在复位-计数器期间，读取关于单元像素12的复位成分ΔV1的补充的数据。然后，当列线V1、V3等已稳定时，根据入射光量进行第二次读取(数据计数)。
在该数据-计数器期间，输入参考电压RAMP作为参考电压REF，并且比较器21比较该参考电压REF与各任意列线V1、V3等的电压。在输入参考电压RAMP的阶梯状波形的同时，各异步上/下计数器61进行上计数。当参考电压REF的值变成等于列线Vx的电压值时，反相从比较器13输出的比较信号COMPOUT1。此外，基于从反相电路23传输的经反相的信号xCOMPOUT1存储对应于该比较期间的计数值。ADC 21b在复位-计数器期间和数据-计数器期间的每一个的后半期(补充)内进行计数操作。
此外，根据输入电平(亮度)确定进行计数操作的期间。例如，当输入电平高(发光良好)时，在数据-计数器期间的第一半期内进行计数操作的ADC 21a在长时间期间内进行计数操作，而ADC 21b在短时间期间内进行计数操作。由于ADC 21a和ADC 21b以上述方式互补，因而能够减少功率消耗。
通过列扫描电路17扫描被存储在异步上/下计数器61中的计数器值，并经由水平输出线55被输出作为数字信号。在该情况下，仅当计数器输出与各列线V1、V3等对应时，反相电路62从最大值中减去计数器的输出值，并输出关于减法结果的数据作为数字信号。然后，依次对各行进行上述操作，以便生成二维图像。
图6是特定图示上述实施例的时序图。在此，例如，各列线V0和V1的复位计数值是100，并且各列线V0和V1的数据计数值是2000。
首先，将描述准备128个时钟信号用于复位-计数器期间的示例。在开始输入128个时钟信号的同时，比较器13比较参考电压RAMP和列线V0的电压。在此，进行下计数操作。此外，由于复位计数值是100，当输入第100个时钟信号时，反相比较器的输出，停止下计数操作，并存储计数值-100。
接下来，比较器13在同一复位-计数器期间内比较参考电压RAMP和列线V1的电压。当做出上述比较时，通过反相电路23反相比较器输出。因此，从输入第100个时钟信号时开始下计数操作，以便反相参考电压RAMP和列线V1的电压，并进行计数直到输入复位-计数器期间的第128个时钟信号。因此，表达式128-100＝28成立，因此通过多达28个时钟信号来进行下计数，且存储值-28。即，在被提供给列线V0和V1的复位-计数器期间的第一半期内，计数列线V0的复位成分。此外，在上述复位-计数器期间的后半期内，计数列线V1的复位成分。即，不同时计数两个复位成分。
接下来，在数据-计数器期间准备了4096+128个时钟信号。在开始输入上述时钟信号的同时，比较器13比较参考电压RAMP与列线V0的电压。在此，进行上计数操作。此外，由于数据计数值是2000，在输入第2000个时钟信号时确定比较器的输出，并停止上计数操作。此时，由于存储了复位计数值-100作为计数器输出，确定计数器的输出值为通过从-100向上计数多达2000计算得到的1900。
接下来，计数器13在同一数据-计数器期间内比较参考电压RAMP和列线V1的电压。根据上述比较，通过反相电路23反相比较器的输出。因此，从输入第2000个时钟信号时开始下计数操作，以便反相参考电压RAMP和列线V1的电压，并进行计数直到输入对应于数据-计数期间的4096+128个时钟信号。从而，表达式4096+128-2000＝2224成立，因此下计数了2224个时钟信号。
在此，由于复位计数器的值是-28，确定计数器的输出值为通过从-28向上计数多达2224计算得到的2196。在此，在后一级中提供的反相电路62从最大值中减去计数器输出值并输出关于减法结果的数据作为最终的计数器输出。表达式4096-2196＝1900成立，因而计数器输出值变成1900。
复位-计数器期间和数据-计数器期间的每一个都被划分成为第一半期和后半期，并且在第一半期内对于偶数列(诸如列V0)进行计数，并在后半期内对奇数列(诸如列V1)进行计数。因此，两个计数器不在每个计数器期间内的同时操作，因此减少了功率消耗。
本领域的技术人员应该理解，在所附权利要求或其等同物的范围内，依据设计要求和其它因素，可以发生各种修改、组合、子组合和替换。
相关申请的交叉引用
本发明包括涉及于2006年10月13日在日本专利局提出的日本专利申请JP 2006-279731的主题，其全部内容通过引用合并于此。

Claims (7)

1.一种固体图像拾取设备，包括：
以矩阵形式布置的多个像素，所述多个像素被配置用于把入射光量转换成电信号；
多个模拟-数字转换器，其针对行和/或列的组而布置，所述模拟-数字转换器被配置用于把从所述像素获得的模拟信号转换成数字信号；以及
所述模拟-数字转换器至少包括比较器和计数器，
所述计数器通过把计数期间划分成前一半计数期间和后一半计数期间对从所述比较器输出的信号进行计数。
2.根据权利要求1所述的固体图像拾取设备，其中，所述前一半计数期间和所述后一半计数期间是彼此互补的。
3.根据权利要求1所述的固体图像拾取设备，其中，根据被传输到所述多个像素的入射光量来确定前一半计数期间和后一半计数期间的每一个。
4.根据权利要求1所述的固体图像拾取设备，其中，所述前一半计数期间5由从所述比较器的比较开始到所述模拟信号的电压等于参考信号的电压来指示。
5.根据权利要求1所述的固体图像拾取设备，其中，所述后一半计数期间由从所述模拟信号的电压等于参考信号的电压到所述比较器的比较结束来指示。
6.一种图像拾取设备，其被配置用于通过使用固体图像拾取设备经由光学系统捕获关于图像的数据，该固体图像拾取设备包括：
以矩阵形式布置的多个像素，所述多个像素被配置用于把入射光量转换成电信号；
多个模拟-数字转换器，其针对行和/或列的组而布置，所述模拟-数字转换器被配置用于把从所述像素获得的模拟信号转换成数字信号；以及
所述模拟-数字转换器包括至少比较器和计数器，
所述计数器通过把计数期间划分成前一半计数期间和后一半计数期间对从所述比较器输出的信号进行计数。
7.一种驱动固体图像拾取设备的方法，所述驱动方法包括步骤：
将入射到以矩阵形式布置的多个像素上的光转换成电信号；
选择并控制各行和/或列的所述像素，并依次扫描所述像素；以及
将从至少一个被选择且被控制的像素获得的至少一个模拟信号转换成数字信号，所述至少一个像素对应于行和/或列的组，并对关于转换结果的数据进行计数；
其中通过通过把计数期间划分成前一半计数期间和后一半计数期间对从比较器输出的信号进行计数。
CNB2007101524894A 2006-10-13 2007-10-15 图像拾取设备、固体图像拾取设备和驱动该设备的方法 Active CN100527793C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006279731 2006-10-13
JP279731/06 2006-10-13

Publications (2)

Publication Number Publication Date
CN101163208A CN101163208A (zh) 2008-04-16
CN100527793C true CN100527793C (zh) 2009-08-12

Family

ID=39298023

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101524894A Active CN100527793C (zh) 2006-10-13 2007-10-15 图像拾取设备、固体图像拾取设备和驱动该设备的方法

Country Status (4)

Country Link
US (1) US7755017B2 (zh)
KR (1) KR101459138B1 (zh)
CN (1) CN100527793C (zh)
TW (1) TWI353176B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5372667B2 (ja) * 2009-09-01 2013-12-18 オリンパス株式会社 Ａｄ変換器および固体撮像装置
KR101710109B1 (ko) 2010-10-20 2017-02-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR101934260B1 (ko) 2012-03-19 2019-01-03 삼성전자 주식회사 이미지 센서
JP6188451B2 (ja) 2013-06-27 2017-08-30 オリンパス株式会社 アナログデジタル変換器および固体撮像装置
CN104079845A (zh) * 2014-07-14 2014-10-01 昆山锐芯微电子有限公司 触发电路、计数器、cmos图像传感器及其读取电路
JP6385190B2 (ja) * 2014-08-04 2018-09-05 キヤノン株式会社 光電変換装置の駆動方法、光電変換装置、および撮像システム
EP3595292B1 (en) * 2018-07-13 2021-06-23 Teledyne Dalsa B.V. Image sensor system
EP3595293B1 (en) * 2018-07-13 2021-02-17 Teledyne Dalsa B.V. Image sensor system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7106239B1 (en) * 2005-08-03 2006-09-12 Qualcomm Incorporated Rail-to-rail delay line for time analog-to-digital converters

Also Published As

Publication number Publication date
KR101459138B1 (ko) 2014-11-07
US7755017B2 (en) 2010-07-13
US20080135729A1 (en) 2008-06-12
KR20080033890A (ko) 2008-04-17
TWI353176B (en) 2011-11-21
CN101163208A (zh) 2008-04-16
TW200822726A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
CN100527793C (zh) 图像拾取设备、固体图像拾取设备和驱动该设备的方法
CN101523899B (zh) 固态成像设备、固态成像设备驱动方法以及成像设备
US7705897B2 (en) Solid-state image-pickup device, camera system, and method for driving same
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US7768562B2 (en) Method, apparatus and system providing imager vertical binning and scaling using column parallel sigma-delta digital conversion
CN102047563B (zh) 固体摄像装置、成像装置、电子设备、ad转换器及ad转换方法
CN102811059B (zh) 图像传感器的列并行单斜率adc的数字校准的自动偏移调整
EP2856651B1 (en) Signal processing device and method, imaging element, and imaging device
JP5332041B2 (ja) 固体撮像装置
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
US7864094B2 (en) Solid-state image sensing device, imaging method, and imaging apparatus
CN103297724A (zh) 成像装置、成像系统和成像装置驱动方法
JP2005328135A (ja) Ａｄ変換方法および物理量分布検知の半導体装置
CN102291543A (zh) 固态图像拾取元件及相机系统
US9876976B2 (en) Analog-digital converter, solid-state image sensor, and electronic apparatus for increased resolution of an image
WO2011145254A1 (ja) 固体撮像装置、画像処理装置、カメラシステム
CN102209209A (zh) 固体成像设备和摄像系统
US8749674B2 (en) Solid-state imaging device, driving control method thereof, and imaging apparatus
CN104137535A (zh) 成像装置、成像系统和成像装置的驱动方法
CN105635606A (zh) 实施具有改良模数转换器线性的相关多采样的方法及系统
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
WO2012043226A1 (ja) Ａ／ｄ変換回路および撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant