CN102209209A

CN102209209A - 固体成像设备和摄像系统

Info

Publication number: CN102209209A
Application number: CN2011100706459A
Authority: CN
Inventors: 西原利幸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2010-03-30
Filing date: 2011-03-23
Publication date: 2011-10-05
Also published as: US20110242385A1; JP2011211535A; US8643755B2

Abstract

本发明涉及一种固态成像装置，该装置包括：像素电路，该电路包括光电转换器件和输出电荷的放大器件，并通过输出信号线路的电位调制，用光电转换器件对电荷进行光电转换；读取部分，该部分包括AD(模拟-数字)转换电路，该电路比较信号线路的输出电平和随规则斜率而变化的参考信号，并根据定时(在此定时上，满足以前规定的、在输出信号和参考信号之间的关系)将输出信号数字化。

Description

固体成像设备和摄像系统

技术领域

本发明涉及包括作为典型例子的CMOS图像传感器的固体成像设备和摄像系统

背景技术

近来，CMOS成像装置已广泛地用在数字静态照相机、摄录像机、监视摄像机和类似器件中，并且，它们的市场也已扩展了。

CMOS成像装置是用于通过使用作为光电转换器件的光电二极管将入射到每个像素上的光转换为电子，并将产生的电子积聚预定的时期，然后，将与积聚的电荷量相应的信号数字化，并向外输出信号。

通常，CMOS成像装置的每个像素电路通过装在像素电路中的源跟随器将从光电二极管上发送的电荷信号转换成垂直信号线路的电位信号，以便输出信号。

在读取时，顺序地逐行执行每个像素的选择，并对在所选中的行上的每个列的像素信号进行串行的或并行的模拟数字(AD)转换，并将其作为成像数据输出。

龙其是近年来，每个列上都有AD转换器的案例数已经增加，并可同时进行转换以便增加速度。JP-A-2008-136042揭示了相关工艺的例子。

如上所述，在对每个列同时进行AD转换时，通常使用下面的方法。

具体地说，通过为每个列提供的比较/确定单元来同时与以规律的侠侣变化的参考信号相比较，能够确定每个列的信号线路的输出。

根据在输出信号和参考信号之间满足先前规定的相互关系的定时，将各个输出信号转换成数字数据。

例如，在数字化时，使用了计数电路，以便与参考电位的位移同步地来递增计数所存储的值。这样，在满足以前规定的、在输出信号和参考信号之间的关系时，锁定每个列的计数值，并用此计数值来作为数字化的信号。在JP-A-2008-124842中揭示了相关的工艺技术的另一个例子。

发明内容

在上述的AD转换方法中，随着参考信号的位移斜率变得更加平缓，转换的分辨率进一步改进。

这就是说，通过减少每个计数的位移范围，降低了量化误差，尤其是在低照度下，就可能摄取更高质量的图像。

在此情况下，如果将计数数(count number)设置为常数，在参考信号中的最大位移量就会下降。这样，用高的照度摄取的图像部分趋于饱和。这就是说，图像摄取的动态范围缩小了。

如果简单地增加计数数，AD转换所必须的时间就会增加到能导致帧速率减少的程度。

为了解决这个问题，JP-T-2008-124842提出在参考电位中使用两种斜率的AD转换方法。

使用平缓的斜率和陡峭的斜率两次来进行AD转换。例如，在具有低照度的部分的成像数据中使用根据平缓斜率的转换结果，在具有高照度的部分的成像数据中使用根据陡峭斜率的转换结果。

结果，通过使用平缓斜率就能在低照度部分上以高分辨率来进行AD转换，而通过使用陡峭斜率就能从高照度部分上获取灰度数据。因此，就可能既满足动态范围的要求又满足图像摄取的准确性。

然而，此方法有如下的问题。

通常，在同时比较共用的参考信号和多个列的所有的像素信号的并行AD转换处理中，多个比较/确定单元的特征的变化引起了纵向的条纹。

这主要是由于比较电路的偏置变化(offset variation)引起的。然而，在参考电位以较高速度变化的情况下，难于向所有的列提供相同的参考信号。这样，就会根据每个列的参考信号的延迟而出现参考电平的变化。

而且，由于计数器的时钟脉冲相位差(clock skew)或从比较电路上来的确定输出的反转延迟(inversion delay)，用于指定转换值的锁存器的定时对于每列会变化。因此，根据两方面的结合，纵向条纹出现的频率综合起来看取决于参考电位位移的斜率。

这就是说，如果参考电位的位移斜率不同，就会相应地出现不同的纵向条纹。

例如，在转换为全黑信号(零数据)的AD转换的情况下，由于比较电路的偏置而引起的计数值的偏差量基本上与斜率成反比。因此，在增益调整后，纵向条纹就基本上保持不变，并且与斜率无关。

另一方面，由确定输出的反转延迟而引起的计数值的偏差量只取决于斜率。此外，如果调整其增益，随着斜率变陡，纵向条纹就变得更大。

在这样的情况下，对于成像装置中的每个像素而言，如果通过使用两种斜率来改变AD转换结果的选择，那么，作为结果而出现的纵向条纹就会随拍摄对象而改变，于是，就变得完全不规则了。在此结构中，这个问题在随后的处理中是难于改正的。

为了避免这样的问题，对于每个计数而言，所有的用于AD转换的信号线路应当处于备用状态，以便由此解决问题。然而，在此情况下，却会过度地增加转换处理时间。

此外，在JP-T-2008-124842中，有另一个问题，这就是为了同时进行原来两次进行的AD转换结果的水平转移，常规情况下的两倍的水平转移量是必须的。

由于水平转移是限制帧速率的主要因素，因此，难于避免使帧速率减半。

鉴于上述的情况，希望提供固态成像装置和摄像系统，它们能够以高分辨率和高速度进行AD转换，并获得适当消除了纵向条纹的高质量的成像数据，并通过防止水平转移量的增加来抑制帧速率的减少。

根据本发明的实施例，提出了固态成像系统，该系统包括：像素电路，该电路包括光电转换器件和输出由光电转换器件进行光电转换并经过输出信号线路的电位调制的电荷的放大器件；读取部分，包括AD(模拟-数字)转换电路，该电路比较信号线路的输出电平和以规则斜率变化的参考信号，并根据在输出信号和参考信号之间满足之前定义的关系的定时将输出信号数字化。读取部分具有：作为像素的成像信号的AD转换，分别进行基于第一斜率的第一AD转换和基于第二斜率的第二AD转换的功能，以及作为零信号的AD转换，进行基于第一斜率的第三AD转换和基于第二斜率的第四AD转换的功能。读取部分针对每个像素选择通过从第一AD转换的结果中减去第三AD转换的结果而得到的数字数据和通过从第二AD转换的结果中减去第四AD转换的结果而得到的数字数据中的片段中的任何一个，并根据所选择的数字数据产生成像数据。

根据本发明的另一个实施例，提出了摄像系统，该系统包括：固态成像装置；光学系统，在固态成像装置上生成对象的图像；信号处理电路，它处理固态成像装置的输出图像信号。固态成像装置具有：像素电路，该电路包括光电转换器件和输出由光电转换器件进行光电转换并经过输出信号线路的电位调制的电荷的放大器件；读取部分，包括AD(模拟-数字)转换电路，该电路比较信号线路的输出电平和以规则斜率变化的参考信号，并根据在输出信号和参考信号之间满足之前定义的关系的定时将输出信号数字化。读取部分具有：作为像素的成像信号的AD转换，分别进行基于第一斜率的第一AD转换和基于第二斜率的第二AD转换的功能，以及作为零信号的AD转换，进行基于第一斜率的第三AD转换和基于第二斜率的第四AD转换的功能。读取部分针对每个像素选择通过从第一AD转换的结果中减去第三AD转换的结果而得到的数字数据和通过从第二AD转换的结果中减去第四AD转换的结果而得到的数字数据中的片段中的任何一个，并根据所选择的数字数据产生成像数据。

根据本发明的实施例，可能在高分辨率和高准确度下进行AD转换，并可能获得适当消除了纵向条纹的高质量的成像数据。此外，还可能通过防止水平转移量的增加来抑制帧速率的下降。

附图说明

图1是根据本发明的实施例示出了使用像素电路的CMOS图像传感器(固态成像装置)的示意图。

图2是根据本发明的第一实施例示出了CMOS图像传感器的像素电路的示意图。

图3A是示出了图2的像素电路的时序图的示意图。

图3B是示出了图2的像素电路的时序图的示意图。

图3C是示出了图2的像素电路的时序图的示意图。

图3D是示出了图2的像素电路的时序图的示意图。

图4是滚动快门的概念图。

图5是示出了在普通的图像传感器中、与每个列相应的读取电路的结构的概观的示意图。

图6是示出了在图5的AD转换电路中的比较/确定单元的最简单的例子的示意图。

图7A是出了图6中的比较/确定单元的操作的例子的时序图。

图7B是示出了图6中的比较/确定单元的操作的例子的时序图。

图7C是示出了图6中的比较/确定单元的操作的例子的时序图。

图7D是示出了图6中的比较/确定单元的操作的例子的时序图。

图8是根据本发明的第一实施例示出了与每个列相应的读取电路的结构的概观的示意图。

图9A是示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图9B是示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图9C是示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图9D是示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图9E是示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图10是根据本发明的第二实施例示出了读取电路的结构的概观的示意图。

图11A是示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图11B是示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图11C是示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图11D是示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图11E是示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序的示意图。

图12是根据本发明的第三实施例示出了与每个列相应的读取电路的结构的概观的示意图。

图13是根据本发明的实施例示出了摄像系统的示意图，在此系统上应用了根据本发明的实施例的固态成像装置。

具体实施方式

以下，参考附图来详细说明本发明的实施例。

此外，将按照下列标题的顺序来进行说明。

1.图像传感器的常规电路操作。

2.第一实施例(读取电路的第一示意图)

3.第二实施例(读取电路的第二示意图)

4.第三实施例(读取电路的第三示意图)

5.第四实施例(摄像系统)

图1根据本发明的实施例示出了使用像素电路的CMOS图像传感器(固态成像装置)的示意图。

CMOS图像传感器100包括像素阵列部分110、用作为像素驱动部分的行选择电路(Vdec)120和列读取电路(AFE)130。

像素阵列部分110包括多个像素电路110A，它们排列在M行×N列的二维空间(矩阵)中。

根据实施例的每个像素电路110A基本包括光电转换器、转移晶体管、复位晶体管、放大晶体管、选择晶体管、积聚节点和FD(浮动扩散)节点。

下面将详细说明像素电路110A的具体结构。

在像素阵列部分110中，为像素矩阵的每个行配备了一组转移线路140(LTRG)、复位线路150(LRST)和行选择线路160(LSL)。

每个转移线路140(LTRG)、复位线路150(LRST)和行选择线路160(LSL)的控制线路的数量是M。

由行选择电路120来驱动转移线路140(LTRG)、复位线路150(LRST)和行选择线路160(LSL)。

行选择电路120控制排列在像素阵列部分110中的任意一行上的像素的操作。行选择电路120通过转移线路140(LTRG)、复位线路150(LRST)和行选择线路160(LSL)来控制像素电路。

列读取电路130通过垂直信号线路(LSGN)170接收像素行中的数据，并受到由行选择电路120进行的读取控制，并将接收到的数据转移到其后的信号处理电路中。

将垂直信号线路170连接到恒流电路或读取电路130上。

列读取电路130包括CDS电路、斜坡信号(ramp signal)产生电路、含有AD转换电路(它们是配置来与各个列相应的)的读取电路，以及类似电路。

此外，斜坡信号产生电路具有产生第一斜坡信号和第二参考信号的功能，这些信号是下面将要说明的、具有不同斜率的参考信号。

CMOS图像传感器100具有通过使用各个斜率，根据参考电位中的多个位移斜率，从AD转换结果中分别提取零信号，并在成像芯片上在转换时校正与斜率相应的数字数据。

此外，对于水平转移前的每个列而言，CMOS图像传感器100从多次进行的AD转换的结果中选择每个像素。

因此，CMOS图像传感器100是配置来使得能够通过防止水平转移量的增加而抑制帧速率的下降。

然后，CMOS图像传感器100是配置来使得能够在其中以高分辨率和高速度进行AD转换，并获取高质量的成像数据，在此数据中，适当地消除了纵向条纹。

下面，将说明在具有上述结构的CMOS图像传感器100中，像素电路的具体的示意图。

图2根据本发明的实施例示出了CMOS图像传感器的像素电路。

在图2的像素电路110A中，由锁线表示的组成部分是像素电路PX111，并将其作为一个单元。

单元像素电路PX111具有作为光电转换器的光电二极管111、转移晶体管112、复位晶体管113、放大(amp)晶体管114和选择晶体管115。

单元像素电路PX111具有积聚节点116和浮动扩散(FD)节点117。

此外，amp器件(放大器件)118是由amp晶体管114构成的，amp器件118的输入节点是由FD节点117构成的。

第一实施例的转移晶体管112是作为输出节点连接在光电二极管111和FD节点117之间的。转移晶体管112的栅极通常是与转移线路140相连的。

复位晶体管113连接在电源线LVDD和FD节点117之间，它的栅极与复位线路150相连。

FD节点117与amp晶体管114的栅极相连。amp晶体管114通过选择晶体管115与垂直信号线路170相连，并与恒流电路131(而不是单位像素部分)一起构成源跟随器。

选择晶体管115的栅极与行选择线路160相连。然后，选择晶体管115的源极与垂直信号线路170相连。

垂直信号线路170与恒流电路131和读取电路132相连。

例如，读取系统包括垂直信号线路170、恒流电路131、读取电路132，以及类似电路。

在具有这样结构的像素电路110A的单位像素电路PX111中，入射在像素的硅衬底上的光产生一对电子和空穴，在积聚节点116中，光电二极管111校正并积聚存在于衬底上的电子。

最后，将电子作为信号被读到每个垂直信号线上170上。

在CMOS成像装置中，将这样的像素排列在阵列之中。这样，每个垂直信号线路170就由排列在列方向上的多个像素共用。此外，每个转移线路140(用于开/关晶体管的栅极控制线路)、每个复位线路150和每个行选择线路160就由排列在行方向上的多个像素共用。

通过驱动转移线路140(它是栅极控制线路)、复位线路150和行选择线路160，像素整体地(integrally)被逐行存取。

通过垂直信号线路170输出读取的模拟信号，并通过读取电路132来感测这些信号，并对它们进行AD转换。

以下，将参考图2来说明积聚和读取电荷的具体操作。

图3A到3D是图2的像素电路的时序图。

图3A示出了复位线路150的电平。图3B示出了转移线路140的电平。图3C示出了行选择线路160的电平。图3D示出了垂直信号线路170的电平。

在电荷积聚之前，首先复位像素。在此情况下，将复位线路150和转移线路140设置在高电平上，并打开复位晶体管113和转移晶体管112。例如，复位是将3V的电源电压转移到光电二极管111的积聚节点116上的操作。

由此，积聚节点116的电位升高了，并提取积聚于其中的电荷。

在近来流行的HAD(空穴-积聚二极管)结构中，通过在p-型层之间插入n-型掺杂扩散层来生成积聚节点116。由此，全部释放并完全耗尽了电子。

以下，通过将转移线路140设置到低电平上来关闭转移晶体管112。然后，积聚节点116处于浮动状态，并开始积聚新的电荷。在电荷积聚时，也正常地关闭复位晶体管113。

通常，将复位像素的操作用作为CMOS图像传感器的电子快门操作。

下面，将要说明读取积聚的电荷的操作。

首先，将行选择线路160设置在高电平上，打开选择晶体管115，然后，将垂直信号线路170连接到每个像素的amp晶体管114上。

在此，连接到amp晶体管114上的垂直信号线路170和恒流电路131一起构成了源跟随器电路。然后，作为FD节点117的输入的电位Vfd和作为垂直信号线路170的输出的电位Vs1满足其可变比接近1的线性关系。

这就是说，假设恒流电路131的电流值为i，在理想情况下，可以建立下面的表达式。

i＝(1/2)*β*(Vfd-Vth-Vs1)²，在此，β是一个常数。

这里，(Vfd-Vth-Vs1)是一个常数，Vfd的变化线性地反映在Vs1之中。

这里，通过将复位线路150设置到高电位上，打开复位晶体管113，然后，将3V的电源电压转移到FD节点117上。

此外，通过将复位线路150设置到低电位上，关闭复位晶体管113，然后，含有AD转换电路的读取电路132感测垂直信号线路170的电位Vs1。照此方式，读出在复位时与信号电平相应的电荷，并将其存储在电路中。

下面，通过将转移线路140设置到高电位上，打开转移晶体管112，积聚在积聚节点116上的电子就流到作为源跟随器的输入节点的FD节点117上。

此时，如果FD节点117的电位足够高，就将积聚在积聚节点116上的电子全部释放到FD节点117上，并完全消耗在积聚节点116上。

这里，通过将转移线路140设置到低电位上，关闭转移晶体管112，然后，读取电路132对垂直信号线路170的电位进行第二次感测。这就是积聚信号的读取控制。

在第一次感测和第二次感测之间的差值准确地反映了通过光电二极管111的曝光而积聚在积聚节点116上的电荷量。

CMOS成像装置对上述的差值进行数字化，并将此数字化了的差值作为每个像素的信号值输出。在每个像素上积聚电子所必须的时间是在复位操作和读取操作之间的时段。具体地说，该时间是从在复位后关闭转移晶体管112到在读取时关闭转移晶体管112的时间段T1。

与此同时，在常规的CMOS成像装置的像素矩阵中，如上所述，在每个行的像素之间共用复位线路150、转移线路140和行选择线路160。这就是说，像素的复位和读取是逐行综合地(integrally)进行的。

而且，在每个列的像素之间共用垂直信号线路170，并通过选择晶体管115将其连接到所选择的行的像素上。

相应地，为了读取所有像素的数据(相当于一帧)，就必须在像素矩阵中，从第一行到最后一行，通过顺序选择行，从每个行的像素中读取和输出数据。

通常，在CMOS成像装置中，对于每行而言，按照相同的次序同时进行复位和读取。由此，就使得所有像素的电子积聚时间变得相同。

将这样的电子快门机制称为滚动快门，它在CMOS成像装置中是很普通的。

图4是滚动快门的概念图。

在图4中，垂直轴代表在像素矩阵中的每行的地址，水平轴代表经过的时间。

在图4中，短横线L11代表根据行地址顺序进行复位的情况。

另一方面，连续线L12代表根据行地址顺序进行读取的情况。

从短横线L11到连续线L12的这段时间T11是电子积聚时期，对所有的行都是这样。

如上所述，CMOS成像装置的电子积聚时期取决于复位和读取的定时的设置。

例如，在视频记录情况下，将读取周期固定在一帧时段中。因此，通过改变复位定时，可能在小于一帧时段的范围内，任意设置曝光时间。

与此同时，由与一帧相应的数据读取时间来限制在视频记录状态下的帧速率和类似数据。

由总的读取时间来定义此限制。总的读取时间是直到在行选择线路160中进行每行的选择之前所必须的时间，进行复位信号和积聚信号的读取，如图3A到3D所示，并在下一行上进行读取。

限定读取时间的主要因素是进行AD转换所必须的时间。上述的时间构成了与一行相应的读取时间，而顺序读取所有行的时间是总的读取时间，它相当于一帧的读取时间。

<1.图像传感器的通常的电路操作>

图5示出了在通常的图像传感器中的、与每列相应的读取电路的结构的概观。

在图5中，用标号200来表示读取电路。

如图5所示的读取电路200具有AD转换电路210、锁存器220、转移开关230、转移总线240和输出电路250。

AD转换电路210包括比较/确定单元211、时钟(同步)脉冲门212和计数器213。

图5的读取电路200还包括斜坡信号产生电路260。

斜坡信号产生电路260具有产生斜坡信号261和时钟信号262的功能，并向斜坡线路L261输出斜坡信号261，并向时钟线路L262输出时钟信号262。

通过AD转换电路210分别将从像素PX111上读取的复位信号和积聚信号转换为数字信号。然后，将在复位信号和积聚信号之间的差的数字值作为净积聚信号值输出到锁存器220中，并锁存在那里。

由转移开关230将与锁存的一行相应的输出信号值依次转移到水平方向的转移总线240上，并通过输出电路250输出到芯片的外面。

在输出行数据时，同时并行地进行其后的行的AD转换和像素存取。

这就是说，通过AD转换和像素存取而进行的行读取过程包括数据输出过程和流水线操作。

如上所述，AD转换电路210包括比较/确定单元211、时钟(同步)脉冲门212和计数器213。

将在垂直信号线路170上从每个像素中读取的模拟信号Vs1输入到比较/确定单元211中，并将其电平与转移到斜坡线路L261上的斜坡信号261的电平相比较。

与转移到时钟线路L262上的时钟信号262相同步，将斜坡信号261的电位降低某个数量。

另一方面，相同的时钟信号262通过时钟脉冲门212推进计数器213的计数。

在此，如果满足以前限定的关系在垂直信号线路170的斜坡信号261和模拟信号Vs1之间得到满足，就反转比较/确定单元211的输出以关闭时钟脉冲门212，然后，停止计数器213的计数。

在输出反转时间上的斜坡信号261的电位是从计数器213的计数值推导出来的。然后，垂直信号线路170的电位是从斜坡信号261的电位推导出来的。根据这个关系，实施模拟信号SIG的AD转换。

此外，在像素信号的转换时，首先，从像素电路PX111上读出复位信号，然后，调整配置在比较/确定单元211中的持留电容的电荷，以便达到斜坡信号261和复位输出之间的平衡。

此后，进行像素信号的读取，连续驱动斜坡线路L261，由此，从比较/确定单元211的输出反转定时上获取在像素信号和复位信号之间的、作为数字信号的差值。

照此方式，实施所谓的CDS(相关的二次抽样)并消除出现在每个像素或每次读取上的复位电平的变化。

图6示出了在图5的AD转换电路中的比较/确定单元的最简单的例子。

图6的比较/确定单元211具有开关SW211和SW212、电容器C211和C212、反相器IV211和参考电压REF211的电源线L211、

将开关SW211的终端a连接到电容器C211的终端和电容器C212的第一终端上。并将开关SW211的终端b连接到通过垂直信号线路170转移的信号SIG的输入线上。

将电容器C211的第二终端连接到反相器IV211的输入终端和开关SW212的终端a上。

将反相器IV211的输出终端连接到开关SW212终端b上。

将反相器IV211的输出终端连接到时钟脉冲门212的一个输入终端上。

这里，将要说明图6的比较/确定单元的示例性操作。

图7A到图7D是时序图，它们示出了图6中的比较/确定单元的操作的例子。

图7A示出了与垂直信号线路170相连的终端SIG的信号电位。图7B示出了开关SW211的开/关状态。图7C示出了开关SW212的开/关状态。图7D示出了参考电压REF211。

首先，在输入作为信号SIG的复位信号RST时，通过打开(闭合)开关SW211来使反相器IV221的输入/输出短路(short)，并通过将输入设置到反转阈值电平上来关闭开关SW212。

此时，电容器C211作为持留电容保留与复位信号RST相应的电荷。

然后，在将每个像素的读取信号作为信号SIG输入时，节点ND211的电平就下降，并且反相器IV211的输出变为逻辑“1”。

在此，由于开关SW211与电容器C212相耦联，通过打开(关闭)开关SW211就能提高参考电压REF211，该参考电压的位移量按恒定的比率α提高节点ND211的电平。

在节点ND211回到复位信号的电平上时，就将反相器IV211的输出反转到逻辑“0”。

该输出反转出现在像素的复位信号和读取信号之间的差值ΔSIG等于用α乘以参考电压REF211的电压位移量ΔVREF而得到的值的时候。

此外，在提高参考电压REF211之前，先降低该参考电压。原因在于，在开始倾钭(ramping)时，为了可靠地将反相器IV211的输出设置为逻辑“1”，进行了偏置。照此方式，即使在黑暗的状态下，即使信号变为零，或者由于信号含有噪声而变为负值，也能保证可靠的检测。

此外，在比较/确定单元的电路结构中，可以有各种变化。例如，在上述的JP-A-2008-136042中，采用了使用双输入比较器的比较/确定单元。

在此情况下，通过比较器的复位操作，与像素的复位信号相应的电荷就积聚在插在垂直信号线和比较器之间的保持电容器中。

在这样的电路中，参考线路的位移方向与信号线路的位移方向相同，因此，α为1。这就是说，在像素的复位信号和读取信号之间的差值变得等于参考线路的电压位移量时，就反转比较/确定单元的输出。

此外，也可以不为每个列配备计数器，而是复制共用计数器的存储值并将其转移到为每个列配备的锁存器上。此外，通过为比较/确定单元的输入部分配备列放大器，在放大像素信号之后，可以进行比较反转。

以上所述给出了为每列装配了AD转换电路的普通图像传感器的电路结构的例子。然而，在本发明的实施例中，尽管仍然用了这样的电路，但是，还可以对这种电路增加新的功能。

<2.第一实施例>

图8根据本发明的第一实施例示出了与每列相应的读取电路的结构的概观。

在图8的读取电路200A中，AD转换电路210A包括比较/确定单元211A、时钟脉冲门212A和计数器213A。

例如，在比较/确定单元211A中，使用了双输入比较器，并为每列装配了计数器213。

由于时钟脉冲门212A还另外包括锁存电路214，因此锁存来自比较/确定单元211A的时钟抑制信号。照此方式，可能选择性地从时钟电源线上切断计数器213A，而不用顾及后面的比较/确定单元211A的输出。

此外，根据锁存器214的存储量，也能有选择地切断计数器的复位信号(图中未示出)。

还另外包括这样电路的AD转换电路210A具有选择性地存储列的计数值的功能，这些列的值是通过首先进行比较和确定而指定的。

此外，由于计数器213A还另外包括一位标志(one-bit flag)的锁存器215，在此，该标志是根据上述的锁存电路214的存储量产生的。

连同在AD转换后得到的像素数据一起，通过锁存器220将标志转移到输出计算电路中。

图9A到图9E示出了使用图8的读取电路的AD转换电路来进行行读取过程的操作顺序。

图9A示出了行选择线路160的电平。图9B示出了复位线路150的电平。图9C示出了转移线路140的电平。

图9D示出了斜坡线路L261的斜坡信号261的电平。图9E示出了垂直信号线路170的信号SIG的电平。

如上所述，通过行选择线路160，将特定行的像素的源跟随器的输出转移到垂直信号线路170上。

通过复位线路150，并通过施加脉冲来复位作为像素源跟随器的输入部分的FD节点117，并向垂直信号线路170输出复位电平。

通过转移线路140，将由于施加脉冲而积聚在像素的光电二极管111上的电荷转移到FD节点117上，并通过源跟随器将像素信号输出到垂直信号线路170上。

斜坡线路L261起着参考线路的作用，它把参考电位加到比较/确定单元211A上，为两种斜率的每一种扫描该斜坡线路两次，这就是说，总共对其扫描四次。

在图9A到图9E中，过程RST1是复位上述的像素FD节点117的过程。通过复位过程RST1，将选择像素的复位信号VRST1输出到垂直信号线路170上。

过程RH1是这样的过程，该过程在像素的复位信号VRST1位于垂直信号线路上的情况下，通过复位比较/确定单元211A的比较器，将与像素的复位信号相应的电荷存储在比较/确定单元211A内的保持电容器C211中。

过程ZD1是从进行某个偏置(offset)的位置上，根据第一平缓斜率，通过扫描斜坡线路(参考线路)L261来获取零信号的过程。

在信号为复位信号VRST1的情况下，并不通过过程RH1的处理来改变垂直信号线路170的信号。这里获取的信号是零信号，并获取在比较/确定单元211A中的比较器的偏置或与确定输出的延迟相关的纵向条纹数据。

此时，计数器213A递减计数。

过程READ是读取上述的像素信号的过程。在此，将要分别说明低照度像素的输出VLL和高照度像素的输出VLH。

过程SD1是这样的过程，其中，从与过程ZD1相同的偏置位置上，根据第一平缓斜率，通过扫描斜坡线路(参考线路)L261来获取像素信号。

在此，获取在信号VLL和VRST1之间的差值，它是与CDS相应的净像素(net pixel)信号。

此时，计数器213A递增计数。因此，计数器的存储值是从在过程SD1中获取的像素信号中减去在过程ZD1中获取的零信号而得到的值。

过程CRST是复位计数器213A的过程。虽然，在完成过程SD1时指定了低照度像素的值，但是，高照度像素是饱和的，并且，没有指定它的值。

在此，首先设置图8所示的锁存电路214。然后，在相应于低照度像素指定其值的每个列的AD转换电路210A中，从计数器213A上切断时钟线路L262或复位线路，由此固定地存储计数器213A的存储值。

此外，在将标志加到计数器213A上的锁存器215中，设置表示此时指定数值的标志。

另一方面，将与高照度像素相应的计数器213A复位为初始值并重新开始AD转换。

过程SD2是这样的过程，其中，从某个偏移位置上，根据第二陡峭斜率，通过扫描斜坡线路(参考线路)L261来获取像素信号。

在此，获取在信号VHL和VRST1之间的差值，它是与CDS相应的净像素(net pixel)信号。此时，计数器213A递增计数。

过程RST2是再次复位上述的像素FD节点117的过程。通过此过程，将选择像素的复位信号VRST2输出到垂直信号线路170上。

过程RH2是这样的过程，该过程在像素的复位信号VRST2位于垂直信号线路170上的情况下，通过再次复位比较/确定单元211A比较器，将与像素的复位信号相应的电荷存储在比较/确定单元211A内的保持电容器C211中。

过程ZD2像过程SD2那样，它是从进行某个偏置的位置上，根据第二陡峭斜率，通过扫描斜坡线路(参考线路)L261来获取零信号的过程。

在信号是VRST2的情况下，并不通过过程RH2的处理来改变垂直信号线路170的信号。这里获取的信号是零信号，并获取在比较/确定单元211A中的比较器的偏置或依赖于确定输出的延迟的纵向条纹数据。

此时，计数器213A递减计数。因此，计数器213A的存储值是从在过程SD2上获取的像素信号中减去在过程ZD2上获取的零信号而得到的值。

此外，在过程RH2之中和之后的处理是用于获取零信号并检测纵向条纹的。

相应地，此时垂直信号线路170的电平并非必须等于复位电平。

在此，集中讨论电路的稳定操作，过程RST2的操作是不必进行的。因而，可以省略过程RST2的操作，在省略此操作的情况下，有时，能更准确地检测纵向条纹的成分。另外的办法是，代替过程RST2的处理，而将垂直信号线路170强制性地固定在恒定的电平上。

作为这样的读取程序的结果，在与低照度像素相应的计数器213A中，存储在过程SD1和过程ZD1之间的差值并设置该差值的标志。

另一方面，在与高照度像素相应的计数器213A中，存储在过程SD2和过程ZD2之间的差值并设置该差值的标志。在读取下一行之前，将计数值和标志转移到其后的锁存器之中，并将其逐个地水平转移到输出计算电路中。

输出计算电路根据标志校正输出增益。

例如，如果第二斜率的倾角为第一斜率的倾角的16倍，就将4位移位加到数据上，在此，该数据是用第二斜率提取的而且没有在其中设置标志，将16倍的增益加到此数据上，然后输出数据。

在此情况下，虽然每个AD转换是在10位灰度级上进行的，也实现了14位的宽输出。这样，就可能同时得到在低照度下的高位(high-bit)分辨率以及甚至与高照度相应的大的动态成像范围。

此外，在此实施例中，不仅分别水平转移了根据两种斜率得到的数字值，而且为每个列进行了斜率选择，因此，只转移了AD转换值。所以，优点在于水平转移的容量(capacity)大致与正常的容量相同。

在上述的实施例中，在行读取时获取零信号，并将其从像素信号中减去。

这个方法具有的优点是，它基本上与电路尺寸的增加无关而且不可能受到电源波动或过量的随机噪声的影响。

然而，为了进一步提高转换速度，可允许为每个帧获取两种零信号，并将它们存储在行存储器中，然后，及时地对其进行减法处理。

<3.第二实施例>

图10根据本发明的第二实施例示出了读取电路的结构的概观。

在第二实施例中，与每个垂直信号线路170相连的读取电路132的结构与根据第一实施例的图8的读取电路200A的结构相同。

可是，零信号是通过在每帧的消隐期中使用各个伪像素DPX来获取的。在伪像素DPX中，并不驱动转移线路，而是输出零信号。

此外，在第二实施例中，提供了垂直信号线路170的均衡电路270。

均衡电路270在获取零信号时通过MOSFET开关271使各个垂直信号线路170短路，并通过均衡处理除去出现在伪像素DPX的源跟随器中的随机噪声。

此外，对于每个斜率而言，最好多次获取零信号，并且，通过取平均值也可能减少出现在读取电路200A中的随机噪声成分。

将在消隐期中根据两种斜率读取的零数据分别存储在由SRAM构成的行存储器281和282中。在输出相应的列的像素数据时，在输出计算电路250B中读取两种数据，选择两种零数据中的任何一种，并将其从像素数据中减去。

图11A到11E示出了使用图10的读取电路的AD转换电路来进行行读取过程的操作顺序。

图11A示出了行选择线路160的电平。图11B示出了复位线路150的电平。图11C示出了转移线路140的电平。

图11D示出了斜坡线路L261的斜坡信号261的电平。图11E示出了垂直信号线路170的信号SIG的电平。

在此，省掉了在第二实施例中在进行行读取时获取零信号的过程ZD1和ZD2。这样，在从过程RST到过程RH的范围内，也进行一次保持复位信号的过程。

相应地，可能在较高的速度下存取行，从而可能在一定程度上提高帧速率。

下面，将要说明这些过程。

过程RST是复位上述的像素FD节点的过程。通过此过程，将选择像素的复位信号VRST输出到垂直信号线路170上。

过程RH1是这样的过程，它在像素的复位信号VRST位于垂直信号线路170上的情况下，通过复位比较/确定单元内的比较器，在比较/确定单元内的保持电容器C211中存储与像素的复位信号相应的电荷。

过程READ是读取上述的像素信号的过程。在此，分别说明低照度的像素的输出VLL和高照度的像素的输出VLH。

过程SD1是这样的过程，它从某个偏置位置上，根据第一平缓斜率，通过扫描斜坡线路(参考线路)L261来获取像素信号。在此，获取在信号VLL和VRST之间的差值，该差值是与CDS相应的净像素信号。

过程CRST是复位计数器的过程。虽然，在完成过程SD1时指定了低照度的像素的值，但是，高照度的像素是饱和的，所以没有指定它的值。

在此，与第二实施例相似，在每个列的AD转换电路中，每个列的值是相应于低照度像素而指定的，由此，固定地存储计数器的存储值。

此外，将表示所指定的值的标志加到数据转换数据中。

另一方面，将与高照度的像素相应的计数器复位到初始值上，并重新开始AD转换。

过程SD2是这样的过程，它从某个偏置位置上，根据第二陡峭斜率，通过扫描斜坡线路(参考线路)L261来获取像素信号。在此，获取在信号VHL和VRST之间的差值，该差值是与CDS相应的净像素信号。

通过这样的读取程序，在与低照度的像素相应的计数器中存储过程SD1的转换值，并设置它的标志。

另一方面，在与高照度的像素相应的计数器中存储过程SD2的转换值，并且不设置它的标志。

在读出下一行之前，将计数值和标志转移到随后的锁存器中，并将它们逐个地水平转移到输出计算电路250B中。

输出计算电路250B进行零信号的减法处理并根据标志校正输出增益。

例如，如果第二斜率的倾钭是第一斜率的16倍，就按如下所述进行此过程。

首先，从使用第一斜率提取的并在其中完成了标志设置的数据中减去使用第一斜率提取的零信号数据，然后输出减过的数据。

另一方面，从使用第二斜率提取的并在其中完成了标志设置的数据中减去使用第二斜率提取的零信号数据。而且，将4位移位加到减过的数据上，并将16倍的增益加到该数据上，然后输出该数据。

此外，对于每个斜率而言，能够按以下方式来方便地进行在获取零信号时的读取程序，这就是不驱动在图11C中的转移线路140并进行过程SD1和SD2中的任何一个扫描。

此外，可以允许根据此时选择的斜率进行两次扫描，通过计数器加入扫描值，并使用输出计算电路250B通过位移位(bit shift)对其进行平均，然后，将其存储在行存储器中。

通过这样的方法，将读取电路132中的随机噪声成分减少了3dB，因此，可能减少加到零信号中的不必要的噪声。

此外，如上所述，通过多次读取每个斜率的零信号，在用输出计算电路250B对此零信号进行平均之后，可以将其存储在行存储器中。

例如，在此情况下，将增加的值积聚到行存储器上，从而，通过最后的读取进行平均(equation)。照此方式，可能极大地减少在读取电路132中的随机噪声成分。

在这样的执行过程中，在读取像素时，可以与数据组的水平转移相并行，从行存储器281和282中转移数据。

然而，这个方案受到像素间距和像素数量的限制。因此，在水平转移需要长的转移距离的读取数据组时，便于提高从行存储器中转移数据的速度。此外，也可能转移数据而不用限制帧速率。

应当说明的是，可以适当地联合使用第二实施例和第三实施例。例如，在行读取时，可以获取低照度下的、具有和缓斜率的零信号，其中，高准确度是必须的，并且，也能为每个帧获取具有陡峭斜率的零信号。然后，可将所获得的零信号存储在行存储器中并加以利用。

<4.第三实施例>

图12根据本发明的第三实施例示出了与每列相应的读取电路的结构的概观。

在第三实施例中，在完成根据平缓斜率进行AD转换的过程SD1之后，将存储在计数器213中的转换结果转移到寄存器291中。

此外，在AD转换电路210C中，将比较确定单元211C的输出存储在锁存器216中。然后，复位所有的计数器，并通过过程SD2，用陡峭斜率对所有的列进行AD转换。

在水平转移的时候，根据锁存器216的值，由选择器292来选择结果。

然后，为每个像素(它的值是通过过程SD1指定的)选择寄存器291的存储值，并为没有指定其值的每个像素选择计数器213的存储值。然后，将存储值输出到锁存器220C中，在此，该锁存器是用于水平转移的寄存器。

此外，将锁存器216的值作为标志同时转移到锁存器221中，并和数据一起水平转移到输出计算电路250B中。

此外，在图8或图12的实施例中，在根据平缓斜率完成AD转换时，根据是否存在比较/确定单元211A和211C的输出反转来确定是否指定了转换值。

然而，可能实现这样的电路，这个电路能够确定未指定在AD转换后得到的值，这个确定是根据该值等于或大于所限定的值的情况，确定该值是饱和的值而做出的。

此外，勿须提及的是，虽然作为分离的结构说明了根据上述的第一到第三实施例的读取电路的结构，但是，可以将这样的结构适当地组合起来使用。

例如，可将根据第三实施例的AD转换电路与其它的实施例组合起来使用。

可将根据第一到第三实施例的、含有读取电路的固态成像装置用作为数码相机和视频摄像机的成像装置。

<5.第四实施例>

图13示出了摄像系统的示意图，在此系统上应用了根据本发明的实施例的固态成像装置。

如图13所示，摄像系统300包括成像装置310，可将根据本实施例的CMOS图像传感器(固态成像装置)100应用在此装置上。

摄像系统300还包括光学系统，它将入射光引导到成像装置310(该装置生成拍摄对象的图像)的像素区，这样的光学系统如像在图像摄取表面上生成入射光(图像光)图像的镜头320。

摄像系统300还包括驱动成像装置310的驱动电路(DRV)330和处理成像装置310的输出信号的信号处理电路(PRC)340。

驱动电路330包括定时产生器(图中未示出)，它在成像装置310中产生各种定时信号，这包括时钟脉冲和用于驱动电路的启动脉冲。驱动电路330通过使用规定的定时信号来驱动成像装置310。

此外，信号处理电路340把规定的信号处理加到成像装置310的输出信号上。

将由信号处理电路340处理过的图像信号记录在如像存储器之类的记录介质上。使用打印机或类似器件来产生记录在记录介质上的图像信息的硬拷贝。此外，将由信号处理电路340处理过的图像信号作为活动图像显示在由液晶显示器或类似器件构成的监视器上。

如上所述，通过包括上述的作为成像装置310的成像器件100，能够实现如像静态数码相机、低功耗和高精确度的摄像机之类的成像设备。

本专利申请书包括与在日本优先权专利申请书JP 2010-077929中所揭示的主题内容相关的主题内容，该专利申请书已于2010年3月30日存档于日本专利局中，现将其全部内容结合于此，以供参考。

那些熟悉工艺技术的人应当了解的是，只要在附后的权利要求及其等效条款所规定的范围内，就能根据设计要求和其它因素来进行各种修改、组合、次级组合和变更。

Claims

1.一种固态成像装置，包括：

像素电路，该电路包括光电转换器件和输出由光电转换器件进行光电转换并经过输出信号线路的电位调制的电荷的放大器件；

读取部分，包括AD(模拟-数字)转换电路，该电路比较信号线路的输出电平和以规则斜率变化的参考信号，并根据在输出信号和参考信号之间满足之前定义的关系的定时将输出信号数字化；

其中，读取部分具有：

作为像素的成像信号的AD转换，分别进行基于第一斜率的第一AD转换和基于第二斜率的第二AD转换的功能，以及

作为零信号的AD转换，进行基于第一斜率的第三AD转换和基于第二斜率的第四AD转换的功能，

其中，读取部分针对每个像素选择通过从第一AD转换的结果中减去第三AD转换的结果而得到的数字数据和通过从第二AD转换的结果中减去第四AD转换的结果而得到的数字数据中的片段中的任何一个，并根据所选择的数字数据产生成像数据。

2.根据权利要求1所述的固态成像装置，

其中，将多个像素电路排列成矩阵，以及

其中，读取部分在从每行的像素电路中读取输出信号时，

根据平缓的第一斜率对零信号进行第三AD转换，

将来自像素电路的成像信号输入到AD转换电路中，

基于第一斜率对成像信号进行第一AD转换，从而获取第一数字数据，该第一数字数据是第一AD转换的结果和第三AD转换的结果之间的差值，

根据陡峭的第二斜率对成像信号进行第二AD转换，

根据第二斜率对零信号进行第四AD转换，从而获取第二数字数据，该第二数字数据是第二AD转换的结果和第四AD转换的结果之间的差值，

为每个像素选择第一数字数据和第二数字数据中的任何一个，并基于所选择的数字数据产生每行的成像数据。

3.根据权利要求1或2所述的固态成像装置，

其中，读取部分包括输出计算电路，

其中，读取部分为其值由第一AD转换指定的像素选择第一数字数据，并为其值未被指定的像素选择第二数字数据，将从每个像素列选择的一组数字数据水平转移到所述输出计算电路，并根据需要通过对其进行计算处理将该组数字数据输出为成像数据。

4.根据权利要求1所述的固态成像装置，

其中，将多个像素电路排列成矩阵，

其中，读取部分包括第一行存储器和第二行存储器，

其中，读取部分在为每个帧单元从像素电路中读取输出信号时，

根据平缓的第一斜率对零信号进行第三AD转换，根据陡峭的第二斜率对零信号进行第四AD转换，以及至少在读取有效像素之前，将其各个结果存储在第一行存储器和第二行存储器中，

根据第一斜率对每行的成像信号进行第一AD转换，并在读取有效像素时根据第二斜率进行第二AD转换，

为每个像素选择通过从第一AD转换的结果中减去第三AD转换的结果而得到的第一数字数据和通过从第二AD转换的结果中减去第四AD转换的结果而得到的第二数字数据中的任何一个，并基于所选择的数字数据产生每个行的输出数据。

5.根据权利要求4所述的固态成像装置，

其中，读取部分为其值由第一AD转换指定的像素选择第一数字数据，并为其值未被指定的像素选择第二数字数据，并根据需要通过对其施加计算处理将该组数字数据作为成像数据输出。

6.根据权利要求4或5所述的固态成像装置，

其中，读取部分包括输出计算电路，

其中，读取部分为其值由第一AD转换指定的像素选择第一数字数据，并为其值未被指定的像素选择第二数字数据，将从每个像素列上选择的该组数字数据水平转移到所述输出计算电路中，

其中，输出计算电路对相同列从第一AD转换的结果中减去第三AD转换的结果，并对相同列从第二AD转换的结果中减去第四AD转换的结果，并根据需要通过对其进行计算处理将该组数字数据作为成像数据输出。

7.根据权利要求1到6中任何一个所述的固态成像装置，还包括：

多个伪像素，它们排列在各个列上并构成源跟随器，以便能够输出零信号；以及

均衡电路，在获取零信号时，通过使各个输出信号线路短路来均衡由伪像素的源跟随器引起的随机噪声。

8.一种摄像系统，包括：

固态成像装置；

光学系统，在固态成像装置上生成对象的图像；

信号处理电路，它处理固态成像装置的输出图像信号，

其中，固态成像装置具有：

其中，读取部分具有：