JP5806566B2 - Ａ／ｄ変換器および固体撮像装置 - Google Patents

Description

本発明は一般にＡ／Ｄ変換器および固体撮像装置に関する。

固体撮像装置において、アレイ状に配置された画素の列ごとにＡ／Ｄ変換器を配置して、各画素からの信号をデジタルデータに変換する技術がある。しかし、それぞれのＡ／Ｄ変換器に含まれる比較器のオフセット電圧は異なるため、オフセット電圧の最大値を考慮してＡ／Ｄ変換期間を設定する必要がある。特許文献１は、Ａ／Ｄ変換器に含まれる比較器の出力を比較器の入力へフィードバックすることによってオフセット電圧を補正する技術を提案する。

米国特許第７６７１９０８号明細書

特許文献１の技術では比較器の出力を比較器の入力へフィードバックするためにコントローラを用いている。そのため、Ａ／Ｄ変換器の回路構成が複雑になるとともに、コントローラに起因するノイズが比較器の出力に影響を及ぼす。そこで本発明は、Ａ／Ｄ変換器の比較器のオフセット電圧を簡単な構成で補正するための技術を提供することを目的とする。

上記課題に鑑みて、本発明の第１側面に係るＡ／Ｄ変換器は、アナログ信号を入力するための入力端子と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子に供給された電圧と前記反転入力端子に供給された電圧との比較結果に応じた出力信号を前記出力端子から出力する比較器と、第１電極と、第２電極とを有し、前記比較器の前記反転入力端子の電圧を保持するための補正用キャパシタと、前記比較器からの前記出力信号に応じてデジタルデータを出力する出力回路と、時間的に変化する参照信号を信号源から前記比較器へ供給するための参照信号供給線と、前記比較器の前記反転入力端子と前記比較器の前記出力端子との間に接続されたスイッチとを備え、前記入力端子に第１アナログ信号が入力されている間に前記スイッチをオンにし、その後に前記スイッチをオフにすることによって前記補正用キャパシタに第１電圧が保持された状態において、前記第１アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第１アナログ信号を変化させるか、又は前記補正用キャパシタの前記第１電極の電圧を変化させて前記補正用キャパシタの前記第２電極の電圧を変化させることによって、前記参照信号の時間的変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータを前記第１アナログ信号に対応する第１デジタルデータとして前記出力回路から出力し、前記補正用キャパシタに前記第１電圧を保持させた後に、前記入力端子に入力された第２アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第２アナログ信号を変化させるか、又は前記補正用キャパシタの前記第１電極の電圧を変化させて前記補正用キャパシタの前記第２電極の電圧を変化させることによって、前記参照信号の時間的変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータを前記第２アナログ信号に対応する第２デジタルデータとして前記出力回路から出力するように動作することを特徴とする。

上記手段により、Ａ／Ｄ変換器の比較器のオフセット電圧を簡単な構成で補正するための技術が提供される。

本発明の実施形態の固体撮像装置１００の構成例を説明する図。 本発明の実施形態の画素１１１および増幅回路１２０の構成例を説明する図。 本発明の実施形態のＡ／Ｄ変換器３００の構成例を説明する図。 本発明の実施形態の固体撮像装置１００の動作の一例を説明するタイミング図。 本発明の実施形態のＡ／Ｄ変換器５００の構成例を説明する図。 本発明の実施形態の固体撮像装置１００の動作の別の例を説明するタイミング図。 本発明の実施形態のＡ／Ｄ変換器７００の構成例を説明する図。 本発明の実施形態の固体撮像装置１００の動作の別の例を説明するタイミング図。

添付の図面を参照しつつ本発明の実施形態を以下に説明する。図面を通じて同一の構成要素は同一の参照符号を付して重複する説明を省略する。

図１を用いて本発明の１つの実施形態に係る固体撮像装置１００の概略構成の一例を説明する。固体撮像装置１００は例えばＣＭＯＳイメージセンサであり、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。固体撮像装置１００は複数の画素１１１がマトリクス状に配置された画素アレイを含むアナログ信号生成部１１０を備えうる。図１では簡単のために４つの画素１１１を示しているが、画素１１１の個数はこれに限られない。各画素１１１において固体撮像装置１００への入射光がアナログ信号へ光電変換される。

固体撮像装置１００はさらに垂直走査回路１４０を備えうる。垂直走査回路１４０は画素行ごとに配置された行選択線１１２に駆動パルス信号を順番に供給する。行選択線１１２に駆動パルス信号が供給されると、対応する画素行に含まれる各画素１１１からアナログ信号が列信号線１１３に読み出される。本実施形態では、画素１１１から、画素１１１のリセットレベルの信号と、光電変換により発生した電荷に応じた信号がリセットレベルの信号に重畳した信号とが読み出される場合を扱う。これらの信号の差が有効な画素値を表す。アナログ信号生成部１１０はこれらの信号に基づいて、それぞれの画素１１１について、リセット時のノイズ信号と、光電変換により得られた電荷に依存する画素信号とを出力する。

アナログ信号生成部１１０はさらに、列信号線１１３ごとに増幅回路１２０を備えうる。増幅回路１２０は列信号線１１３を介して画素１１１から入力されたアナログ信号を増幅してＡ／Ｄ変換器１３０へ供給する。固体撮像装置１００はさらに、列信号線１１３ごとにＡ／Ｄ変換器１３０を備えうる。Ａ／Ｄ変換器は入力されたアナログ信号をデジタルデータに変換して出力する。

固体撮像装置１００はさらに、ランプ信号生成部１７０およびカウンタ１８０を備えうる。ランプ信号生成部１７０は時間に対してスロープ状に変化するランプ信号Ｖｒａｍｐを生成し、ランプ信号線１７１を通じて各Ａ／Ｄ変換器１３０に供給する。他の実施形態では、ランプ信号の代わりに、時間的に変化する他の参照信号を生成する信号源をランプ信号生成部１７０として用いてもよい。この場合に、この参照信号が参照信号供給線を介して各Ａ／Ｄ変換器１３０に供給される。参照信号は時間に対して単調に変化する信号であればどのようなものでもよく、参照信号の例として、上述のランプ信号のほかに、時間に対して階段状に変化する信号が含まれる。ここで、単調に変化するとは、例えば単調減少であれば、時間に対して電位が上昇することなく変化することをいう。カウンタ１８０はカウントデータ線１８１を通じてカウント値Ｃｎｔを各Ａ／Ｄ変換器１３０に供給する。カウンタ１８０として例えばグレイカウンタやバイナリカウンタを用いてもよく、カウンタ１８０はアップダウン機能を有してもよい。本実施形態では複数のＡ／Ｄ変換器１３０がランプ信号生成部１７０およびカウンタ１８０を共有する例を扱うが、Ａ／Ｄ変換器１３０ごとにこれらの構成要素を有してもよい。

固体撮像装置１００はさらに、水平走査回路１５０および信号処理部１９０を備えうる。水平走査回路１５０はＡ／Ｄ変換器１３０が出力するデジタルデータを列ごとにデジタル信号線１９１に転送する。デジタル信号線１９１に転送されたデジタルデータは信号処理部１９０に供給される。本実施形態では、デジタル信号線１９１に、ノイズ信号に対応するデジタルデータと画素信号に対応するデジタルデータとが順番に読み出される。信号処理部１９０は画素信号に対応するデジタルデータからノイズ信号に対応するデジタルデータを減算して、有効な画素値を外部に出力する。

固体撮像装置１００はさらに、上述の各構成要素にパルス信号を供給して固体撮像装置１００の動作を制御するタイミング制御部１９５を備えうる。図１ではタイミング制御部１９５から各構成要素へパルス信号を送信するための信号線を図示していない。タイミング制御部１９５から供給されるパルス信号については後述のタイミング図を用いて詳細に説明する。

本実施形態では固体撮像装置１００が増幅回路１２０を含むことによって、Ａ／Ｄ変換器１３０で発生するノイズの影響を軽減できる。しかしながら、固体撮像装置１００の変形例は増幅回路１２０を含まずに、画素１１１からのアナログ信号が列信号線１１３を介して直接にＡ／Ｄ変換器１３０へ供給されてもよい。また、固体撮像装置１００の別の変形例は増幅回路１２０のかわりにＣＤＳ回路を含み、このＣＤＳ回路が画素で発生した電荷に応じた信号からリセットレベルの信号を減算したアナログ信号をＡ／Ｄ変換器１３０へ供給してもよい。Ａ／Ｄ変換器はこのアナログ信号をデジタルデータに変換し、水平走査回路１５０によって各画素１１１の画素値に対応するデジタルデータが信号処理部１９０に転送される。また、図１に示す例では画素アレイの一方の側に増幅回路１２０、Ａ／Ｄ変換器１３０および水平走査回路１５０が配置されるが、これらの構成要素が画素アレイの両側に配置されて、画素列ごとに何れか一方の側の構成要素に振り分けられてもよい。

続いて、図２の等価回路図を用いて固体撮像装置１００に含まれる画素１１１および増幅回路１２０の概略構成の一例を説明する。画素１１１および増幅回路１２０は画素１１１の画素値を算出するためのアナログ信号をＡ／Ｄ変換器１３０に供給できれば如何なる構成であってもよい。画素１１１は光電変換を行うフォトダイオードＰＤおよび複数のトランジスタを含む。フォトダイオードＰＤは転送トランジスタＴｔｘを介してフローティングディフュージョンＦＤに接続される。フローティングディフュージョンＦＤはまた、リセットトランジスタＴｒｅｓを介して電圧源ＶＤＤに接続されるとともに、増幅トランジスタＴａｍｐのゲート電極に接続される。増幅トランジスタＴａｍｐの第１主電極は電圧源ＶＤＤに接続され、増幅トランジスタＴａｍｐの第２主電極は選択トランジスタＴｓｅｌを介して列信号線１１３に接続される。選択トランジスタＴｓｅｌのゲート電極は行選択線１１２に接続される。選択トランジスタＴｓｅｌがオンになると、増幅トランジスタＴａｍｐは、列信号線１１３に設けられた定電流源Ｉｃｎｓｔとともにソースフォロワ回路として動作する。

増幅回路１２０は、図示する回路素子を含み、反転アンプを構成する。増幅器ＡＭＰの非反転入力端子はクランプキャパシタＣｏを介して列信号線１１３に接続され、増幅器ＡＭＰの反転入力端子にはＶｃｏｒが供給される。増幅器ＡＭＰの出力端子はＡ／Ｄ変換器１３０に接続される。また、増幅器ＡＭＰの非反転入力端子と出力端子との間には帰還キャパシタＣｆおよびスイッチＳｃｏｒが並列に接続される。このようにクランプ回路を構成することにより、増幅回路１２０は列信号線１１３を介して入力された信号をクランプキャパシタＣｏと帰還キャパシタＣｆとの比で増幅して出力するだけでなく、ＣＤＳ回路としても動作させることができる。その結果、画素のリセット時のノイズ信号として、増幅回路１２０のオフセットがアナログ信号生成部１１０から出力される。また、光電変換により得られた電荷に依存する画素信号として、リセットレベルの信号が除去された信号がアナログ信号生成部１１０から出力される。増幅回路１２０が省略された実施形態では、アナログ信号生成部１１０から、画素のリセットレベルの信号がノイズ信号として出力され、画素で発生した電荷に応じた信号がリセットレベルの信号に重畳した信号が画素信号として出力される。この実施形態では、フローティングディフュージョンＦＤをリセットしたことによるノイズ成分が低減できる。

続いて、図３の等価回路図を用いて図１のＡ／Ｄ変換器１３０の一例であるＡ／Ｄ変換器３００の概略構成を説明する。Ａ／Ｄ変換器３００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、比較回路３２０および出力回路３３０を備えうる。入力端子ＩＮには各画素についてのノイズ信号と画素信号とがアナログ信号として順番に入力される。比較回路３２０は入力端子ＩＮに入力されたアナログ信号と、ランプ信号線１７１から供給されたランプ信号Ｖｒａｍｐとに基づく比較を行い、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。出力回路３３０は比較回路３２０からの出力信号Ｖｏｕｔとカウンタ１８０から供給されるカウント値Ｃｎｔとに基づくデジタルデータを出力端子ＯＵＴｎまたは出力端子ＯＵＴｓから出力する。

比較回路３２０は比較器ＣＭＰ、キャパシタＣｏｆｆおよびスイッチＳｆｂを備えうる。キャパシタＣｏｆｆは比較器ＣＭＰのオフセットを補正する補正用キャパシタとして機能しうる。比較器ＣＭＰは非反転入力端子と反転入力端子とを有する差動入力型の比較器でありうる。比較器ＣＭＰの非反転入力端子（図示、＋端子）は入力端子ＩＮに接続され、比較器ＣＭＰの反転入力端子（図示、−端子）はキャパシタＣｏｆｆの第１電極（図では上側の電極）に接続される。キャパシタＣｏｆｆの第２電極（図では下側の電極）はランプ信号線１７１に接続される。スイッチＳｆｂは比較器ＣＭＰの出力端子と反転入力端子とを接続する。

出力回路３３０はデジタルデータを記憶する４つのラッチ回路Ｌｎ１、Ｌｎ２、Ｌｓ１、Ｌｓ２を備えうる。ラッチ回路Ｌｎ１のＤ端子とラッチ回路Ｌｓ１のＤ端子とはともにカウントデータ線１８１に接続される。ラッチ回路Ｌｎ１のＧ端子はスイッチＳｎｌを介して比較回路３２０の出力線に接続され、ラッチ回路Ｌｓ１のＧ端子はスイッチＳｓｌを介して比較回路３２０の出力線に接続される。ラッチ回路Ｌｎ１のＱ端子はラッチ回路Ｌｎ２のＤ端子に接続され、ラッチ回路Ｌｓ１のＱ端子はラッチ回路Ｌｓ２のＤ端子に接続される。ラッチ回路Ｌｎ２のＧ端子とラッチ回路Ｌｓ２のＧ端子とはともに信号線３３１に接続される。ラッチ回路Ｌｎ２のＱ端子は出力端子ＯＵＴｎに接続され、ラッチ回路Ｌｓ２のＱ端子は出力端子ＯＵＴｓに接続される。ラッチ回路Ｌｎ１およびラッチ回路Ｌｓ１のＧ端子には、反転回路が接続されているため、比較回路３２０の出力がＬレベルであるときにＤ端子のデータをＱ端子から出力する。

続いて、図４のタイミング図を用いてＡ／Ｄ変換器３００を有する固体撮像装置１００の動作の一例を説明する。図４に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。すなわち、タイミング制御部１９５が固体撮像装置１００の各構成要素の動作を制御しうる。図４では１つの行の画素１１１の動作について説明するが、他の行の画素１１１についても同様に動作する。図４において、Ｖｐｉｎは比較器ＣＭＰの非反転入力端子の電圧を表し、Ｖｎｉｎは比較器ＣＭＰの反転入力端子の電圧を表す。各期間の動作を概説すると、期間Ｔ１で画素１１１からのノイズ信号ＶｎがＡ／Ｄ変換器３００に供給され、期間Ｔ２で比較器ＣＭＰのオフセット電圧ＶｏｆｆがキャパシタＣｏｆｆに保持され、期間Ｔ３でノイズ信号ＶｎがＡ／Ｄ変換される。続いて、期間Ｔ４で画素１１１からの画素信号ＶｓがＡ／Ｄ変換器３００に供給され、期間Ｔ５で画素信号ＶｓがＡ／Ｄ変換される。以下、各期間動作を詳細に説明する。

期間Ｔ１の先頭でパルス信号Ｐｒｅｓ、Ｐｓｅｌ、ＰｃｏｒがそれぞれＨ（Ｈｉｇｈレベル）になり、リセットトランジスタＴｒｅｓ、選択トランジスタＴｓｅｌおよびスイッチＳｃｏｒがそれぞれオンになる。それにより、フローティングディフュージョンＦＤがリセットされる。この状態において増幅トランジスタＴａｍｐはソースフォロアとして動作し、フローティングディフュージョンＦＤのリセットレベルの信号が列信号線１１３に読み出される。パルス信号ＰｃｏｒがＬ（Ｌｏｗレベル）になると、クランプキャパシタＣｏにはＶｃｏｒと画素の出力との電位差が保持される。このときの増幅回路１２０の出力が、ノイズ信号Ｖｎ（第１アナログ信号）としてＡ／Ｄ変換器３００の入力端子ＩＮに供給される。そのため、比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎもＶｎとなる。ノイズ信号Ｖｎには、増幅回路１２０のオフセットが含まれる。ノイズ信号Ｖｎの供給はパルス信号ＰｔｘがＨになるまで継続する。

次に、期間Ｔ２の先頭で、パルス信号ＰｆｂがＨになり、スイッチＳｆｂがオンになる。その結果、比較器ＣＭＰの反転入力端子と出力端子とは短絡され、比較器ＣＭＰはボルテージフォロアとして動作する。比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎはＶｎであるので、出力端子の電圧ＶｏｕｔはＶｎ＋Ｖｏｆｆとなり、反転入力端子の電圧ＶｎｉｎもＶｎ＋Ｖｏｆｆとなる。また、キャパシタＣｏｆｆの第１電極の電位もＶｎ＋Ｖｏｆｆとなる。期間Ｔ２において、ランプ信号線１７１の電圧はＶｒｅｆであるので、キャパシタＣｏｆｆの第２電極の電位はＶｒｅｆとなる。期間Ｔ２の末尾でパルス信号ＰｆｂがＬになり、スイッチＳｆｂがオフになり、キャパシタＣｏｆｆには両電極間の電圧であるＶｎ＋Ｖｏｆｆ−Ｖｒｅｆが保持される。これにより、Ａ／Ｄ変換器１３０が準備状態に設定される。

期間Ｔ２と期間Ｔ３との間に、タイミング制御部１９５からのパルス信号（不図示）に従ってランプ信号生成部１７０はランプ信号線１７１に供給する電圧をＶｓｔｎに変更する。その結果、キャパシタＣｏｆｆの第２電極の電位はＶｓｔｎとなり、それに伴ってキャパシタＣｏｆｆの第１電極の電位はＶｎ＋Ｖｏｆｆ−Ｖｒｅｆ＋Ｖｓｔｎとなる。Ｖｓｔｎは十分に小さな値に設定されているため、期間Ｔ３の先頭では比較器ＣＭＰの反転入力端子の電圧Ｖｎｉｎは非反転入力端子Ｖｐｉｎよりも小さい。具体的には、Ｖｎｉｎ−Ｖｐｉｎ＜ＶｏｆｆとなるようにＶｓｔｎが設定されうる。その結果、期間Ｔ３の先頭では比較器ＣＭＰの出力信号ＶｏｕｔはＶＨとなる。期間Ｔ３の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｓｔｎから開始して時間とともに線形に上昇するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。さらに、パルス信号ＰｎｌがＨになることにより、スイッチＳｎｌがオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｎ１のＧ端子とが接続される。

ランプ信号Ｖｒａｍｐが上昇し始めると、キャパシタＣｏｆｆの第２電極の電位が上昇し、それに伴いキャパシタＣｏｆｆの第１電極の電位が上昇する。そして、比較器ＣＭＰの反転入力端子の電圧ＶｎｉｎがＶｎ＋Ｖｏｆｆに等しくなると、比較器ＣＭＰからの出力信号ＶｏｕｔはＶＨからＶＬに変化する。その結果、ラッチ回路Ｌｎ１のＧ端子にＬレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｎ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号Ｖｏｕｔは比較器ＣＭＰの非反転入力端子の電圧ＶｎｉｎがＶｎ＋Ｖｏｆｆに等しくなった時点で反転する。そのため、ラッチ回路Ｌｎ１には、比較器ＣＭＰの非反転入力端子の電圧がＶｎ＋Ｖｏｆｆ−Ｖｒｅｆ＋ＶｓｔｎからＶｎ＋Ｖｏｆｆに変化するまでの時間に対応するカウント値、すなわちＶｒｅｆ−Ｖｓｔｎに相当するカウント値が記憶される。ラッチ回路Ｌｎ１に記憶されたカウント値はアナログ信号であるノイズ信号Ｖｎを変換した際のデジタルデータである。

次に、期間Ｔ４の先頭でパルス信号ＰｔｘがＨになり、転送トランジスタＴｔｘがオンになる。それにより、フォトダイオードＰＤに蓄えられた電荷がフローティングディフュージョンＦＤに転送される。この状態において増幅トランジスタＴａｍｐはソースフォロアとして動作し、フローティングディフュージョンＦＤのリセットレベルの信号にフォトダイオードＰＤに蓄えられた電荷に応じた信号が重畳した信号が列信号線１１３に読み出される。読み出された信号は、増幅回路１２０により増幅されて画素信号Ｖｓ（第２アナログ信号）としてＡ／Ｄ変換器３００の入力端子ＩＮに供給される。そのため、比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎもＶｓとなる。クランプキャパシタＣｏは、期間Ｔ１における画素の出力とＶｃｏｒとの電位差が保持されているので、増幅回路１２０から出力される信号には、フローティングディフュージョンＦＤをリセットしたことによって生じるノイズ成分は、理想的には含まれない。

期間Ｔ３と期間Ｔ５との間に、タイミング制御部１９５からのパルス信号（不図示）に従ってランプ信号生成部１７０はランプ信号線１７１に供給する電圧をＶｓｔｓに変更する。その結果、キャパシタＣｏｆｆの第２電極の電位はＶｓｔｓとなり、それに伴ってキャパシタＣｏｆｆの第１電極の電位はＶｎ＋Ｖｏｆｆ−Ｖｒｅｆ＋Ｖｓｔｓとなる。Ｖｓｔｓは十分に小さな値に設定されているため、期間Ｔ５の先頭では比較器ＣＭＰの反転入力端子の電圧Ｖｎｉｎは非反転入力端子Ｖｐｉｎよりも小さい。具体的には、Ｖｎｉｎ−Ｖｐｉｎ＜ＶｏｆｆとなるようにＶｓｔｓが設定されうる。その結果、期間Ｔ５の先頭では比較器ＣＭＰの出力信号ＶｏｕｔはＶＨとなる。期間Ｔ５の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｓｔｓから開始して時間とともに線形に上昇するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。さらに、パルス信号ＰｓｌがＨになることにより、スイッチＳｓｌがオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｓ１のＧ端子とが接続される。

ランプ信号Ｖｒａｍｐが上昇し始めると、キャパシタＣｏｆｆの第２電極の電位が上昇し、それに伴いキャパシタＣｏｆｆの第１電極の電位が上昇する。そして、比較器ＣＭＰの反転入力端子の電圧ＶｎｉｎがＶｓ＋Ｖｏｆｆに等しくなると、比較器ＣＭＰからの出力信号ＶｏｕｔはＶＨからＶＬに変化する。その結果、ラッチ回路Ｌｓ１のＧ端子にＬレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｓ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号Ｖｏｕｔは比較器ＣＭＰの非反転入力端子の電圧ＶｎｉｎがＶｓ＋Ｖｏｆｆに等しくなった時点で反転する。そのため、ラッチ回路Ｌｓ１には、比較器ＣＭＰの非反転入力端子の電圧がＶｎ＋Ｖｏｆｆ−Ｖｒｅｆ＋ＶｓｔｓからＶｓ＋Ｖｏｆｆに変化するまでの時間に対応するカウント値、すなわちＶｓ−Ｖｎ＋Ｖｒｅｆ−Ｖｓｔｓに相当するカウント値が記憶される。ラッチ回路Ｌｓ１に記憶されたカウント値はアナログ信号である画素信号Ｖｓを変換した際のデジタルデータである。

期間Ｔ５の後にパルス信号ｍｔｘ（図４には図示しない）がラッチ回路Ｌｎ２のＧ端子およびラッチ回路Ｌｓ２のＧ端子に供給される。これにより、ラッチ回路Ｌｎ２がラッチ回路Ｌｎ１の出力を記憶して出力端子ＯＵＴｎから出力するとともに、ラッチ回路Ｌｓ２がラッチ回路Ｌｓ１の出力を記憶して出力端子ＯＵＴｓから出力する。そして、水平走査回路１５０が出力端子ＯＵＴｎ、ＯＵＴｓから出力されたデジタルデータをデジタル信号線１９１に順番に読み出す。信号処理部１９０はＶｓ−Ｖｎ＋Ｖｒｅｆ−Ｖｓｔｓを表すデジタルデータとＶｒｅｆ−Ｖｓｔｎを表すデジタルデータとの差分を取る。それによって、Ｖｓ−Ｖｎ＋Ｖｓｔｎ−Ｖｓｔｓを表すデジタルデータが得られる。Ｖｓｔｎ＝Ｖｓｔｓと設定することで、信号処理部１９０はＶｓ−Ｖｎに対応するデジタルデータを取得できる。また、ＶｓｔｎおよびＶｓｔｓを調整して信号処理部１９０が取得するデジタルデータにオフセットを与えてもよい。

上述の実施形態によれば、ノイズ信号Ｖｎと比較器ＣＭＰのオフセット電圧Ｖｏｆｆの合計電圧をキャパシタＣｏｆｆに保持してオフセット電圧の補正を行うため、回路構成が簡単になる。また、ノイズ信号ＶｎのＡ／Ｄ変換期間Ｔ３や画素信号ＶｓのＡ／Ｄ変換期間Ｔ５において、オフセット電圧Ｖｏｆｆの影響が無くなくため、それぞれの画素列に対して配置されたＡ／Ｄ変換器１３０間のオフセット電圧のばらつきを考慮する必要がなくなる。そのため、ノイズ信号Ｖｎおよび画素信号ＶｓのＡ／Ｄ変換期間Ｔ３、Ｔ５を短縮でき、固体撮像装置１００のフレームレートが向上するとともに、Ａ／Ｄ変換の精度が向上する。さらに、ノイズ信号ＶｎのＡ／Ｄ変換期間Ｔ３ではノイズ信号Ｖｎの影響もなくなるため、ノイズ信号ＶｎのＡ／Ｄ変換期間Ｔ３をさらに短縮できる。

続いて、図５の等価回路図を用いて図１のＡ／Ｄ変換器１３０の別の例であるＡ／Ｄ変換器５００の概略構成を説明する。図３のＡ／Ｄ変換器３００と共通する部分は同一の参照符号を付して重複する説明を省略する。Ａ／Ｄ変換器５００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、保持回路５１０、比較回路３２０および出力回路３３０を備えうる。保持回路５１０は入力端子ＩＮに入力されたアナログ信号Ｖｉｎをサンプリングして保持する。比較回路３２０は保持回路５１０に保持されたアナログ信号と、ランプ信号線１７１から供給されたランプ信号Ｖｒａｍｐとに基づく比較を行い、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。

保持回路５１０はキャパシタＣｓｐおよびスイッチＳｓｐを備えうる。キャパシタＣｓｐはノイズ信号Ｖｎおよび画素信号Ｖｓをサンプリングするサンプリング用キャパシタとして機能しうる。スイッチＳｓｐは入力端子ＩＮと比較回路３２０とを接続する。キャパシタＣｓｐの第１電極（図では上側の電極）は比較回路３２０に接続され、キャパシタＣｓｐの第２電極（図では下側の電極）はランプ信号線１７１に接続される。

図３のＡ／Ｄ変換器３００とは異なり、Ａ／Ｄ変換器５００では、比較回路３２０の比較器ＣＭＰの非反転入力端子は保持回路５１０に接続され、キャパシタＣｏｆｆの第２電極（図では下側の電極）は電圧源Ｖｃｍ１に接続される。

続いて、図６のタイミング図を用いてＡ／Ｄ変換器５００を有する固体撮像装置１００の動作の一例を説明する。図６に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。図６では１つの行の画素１１１の動作について説明するが、他の行の画素１１１についても同様に動作する。図４において、Ｖｐｉｎは比較器ＣＭＰの非反転入力端子の電圧を表し、Ｖｎｉｎは比較器ＣＭＰの反転入力端子の電圧を表す。図６のタイミング図の期間Ｔ１〜Ｔ５は図４のタイミング図の期間Ｔ１〜Ｔ５に対応する。以下、各期間動作を詳細に説明する。

期間Ｔ１は図４のタイミング図の期間Ｔ１と同様にして、ノイズ信号ＶｎがＡ／Ｄ変換器３００の入力端子ＩＮに供給される。ノイズ信号Ｖｎの供給はパルス信号ＰｔｘがＨになるまで継続する。また、期間Ｔ１の先頭で、パルス信号ＰｓｐがＨになり、スイッチＳｓｐがオンになる。その結果、入力端子ＩＮと比較器ＣＭＰの非反転入力端子とが接続され、非反転入力端子の電圧ＶｐｉｎはＶｎになる。また、キャパシタＣｓｐの第１電極の電位はＶｎとなる。期間Ｔ１において、ランプ信号線１７１の電圧はＶｒｅｆであるので、キャパシタＣｓｐの第２電極の電位はＶｒｅｆとなる。期間Ｔ１の末尾にパルス信号ＰｓｐがＬになり、スイッチＳｓｐがオフになり、キャパシタＣｓｐには両電極間の電圧であるＶｎ−Ｖｒｅｆが保持される。

次に、期間Ｔ２の先頭で、パルス信号ＰｆｂがＨになり、スイッチＳｆｂがオンになる。その結果、比較器ＣＭＰの反転入力端子と出力端子とは短絡され、比較器ＣＭＰはボルテージフォロアとして動作する。比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎはＶｎであるので、出力端子の電圧ＶｏｕｔはＶｎ＋Ｖｏｆｆとなり、反転入力端子の電圧ＶｎｉｎはＶｎ＋Ｖｏｆｆとなる。また、キャパシタＣｏｆｆの第１電極の電位はＶｎ＋Ｖｏｆｆとなる。キャパシタＣｏｆｆの第２電極の電位はＶｃｍ１に固定されている。期間Ｔ２の末尾にパルス信号ＰｆｂがＬになり、スイッチＳｆｂがオフになり、キャパシタＣｏｆｆには両電極間の電圧であるＶｎ＋Ｖｏｆｆ−Ｖｃｍ１が保持される。比較器ＣＭＰの非反転入力端子の電圧Ｖｎｉｎは期間Ｔ５が終了するまでＶｎ＋Ｖｏｆｆに維持される。

期間Ｔ２と期間Ｔ３との間に、タイミング制御部１９５からのパルス信号（不図示）に従ってランプ信号生成部１７０はランプ信号線１７１に供給する電圧をＶｓｔｎに変更する。その結果、キャパシタＣｓｐの第２電極の電位はＶｓｔｎとなり、それに伴ってキャパシタＣｓｐの第１電極の電位はＶｎ−Ｖｒｅｆ＋Ｖｓｔｎとなる。Ｖｓｔｎは十分に大きな値に設定されているため、期間Ｔ３の先頭では比較器の反転入力端子の電圧Ｖｎｉｎは非反転入力端子Ｖｐｉｎよりも小さい。具体的には、Ｖｎｉｎ−Ｖｐｉｎ＜ＶｏｆｆとなるようにＶｓｔｎが設定されうる。その結果、期間Ｔ３の先頭では比較器ＣＭＰの出力信号ＶｏｕｔはＶＨとなる。期間Ｔ３の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｓｔｎから開始して時間とともに線形に減少するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。さらに、パルス信号ＰｎｌがＨになることにより、スイッチＳｎｌもオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｎ１のＧ端子とが接続される。

ランプ信号Ｖｒａｍｐが減少し始めると、キャパシタＣｓｐの第２電極の電位が減少し、それに伴いキャパシタＣｓｐの第１電極の電位が減少する。そして、比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎがＶｎに等しくなると、比較器ＣＭＰからの出力信号ＶｏｕｔはＶＨからＶＬに変化する。その結果、ラッチ回路Ｌｎ１のＧ端子にＬレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｎ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号Ｖｏｕｔは比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎがＶｎに等しくなった時点で反転する。そのため、ラッチ回路Ｌｎ１には、比較器ＣＭＰの非反転入力端子の電圧がＶｎ−Ｖｒｅｆ＋ＶｓｔｎからＶｎに変化するまでの時間に対応するカウント値、すなわちＶｒｅｆ−Ｖｓｔｎに相当するカウント値が記憶される。ラッチ回路Ｌｎ１に記憶されたカウント値はアナログ信号であるノイズ信号Ｖｎを変換した際のデジタルデータである。期間Ｔ３の終了後にランプ信号生成部１７０はランプ信号線１７１の電圧をＶｒｅｆに戻す。

次に、期間Ｔ４の先頭でパルス信号ＰｔｘがＨになり、図４のタイミング図における説明と同様にして、画素信号ＶｓがＡ／Ｄ変換器５００の入力端子ＩＮに供給される。また、期間Ｔ４の途中で、パルス信号ＰｓｐがＨになり、スイッチＳｓｐがオンになる。その結果、入力端子ＩＮと比較器ＣＭＰの非反転入力端子とが接続され、非反転入力端子の電圧ＶｐｉｎはＶｓになる。また、キャパシタＣｓｐの第１電極の電位はＶｓとなる。期間Ｔ４において、ランプ信号線１７１の電圧はＶｒｅｆであるので、キャパシタＣｓｐの第２電極の電位はＶｒｅｆとなる。期間Ｔ２の途中にパルス信号ＰｓｐがＬになり、スイッチＳｓｐがオフになり、キャパシタＣｓｐには両電極間の電圧であるＶｓ−Ｖｒｅｆが保持される。

期間Ｔ４と期間Ｔ５との間に、タイミング制御部１９５からのパルス信号（不図示）に従ってランプ信号生成部１７０はランプ信号線１７１に供給する電圧をＶｓｔｓに変更する。その結果、キャパシタＣｓｐの第２電極の電位はＶｓｔｓとなり、それに伴ってキャパシタＣｓｐの第１電極の電位はＶｓ−Ｖｒｅｆ＋Ｖｓｔｓとなる。Ｖｓｔｓは十分に大きな値に設定されているため、期間Ｔ５の先頭では比較器ＣＭＰの反転入力端子の電圧Ｖｎｉｎは非反転入力端子Ｖｐｉｎよりも小さい。具体的には、Ｖｎｉｎ−Ｖｐｉｎ＜ＶｏｆｆとなるようにＶｓｔｓが設定されうる。その結果、期間Ｔ５の先頭では比較器ＣＭＰの出力信号ＶｏｕｔはＶＨとなる。期間Ｔ５の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｓｔｓから開始して時間とともに線形に減少するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。さらに、パルス信号ＰｓｌがＨになることにより、スイッチＳｓｌもオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｓ１のＧ端子とが接続される。

ランプ信号Ｖｒａｍｐが減少し始めると、キャパシタＣｓｐの第２電極の電位が減少し、それに伴いキャパシタＣｓｐの第１電極の電位が減少する。そして、比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎがＶｎに等しくなると、比較器ＣＭＰからの出力信号ＶｏｕｔはＶＨからＶＬに変化する。その結果、ラッチ回路Ｌｓ１のＧ端子にＬレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｓ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号Ｖｏｕｔは比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎがＶｎに等しくなった時点で反転する。そのため、ラッチ回路Ｌｓ１には、比較器ＣＭＰの非反転入力端子の電圧がＶｓ−Ｖｒｅｆ＋ＶｓｔｓからＶｎに変化するまでの時間に対応するカウント値、すなわちＶｎ−Ｖｓ＋Ｖｒｅｆ−Ｖｓｔｓに相当するカウント値が記憶される。ラッチ回路Ｌｓ１に記憶されたカウント値はアナログ信号である画素信号Ｖｓを変換した際のデジタルデータである。

期間Ｔ５の後に、図４のタイミング図の説明と同様にして、信号処理部１９０はＶｎ−Ｖｓ＋Ｖｒｅｆ−Ｖｓｔｓを表すデジタルデータとＶｒｅｆ−Ｖｓｔｎを表すデジタルデータとの差分を取る。これによって、Ｖｎ−Ｖｓ＋Ｖｓｔｎ−Ｖｓｔｓを表すデジタルデータが得られる。Ｖｓｔｎ＝Ｖｓｔｓと設定することで、信号処理部１９０はＶｓ−Ｖｎに対応するデジタルデータを取得できる。また、ＶｓｔｎおよびＶｓｔｓを調整して信号処理部１９０が取得するデジタルデータにオフセットを与えてもよい。固体撮像装置１００が図５のＡ／Ｄ変換器５００を有する場合も図３のＡ／Ｄ変換器３００を有する場合と同様の効果が得られる。

続いて、図７の等価回路図を用いて図１のＡ／Ｄ変換器１３０の別の例であるＡ／Ｄ変換器７００の概略構成を説明する。図５のＡ／Ｄ変換器５００と共通する部分は同一の参照符号を付して重複する説明を省略する。Ａ／Ｄ変換器７００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、保持回路７１０、比較回路３２０および出力回路３３０を備えうる。保持回路７１０は入力端子ＩＮに入力されたアナログ信号Ｖｉｎをサンプリングして保持する。比較回路３２０は保持回路７１０に保持されたアナログ信号と、ランプ信号線１７１から供給されたランプ信号Ｖｒａｍｐとに基づく比較を行い、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。比較回路３２０の接続関係は図５のＡ／Ｄ変換器５００の場合と同様である。

図５の保持回路５１０とは異なり、保持回路７１０は２つのキャパシタ、すなわちキャパシタＣｎおよびキャパシタＣｐと、これらのキャパシタＣｎ、Ｃｓの接続先を切り替える１つ以上のスイッチとを備えうる。一方のキャパシタＣｎの第１電極（図では上側の電極）は、スイッチＳｎｐ１を介して入力端子ＩＮに接続され、スイッチＳｎｔ２を介して比較回路３２０に接続される。キャパシタＣｎの第２電極（図では下側の電極）は、スイッチＳｎｐ２を介して電圧源Ｖｃｍ２に接続され、スイッチＳｎｔ１を介してランプ信号線１７１に接続される。同様に、他方のキャパシタＣｓの第１電極（図では上側の電極）は、スイッチＳｓｐ１を介して入力端子ＩＮに接続され、スイッチＳｓｔ２を介して比較回路３２０に接続される。キャパシタＣｓの第２電極（図では下側の電極）は、スイッチＳｓｐ２を介して電圧源Ｖｃｍ２に接続され、スイッチＳｓｔ１を介してランプ信号線１７１に接続される。電圧源Ｖｃｍ２の供給する電圧はＶｒｅｆやＶｃｍ１と等しくてもよいし、異なる値でもよい。

続いて、図８のタイミング図を用いてＡ／Ｄ変換器７００を有する固体撮像装置１００の動作の一例を説明する。図８に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。図８では連続してデータが読み出される第ｎ行の画素１１１（第１画素）と第ｎ＋１行の画素１１１（第２画素）との動作について説明する。期間Ｔにおいて第ｎ行の画素１１１のデジタルデータが信号処理部１９０に読み出され、期間Ｔ´において第ｎ＋１行の画素１１１のデジタルデータが信号処理部１９０に読み出される。期間Ｔと期間Ｔ´との動作は同様のため、期間Ｔ´については前半部分のみが図示される。期間Ｔの一部と期間Ｔ´の一部とが重複することにより、Ａ／Ｄ変換にかかる時間を短縮できる。図８において、Ｖｐｉｎは比較器ＣＭＰの非反転入力端子の電圧を表し、Ｖｎｉｎは比較器ＣＭＰの反転入力端子の電圧を表す。図８のタイミング図の期間Ｔ１〜Ｔ５は図６のタイミング図の期間Ｔ１〜Ｔ５に対応する。以下、各期間動作を詳細に説明する。第ｎ＋１行の画素１１１についての期間Ｔ１´〜Ｔ３´は第ｎ行の画素１１１についての期間Ｔ１〜Ｔ３と同様であるため、説明を省略する。

期間Ｔ１において、図６のタイミング図と同様にしてＡ／Ｄ変換器７００の入力端子ＩＮにノイズ信号Ｖｎが入力される。また、期間Ｔ１の先頭でパルス信号Ｐｎｐ１、Ｐｎｐ２がＨとなり、スイッチＳｎｐ１、Ｓｎｐ２がオンになる。その結果、キャパシタＣｎを介して入力端子ＩＮと電圧源Ｖｃｍ２とが接続され、キャパシタＣｎにＶｃｍ２とノイズ信号Ｖｎとの差分が保持される。具体的にはキャパシタＣｎの第１電極の電位がノイズ信号Ｖｎに等しくなり、キャパシタＣｎの第２電極の電位がＶｃｍ２に等しくなる。期間Ｔ１の終了後にパルス信号Ｐｎｐ１、Ｐｎｐ２がＬになり、スイッチＳｎｐ１、Ｓｎｐ２がオフになる。

次に、期間Ｔ２の先頭で、パルス信号Ｐｆｂ、Ｐｎｔ２がＨになり、スイッチＳｆｂ、Ｐｎｔ２がオンになる。その結果、キャパシタＣｎの第１電極が比較器の非反転入力端子に接続されるとともに、比較器ＣＭＰの反転入力端子と出力端子とは短絡され、比較器ＣＭＰはボルテージフォロアとして動作する。比較器ＣＭＰの非反転入力端子の電圧ＶｐｉｎはＶｎであるので、出力端子の電圧ＶｏｕｔはＶｎ＋Ｖｏｆｆとなり、反転入力端子の電圧ＶｎｉｎもＶｎ＋Ｖｏｆｆとなる。また、キャパシタＣｏｆｆの第１電極の電位はＶｎ＋Ｖｏｆｆとなる。キャパシタＣｏｆｆの第２電極の電位はＶｃｍ１に固定されている。期間Ｔ２の末尾にパルス信号ＰｆｂがＬになり、スイッチＳｆｂがオフになり、キャパシタＣｏｆｆには両電極間の電圧であるＶｎ＋Ｖｏｆｆ−Ｖｃｍ１が保持される。比較器ＣＭＰの非反転入力端子の電圧Ｖｎｉｎは期間Ｔ５が終了するまでＶｎ＋Ｖｏｆｆに維持される。

次に、期間Ｔ３において、ノイズ信号ＶｎがＡ／Ｄ変換される。期間Ｔ３の間はパルス信号Ｐｎｔ１、Ｐｎｔ２がＨになり、スイッチＰｎｔ１、Ｐｎｔ２がオンになる。その結果、キャパシタＣｎを介して比較器ＣＭＰの非反転入力端子とランプ信号線１７１とが接続され、図６のタイミング図と同様にしてノイズ信号ＶｎがＡ／Ｄ変換される。

次に、期間Ｔ４の先頭でパルス信号ＰｔｘがＨになり、図６のタイミング図と同様にして、画素信号ＶｓがＡ／Ｄ変換器３００の入力端子ＩＮに供給される。その後、期間Ｔ４の途中でパルス信号Ｐｓｐ１、Ｐｓｐ２がＨになり、スイッチＳｓｐ１、Ｓｓｐ２がオンになる。その結果、キャパシタＣｓを介して入力端子ＩＮと電圧源Ｖｃｍ２とが接続され、キャパシタＣｓにＶｃｍ２と画素信号Ｖｓとの差分が保持される。具体的にはキャパシタＣｓの第１電極の電位が画素信号Ｖｓに等しくなり、キャパシタＣｓの第２電極の電位がＶｃｍ２に等しくなる。期間Ｔ４の終了後にパルス信号Ｐｓｐ１、Ｐｓｐ２がＬになり、スイッチＳｓｐ１、Ｓｓｐ２がオフになる。

次に、期間Ｔ５において、画素信号ＶｓがＡ／Ｄ変換される。期間Ｔ５の間はパルス信号Ｐｓｔ１、Ｐｓｔ２がＨになり、スイッチＰｓｔ１、Ｐｓｔ２がオンになる。その結果、キャパシタＣｓを介して比較器ＣＭＰの非反転入力端子とランプ信号線１７１とが接続され、図６のタイミング図と同様にして画素信号ＶｓがＡ／Ｄ変換される。

固体撮像装置１００が図７のＡ／Ｄ変換器７００を有する場合も図３のＡ／Ｄ変換器３００を有する場合と同様の効果が得られる。図８のタイミング図に示すように、本実施形態では第ｎ行の画素１１１の画素信号ＶｓをＡ／Ｄ変換する期間Ｔ５と第ｎ＋１行の画素１１１のノイズ信号Ｖｎ´を保持する期間Ｔ１´とが重複している。これにより、固体撮像装置１００の画素１１１全体のＡ／Ｄ変換期間を短縮できる。また、キャパシタＣｎとキャパシタＣｓとが同時に共通の回路構成に接続されることがないようにＡ／Ｄ変換器７００を制御することによって、共通インピーダンスを介したクロストークを軽減できる。また、キャパシタＣｎにランプ信号Ｖｒａｍｐが供給されている間にキャパシタＣｓにＶｃｍ２が供給されるため、容量カップリングによるクロストークも軽減される。従って、Ａ／Ｄ変換器３００を有する固体撮像装置１００は行間クロストークが低減された高フレームレートの撮像を実現できる。

Claims (13)

1. アナログ信号を入力するための入力端子と、
   非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子に供給された電圧と前記反転入力端子に供給された電圧との比較結果に応じた出力信号を前記出力端子から出力する比較器と、
   第１電極と、第２電極とを有し、前記比較器の前記反転入力端子の電圧を保持するための補正用キャパシタと、
   前記比較器からの前記出力信号に応じてデジタルデータを出力する出力回路と、
   時間的に変化する参照信号を信号源から前記比較器へ供給するための参照信号供給線と、
   前記比較器の前記反転入力端子と前記比較器の前記出力端子との間に接続されたスイッチと
   を備え、
   前記入力端子に第１アナログ信号が入力されている間に前記スイッチをオンにし、その後に前記スイッチをオフにすることによって前記補正用キャパシタに第１電圧が保持された状態において、前記第１アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第１アナログ信号を変化させるか、又は前記補正用キャパシタの前記第１電極の電圧を変化させて前記補正用キャパシタの前記第２電極の電圧を変化させることによって、前記参照信号の時間的変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータを前記第１アナログ信号に対応する第１デジタルデータとして前記出力回路から出力し、
   前記補正用キャパシタに前記第１電圧を保持させた後に、前記入力端子に入力された第２アナログ信号を前記比較器の前記非反転入力端子に供給しつつ、前記参照信号を用いて、前記比較器の前記非反転入力端子に供給されている前記第２アナログ信号を変化させるか、又は前記補正用キャパシタの前記第１電極の電圧を変化させて前記補正用キャパシタの前記第２電極の電圧を変化させることによって、前記参照信号の時間的変化の開始から前記比較器の出力信号が変化するまでの時間に依存するデジタルデータを前記第２アナログ信号に対応する第２デジタルデータとして前記出力回路から出力するように動作する
   ことを特徴とするＡ／Ｄ変換器。
2. 前記第１電圧は、前記第１アナログ信号と前記比較器のオフセット電圧との合計に対応することを特徴とする請求項１に記載のＡ／Ｄ変換器。
3. 前記参照信号はランプ信号であることを特徴とする請求項１又は２に記載のＡ／Ｄ変換器。
4. 前記補正用キャパシタの前記第２電極が前記比較器の前記反転入力端子に接続され、
   前記補正用キャパシタに前記第１電圧が保持された状態において、前記補正用キャパシタの前記第１電極に前記参照信号を供給することによって、前記補正用キャパシタの前記第２電極の電圧が変化する
   ことを特徴とする請求項１乃至３の何れか１項に記載のＡ／Ｄ変換器。
5. 前記比較器の前記非反転入力端子に接続された第１電極と、第２電極とを有するサンプリング用キャパシタを更に備え、
   補正用キャパシタに前記第１電圧が保持されるとともに、前記サンプリング用キャパシタに前記第２アナログ信号が保持された状態において、前記サンプリング用キャパシタの前記第２電極に前記参照信号を供給することによって、前記比較器の前記非反転入力端子に供給されている前記第２アナログ信号が変化する
   ことを特徴とする請求項１乃至３の何れか１項に記載のＡ／Ｄ変換器。
6. 前記Ａ／Ｄ変換器は、前記サンプリング用キャパシタを２つ備え、
   一方のサンプリング用キャパシタに前記第１アナログ信号が保持され、他方のサンプリング用キャパシタに前記第２アナログ信号が保持される
   ことを特徴とする請求項５に記載のＡ／Ｄ変換器。
7. 前記第１デジタルデータを記憶するための第１記憶回路と、
   前記第２デジタルデータを記憶するための第２記憶回路と
   を更に備えることを特徴とする請求項１乃至６の何れか１項に記載のＡ／Ｄ変換器。
8. 前記補正用キャパシタに前記第１電圧を保持させる際の前記参照信号は第１電圧であり、
   前記第１デジタルデータを出力するための時間的変化の開始時点の前記参照信号は、前記第１電圧とは異なる第２電圧である
   ことを特徴とする請求項１乃至７の何れか１項に記載のＡ／Ｄ変換器。
9. 前記第２デジタルデータを出力するための時間的変化の開始時点の前記参照信号は、前記第２電圧であることを特徴とする請求項８に記載のＡ／Ｄ変換器。
10. 請求項１乃至９の何れか１項に記載のＡ／Ｄ変換器と、
    複数の画素を有し、それぞれの画素について、光電変換により得られた電荷に依存する画素信号を生成するアナログ信号生成部と、
    前記画素信号を前記第２アナログ信号として前記Ａ／Ｄ変換器に供給して前記画素信号に対応するデジタルデータを出力させる制御部と
    を備えることを特徴とする固体撮像装置。
11. 前記複数の画素のそれぞれは、画素のリセット時のノイズ信号を更に生成し、
    前記制御部は、前記ノイズ信号を前記第１アナログ信号として前記Ａ／Ｄ変換器に供給することを特徴とする請求項１０に記載の固体撮像装置。
12. 前記アナログ信号生成部は、前記画素からの信号を増幅する増幅回路を更に備え、
    前記増幅回路は、前記複数の画素から供給された画素のリセットレベルの信号に基づいて前記ノイズ信号を生成し、光電変換により発生した電荷に応じた信号が前記リセットレベルの信号に重畳した信号に基づいて前記画素信号を生成する
    ことを特徴とする請求項１１に記載の固体撮像装置。
13. 前記複数の画素の画素列ごとに前記Ａ／Ｄ変換器を備えることを特徴とする請求項１０乃至１２の何れか１項に記載の固体撮像装置。

Images