KR102469116B1 - 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 - Google Patents

램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102469116B1
KR102469116B1 KR1020180029103A KR20180029103A KR102469116B1 KR 102469116 B1 KR102469116 B1 KR 102469116B1 KR 1020180029103 A KR1020180029103 A KR 1020180029103A KR 20180029103 A KR20180029103 A KR 20180029103A KR 102469116 B1 KR102469116 B1 KR 102469116B1
Authority
KR
South Korea
Prior art keywords
current
lamp
block
voltage
sampling
Prior art date
Application number
KR1020180029103A
Other languages
English (en)
Other versions
KR20190107855A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180029103A priority Critical patent/KR102469116B1/ko
Priority to US16/189,832 priority patent/US10904470B2/en
Priority to CN201811532275.4A priority patent/CN110278395B/zh
Publication of KR20190107855A publication Critical patent/KR20190107855A/ko
Application granted granted Critical
Publication of KR102469116B1 publication Critical patent/KR102469116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3559—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3741—
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서에 관한 것으로, 램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절할 수 있는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서를 제공한다. 이러한 램프 신호 발생 장치는, 복수의 램프 전류 경로로 흐르는 램프 전류를 각각 샘플링하여 전압으로 저장하기 위한 샘플링 블럭; 상기 복수의 램프 전류 경로로 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지 블럭; 상기 샘플링 블럭에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달 블럭; 상기 샘플링 블럭과 상기 전류 유지 및 전달 블럭의 램프 전류 경로를 선택하기 위한 경로 선택 블럭; 및 상기 전류 유지 및 전달 블럭을 통하여 전달받은 전류에 상응하는 램프 전압을 발생하기 위한 전류-전압 변환 블럭을 포함할 수 있다.

Description

램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서{Ramp Signal Generator, and CMOS Image Sensor Using That}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 동일 출력 레인지에 대한 램프 전류의 레인지를 감소시킬 수 있는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서에 관한 것이다.
일반적으로, 기존의 씨모스 이미지 센서(CIS)와 대비하여 하이 프레임 레이트(High Frame Rate) 및 하이 덴시티(High Density)의 씨모스 이미지 센서 제품들이 현재 다양하게 출시되고 있으며, 씨모스 이미지 센서에는 싱글-슬로프 아날로그-디지털 변환 장치(SS-ADC)가 보편적으로 사용되고 있다.
한편, 싱글-슬로프 아날로그-디지털 변환 장치(SS-ADC)를 사용하는 씨모스 이미지 센서(CIS)에서 램프 신호 발생 장치를 커런트 스티어링 디지털-아날로그 변환 장치(Current Steering DAC)를 사용하여 구현할 경우, 씨모스 이미지 센서의 이득(Gain)을 조절하기 위해서 전류의 양을 조절하는 방식을 사용한다.
이때, 램프 신호 발생 장치는 복수 개의 트랜지스터를 이용하여 램프 전류를 복사하여 램프 저항에 전달함으로써, 램프 전류에 상응하는 램프 전압(램프 신호)을 발생시킬 수 있다.
이러한 램프 전류에 상응하는 램프 전압을 발생시키는 램프 신호 발생 장치는 1 램프 전류의 변화에 대하여 1 램프 전압 출력이 1 대 1로 대응되는 구조(즉, 램프 전압은 램프 전류의 변화에 1 대 1로 대응되어 출력되는 구조)를 가지는데, 씨모스 이미지 센서의 해상도가 높아지면서 전술한 구조의 램프 신호 발생 장치에 대한 구현이 점차 어려워지고 있는 문제점이 있다.
본 발명의 실시예는 램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절할 수 있는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 램프 신호 발생 장치는, 복수의 램프 전류 경로로 흐르는 램프 전류를 각각 샘플링하여 전압으로 저장하기 위한 샘플링 블럭; 상기 복수의 램프 전류 경로로 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지 블럭; 상기 샘플링 블럭에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달 블럭; 상기 샘플링 블럭과 상기 전류 유지 및 전달 블럭의 램프 전류 경로를 선택하기 위한 경로 선택 블럭; 및 상기 전류 유지 및 전달 블럭을 통하여 전달받은 전류에 상응하는 램프 전압을 발생하기 위한 전류-전압 변환 블럭을 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절하여 램프 전압을 발생하기 위한 램프 신호 발생 장치; 상기 램프 신호 발생 장치로부터 인가되는 램프 전압과 상기 픽셀 어레이로부터의 각 픽셀 신호를 비교하기 위한 비교부; 상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부; 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교부와 상기 카운팅부와 상기 메모리부의 동작을 제어하기 위한 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절함으로써, 램프 전류의 레인지를 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 램프 전류의 레인지를 감소시킴으로써 면적을 감소시킬 수 있을 뿐만 아니라 전력 소모를 감소시킬 수 있으며, 설계의 단순화로 인하여 공정 변화에 둔감한 특성을 획득할 수 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 램프 신호 발생 장치의 일 예시도,
도 2b는 도 2a에 도시된 램프 신호 발생 장치에서의 램프 전류 변화에 따른 램프 전압 출력 형태를 나타내는 도면,
도 3a는 본 발명의 실시예에 따른 램프 신호 발생 장치의 구성도,
도 3b는 도 3a에 도시된 램프 신호 발생 장치의 타이밍도,
도 3c는 도 3a에 도시된 램프 신호 발생 장치에서의 램프 전류 변화에 따른 램프 전압 출력 형태를 나타내는 도면,
도 4는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1을 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 리셋 신호(리셋 전압)에 대하여 카운팅을 수행한 후에 영상 신호(시그널 전압)에 대하여 카운팅을 수행한다.
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 램프 신호 발생 장치의 일 예시도이고, 도 2b는 도 2a에 도시된 램프 신호 발생 장치에서의 램프 전류 변화에 따른 램프 전압 출력 형태를 나타내는 도면이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 램프 신호 발생 장치는, 램프 전류(IRAMP)를 복사하여 전달하기 위한 전류 복사부(110), 전류 복사부(110)에 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지부(120), 및 전류 복사부(110)로부터 전달받은 램프 전류에 상응하는 램프 전압(VRAMP)을 발생하기 위한 전류-전압 변환부(130)를 포함한다.
이때, 전류 복사부(110)는 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 제 1 피모스 트랜지스터(MP11), 및 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자가 제 1 피모스 트랜지스터(MP11)의 게이트 단자에 연결되며, 드레인 단자가 출력 노드에 연결된 제 2 피모스 트랜지스터(MP12)를 포함한다.
그리고 전류 유지부(120)는 일측이 제 1 피모스 트랜지스터(MP11)의 드레인 단자에 연결되고 타측이 접지 전압(VSS)에 연결된 전류원을 이용하여 구현할 수 있다.
그리고 전류-전압 변환부(130)는 일측이 출력 노드에 연결되고 타측이 접지 전압(VSS)에 연결된 램프 저항(R)을 이용하여 구현할 수 있다.
이처럼, 도 2a에 도시된 램프 신호 발생 장치에서는 램프 전류(IRAMP)를 복사하여 램프 저항으로 전달하기 위해　커런트 미러 구조의 제 1 피모스 트랜지스터(MP11)와 제 2 피모스 트랜지스터(MP12)를 이용한다.
즉, 도 2a에 도시된 램프 신호 발생 장치에서는 램프 전류를 다이오드 커넥션된 제 1 피모스 트랜지스터(MP11)에 흘리고, 이때 제 1 피모스 트랜지스터(MP11)에서 생성된 전압을 제 2 피모스 트랜지스터(MP12)의 게이트 단자에 연결하여 램프 전류를 복사하며, 이렇게 복사된 램프 전류를 램프 저항에 흘려서 램프 전압(램프 신호)을 발생한다. 이때, 램프 전압 출력 값은 하기의 [수학식 1]과 같이 결정된다.
Figure 112018025032263-pat00001
여기서, IRAMP는 램프 전류 값이고, R은 램프 저항 값이다.
이러한 도 2a에 도시된 램프 신호 발생 장치는 도 2b에 도시된 바와 같이 1 램프 전류의 변화에 대하여 1 램프 전압 출력이 1 대 1로 대응되어 출력되는 구조를 가지므로, N 스텝(N은 자연수)의 램프 전압 출력이 필요할 때 N 스텝의 램프 전류 변화가 필요하므로, 씨모스 이미지 센서의 해상도가 높아지면서 전술한 구조의 램프 신호 발생 장치에 대한 구현이 점차 어려워지고 있는 문제점이 있다.
따라서 본 발명의 실시예에서는 램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절함으로써, 램프 전류의 레인지를 감소시킬 수 있으며, 이를 도 3a 내지 도 4를 참조하여 상세히 설명하기로 한다.
이하의 본 발명의 실시예에서는 램프 전류의 변화에 대한 램프 전압의 출력 비율이 1 대 2인 경우를 예로 들어 설명하나, 본 발명은 램프 전류의 변화에 대한 램프 전압의 출력 비율을 1 대 2뿐만 아니라 1 대 3 또는 1 대 4 등과 같이 1 대 다로 구현할 수 있는 바, 본 발명이 하기의 실시예와 같이 램프 전류의 변화에 대한 램프 전압의 출력 비율이 1 대 2인 경우로 한정되는 것이 아님을 미리 밝혀둔다.
도 3a는 본 발명의 실시예에 따른 램프 신호 발생 장치의 구성도이고, 도 3b는 도 3a에 도시된 램프 신호 발생 장치의 타이밍도이며, 도 3c는 도 3a에 도시된 램프 신호 발생 장치에서의 램프 전류 변화에 따른 램프 전압 출력 형태를 나타내는 도면이다.
도 3a에 도시된 바와 같이, 본 발명의 실시예에 따른 램프 신호 발생 장치는, 두 개의 램프 전류 경로로 흐르는 램프 전류(IRAMP)를 각각 샘플링(Sampling)하여 전압으로 저장하기 위한 샘플링 블럭(210), 두 개의 램프 전류 경로로 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지 블럭(220), 샘플링 블럭(210)에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달 블럭(230), 샘플링 블럭(210)과 전류 유지 및 전달 블럭(230)의 램프 전류 경로를 선택하기 위한 경로 선택 블럭(240), 및 전류 유지 및 전달 블럭(230)을 통하여 전달받은 전류에 상응하는 램프 전압(VRAMP)을 발생하기 위한 전류-전압 변환 블럭(250)을 포함한다.
여기서, 본 발명의 실시예에 따른 램프 신호 발생 장치는, 전류-전압 변환 블럭(250)에서 변환된 램프 전압을 안정화시켜 출력하기 위한 출력 회로(260)를 더 포함한다.
다음으로, 도 3a, 도 3b 및 도 3c를 참조하여 각 구성 요소의 구체적인 구성 및 동작을 좀 더 상세히 살펴보면 다음과 같다.
먼저, 샘플링 블럭(210)은 제 1 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 제 1 샘플링부(211), 및 제 2 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 제 2 샘플링부(212)를 포함한다. 여기서, 램프 전류의 변화에 대한 램프 전압의 출력 비율을 1 대 다로 구현하는 경우, 샘플링 블럭(210)은 상응하는 복수 개의 샘플링부를 포함하여 구현할 수 있다.
이때, 제 1 샘플링부(211)는 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 제 1 피모스 트랜지스터(MP20), 일측이 전원 전압(VDD)에 연결되고, 타측이 제 1 피모스 트랜지스터(MP20)의 게이트 단자에 연결되어, 제 1 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 제 1 커패시터(C1), 및 제 1 피모스 트랜지스터(MP20)의 드레인 단자와 전류 유지 블럭(220) 사이에 구비되어, 제 1 램프 전류 경로로 흐르는 램프 전류를 온/오프하기 위한 제 1 스위치(S1)를 포함한다.
그리고 제 2 샘플링부(212)는 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 제 2 피모스 트랜지스터(MP21), 일측이 전원 전압(VDD)에 연결되고, 타측이 제 2 피모스 트랜지스터(MP21)의 게이트 단자에 연결되어, 제 2 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 제 2 커패시터(C2), 및 제 2 피모스 트랜지스터(MP21)의 드레인 단자와 전류 유지 블럭(220) 사이에 구비되어, 제 2 램프 전류 경로로 흐르는 램프 전류를 온/오프하기 위한 제 2 스위치(S2)를 포함한다.
한편, 전류 유지 블럭(220)은 일측이 제 1 및 제 2 스위치(S1, S2)에 연결되고, 타측이 접지 전압(VSS)에 연결된 전류원을 이용하여 구현할 수 있다.
그리고 전류 유지 및 전달 블럭(230)은 샘플링 블럭(210)의 제 1 샘플링부(211)에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달부(231), 및 샘플링 블럭(210)의 제 2 샘플링부(212)에 저장된 전압에 상응하는 전류를 전달하기 위한 전류 전달부(232)를 포함한다. 여기서, 램프 전류의 변화에 대한 램프 전압의 출력 비율을 1 대 다로 구현하는 경우, 전류 유지 및 전달 블럭(230)은 상응하는 복수 개의 전류 유지 및 전달부를 포함하여 구현할 수 있다.
이때, 전류 유지 및 전달부(231)는 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자가 샘플링 블럭(210)의 제 1 피모스 트랜지스터(MP20)의 게이트 단자에 연결되며, 드레인 단자가 전류-전압 변환 블럭(250)에 연결된 제 3 피모스 트랜지스터(MP22)를 포함한다.
그리고 전류 전달부(232)는 소스 단자가 전원 전압(VDD)에 연결되고, 게이트 단자가 샘플링 블럭(210)의 제 2 피모스 트랜지스터(MP21)의 게이트 단자와 경로 선택 블럭(240)에 연결되며, 드레인 단자가 전류-전압 변환 블럭(250)에 연결된 제 4 피모스 트랜지스터(MP23)를 포함한다.
한편, 경로 선택 블럭(240)은 일측이 전원 전압(VDD)에 연결되고, 타측이 제 2 샘플링부(212)의 제 2 피모스 트랜지스터(MP21)의 게이트 단자와 전류 전달부(232)의 제 4 피모스 트랜지스터(MP23)의 게이트 단자에 연결되어, 최초 시작 시점에 하나의 램프 전류 경로를 통하여 램프 전류가 흐르다가 램프 전류 경로를 추가적으로 선택하여 두 개의 램프 전류 경로를 통하여 램프 전류가 흐르도록 하기 위한 제 3 스위치(S3)를 포함한다. 여기서, 램프 전류의 변화에 대한 램프 전압의 출력 비율을 1 대 다로 구현하는 경우, 경로 선택 블럭(240)은 상응하는 복수 개의 스위치를 포함하여 구현할 수 있다.
그리고 전류-전압 변환 블럭(250)은 전류 유지 및 전달 블럭(230)과 접지 전압(VSS) 사이에 구비되어, 전류 유지 및 전달 블럭(230)으로부터 전달받은 전류에 상응하는 램프 전압을 발생하기 위한 램프 저항(251)을 포함한다.
그리고 출력 회로(260)는 전류-전압 변환 블럭(250)과 출력 노드 사이에 연결된 제 4 스위치(S4), 및 출력 노드와 접지 전압(VSS) 사이에 연결된 커패시터(262)를 포함한다.
이처럼, 도 3a에 도시된 램프 신호 발생 장치에서는 도 2a에 도시된 램프 신호 발생 장치와 다르게 램프 전류 경로의 갯수를 두 개로 변경하였다.
즉, 본 발명의 실시예에서는 램프 전류를 샘플링하여 전압으로 저장한 후, 이 저장된 전압에 상응하는 전류를 램프 저항으로 전달하는 경로를 두 개로 늘림으로써, 도 2a에 도시된 램프 신호 발생 장치와 대비하여 램프 전류의 레인지를 반으로 감소시키면서도 동일한 램프 전압 출력을 얻을 수 있다(도 3c 참조).
이러한 동작을 도 3a 및 도 3b를 참조하여 좀 더 상세히 살펴보면 다음과 같다.
먼저, 최초 시작 시점에서 제 1 스위치(S1) 및 제 3 스위치(S3)가 온되고 제 2 스위치(S2)가 오프일 때(즉, T1 구간 동안), 램프 전류는 제 1 피모스 트랜지스터(MP20) 및 제 3 피모스 트랜지스터(MP22)를 통해서 흐르게 되고, 이때 제 2 피모스 트랜지스터(MP21)와 제 4 피모스 트랜지스터(MP23)의 게이트 전압은 게이트-소스 전압(VGS)이 0V가 되도록 제어된다.
이후, 제 1 스위치(S1) 및 제 3 스위치(S3)를 오프시키고 제 2 스위치(S2)를 온시키면(즉, T2 구간 동안), 제 3 피모스 트랜지스터(MP22)를 통해서 직전 T1 구간의 전류가 유지된 상태에서, 추가적으로 선택된 제 2 피모스 트랜지스터(MP21)와 제 4 피모스 트랜지스터(MP23)의 램프 전류 경로를 통하여 추가적으로 램프 전류가 흐르게 된다.
그에 따라, 전류-전압 변환 블럭(250)은 제 3 피모스 트랜지스터(MP22)와 제 4 피모스 트랜지스터(MP23)를 통해서 흐르는 전류가 합해지는 구조로 램프 전압을 생성하게 된다. 이때, 램프 전압 출력은 일정한 연속성을 가지면서 감소하게 된다.
이러한 상태에서 제 4 스위치(261)를 온시키면 램프 전류와 램프 저항에 대응되는 램프 전압이 안정적으로 출력된다.
이처럼, 전술한 본 발명의 실시예에서는 도 2a에 도시된 램프 신호 발생 장치와 대비하여 램프 전류의 레인지를 반으로 감소시키면서도 동일한 램프 전압 출력을 얻을 수 있다.
한편, 본 발명의 실시예에서 커런트 미러를 더 추가(즉, 램프 전류 경로를 더 추가)하게 되면 더 적은 램프 전류 레인지를 가지고 동일한 램프 전압 출력을 얻을 수 있다. 예를 들어, 3개의 커런트 미러를 사용하면 1/3 램프 전류로 동일한 램프 전압 출력을 얻을 수 있기 때문에 램프 신호 발생 장치의 구조가 더욱 단순해진다.
도 4는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 본 발명에 따른 램프 신호 발생 장치(430)와, 본 발명에 따른 램프 신호 발생 장치(430)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 본 발명에 따른 램프 신호 발생 장치(430)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다. 여기서, 본 발명에 따른 램프 신호 발생 장치(430)는 도 3a를 참조하여 전술한 램프 신호 발생 장치와 같이 구현할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : 샘플링 블럭 220 : 전류 유지 블럭
230 : 전류 유지 및 전달 블럭 240 : 경로 선택 블럭
250 : 전류-전압 변환 블럭

Claims (19)

  1. 복수의 램프 전류 경로로 흐르는 램프 전류를 각각 샘플링하여 전압으로 저장하기 위한 샘플링 블럭;
    상기 복수의 램프 전류 경로로 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지 블럭;
    상기 샘플링 블럭에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달 블럭;
    상기 샘플링 블럭과 상기 전류 유지 및 전달 블럭의 램프 전류 경로를 선택하기 위한 경로 선택 블럭; 및
    상기 전류 유지 및 전달 블럭을 통하여 전달받은 전류에 상응하는 램프 전압을 발생하기 위한 전류-전압 변환 블럭
    을 포함하는 램프 신호 발생 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 전류-전압 변환 블럭에서 변환된 램프 전압을 안정화시켜 출력하기 위한 출력 회로
    를 더 포함하는 램프 신호 발생 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 출력 회로는,
    상기 전류-전압 변환 블럭과 출력 노드 사이에 연결된 스위치; 및
    상기 출력 노드와 접지 전압 사이에 연결된 커패시터
    를 포함하는 램프 신호 발생 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 샘플링 블럭은,
    상응하는 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 복수의 샘플링부
    를 포함하는 램프 신호 발생 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 각 샘플링부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 피모스 트랜지스터;
    일측이 상기 전원 전압에 연결되고, 타측이 상기 피모스 트랜지스터의 게이트 단자에 연결되어, 상응하는 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 커패시터; 및
    상기 피모스 트랜지스터의 드레인 단자와 상기 전류 유지 블럭 사이에 구비되어, 상응하는 램프 전류 경로로 흐르는 램프 전류를 온/오프하기 위한 스위치
    를 포함하는 램프 신호 발생 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 전류 유지 및 전달 블럭은,
    상기 샘플링 블럭의 상응하는 샘플링부에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 하나 이상의 전류 유지 및 전달부; 및
    상기 샘플링 블럭의 상응하는 샘플링부에 저장된 전압에 상응하는 전류를 전달하기 위한 전류 전달부
    를 포함하는 램프 신호 발생 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 각 전류 유지 및 전달부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자가 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자에 연결되며, 드레인 단자가 상기 전류-전압 변환 블럭에 연결된 피모스 트랜지스터
    를 포함하는 램프 신호 발생 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 전류 전달부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자가 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자와 상기 경로 선택 블럭에 연결되며, 드레인 단자가 상기 전류-전압 변환 블럭에 연결된 피모스 트랜지스터
    를 포함하는 램프 신호 발생 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 경로 선택 블럭은,
    일측이 전원 전압에 연결되고, 타측이 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자와 상기 전류 유지 및 전달 블럭의 상응하는 피모스 트랜지스터의 게이트 단자에 연결되어, 최초 시작 시점에 하나의 램프 전류 경로를 통하여 램프 전류가 흐르다가 램프 전류 경로를 추가적으로 선택하여 복수의 램프 전류 경로를 통하여 램프 전류가 흐르도록 하기 위한 복수의 스위치
    를 포함하는 램프 신호 발생 장치.
  10. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    램프 전류의 변화에 대한 램프 전압의 출력 비율을 조절하여 램프 전압을 발생하기 위한 램프 신호 발생 장치;
    상기 램프 신호 발생 장치로부터 인가되는 램프 전압과 상기 픽셀 어레이로부터의 각 픽셀 신호를 비교하기 위한 비교부;
    상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부;
    상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교부와 상기 카운팅부와 상기 메모리부의 동작을 제어하기 위한 제어부; 및
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로
    를 포함하며,
    상기 램프 신호 발생 장치는
    복수의 램프 전류 경로로 흐르는 램프 전류를 각각 샘플링하여 전압으로 저장하기 위한 샘플링 블럭을 포함하는 씨모스 이미지 센서.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 램프 신호 발생 장치는,
    상기 복수의 램프 전류 경로로 흐르는 램프 전류를 일정하게 유지하기 위한 전류 유지 블럭;
    상기 샘플링 블럭에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 전류 유지 및 전달 블럭;
    상기 샘플링 블럭과 상기 전류 유지 및 전달 블럭의 램프 전류 경로를 선택하기 위한 경로 선택 블럭; 및
    상기 전류 유지 및 전달 블럭을 통하여 전달받은 전류에 상응하는 램프 전압을 발생하기 위한 전류-전압 변환 블럭
    을 더 포함하는 씨모스 이미지 센서.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 전류-전압 변환 블럭에서 변환된 램프 전압을 안정화시켜 출력하기 위한 출력 회로
    를 더 포함하는 씨모스 이미지 센서.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 출력 회로는,
    상기 전류-전압 변환 블럭과 출력 노드 사이에 연결된 스위치; 및
    상기 출력 노드와 접지 전압 사이에 연결된 커패시터
    를 포함하는 씨모스 이미지 센서.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 샘플링 블럭은,
    상응하는 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 복수의 샘플링부
    를 포함하는 씨모스 이미지 센서.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 각 샘플링부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 피모스 트랜지스터;
    일측이 상기 전원 전압에 연결되고, 타측이 상기 피모스 트랜지스터의 게이트 단자에 연결되어, 상응하는 램프 전류 경로로 흐르는 램프 전류를 샘플링하여 전압으로 저장하기 위한 커패시터; 및
    상기 피모스 트랜지스터의 드레인 단자와 상기 전류 유지 블럭 사이에 구비되어, 상응하는 램프 전류 경로로 흐르는 램프 전류를 온/오프하기 위한 스위치
    를 포함하는 씨모스 이미지 센서.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 전류 유지 및 전달 블럭은,
    상기 샘플링 블럭의 상응하는 샘플링부에 저장된 전압에 상응하는 전류를 유지 및 전달하기 위한 하나 이상의 전류 유지 및 전달부; 및
    상기 샘플링 블럭의 상응하는 샘플링부에 저장된 전압에 상응하는 전류를 전달하기 위한 전류 전달부
    를 포함하는 씨모스 이미지 센서.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 각 전류 유지 및 전달부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자가 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자에 연결되며, 드레인 단자가 상기 전류-전압 변환 블럭에 연결된 피모스 트랜지스터
    를 포함하는 씨모스 이미지 센서.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 전류 전달부는,
    소스 단자가 전원 전압에 연결되고, 게이트 단자가 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자와 상기 경로 선택 블럭에 연결되며, 드레인 단자가 상기 전류-전압 변환 블럭에 연결된 피모스 트랜지스터
    를 포함하는 씨모스 이미지 센서.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 경로 선택 블럭은,
    일측이 전원 전압에 연결되고, 타측이 상기 샘플링 블럭의 상응하는 피모스 트랜지스터의 게이트 단자와 상기 전류 유지 및 전달 블럭의 상응하는 피모스 트랜지스터의 게이트 단자에 연결되어, 최초 시작 시점에 하나의 램프 전류 경로를 통하여 램프 전류가 흐르다가 램프 전류 경로를 추가적으로 선택하여 복수의 램프 전류 경로를 통하여 램프 전류가 흐르도록 하기 위한 복수의 스위치
    를 포함하는 씨모스 이미지 센서.
KR1020180029103A 2018-03-13 2018-03-13 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 KR102469116B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180029103A KR102469116B1 (ko) 2018-03-13 2018-03-13 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US16/189,832 US10904470B2 (en) 2018-03-13 2018-11-13 Ramp signal generation device and CMOS image sensor including the same
CN201811532275.4A CN110278395B (zh) 2018-03-13 2018-12-14 斜坡信号发生装置和包括其的cmos图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029103A KR102469116B1 (ko) 2018-03-13 2018-03-13 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190107855A KR20190107855A (ko) 2019-09-23
KR102469116B1 true KR102469116B1 (ko) 2022-11-22

Family

ID=67906407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029103A KR102469116B1 (ko) 2018-03-13 2018-03-13 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Country Status (3)

Country Link
US (1) US10904470B2 (ko)
KR (1) KR102469116B1 (ko)
CN (1) CN110278395B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11595030B2 (en) * 2020-05-05 2023-02-28 Omnivision Technologies, Inc. Ramp generator providing high resolution fine gain including fractional divider with delta-sigma modulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179615A1 (ja) 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE844199A (nl) 1976-07-16 1976-11-16 Inrichting voor het vermenigvuldigen van binaire getallen
US6747500B2 (en) * 2001-10-19 2004-06-08 Mitutoyo Corporation Compact delay circuit for CMOS integrated circuits used in low voltage low power devices
KR100671693B1 (ko) * 2005-03-29 2007-01-19 매그나칩 반도체 유한회사 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
US7800672B1 (en) * 2005-05-09 2010-09-21 Raytheon Company Unit cell compression circuit and method
JP2011029793A (ja) * 2009-07-22 2011-02-10 Panasonic Corp 固体撮像装置およびカメラ
JP5899494B2 (ja) * 2011-04-21 2016-04-06 パナソニックＩｐマネジメント株式会社 電圧発生回路、アナログ・デジタル変換回路、固体撮像装置、及び撮像装置
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
KR101391120B1 (ko) 2012-03-29 2014-05-07 주식회사 동부하이텍 스텝 램프 신호 발생기와 이를 이용한 이미지 센서
KR102007386B1 (ko) * 2013-05-30 2019-08-05 에스케이하이닉스 주식회사 디지털 아날로그 변환기, 그를 포함하는 이미지 센싱 장치 및 이미지 센싱 장치의 구동방법
KR102077067B1 (ko) * 2013-06-25 2020-02-13 삼성전자주식회사 램프 신호 생성기 및 이를 포함하는 이미지 센서
US9093998B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for generating a ramp signal
KR102245973B1 (ko) * 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
JP6454490B2 (ja) * 2014-07-17 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びランプ信号の制御方法
JP6589868B2 (ja) * 2014-08-19 2019-10-16 ソニー株式会社 固体撮像素子および電子機器
KR20160126523A (ko) * 2015-04-24 2016-11-02 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR20160131503A (ko) * 2015-05-07 2016-11-16 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US9621829B1 (en) * 2015-12-30 2017-04-11 Raytheon Company Imaging system unit cell and methods for dynamic range imaging
KR102456577B1 (ko) * 2015-12-30 2022-10-20 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102514417B1 (ko) * 2016-06-09 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 전달 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US9774811B1 (en) * 2016-09-27 2017-09-26 Omnivision Technologies, Inc. Ramp signal generator for double ramp analog to digital converter
KR101902357B1 (ko) * 2016-12-27 2018-12-05 주식회사 멈스 탈취기능을 구비한 음식물 쓰레기 처리장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179615A1 (ja) 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置

Also Published As

Publication number Publication date
CN110278395B (zh) 2021-10-26
CN110278395A (zh) 2019-09-24
KR20190107855A (ko) 2019-09-23
US10904470B2 (en) 2021-01-26
US20190289236A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US7456885B2 (en) Per column one-bit ADC for image sensors
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US11330214B2 (en) Comparator and image sensing device including the same
US10694134B2 (en) Comparison device and CMOS image sensor including the same
US10958858B2 (en) Ramp signal generator and image sensor including the same
US10917598B2 (en) Ramp signal generator and image sensor including the same
KR102469116B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN111656681A (zh) 用于对电流进行积分的高动态装置
KR102507628B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US10757356B2 (en) Comparison device and CMOS image sensor including the same
KR102507188B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102473064B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102600445B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US7683671B2 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
JP2017175565A (ja) 固体撮像装置及びカメラ
US20190356877A1 (en) Image sensor with s/h-to-adc voltage range matching
US11632509B2 (en) Image sensor with reduced column fixed pattern noise
KR102677076B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant