KR102077067B1 - 램프 신호 생성기 및 이를 포함하는 이미지 센서 - Google Patents

램프 신호 생성기 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR102077067B1
KR102077067B1 KR1020130073281A KR20130073281A KR102077067B1 KR 102077067 B1 KR102077067 B1 KR 102077067B1 KR 1020130073281 A KR1020130073281 A KR 1020130073281A KR 20130073281 A KR20130073281 A KR 20130073281A KR 102077067 B1 KR102077067 B1 KR 102077067B1
Authority
KR
South Korea
Prior art keywords
current
rising
polling
unit
signal
Prior art date
Application number
KR1020130073281A
Other languages
English (en)
Other versions
KR20150000759A (ko
Inventor
이혁종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130073281A priority Critical patent/KR102077067B1/ko
Priority to US14/230,365 priority patent/US9325301B2/en
Publication of KR20150000759A publication Critical patent/KR20150000759A/ko
Application granted granted Critical
Publication of KR102077067B1 publication Critical patent/KR102077067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

램프 신호 생성기는 라이징 전류부, 폴링 전류부 및 전류-전압 변환기를 포함한다. 라이징 전류부는 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류를 제공한다. 폴링 전류부는 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류를 제공한다. 전류-전압 변환기는 라이징 출력 전류 및 폴링 출력 전류의 합산 전류를 변환하여 램프 전압을 출력한다. 램프 신호 생성기는 클럭의 신호의 라이징 에지와 클럭 신호의 폴링 에지를 이용하여 램프 신호를 생성함으로써 클럭 신호의 라이징 에지만을 이용하여 램프 신호를 생성하는 경우보다 동작 속도를 높일 수 있다.

Description

램프 신호 생성기 및 이를 포함하는 이미지 센서{RAMP SIGNAL GENERATOR AND IMAGE SENSOR INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 램프 신호 생성기 및 이를 포함하는 이미지 센서에 관한 것이다.
디지털 시스템을 통하여 신호를 처리하기 위해서는 시스템 외부로부터 수신하는 아날로그 신호를 디지털 신호로 변환하는 것이 필수적이다. 외부의 아날로그 신호를 디지털 신호로 변환하는데 사용되는 것이 아날로그-디지털 변환기(Analog to Digital Converter, ADC)이다. 씨모스 이미지 센서(CMOS Image Sensor, CIS)는 외부로부터 수신되는 빛을 전기 신호로 변환하고 전기 신호를 디지털 신호로 변환하는 과정을 거친다.
씨모스 이미지 센서에서 사용되는 아날로그-디지털 변환기(ADC)로서 싱글 슬로프 아날로그-디지털 변환기(Single Slop Analog to Digital Converter, SS-ADC)가 대표적이다. 싱글 슬로프 아날로그-디지털 변환기(SS-ADC)는 저전력, 저잡음 등의 장점이 있으나, 고화질의 동영상 구현을 위한 동작 속도가 느리다는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 아날로그-디지털 변환기의 동작 속도를 높일 수 있는 램프 신호 생성기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 아날로그-디지털 변환기의 동작 속도를 높일 수 있는 이미지 센서를 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 램프 신호 생성기는 라이징 전류부, 폴링 전류부 및 전류-전압 변환기를 포함한다. 상기 라이징 전류부는 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류를 제공한다. 상기 폴링 전류부는 상기 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류를 제공한다. 상기 전류-전압 변환기는 상기 라이징 출력 전류 및 상기 폴링 출력 전류의 합산 전류를 변환하여 램프 전압을 출력한다.
예시적인 실시예에 있어서, 상기 램프 전압은 상기 클럭 신호의 각 사이클마다 두 단계씩 증가할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류부는 상기 클럭 신호의 라이징 에지에 동기하여 라이징 제어 신호들을 제공하는 라이징 제어부 및 상기 라이징 제어 신호들에 기초하여 단위 전류들을 합산한 상기 라이징 출력 전류를 제공하는 라이징 전류 셀 어레이를 포함할 수 있고, 상기 폴링 전류부는 상기 클럭 신호의 폴링 에지에 동기하여 폴링 제어 신호들을 제공하는 폴링 제어부 및 상기 폴링 제어 신호들에 기초하여 상기 단위 전류들을 합산한 상기 폴링 출력 전류를 제공하는 폴링 전류 셀 어레이를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 제어부는 상기 클럭 신호의 라이징 에지에 동기하여 복수의 라이징 열 선택 신호들을 발생하는 라이징 로우 디코더 및 상기 클럭 신호의 라이징 에지에 동기하여 복수의 라이징 행 선택 신호들을 발생하는 라이징 컬럼 디코더를 포함할 수 있고, 상기 폴링 제어부는 상기 클럭 신호의 폴링 에지에 동기하여 복수의 폴링 열 선택 신호들을 발생하는 폴링 로우 디코더 및 상기 클럭 신호의 폴링 에지에 동기하여 복수의 폴링 행 선택 신호들을 발생하는 폴링 컬럼 디코더를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류 셀 어레이는 상기 라이징 제어 신호들에 기초하여 순차적으로 턴-온되어 상기 단위 전류를 각각 제공하는 복수의 전류 셀들을 포함할 수 있고, 상기 폴링 전류 셀 어레이는 상기 폴링 제어 신호들에 기초하여 순차적으로 턴-온되어 상기 단위 전류를 각각 제공하는 복수의 전류 셀들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 복수의 전류 셀들은 리셋 신호에 응답하여 동시에 턴-오프되어 상기 단위 전류의 제공을 중단할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 복수의 라이징 행 선택 신호들 중 상응하는 라이징 행 선택 신호 및 상기 복수의 라이징 열 선택 신호들 중 상응하는 라이징 열 선택 신호가 활성화될 때 턴-온될 수 있고, 상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 복수의 폴링 행 선택 신호들 중 상응하는 폴링 행 선택 신호 및 상기 복수의 폴링 열 선택 신호들 중 상응하는 폴링 열 선택 신호가 활성화될 때 턴-온될 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류 셀 어레이의 복수의 전류 셀들은 상기 상응하는 라이징 행 선택 신호 또는 상기 상응하는 라이징 열 선택 신호가 비활성화되더라도 상기 단위 전류를 지속적으로 제공할 수 있고, 상기 폴링 전류 셀 어레이의 복수의 전류 셀들은 상기 상응하는 폴링 행 선택 신호 또는 상기 상응하는 폴링 열 선택 신호가 비활성화되더라도 상기 단위 전류를 지속적으로 제공할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 라이징 행 선택 신호들 중 상응하는 라이징 행 선택 신호 및 상기 라이징 열 선택 신호들 중 상응하는 라이징 열 선택 신호에 응답하여 활성화되는 라이징 스위치 신호를 발생하는 라이징 스위치 신호 생성부를 포함할 수 있고, 상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 폴링 행 선택 신호들 중 상응하는 폴링 행 선택 신호 및 상기 폴링 열 선택 신호들 중 상응하는 폴링 열 선택 신호에 응답하여 활성화되는 폴링 스위치 신호를 발생하는 폴링 스위치 신호 생성부를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 라이징 스위치 신호 생성부의 상기 라이징 스위치 신호에 응답하여 상기 단위 전류를 제공하는 라이징 단위 전류 생성부를 더 포함할 수 있고, 상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은 상기 폴링 스위치 신호 생성부의 상기 폴링 스위치 신호에 응답하여 상기 단위 전류를 제공하는 폴링 단위 전류 생성부를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 단위 전류 생성부는 상기 단위 전류를 제공하는 라이징 단위 전류원 및 상기 라이징 스위치 신호에 응답하여 상기 라이징 단위 전류원을 상기 전류-전압 변환기에 연결하는 라이징 전류 제공 스위치를 포함할 수 있고, 상기 폴링 단위 전류 생성부는 상기 단위 전류를 제공하는 폴링 단위 전류원 및 상기 폴링 스위치 신호에 응답하여 상기 폴링 단위 전류원을 상기 전류-전압 변환기에 연결하는 폴링 전류 제공 스위치를 포함할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 단위 전류 생성부는 상기 라이징 전류 제공 스위치의 반전 신호에 응답하여 상기 라이징 단위 전류원을 접지 전압과 연결하는 라이징 차단 스위치를 더 포함할 수 있고, 상기 폴링 단위 전류 생성부는 상기 폴링 전류 제공 스위치의 반전 신호에 응답하여 상기 폴링 단위 전류원을 접지 전압과 연결하는 폴링 차단 스위치를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 전류-전압 변환기는 상기 합산 전류를 상기 램프 전압으로 변환하도록 접지 전압과 상기 램프 전압의 출력 노드 사이에 결합된 저항을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 클럭 신호의 위상을 90 도 시프트한 시프트 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 라이징 출력 전류를 제공하는 시프트 라이징 전류부 및 상기 시프트 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 폴링 출력 전류를 제공하는 시프트 폴링 전류부를 더 포함할 수 있고, 상기 전류-전압 변환기는 상기 라이징 출력 전류, 상기 폴링 출력 전류, 상기 시프트 라이징 출력 전류 및 상기 시프트 폴링 출력 전류의 상기 합산 전류를 변환하여 상기 램프 전압을 출력할 수 있다.
예시적인 실시예에 있어서, 상기 라이징 전류부 및 상기 폴링 전류부를 인에이블 신호에 응답하여 선택적으로 활성화할 수 있고, 상기 시프트 라이징 전류부 및 상기 시프트 폴링 전류부를 시프트 인에이블 신호에 응답하여 선택적으로 활성화할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 이미지 센서는 픽셀 어레이, 램프 신호 생성기 및 제어부를 포함한다. 상기 픽셀 어레이는 입사광을 전기 신호로 변환한다. 상기 램프 신호 생성기는 램프 전압을 생성한다. 상기 제어부는 상기 램프 전압에 기초하여 상기 전기 신호에 상응하는 디지털 전기 신호를 출력한다. 상기 램프 신호 생성기는 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류를 제공하는 라이징 전류부, 상기 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류를 제공하는 폴링 전류부 및 상기 라이징 출력 전류 및 상기 폴링 출력 전류의 합산 전류를 변환하여 램프 전압을 출력한다.
도 1은 본 발명의 실시예들에 따른 램프 신호 생성기를 나타내는 블록도이다.
도 2는 도 1의 램프 신호 생성기에 포함되는 라이징 전류부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 램프 신호 생성기에 포함되는 폴링 전류부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 램프 신호 생성기의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 1의 램프 신호 생성기에 포함되는 전류 셀의 일 예를 나타내는 도면이다.
도 6은 도 1의 램프 신호 생성기에 포함되는 전류-전압 변환기의 일 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 램프 신호 생성기를 나타내는 블록도이다.
도 8은 도 7의 램프 신호 생성기의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 10은 본 발명의 다른 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 12는 도 11의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 램프 신호 생성기를 나타내는 블록도이다.
도 1을 참조하면, 램프 신호 생성기(10)는 라이징 전류부(100), 폴링 전류부(200) 및 전류-전압 변환기(300)를 포함한다.
라이징 전류부(100)는 클럭 신호(CLK)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류(IR)를 제공한다. 폴링 전류부(200)는 클럭 신호(CLK)의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류(IF)를 제공한다. 도 6을 참조하여 후술하는 바와 같이, 전류-전압 변환기(300)는 라이징 출력 전류(IR) 및 폴링 출력 전류(IF)의 합산 전류(IT)를 변환하여 램프 전압(V-RAMP)을 출력한다.
클럭 신호(CLK)의 라이징 에지에 동기하여 라이징 출력 전류(IR)를 제공하는 라이징 전류부(100)와 클럭 신호의 폴링 에지에 동기하여 폴링 출력 전류(IF)를 제공하는 폴링 전류부(200)를 각각 구성하고 전류-전압 변환기(300)는 라이징 전류부(100)의 라이징 출력 전류(IR)와 폴링 전류부(200)의 폴링 출력 전류(IF)를 합산하여 램프 전압(V-RAMP)을 생성할 수 있다.
라이징 전류부(100)에서 사용하는 클럭 신호(CLK)는 램프 신호 생성기(10)의 외부에서 공급될 수 있고, 라이징 전류부(100)는 클럭 신호(CLK)의 라이징 에지마다 일정량의 전류를 증가시켜 라이징 출력 전류(IR)를 생성할 수 있다. 폴링 전류부(200)에서 사용하는 클럭 신호(CLK)는 램프 신호 생성기(10)의 외부에서 공급될 수 있고, 클럭 신호(CLK)의 폴링 에지마다 일정량의 전류를 증가시켜 폴링 출력 전류(IF)를 생성할 수 있다.
예시적인 실시예에 있어서, 폴링 전류부(200)에서 사용하는 클럭 신호(CLK)는 라이징 전류부(100)에서 사용하는 클럭 신호(CLK)의 반전된 신호일 수 있다. 이 경우, 폴링 전류부(200)에서는 반전된 클럭 신호(/CLK)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류(IF)를 제공할 수 있다. 전류-전압 변환기(300)는 라이징 출력 전류(IR)와 폴링 출력 전류(IF)를 합산한 합산 전류(IT)를 램프 전압(V-RAMP)으로 변환하여 출력할 수 있다.
본 발명의 일 실시예들에 따른 램프 신호 생성기(10)는 클럭 신호(CLK)의 라이징 에지와 클럭 신호(CLK)의 폴링 에지에 동기하여 램프 신호를 생성하므로 클럭 신호(CLK)의 라이징 에지에만 동기하여 램프 신호를 생성하는 경우보다 동작 속도가 빠른 램프 신호 생성기(10)를 구현할 수 있다.
예시적인 실시예에 있어서, 램프 전압(V-RAMP)은 클럭 신호(CLK)의 각 사이클마다 두 단계씩 증가할 수 있다. 클럭 신호(CLK)의 각 사이클마다 램프 전압(V-RAMP)이 증가하는 단계의 수는 라이징 전류부(100) 및 폴링 전류부(200)와 같은 전류부의 개수와 관계된다. 본 발명의 실시예들에 따른 램프 신호 생성기(10)를 라이징 전류부(100) 및 폴링 전류부(200)로 구성하는 경우, 전류부(100, 200)는 2개가 되고 클럭 신호(CLK)의 라이징 에지와 폴링 에지에 각각 일정량의 전류가 증가한다. 각 사이클마다 두 단계의 일정량의 전류 증가는 각 사이클마다 두 단계의 램프 전압(V-RAMP) 증가를 나타낸다.
예시적인 실시예에 있어서, 램프 전압(V-RAMP)은 클럭 신호(CLK)의 각 사이클마다 두 단계씩 감소할 수 있다. 각 사이클마다 두 단계의 일정량의 전류 감소는 각 사이클마다 두 단계의 램프 전압(V-RAMP) 감소를 나타낸다.
도 1에 도시된 바와 같이, 라이징 전류부(100)는 라이징 제어부(RCU)(110) 및 라이징 전류 셀 어레이(130)를 포함하고, 폴링 전류부(200)는 폴링 제어부(FCU)(210) 및 폴링 전류 셀 어레이(230)를 포함할 수 있다.
라이징 전류부(100)는 클럭 신호(CLK)의 라이징 에지에 동기하여 라이징 제어 신호들(RC)을 제공하고, 라이징 전류 셀 어레이(130)는 라이징 제어 신호들(RC)에 기초하여 단위 전류(IU)들을 합산한 라이징 출력 전류(IR)를 제공한다. 폴링 제어부(210)는 클럭 신호(CLK)의 폴링 에지에 동기하여 폴링 제어 신호들(FC)을 제공하고, 폴링 전류 셀 어레이(230)는 폴링 제어 신호들(FC)에 기초하여 단위 전류(IU)들을 합산한 폴링 출력 전류(IF)를 제공한다.
라이징/폴링 전류부(100/200)는 라이징/폴링 제어부(110/210)와 라이징/폴링 전류 셀 어레이(130/230)로 구성될 수 있다. 라이징/폴링 제어부(110/210)는 클럭 신호(CLK)의 라이징 및 폴링 에지에 동기하여 라이징/폴링 제어 신호들(RC/FC)를 생성하고 라이징/폴링 전류 셀 어레이(130/230)를 제어할 수 있다. 라이징/폴링 전류 셀 어레이(130/230)는 일렬로 구현될 수도 있고 매트릭스의 형태로 구현될 수도 있다. 라이징/폴링 제어부(110, 210)의 라이징/폴링 제어 신호들(RC/FC)에 의하여 라이징/폴링 전류 셀 어레이(130/230)는 순차적으로 제공되는 단위 전류(IU)를 합산하여 라이징/폴링 출력 전류(IR/FR)를 제공할 수 있다.
도 2는 도 1의 램프 신호 생성기에 포함되는 라이징 전류부의 일 예를 나타내는 블록도이고, 도 3은 도 1의 램프 신호 생성기에 포함되는 폴링 전류부의 일 예를 나타내는 블록도이다.
도 2및 도 3을 참조하면, 라이징 제어부(110)는 클럭 신호(CLK)의 라이징 에지에 동기하여 복수의 라이징 행 선택 신호들(RRSS1, RRSS2)을 발생하는 라이징 로우 디코더(113) 및 클럭 신호(CLK)의 라이징 에지에 동기하여 복수의 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4)을 발생하는 라이징 컬럼 디코더(115)를 포함할 수 있고, 폴링 제어부(210)는 클럭 신호(CLK)의 폴링 에지에 동기하여 복수의 폴링 행 선택 신호들(FRSS1, FRSS2)을 발생하는 폴링 로우 디코더(213) 및 클럭 신호(CLK)의 폴링 에지에 동기하여 복수의 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4)을 발생하는 폴링 컬럼 디코더(215)를 포함할 수 있다.
라이징 및 폴링 로우 디코더(113, 213) 및 라이징 및 폴링 컬럼 디코더(115, 215)에서 생성되는 각각의 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)과 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)은 전류 셀 어레이(130, 230)를 제어하는 신호로 사용될 수 있다. 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)과 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)에 의해서 전류 셀 어레이(130, 230)는 순차적으로 단위 전류(IU)를 증가시킬 수 있고 라이징 출력 전류(IR)와 폴링 출력 전류(IF)를 합산한 합산 전류(IT)를 통해서 램프 전압(V-RAMP)을 출력할 수 있다.
예시적인 실시예에 있어서, 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)과 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)에 의해서 전류 셀 어레이(130, 230)는 순차적으로 단위 전류(IU)를 감소시킬 수 있다.
예시적인 실시예에 있어서, 라이징 및 폴링 제어부(110, 210)는 라이징 및 폴링 타이밍 컨트롤러(111, 211)를 더 포함할 수 있다. 라이징 타이밍 컨트롤러(111)는 라이징 로우 디코더(113)와 라이징 컬럼 디코더(115)에 클럭 신호(CLK)를 제공할 수 있다. 라이징 로우 디코더(113)와 라이징 컬럼 디코더(115)는 라이징 타이밍 컨트롤러(111)에서 공급하는 클럭 신호(CLK)에 동기하여 전류 셀 어레이를 제어하는 제어 신호들(RC)을 제공할 수 있다. 전술한 라이징 타이밍 컨트롤러(111)의 동작에 관한 내용은 폴링 타이밍 컨트롤러(211)에 유사하게 적용될 수 있다.
예시적인 실시예에 있어서, 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)이 순차적으로 활성화 되고, 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4) 중 하나의 열 선택 신호가 활성화되어 있는 동안 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)이 순차적으로 활성화될 수 있다. 다른 실시예에서, 행 선택 신호들(RRSS1, RRSS2 FRSS1, FRSS2)이 순차적으로 활성화되고, 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2) 중 하나의 행 선택 신호가 활성화되어 있는 동안 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)이 순차적으로 활성화될 수 있다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)는 라이징 제어 신호들(RC)에 기초하여 순차적으로 턴-온되어 단위 전류(IU)를 각각 제공하는 복수의 전류 셀들(CC)(131, 132, 133, 134, 135, 136, 137, 138)을 포함할 수 있고, 폴링 전류 셀 어레이(230)는 폴링 제어 신호들(FC)에 기초하여 순차적으로 턴-온되어 단위 전류(IU)를 각각 제공하는 복수의 전류 셀들(231, 232, 233, 234, 235, 236, 237, 238)을 포함할 수 있다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)는 라이징 제어 신호들(RC)에 기초하여 순차적으로 턴-오프되어 단위 전류(IU)의 제공을 각각 중단하는 복수의 전류 셀들(CC)(131, 132, 133, 134, 135, 136, 137, 138)을 포함할 수 있고, 폴링 전류 셀 어레이(230)는 폴링 제어 신호들(FC)에 기초하여 순차적으로 턴-오프되어 단위 전류(IU)의 제공을 각각 중단하는 복수의 전류 셀들(231, 232, 233, 234, 235, 236, 237, 238)을 포함할 수 있다.
라이징 제어 신호들(RC)은 클럭 신호(CLK)의 라이징 에지에 동기하여 생성되는 복수의 라이징 행 선택 신호들(RRSS1, RRSS2) 및 클럭 신호(CLK)의 라이징 에지에 동기하여 생성되는 복수의 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4)일 수 있다. 폴링 제어 신호들(FC)은 클럭 신호(CLK)의 폴링 에지에 동기하여 생성되는 복수의 폴링 행 선택 신호들(FRSS1, FRSS2) 및 클럭 신호(CLK)의 폴링 에지에 동기하여 생성되는 복수의 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4)일 수 있다. 라이징 행 선택 신호들(RRSS1, RRSS2), 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4), 폴링 행 선택 신호들(FRSS1, FRSS2) 및 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4)은 라이징 및 폴링 전류 셀 어레이(130, 230)의 전류 셀들(131 내지 138, 231 내지 238)을 순차적으로 턴-온할 수 있다.
예시적인 실시예에 있어서, 라이징 행 선택 신호들(RRSS1, RRSS2), 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4), 폴링 행 선택 신호들(FRSS1, FRSS2) 및 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4)은 라이징 및 폴링 전류 셀 어레이(130, 230)의 전류 셀들(131 내지 138, 231 내지 238)을 순차적으로 턴-오프할 수 있다.
도 4는 도 1의 램프 신호 생성기의 동작을 설명하기 위한 타이밍도이고, 도 5는 도 1의 램프 신호 생성기에 포함되는 전류 셀의 일 예를 나타내는 도면이다.
도4와 도 5를 참조하면, 도 4의 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)과 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)은 각각 도 5의 행 선택 스위치(715) 및 열 선택 스위치(717)와 연결된다. 클럭 신호(CLK)의 라이징 에지에 동기하여 제1 라이징 행 선택 신호(RRSS1)와 제1 라이징 열 선택 신호(RCSS1)가 활성화되면, 라이징 전류부(100)의 상응하는 전류 셀(131)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 행 선택 스위치(715)와 열 선택 스위치(717)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 하이를 유지한다. 결과적으로 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 증가한다.
다음으로, 클럭 신호(CLK)의 폴링 에지에 동기하여 제1 폴링 행 선택 신호(FRSS1)와 제1 폴링 열 선택 신호(FCSS1)가 활성화되면, 폴링 전류부(200)의 상응하는 전류 셀(231)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 폴링 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 더 증가한다. 각각의 클럭 사이클마다 동일 과정을 반복하면서 램프 신호를 형성한다. 클럭 사이클마다 라이징 전류부(100)에서는 클럭 신호(CLK)의 라이징 에지에 동기하여 단위 전류(IU)가 생성되어 램프 전압(V-RAMP)이 한 단계 증가하고, 폴링 전류부(200)에서는 클럭 신호(CLK)의 폴링 에지에 동기하여 단위 전류(IU)를 생성하여 램프 전압(V-RAMP)이 한 단계 더 증가한다. 본 발명에 따른 램프 신호 생성기(10)를 사용하게 되면 클럭 신호(CLK)의 사이클 마다 램프 전압(V-RAMP)이 2 단계씩 증가할 수 있다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 래치 회로(711)에 의하여 활성화 상태는 지속적으로 유지되고 리셋 신호(RST)에 의하여 활성화 상태로부터 비활성화 시킬 수 있다.
클럭 신호(CLK)의 라이징 에지에 라이징 행 선택 신호(RRSS1, RRSS2) 또는 라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4) 중 하나라도 활성화되지 않으면, 상응하는 라이징 전류부(100)의 전류 셀(131 내지 138)의 열 선택 스위치(717) 또는 행 선택 스위치(715)가 턴-온되지 않는다. 열 선택 스위치(717) 또는 행 선택 스위치(715)가 턴-온되지 않으면 초기 상태를 유지하게 된다. 초기 상태는 리셋된 상태에 해당하므로 그라운드 전압(VSS)이 래치 회로(711)의 제2 인버터(719)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 로우를 유지하고 전류 제공 스위치(733)는 턴-오프된다. 전류 제공 스위치(733)가 턴-오프되면 단위 전류원(731)으로부터 그라운드(VSS)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 그라운드(VSS)로 전달되고 램프 전압(V-RAMP)은 증가하지 않는다. 라이징 전류부(100)의 전류 셀(131 내지 138)의 비활성화에 대한 동작은 폴링 전류부(200)의 전류 셀(231 내지 238)이 비활성화 되는 경우에도 적용될 수 있다.
램프 신호 생성기(10)의 동작에 있어서, 클럭 신호(CLK)에 동기하여 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)와 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 천이(transition)하게 되는데, 이 경우 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)와 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 동시에 변하게 되면 글리치(glitch)가 발생할 수 있다. 글리치를 방지하기 위하여 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)와 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 동시에 변하지 않도록 전류 셀 어레이를 구동 시킬 수 있다.
예를 들어, 도 2의 전류 셀 어레이(130)에서 제1 전류 셀, 제2 전류 셀, 제3 전류 셀 및 제4 전류 셀(131, 132, 133, 134)에 해당하는 전류 셀들을 순차적으로 구동하고 제5 전류 셀(138)에 해당하는 전류 셀을 구동하면 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)와 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 동시에 변하는 경우는 발생하지 않아 글리치를 방지할 수 있다.
도 5를 참조하면, 복수의 전류 셀들(131 내지 138, 231 내지 238)은 리셋 신호(RST)에 응답하여 동시에 턴-오프되어 단위 전류(IU)의 제공을 중단할 수 있다. 전류 셀(131 내지 138, 231 내지 238)의 리셋 신호(RST)에 의하여 전류-전압 변환기(300)로 제공되는 단위 전류(IU)를 차단할 수 있다. 리셋 신호(RST)가 턴-온되면 전류 제공 스위치(733) 단자는 그라운드(VSS)와 연결되어 접지 상태가 될 수 있다. 전류 제공 스위치(733)가 그라운드(VSS)와 연결되면 단위 전류원(731)과 전류-전압 변환기(300) 사이에 형성되는 전도 경로(conduction path)가 형성되지 않는다. 결과적으로 전류-전압 변환기(300)로 제공되는 단위 전류(IU)를 차단할 수 있다. 반면에 차단 스위치(735)는 턴-온되어 단위 전류원(731)으로부터 그라운드(VSS)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 그라운드(VSS)로 전달된다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)의 복수의 전류 셀들(131 내지 138)의 각각은 복수의 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4) 중 상응하는 라이징 열 선택 신호 및 복수의 라이징 행 선택 신호들(RRSS1, RRSS2) 중 상응하는 라이징 행 선택 신호가 활성화될 때 턴-온될 수 있고, 폴링 전류 셀 어레이(230)의 복수의 전류 셀들의(231 내지 238) 각각은 복수의 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4) 중 상응하는 폴링 열 선택 신호 및 복수의 폴링 행 선택 신호들(FRSS1, FRSS2) 중 상응하는 폴링 행 선택 신호가 활성화될 때 턴-온될 수 있다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)의 복수의 전류 셀들(131 내지 138)의 각각은 복수의 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4) 중 상응하는 라이징 열 선택 신호 및 복수의 라이징 행 선택 신호들(RRSS1, RRSS2) 중 상응하는 라이징 행 선택 신호가 활성화될 때 턴-오프될 수 있고, 폴링 전류 셀 어레이(230)의 복수의 전류 셀들의(231 내지 238) 각각은 복수의 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4) 중 상응하는 폴링 열 선택 신호 및 복수의 폴링 행 선택 신호들(FRSS1, FRSS2) 중 상응하는 폴링 행 선택 신호가 활성화될 때 턴-오프될 수 있다.
라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4)과 라이징 행 선택 신호들(RRSS1, RRSS2)은 각각 행 선택 스위치(715) 및 열 선택 스위치(717)에 인가된다. 라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4)와 라이징 행 선택 신호(RRSS1, RRSS2)가 활성화되면, 상응하는 라이징 전류부(100)의 전류 셀(131 내지 138)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 증가한다. 라이징 전류부(100)의 전류 셀(131 내지 138)의 활성화에 관한 동작은 폴링 전류부(200)의 전류 셀(231 내지 238)이 활성화 되는 경우에도 적용될 수 있다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)의 복수의 전류 셀들(131 내지 138)은 상응하는 라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4) 또는 상응하는 라이징 행 선택 신호(RRSS1, RRSS2)가 비활성화되더라도 단위 전류(IU)를 지속적으로 제공할 수 있고, 폴링 전류 셀 어레이(230)의 복수의 전류 셀들(231 내지 238)은 상응하는 폴링 열 선택 신호 또는 상응하는 폴링 행 선택 신호가 비활성화되더라도 단위 전류(IU)를 지속적으로 제공할 수 있다.
도 5를 참조하면, 라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4)와 라이징 행 선택 신호(RRSS1, RRSS2)가 활성화되면, 상응하는 라이징 전류부(100)의 전류 셀(131 내지 138)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 래치 회로(711)에 의하여 활성화 상태는 지속적으로 유지되고 라이징 행 선택 신호들(RRSS1, RRSS2) 또는 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4)의 턴-온 또는 턴-오프에 관계없이 활성화 상태는 유지된다. 다만 리셋 신호(RST)에 의해서 활성화 상태로부터 비활성화 시킬 수 있다.
예를 들어, 도 2의 라이징 전류부(100)에서 제1 행 선택 신호가 활성화 되어 있는 동안 제1 내지 제 4 열 선택 신호들이 순차적으로 활성화되면 제1 내지 제4 전류 셀들(131, 132, 133, 134)이 순차적으로 턴-온된다. 제1 열 선택 신호가 비활성화되고, 제2 열 선택 신호가 활성화되더라도 제1 전류 셀은 턴-온 상태를 유지하고, 단위 전류(IU)를 지속적으로 제공한다. 전류 셀 어레이의 라이징 출력 전류(IR)는 단위 전류(IU)의 1배에서 4배로 순차적으로 증가한다. 다음으로 제2 행 선택 신호가 활성화되고, 제1 내지 제4 열 선택 신호들이 순차적으로 활성화되면, 제5 내지 제8 전류 셀들(135, 136, 137, 138)이 순차적으로 턴-온된다. 라이징 출력 전류(IR)는 단위 전류(IU)의 5배에서 8배로 순차적으로 증가한다. 전류 셀 어레이의 라이징 출력 전류(IR)는 시간에 따라 단위 전류(IU)의 1배에서 8배까지 순차적으로 증가한다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)의 복수의 전류 셀들(131 내지 138)의 각각은 라이징 열 선택 신호들(RCSS1, RCSS2, RCSS3, RCSS4) 중 상응하는 라이징 열 선택 신호 및 라이징 행 선택 신호들(RRSS1, RRSS2) 중 상응하는 라이징 행 선택 신호에 응답하여 활성화되는 라이징 스위치 신호(SWS)를 발생하는 라이징 스위치 신호 생성부(710)를 포함할 수 있고, 폴링 전류 셀 어레이(230)의 복수의 전류 셀들(231 내지 238)의 각각은 폴링 열 선택 신호들(FCSS1, FCSS2, FCSS3, FCSS4) 중 상응하는 폴링 열 선택 신호 및 폴링 행 선택 신호들(FRSS1, FRSS2) 중 상응하는 폴링 행 선택 신호에 응답하여 활성화되는 폴링 스위치 신호를 발생하는 폴링 스위치 신호 생성부(710)를 포함할 수 있다.
라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4)와 라이징 행 선택 신호(RRSS1, RRSS2)가 활성화되면, 상응하는 라이징 전류부(100)의 전류 셀(131 내지 138)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 라이징 스위치 신호 생성부(710)의 라이징 스위치 신호(SWS)는 단위 전류원(731)과 전류-전압 변환기(300) 사이에 전도 경로(conduction path)를 형성하여 단위 전류(IU)를 전류-전압 변환기(300)로 전달할 수 있다. 라이징 전류부(100)의 전류 셀(131 내지 138)의 라이징 스위치 신호 생성부(710)에 관한 동작은 폴링 전류부(200)의 전류 셀(231 내지 238)의 폴링 스위치 신호 생성부(710)에도 적용될 수 있다.
예를 들어, 라이징 스위치 신호 생성부(710)는 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4) 및 행 선택 신호(RRSS1, RRSS2)가 모두 활성화될 때, 라이징 스위치 신호(SWS)를 로직 하이를 유지한다. 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4) 및/또는 행 선택 신호(RRSS1, RRSS2)가 비활성화되더라도, 라이징 스위치 신호 생성부(710)는 스위치 신호의 활성화 상태를 유지할 수 있다. 종래의 램프 신호 생성기에서는 턴-온되는 전류 셀 어레이의 열이 변경될 때, 이미 턴-온된 전류 셀(131 내지 138)에 추가적인 신호를 인가하여 전류 셀(131 내지 138)의 턴-온 상태를 유지하였다. 종래의 전류 셀(131 내지 138)은 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4), 행 선택 신호(RRSS1, RRSS2) 및 추가적인 신호에 대한 논리 연산을 위한 조합 논리 회로를 필요로 하고, 종래의 램프 신호 생성기에서 턴-온되는 전류 셀 어레이의 행이 변경될 때 글리치가 발생할 수 있었다.
본 발명의 실시예에 따른 램프 신호 생성기(10)에서는 라이징 스위치 신호 생성부(710)가 스위치 신호의 활성화 상태를 유지하므로 별도의 조합 논리 회로가 불필요하고 글리치를 방지할 수 있다.
예시적인 실시예에 있어서, 라이징 전류 셀 어레이(130)의 복수의 전류 셀들(131 내지 138)의 각각은 라이징 스위치 신호 생성부(710)의 라이징 스위치 신호(SWS)에 응답하여 단위 전류(IU)를 제공하는 라이징 단위 전류 생성부(730)를 더 포함할 수 있고, 폴링 전류 셀 어레이(230)의 복수의 전류 셀들(231 내지 238)의 각각은 폴링 스위치 신호 생성부(710)의 폴링 스위치 신호에 응답하여 단위 전류(IU)를 제공하는 폴링 단위 전류 생성부(730)를 더 포함할 수 있다.
예시적인 실시예에 있어서, 라이징 단위 전류 생성부(730)는 단위 전류(IU)를 제공하는 라이징 단위 전류원(731) 및 라이징 스위치 신호(SWS)에 응답하여 라이징 단위 전류원(731)을 전류-전압 변환기(300)에 연결하는 라이징 전류 제공 스위치(733)를 포함할 수 있고, 폴링 단위 전류 생성부(730)는 단위 전류(IU)를 제공하는 폴링 단위 전류원(731) 및 폴링 스위치 신호에 응답하여 폴링 단위 전류원(731)을 전류-전압 변환기(300)에 연결하는 폴링 전류 제공 스위치(733)를 포함할 수 있다.
행 선택 스위치(715)와 열 선택 스위치(717)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)과 전류 제공 스위치(733)로 구성되는 단위 전류 생성부(730)에서 전류 제공 스위치(733)가 턴-온되어, 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 증가한다.
예시적인 실시예에 있어서, 라이징 단위 전류 생성부(730)는 라이징 반전 스위치 신호(/SWS)에 응답하여 단위 전류원(731)을 접지 전압과 연결하는 라이징 차단 스위치(735)를 더 포함할 수 있고, 폴링 단위 전류 생성부(730)는 폴링 반전 스위치 신호(/SWS)에 응답하여 단위 전류원(731)을 접지 전압과 연결하는 폴링 차단 스위치(735)를 더 포함할 수 있다. 전류 제공 스위치(733)가 비활성화된 상태에서 단위 전류(IU)가 전류-전압 변환기(300)로 전달되는 것을 방지하기 위하여 차단 스위치(735)를 이용하여 그라운드 전압(VSS) 방향으로 단위 전류(IU)를 전달할 수 있다.
스위치 신호 생성부(710)는 래치 회로(711), 열 선택 트랜지스터(717) 및 행 선택 트랜지스터(715)를 포함한다. 일 실시예에 있어서, 래치 회로(711)는 제1 인버터(713) 및 제2 인버터(719)를 포함할 수 있다.
열 선택 트랜지스터(717)는 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)에 응답하여 턴-온되고, 행 선택 트랜지스터(715)는 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)에 응답하여 턴-온될 수 있다. 열 선택 트랜지스터(717) 및 행 선택 트랜지스터(715)는 제1 인버터(713)의 입력 단자와 그라운드(VSS) 사이에 직렬 연결될 수 있다.
예를 들어, 열 선택 트랜지스터(717)는 제1 인버터(713)의 입력 단자에 연결된 제1 드레인, 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)가 인가되는 제1 게이트 및 행 선택 트랜지스터(715)의 제2 드레인이 연결된 제1 소스를 가지고, 행 선택 트랜지스터(715)는 열 선택 트랜지스터(717)의 제1 소스에 연결된 제2 드레인, 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 인가되는 제2 게이트 및 그라운드 전압(VSS)에 연결된 제2 소스를 가질 수 있다. 실시예에 따라, 제1 인버터(713)의 입력 단자에 열 선택 트랜지스터(717)가 연결되고, 행 선택 트랜지스터(715)가 열 선택 트랜지스터(717)와 그라운드 전압(VSS) 사이에 연결될 수 있다.
■ 래치 회로(711)는 열 선택 트랜지스터(717) 및 행 선택 트랜지스터(715)가 동시에 턴-온될 때 스위치 신호(SWS)를 활성화시키고, 리셋 신호(RST)에 의해 초기화될 때까지 스위치 신호(SWS)의 활성화 상태를 유지할 수 있다.
예를 들어, 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4) 및 행 선택 신호(RRSS1, RRSS2, FRSS1, FRSS2)가 동시에 활성화되면, 열 선택 트랜지스터(717) 및 행 선택 트랜지스터(715)가 동시에 턴-온된다. 열 선택 트랜지스터(717) 및 행 선택 트랜지스터(715)가 동시에 턴-온되면, 제1 인버터(713)의 입력 단자에는 그라운드 전압(VSS)이 인가된다. 제1 인버터(713)는 로우 로직 레벨의 전압을 반전시켜 스위치 신호(SWS)를 생성한다. 즉, 제1 인버터(713)는 스위치 신호(SWS)를 활성화시킨다. 제2 인버터(719)는 하이 로직 레벨의 스위치 신호(SWS)를 반전시켜 로우 로직 레벨의 반전 스위치 신호(/SWS)를 생성한다. 제1 인버터(713)의 출력 단자는 제2 인버터(719)의 입력 단자에 연결되고, 제2 인버터(719)의 출력 단자는 제1 인버터(713)의 입력 단자에 연결된다. 이러한 제1 인버터(713) 및 제2 인버터(719)에 의해, 열 선택 트랜지스터(717) 및/또는 행 선택 트랜지스터(715)가 턴-오프되더라도, 스위치 신호(SWS) 및 반전 스위치 신호(/SWS)가 하이 로직 레벨 및 로우 로직 레벨로 각각 유지될 수 있다. ■
스위치 신호 생성부(710)는 리셋 트랜지스터(718)를 더 포함할 수 있다. 리셋 트랜지스터(718)는 리셋 신호(RST)에 응답하여 턴-온된다.
예를 들어, 리셋 신호(RST)는 타이밍 컨트롤러와 같은 외부 장치로부터 제공될 수 있다. 리셋 신호(RST)가 활성화되면, 리셋 트랜지스터(718)가 턴-온되고, 스위치 신호(SWS)가 로우 로직 레벨을 가지게 된다. 즉, 스위치 신호(SWS)가 비활성화되고, 반전 스위치 신호(/SWS)가 활성화된다. 스위치 신호 생성부(710)는 도 5에 예시된 바와 같이 7개의 트랜지스터들로 구현되어 작은 사이즈를 가질 수 있다.
도 6은 도 1의 램프 신호 생성기에 포함되는 전류-전압 변환기의 일 예를 나타내는 도면이다.
도 6을 참조하면, 전류-전압 변환기(300)는 합산 전류(IT)를 램프 전압(V-RAMP)으로 변환하도록 접지 전압과 램프 전압(V-RAMP)의 출력 노드 사이에 결합된 저항(310)을 포함할 수 있다.
전류-전압 변환기(300)를 구현하는 방법으로 저항(310)을 이용하여 합산 전류(IT)를 램프 전압(V-RAMP)으로 변환할 수 있다. 저항(310) 값에 따라서 램프 전압(V-RAMP)의 한 단계당 전압 값이 달라질 수 있다. 저항(310) 값이 클수록 램프 전압(V-RAMP)의 한 단계당 전압 값은 커질 수 있다.
일 실시예에 있어서, 전류-전압 변환기(300)에 사용되는 저항(310)은 가변 저항일 수 있다. 저항(310)의 값은 램프 전압(V-RAMP) 한 단계의 값을 결정하는데, 즉 아날로그-디지털 변환기의 정밀도와 관계된다. 아날로그-디지털 변환기의 입력 신호 특성을 알고 있다면 신호의 밀도가 높은 구간에서는 저항(310) 값을 낮추어서 정밀도를 높일 수 있다.
도 7은 본 발명의 실시예들에 따른 램프 신호 생성기를 나타내는 블록도이고, 도 8은 도 7의 램프 신호 생성기의 동작을 설명하기 위한 타이밍도이다. 도 7은 램프 신호 생성기가 멀티 페이즈로 동작하는 일 예를 나타낸다.
도 7을 참조하면, 램프 신호 생성기(20)는 라이징 전류부(100), 폴링 전류부(200), 전류-전압 변환기(300), 시프트 라이징 전류부(500) 및 시프트 폴링 전류부(800)를 포함할 수 있다.
라이징 전류부(100) 및 폴링 전류부(200)는 도 1을 참조하여 설명한 바와 같다. 시프트 라이징 전류부(500)는 클럭 신호(CLK1)의 위상을 90 도 시프트한 시프트 클럭 신호(CLK2)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 라이징 출력 전류(ISR)를 제공한다. 시프트 폴링 전류부(800)는 시프트 클럭 신호(CLK2)의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 폴링 출력 전류(ISF)를 제공한다. 전류-전압 변환기(300)는 라이징 출력 전류(IR), 폴링 출력 전류(IF), 시프트 라이징 출력 전류(ISR) 및 시프트 폴링 출력 전류(ISF)의 합산 전류(IT)를 변환하여 램프 전압(V-RAMP)을 출력할 수 있다.
클럭 신호(CLK1)의 라이징 에지에 동기하여 라이징 출력 전류(IR)를 제공하는 라이징 전류부(100), 클럭의 폴링 에지에 동기하여 폴링 출력 전류(IF)를 제공하는 폴링 전류부(200), 시프트 클럭 신호(CLK2)의 라이징 에지에 동기하여 시프트 라이징 출력 전류(ISR)를 제공하는 시프트 라이징 전류부(500) 및 시프트 클럭의 폴링 에지에 동기하여 시프트 폴링 출력 전류(ISF)를 제공하는 시프트 폴링 전류부(800)를 각각 구성하고 전류-전압 변환기(300)는 라이징 전류부(100)의 라이징 출력 전류(IR), 폴링 전류부(200)의 폴링 출력 전류(IF), 시프트 라이징 전류부(500)의 시프트 라이징 출력 전류(ISR) 및 시프트 폴링 전류부(800)의 시프트 폴링 출력 전류(ISF)를 합산하여 램프 전압(V-RAMP)을 생성한다.
라이징 전류부(100), 폴링 전류부(200), 시프트 라이징 전류부(500) 및 시프트 폴링 전류부(800)에서 사용하는 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)는 램프 신호 생성기(10)의 외부에서 공급될 수 있다. 라이징 전류부(100)는 클럭 신호(CLK1)의 라이징 에지마다 일정량의 전류를 증가시켜 라이징 출력 전류(IR)를 생성할 수 있고, 폴링 전류부(200)는 클럭 신호(CLK1)의 폴링 에지마다 일정량의 전류를 증가시켜 폴링 출력 전류(IF)를 생성할 수 있으며, 시프트 라이징 전류부(500)는 시프트 클럭 신호(CLK2)의 라이징 에지마다 일정량의 전류를 증가시켜 시프트 라이징 출력 전류(ISR)를 생성할 수 있고, 시프트 폴링 전류부(800)는 시프트 클럭 신호(CLK2)의 폴링 에지마다 일정량의 전류를 증가시켜 시프트 폴링 출력 전류(ISF)를 생성할 수 있다.
예시적인 실시예에 있어서, 폴링 전류부(200)에서 사용하는 클럭 신호(CLK1)는 라이징 전류부(100)에서 사용하는 클럭 신호(CLK1)의 반전된 신호일 수 있다. 이 경우, 폴링 전류부(200)에서는 반전 클럭 신호(/CLK1)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류(IF)를 제공할 수 있다.
예시적인 실시예에 있어서, 시프트 폴링 전류부(800)에서 사용하는 시프트 클럭 신호(CLK2)는 시프트 라이징 전류부(500)에서 사용하는 시프트 클럭 신호(CLK2)의 반전된 신호일 수 있다. 이 경우, 시프트 폴링 전류부(800)에서는 반전 시프트 클럭 신호(/CLK2)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 폴링 출력 전류(ISF)를 제공할 수 있다.
예시적인 실시예에 있어서, 시프트 클럭 신호(CLK2)는 지연부를 통하여 클럭 신호(CLK1)를 지연함으로써 구현할 수 있다. 지연부는 클럭 신호(CLK1)를 수신하고 딜레이 셀들을 통해서 클럭 신호(CLK1)의 위상이 90도 시프트될 때까지 지연시킬 수 있다. 전류-전압 변환기(300)는 라이징 출력 전류(IR), 폴링 출력 전류(IF), 시프트 라이징 출력 전류(ISR)와 시프트 폴링 출력 전류(ISF)를 합산한 합산 전류(IT)를 램프 전압(V-RAMP)으로 변환하여 출력할 수 있다.
본 발명에 일 실시예들에 따른 램프 신호 생성기(20)는 클럭 신호(CLK1)의 라이징 에지, 클럭 신호(CLK1)의 폴링 에지, 시프트 클럭 신호(CLK2)의 라이징 에지 및 시프트 클럭 신호(CLK2)의 폴링 에지를 이용하여 램프 신호를 생성하여 클럭 신호(CLK1)의 라이징 에지만을 이용하여 램프 신호를 생성하는 경우보다 동작 속도가 빠른 램프 신호 생성기(20)를 구현할 수 있다.
도 4, 도 5, 도 7 및 도 8를 참조하면, 도 4의 행 선택 신호들(RRSS1, RRSS2, FRSS1, FRSS2)과 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4, FCSS1, FCSS2, FCSS3, FCSS4)들은 각각 도 5의 행 선택 스위치(715) 및 열 선택 스위치(717)와 연결된다. 클럭 신호(CLK1)의 첫 번째 라이징 에지에 동기하여 제1 라이징 행 선택 신호(RRSS1)와 제1 라이징 열 선택 신호(RCSS1)가 활성화되면, 라이징 전류부(100)의 상응하는 전류 셀(131)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 행 선택 스위치(715)와 열 선택 스위치(717)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 증가한다.
다음으로, 클럭 신호(CLK1)의 첫 번째 폴링 에지에 동기하여 제1 폴링 행 선택 신호(FRSS1)와 제1 폴링 열 선택 신호(FCSS1)가 활성화되면, 폴링 전류부(200)의 상응하는 전류 셀(231)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 그라운드 전압(VSS)이 래치 회로(711)의 제1 인버터(713)의 입력단에 인가되고 폴링 스위치 신호(SWS)는 로직 하이를 유지하고 전류 제공 스위치(733)는 턴-온된다. 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 더 증가한다.
도 4의 클럭 신호(CLK)에 따른 램프 전압(V-RAMP)을 생성하는 동작은 시프트 클럭 신호(CLK2)에 동기하여 동작하는 시프트 라이징 전류부(500)와 시프트 폴링 전류부(800)에도 적용될 수 있다.
시프트 클럭 신호(CLK2)의 라이징 에지에 동기하여 제1 라이징 행 선택 신호(RRSS1)와 제1 라이징 열 선택 신호(RCSS1)가 활성화되면, 라이징 전류부(100)의 상응하는 전류 셀(131)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)에 의하여 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 증가한다.
다음으로, 시프트 클럭 신호(CLK2)의 폴링 에지에 동기하여 제1 폴링 행 선택 신호(FRSS1)와 제1 폴링 열 선택 신호(FCSS1)가 활성화되면, 폴링 전류부(200)의 상응하는 전류 셀(231)의 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온된다. 열 선택 스위치(717)와 행 선택 스위치(715)에 의하여 전류 제공 스위치(733)가 턴-온되면 단위 전류원(731)으로부터 전류-전압 변환기(300)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 전류-전압 변환기(300)로 전달되고 램프 전압(V-RAMP)은 한 단계 더 증가한다.
각각의 클럭 사이클마다 앞의 과정을 반복하면서 램프 신호를 형성할 수 있다. 클럭 사이클마다 라이징 전류부(100)에서는 클럭 신호(CLK1)의 라이징 에지에 동기하여 첫 번째 단위 전류(IU)가 생성되어 램프 전압(V-RAMP)이 한 단계 증가하고, 폴링 전류부(200)에서는 클럭 신호(CLK1)의 폴링 에지에 동기하여 두 번째 단위 전류(IU)를 생성하여 램프 전압(V-RAMP)이 한 단계 증가하며, 시프트 라이징 전류부(500)에서는 시프트 클럭 신호(CLK2)의 라이징 에지에 동기하여 세 번째 단위 전류(IU)를 생성하여 램프 전압(V-RAMP)이 다시 한 단계 증가하고, 시프트 폴링 전류부(800)에서는 시프트 클럭 신호(CLK2)의 폴링 에지에 동기하여 네 번째 단위 전류(IU)를 생성하여 램프 전압(V-RAMP)이 한 단계 더 증가한다.
본 발명에 따른 램프 신호 생성기(20)를 사용하게 되면 클럭 신호(CLK1)의 사이클 마다 4단계의 램프 전압(V-RAMP)이 증가할 수 있다. 열 선택 스위치(717)와 행 선택 스위치(715)가 턴-온되면 래치 회로(711)에 의하여 활성화 상태는 지속적으로 유지되고 리셋 신호(RST)에 의하여 활성화 상태로부터 비활성화 시킬 수 있다.
클럭 신호(CLK1)의 라이징 에지에 라이징 행 선택 신호(RRSS1, RRSS2) 또는 라이징 열 선택 신호(RCSS1, RCSS2, RCSS3, RCSS4) 중 하나라도 활성화되지 않으면, 상응하는 라이징 전류부(100)의 전류 셀(131 내지 138)의 열 선택 스위치(717) 또는 행 선택 스위치(715)가 턴-온되지 않는다. 열 선택 스위치(717) 또는 행 선택 스위치(715)가 턴-온되지 않으면 초기 상태를 유지하게 된다. 초기 상태는 리셋된 상태에 해당하므로 그라운드 전압(VSS)이 래치 회로(711)의 제2 인버터(713)의 입력단에 인가되고 라이징 스위치 신호(SWS)는 로직 로우를 유지하고 전류 제공 스위치(733)는 턴-오프된다. 전류 제공 스위치(733)가 턴-오프되면 단위 전류원(731)으로부터 그라운드(VSS)로의 전도 경로(conduction path)가 형성된다. 단위 전류(IU)는 전도 경로를 통해서 그라운드(VSS)로 전달되고 램프 전압(V-RAMP)은 증가하지 않는다. 라이징 전류부(100)의 전류 셀(131 내지 138)의 비활성화에 대한 동작은 폴링 전류부(200), 시프트 라이징 전류부(500) 및 시프트 폴링 전류부(800)의 전류 셀(231 내지 238, 531 내지 538, 831 내지 838)이 비활성화 되는 경우에도 적용될 수 있다.
예시적인 실시예에 있어서, 라이징 전류부(100) 및 폴링 전류부(200)를 인에이블 신호(EN1)에 응답하여 선택적으로 활성화할 수 있고, 시프트 라이징 전류부(500) 및 시프트 폴링 전류부(800)를 시프트 인에이블 신호(EN2)에 응답하여 선택적으로 활성화할 수 있다.
예를 들어, 인에이블 신호(EN1)를 활성화하고 시프트 인에이블 신호(EN2)를 비활성화하면 라이징 전류부(100)와 폴링 전류부(200)만을 이용하여 램프 신호를 생성할 수 있고, 인에이블 신호(EN1)를 비활성화하고 시프트 인에이블 신호(EN2)를 활성화하면 시프트 라이징 전류부(500)와 시프트 폴링 전류부(800)만을 이용하여 램프 신호를 생성할 수 있으며, 인에이블 신호(EN1)와 시프트 인에이블 신호(EN2)를 모두 활성화하면 라이징 전류부(100), 폴링 전류부(200), 시프트 라이징 전류부(500) 및 시프트 폴링 전류부(800)를 모두 이용하여 램프 신호를 생성할 수 있다.
각 전류부(100, 200, 500, 800)를 비활성화하는 여러 가지 방법이 있다.
첫째로, 외부로부터 공급되는 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)를 차단하는 방법이 있다. 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)가 차단되면 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)의 라이징 또는 폴링 에지에 동기하여 생성되는 제어 신호들(RC, FC, SRC, SFC)이 생성될 수 없다. 제어 신호들(RC, FC, SRC, SFC)은 전류 셀 어레이(130, 230, 530, 830)를 구동하여 단위 전류(IU)를 발생하고 램프 전압(V-RAMP)을 생성하는데, 제어 신호들(RC, FC, SRC, SFC)이 생성되지 않으면 전류 셀 어레이(130, 230, 530, 830)는 구동하지 않고 전류부는 동작을 중단할 수 있다.
둘째로, 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)는 공급되나 제어부의 동작을 차단하여 전류부를 비활성화하는 방법이 있다. 제어부를 비활성화할 수 있는 단자를 부가하여 제어부의 동작을 차단하면 제어 신호들(RC, FC, SRC, SFC)이 생성되지 않아 전류 셀 어레이(130, 230, 530, 830)는 구동하지 않고 전류부는 동작을 중단할 수 있다.
셋째로, 전류 셀 어레이(130, 230, 530, 830)의 단위 전류원(731)을 차단하여 전류부를 비활성화하는 방법이 있다. 클럭 신호(CLK1)와 시프트 클럭 신호(CLK2)는 공급되고 제어부도 동작하나 단위 전류원(731)의 동작을 차단하면 전류 셀 어레이(130, 230, 530, 830)에서 단위 전류원(731)이 단위 전류(IU)를 공급할 수 없게 되고 전류부는 동작을 중단할 수 있다.
도 9는 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 9 및 도 1을 참조하면, 이미지 센서는 픽셀 어레이(410), 램프 신호 생성기(10) 및 제어부(420, 430, 450, 460, 470, 900)를 포함한다.
픽셀 어레이(410)는 입사광을 전기 신호로 변환한다. 램프 신호 생성기(10)는 램프 전압(V-RAMP)을 생성한다. 제어부(420, 430, 450, 460, 470, 900)는 램프 전압(V-RAMP)에 기초하여 전기 신호에 상응하는 디지털 전기 신호를 출력한다. 램프 신호 생성기(10)는 클럭 신호(CLK1)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류(IR)를 제공하는 라이징 전류부(100), 클럭 신호(CLK1)의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류(IF)를 제공하는 폴링 전류부(200) 및 라이징 출력 전류(IR)와 폴링 출력 전류(IF)의 합산 전류(IT)를 변환하여 램프 전압(V-RAMP)을 출력하는 전류-전압 변환기를 포함한다.
영상 기기 분야에서, 물리량으로서 입사광을 감지하는 CCD형 혹은 CMOS형 이미지 센서가 촬상 장치로서 사용되고 있으며, 도 9의 이미지 센서(400)는 이러한 CCD 이미지 센서 또는 CMOS 이미지 센서일 수 있다.
CMOS 이미지 센서의 일례를 통해 살펴보면, 픽셀 어레이(410)는 단위 구성 요소(예를 들어, 단위 화소(pixel))에 의해 입사광을 전기적인 아날로그 신호로 변환하여 출력하기 위하여 배열된 복수의 픽셀들을 포함한다. APS(Active Pixel Sensor) 또는 게인 셀(gain cell)이라고 지칭되는 이미지 센서에서는 단위 화소의 배열을 포함하는 화소부에 대하여 어드레스 제어를 하여 임의로 선택된 개개의 단위 화소로부터 신호가 판독되도록 하고 있다. APS는 어드레스 제어형의 촬상 장치의 일례라 할 수 있으며, 드라이버/어드레스 디코더(420)는 행 및/또는 열 단위로 픽셀 어레이(410)의 동작을 제어하기 위하여 구비된다. 제어 회로(430)는 이미지 센서(400)의 각 구성 요소의 동작 타이밍을 제어하기 위한 제어 신호들을 발생한다.
픽셀 어레이(410)로부터 판독된 아날로그의 화소 신호는, 비교부(460), 래치부(470), 카운터 회로(900) 등으로 구현된 아날로그-디지털 컨버터에 의해 디지털 신호로 변환된다. 화소 신호는 일반적으로 칼럼(column)) 단위로 출력되어 처리되며 이를 위하여 상관 이중 샘플링부(450), 비교부(460), 및 래치부(470)는 각각 칼럼 단위로 구비된 복수의 CDS 회로(451)들, 비교기(461)들 및 래치(471)들을 포함할 수 있다.
픽셀 어레이(410)로부터 출력되는 아날로그 신호는 각 화소마다 FPN(Fixed Pattern Noise) 등의 픽셀 고유의 특성 차이에 의한 편차 및/또는 화소로부터 전압 신호를 출력하기 위한 로직의 특성 차이에 편차가 있기 때문에 리셋 성분에 따른 신호 전압과 신호 성분에 따른 신호 전압의 차를 취함으로써 유효한 신호 성분을 추출할 필요가 있다. 이와 같이 화소를 초기화하였을 때의 리셋 성분 및 신호 성분(즉 이미지 신호 성분)을 구하고 그 차이를 유효한 신호 성분으로 추출하는 것을 상관 이중 샘플링(CDS; Correlated Double Sampling)이라고 한다.
상관 이중 샘플링부(450)는 캐패시터, 스위치 등을 이용하여 리셋 성분을 나타내는 아날로그 전압과 포토다이오드 등을 통하여 감지된 신호 성분을 나타내는 아날로그 전압의 차이를 구하여 아날로그 더블 샘플링(ADS; Analog Double Sampling)을 수행하고 유효한 신호 성분에 상응하는 아날로그 전압을 출력한다. 비교부(460)는 상관 이중 샘플링부(450)로부터 칼럼 단위로 출력되는 아날로그 전압과 램프 신호 생성기(10)로부터 발생되는 램프 신호를 비교하여 유효한 신호 성분에 따른 각각의 천이 시점을 갖는 비교 신호들을 칼럼 단위로 출력한다. 카운터 회로(900)에서 출력되는 비트 신호들(D[0]~D[3])은 각각의 래치(471)에 공통으로 제공되며, 래치부(470)는 각 비교 신호의 천이 시점에 응답하여 카운터 회로(900)로부터 출력되는 비트 신호들(D[0]~D[3])을 래치하고, 래치된 디지털 신호를 칼럼 단위로 출력한다.
도 1 내지 8을 참조하여 설명한 바와 같이, 램프 신호 생성기(10)는 클럭 신호(CLK1)의 라이징 에지를 이용하여 라이징 출력 전류(IR)를 제공하는 라이징 전류부(100)와 클럭의 폴링 에지를 이용하여 폴링 출력 전류(IF)를 제공하는 폴링 전류부(200)를 각각 구성하고 전류-전압 변환기(300)는 라이징 전류부(100)의 라이징 출력 전류(IR)와 폴링 전류부(200)의 폴링 출력 전류(IF)를 합산하여 램프 전압(V-RAMP)을 생성한다. 라이징 전류부(100)에서 사용하는 클럭 신호(CLK1)는 램프 신호 생성기(10)의 외부에서 공급될 수 있고, 라이징 전류부(100)는 클럭 신호(CLK1)의 라이징 에지마다 일정량의 전류를 증가시켜 라이징 출력 전류(IR)를 생성할 수 있다. 폴링 전류부(200)에서 사용하는 클럭 신호(CLK1)는 램프 신호 생성기(10)의 외부에서 공급될 수 있고, 클럭 신호(CLK1)의 폴링 에지마다 일정량의 전류를 증가시켜 폴링 출력 전류(IF)를 생성할 수 있다.
예시적인 실시예에 있어서, 폴링 전류부(200)에서 사용하는 클럭 신호(CLK1)는 라이징 전류부(100)에서 사용하는 클럭 신호(CLK1)의 반전된 신호일 수 있다. 이 경우, 폴링 전류부(200)에서 사용되는 클럭 신호(CLK1)의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류(IF)를 제공할 수 있다. 전류-전압 변환기(300)는 라이징 출력 전류(IR)와 폴링 출력 전류(IF)를 합산한 합산 전류(IT)를 램프 전압(V-RAMP)으로 변환하여 출력할 수 있다. 본 발명에 일 실시예들에 따른 램프 신호 생성기(10)를 사용하면 클럭의 신호의 라이징 에지와 클럭 신호(CLK1)의 폴링 에지에 동기하여 램프 신호를 생성하여 클럭 신호(CLK1)의 라이징 에지만을 이용하여 램프 신호를 생성하는 경우보다 동작 속도가 빠른 씨모스 트랜지스터 이미지 센서를 구현할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 10을 참조하면, 이미지 센서(600)는 픽셀 어레이(610), 드라이버/어드레스 디코더(620), 제어 회로(630), 램프 신호 생성기(10), 비교부(660), 및 카운팅 블록(680)을 포함하여 구현될 수 있다.
픽셀 어레이(610)는 단위 구성 요소(예를 들어, 단위 화소(pixel))에 의해 입사광을 전기적인 아날로그 신호로 변환하여 출력하기 위하여 배열된 복수의 픽셀들을 포함한다. 드라이버/어드레스 디코더(620)는 행 및/또는 열 단위로 픽셀 어레이의 동작을 제어하기 위하여 구비된다. 제어 회로(630)는 이미지 센서(600)의 각 구성 요소의 동작 타이밍을 제어하기 위한 제어 신호(CTRL)를 발생한다.
픽셀 어레이(610)로부터 판독된 아날로그의 화소 신호는, 비교부(660) 및 카운팅 블록(680)으로 구현된 아날로그-디지털 컨버터에 의해 디지털 신호로 변환된다. 화소 신호는 칼럼 단위로 출력되어 처리되며 이를 위하여 비교부(660) 및 카운팅 블록(680)은 각각 칼럼 단위로 구비된 복수의 비교기(661)들 및 복수의 카운터 회로(900)들을 포함할 수 있다. 이와 같이 칼럼 단위로 구비된 복수의 신호 처리 수단을 이용하여 1행 분의 화소 신호들을 동시에 병렬적으로 처리함으로써, 이미지 센서(600)는 대역 성능이나 노이즈의 측면에서 향상된 성능을 갖고 고속 동작이 가능하게 된다.
픽셀 어레이(610)는 상관 이중 샘플링을 위한 리셋 성분을 나타내는 제1 아날로그 신호 및 이미지 신호 성분을 나타내는 제2 아날로그 신호를 순차적으로 출력하고, 제1 아날로그 신호 및 제2 아날로그 신호에 기초하여 비교부(660) 및 카운팅 블록(680)으로 구현된 아날로그-디지털 컨버터는 디지털적으로 상관 이중 샘플링, 즉 디지털 더블 샘플링을 수행한다.
도 1 내지 8을 참조하여 설명한 바와 같이, 램프 신호 생성기(10)는 클럭 신호(CLK1)의 라이징 에지를 이용하여 라이징 출력 전류(IR)를 제공하는 라이징 전류부(100)와 클럭의 폴링 에지를 이용하여 폴링 출력 전류(IF)를 제공하는 폴링 전류부(200)를 각각 구성하고 전류-전압 변환기(300)는 라이징 전류부(100)의 라이징 출력 전류(IR)와 폴링 전류부(200)의 폴링 출력 전류(IF)를 합산하여 램프 전압(V-RAMP)을 생성한다.
도 11는 본 발명의 실시예들에 따른 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 11를 참조하면, 컴퓨팅 시스템(1000)은 프로세서(1010), 메모리 장치(1020), 저장 장치(1030), 이미지 센서(1060), 디스플레이 디바이스(1040) 및 파워 서플라이(1050)를 포함할 수 있다. 한편, 도 11에는 도시되지 않았지만, 컴퓨팅 시스템(1000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(1020), 저장 장치(1030) 및 디스플레이 장치(1040)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 컴퓨팅 시스템(1000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 메모리 장치(1020)는 데이터 로딩 회로를 포함한다. 저장 장치(1030)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 컴퓨팅 시스템(1000)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(1050)는 컴퓨팅 시스템(1000)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(1060)는 버스들 또는 다른 통신 링크를 통해서 프로세서(1010)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(1010)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다. 이미지 센서(1060)는 도 1 내지 8을 참조하여 설명한 램프 신호 생성기를 포함할 수 있고, 빠른 속도로 디지털-아날로그 변환을 수행하여 향상된 성능을 가질 수 있다.
컴퓨팅 시스템(1000)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 컴퓨팅 시스템(1000)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 컴퓨팅 시스템(1000)은 디스플레이 장치를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(1000)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 12는 도 11의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.
일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1100)의 PHY(1113)와RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명의 실시예들에 따른 램프 신호 생성기 및 이를 포함하는 이미지 센서는 아날로그-디지털 변환기의 동작 속도를 향상하기 위하여 아날로그-디지털 변환기가 사용되는 다양한 디지털 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 라이징 출력 전류를 제공하는 라이징 전류부;
    상기 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 폴링 출력 전류를 제공하는 폴링 전류부; 및
    상기 라이징 출력 전류 및 상기 폴링 출력 전류의 합산 전류를 변환하여 램프 전압을 출력하는 전류-전압 변환기를 포함하는 램프 신호 생성기.
  2. 제1 항에 있어서,
    상기 램프 전압은 상기 클럭 신호의 각 사이클마다 두 단계씩 증가하는 것을 특징으로 하는 램프 신호 생성기.
  3. 제1 항에 있어서,
    상기 라이징 전류부는,
    상기 클럭 신호의 라이징 에지에 동기하여 라이징 제어 신호들을 제공하는 라이징 제어부; 및
    상기 라이징 제어 신호들에 기초하여 단위 전류들을 합산한 상기 라이징 출력 전류를 제공하는 라이징 전류 셀 어레이를 포함하고,
    상기 폴링 전류부는,
    상기 클럭 신호의 폴링 에지에 동기하여 폴링 제어 신호들을 제공하는 폴링 제어부; 및
    상기 폴링 제어 신호들에 기초하여 상기 단위 전류들을 합산한 상기 폴링 출력 전류를 제공하는 폴링 전류 셀 어레이를 포함하는 것을 특징으로 하는 램프 신호 생성기.
  4. 제3 항에 있어서,
    상기 라이징 제어부는,
    상기 클럭 신호의 라이징 에지에 동기하여 복수의 라이징 열 선택 신호들을 발생하는 라이징 로우 디코더; 및
    상기 클럭 신호의 라이징 에지에 동기하여 복수의 라이징 행 선택 신호들을 발생하는 라이징 컬럼 디코더를 포함하고,
    상기 폴링 제어부는,
    상기 클럭 신호의 폴링 에지에 동기하여 복수의 폴링 열 선택 신호들을 발생하는 폴링 로우 디코더; 및
    상기 클럭 신호의 폴링 에지에 동기하여 복수의 폴링 행 선택 신호들을 발생하는 폴링 컬럼 디코더를 포함하는 것을 특징으로 하는 램프 신호 생성기.
  5. 제4 항에 있어서,
    상기 라이징 전류 셀 어레이는,
    상기 라이징 제어 신호들에 기초하여 순차적으로 턴-온되어 상기 단위 전류를 각각 제공하는 복수의 전류 셀들을 포함하고,
    상기 폴링 전류 셀 어레이는,
    상기 폴링 제어 신호들에 기초하여 순차적으로 턴-온되어 상기 단위 전류를 각각 제공하는 복수의 전류 셀들을 포함하는 것을 특징으로 하는 램프 신호 생성기.
  6. 제5 항에 있어서,
    상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 복수의 라이징 행 선택 신호들 중 상응하는 라이징 행 선택 신호 및 상기 복수의 라이징 열 선택 신호들 중 상응하는 라이징 열 선택 신호가 활성화될 때 턴-온되고,
    상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 복수의 폴링 행 선택 신호들 중 상응하는 폴링 행 선택 신호 및 상기 복수의 폴링 열 선택 신호들 중 상응하는 폴링 열 선택 신호가 활성화될 때 턴-온되는 것을 특징으로 하는 램프 신호 생성기.
  7. 제5 항에 있어서,
    상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 라이징 행 선택 신호들 중 상응하는 라이징 행 선택 신호 및 상기 라이징 열 선택 신호들 중 상응하는 라이징 열 선택 신호에 응답하여 활성화되는 라이징 스위치 신호를 발생하는 라이징 스위치 신호 생성부를 포함하고,
    상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 폴링 행 선택 신호들 중 상응하는 폴링 행 선택 신호 및 상기 폴링 열 선택 신호들 중 상응하는 폴링 열 선택 신호에 응답하여 활성화되는 폴링 스위치 신호를 발생하는 폴링 스위치 신호 생성부를 포함하는 것을 특징으로 하는 램프 신호 생성기.
  8. 제7 항에 있어서,
    상기 라이징 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 라이징 스위치 신호 생성부의 상기 라이징 스위치 신호에 응답하여 상기 단위 전류를 제공하는 라이징 단위 전류 생성부를 더 포함하고,
    상기 폴링 전류 셀 어레이의 복수의 전류 셀들의 각각은,
    상기 폴링 스위치 신호 생성부의 상기 폴링 스위치 신호에 응답하여 상기 단위 전류를 제공하는 폴링 단위 전류 생성부를 더 포함하는 것을 특징으로 하는 램프 신호 생성기.
  9. 제1 항에 있어서,
    상기 램프 신호 생성기는,
    상기 클럭 신호의 위상을 90 도 시프트한 시프트 클럭 신호의 라이징 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 라이징 출력 전류를 제공하는 시프트 라이징 전류부; 및
    상기 시프트 클럭 신호의 폴링 에지에 동기하여 순차적으로 증가 또는 감소하는 시프트 폴링 출력 전류를 제공하는 시프트 폴링 전류부를 더 포함하고,
    상기 전류-전압 변환기는 상기 라이징 출력 전류, 상기 폴링 출력 전류, 상기 시프트 라이징 출력 전류 및 상기 시프트 폴링 출력 전류의 상기 합산 전류를 변환하여 상기 램프 전압을 출력하는 것을 특징으로 하는 램프 신호 생성기.
  10. 제9 항에 있어서,
    상기 라이징 전류부 및 상기 폴링 전류부는 인에이블 신호에 응답하여 선택적으로 활성화되고, 상기 시프트 라이징 전류부 및 상기 시프트 폴링 전류부는 시프트 인에이블 신호에 응답하여 선택적으로 활성화되는 것을 특징으로 하는 램프 신호 생성기.
KR1020130073281A 2013-06-25 2013-06-25 램프 신호 생성기 및 이를 포함하는 이미지 센서 KR102077067B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130073281A KR102077067B1 (ko) 2013-06-25 2013-06-25 램프 신호 생성기 및 이를 포함하는 이미지 센서
US14/230,365 US9325301B2 (en) 2013-06-25 2014-03-31 Ramp signal generator and image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130073281A KR102077067B1 (ko) 2013-06-25 2013-06-25 램프 신호 생성기 및 이를 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20150000759A KR20150000759A (ko) 2015-01-05
KR102077067B1 true KR102077067B1 (ko) 2020-02-13

Family

ID=52110625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073281A KR102077067B1 (ko) 2013-06-25 2013-06-25 램프 신호 생성기 및 이를 포함하는 이미지 센서

Country Status (2)

Country Link
US (1) US9325301B2 (ko)
KR (1) KR102077067B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9990985B1 (en) * 2016-11-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with determined time window
KR102651380B1 (ko) * 2018-03-08 2024-03-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
KR102469116B1 (ko) * 2018-03-13 2022-11-22 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102506833B1 (ko) 2018-07-30 2023-03-08 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102510671B1 (ko) * 2018-09-21 2023-03-20 에스케이하이닉스 주식회사 램프신호 생성기 및 이를 포함하는 이미지 센서
KR20210141161A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
US11108402B1 (en) * 2020-09-04 2021-08-31 Nxp B.V. Delay compensated single slope analog-to-digital converter
KR20220075666A (ko) * 2020-11-30 2022-06-08 에스케이하이닉스 주식회사 램프 전압 생성기 및 이미지 센서
US11329652B1 (en) * 2021-03-04 2022-05-10 Shenzhen GOODIX Technology Co., Ltd. Loadable true-single-phase-clocking flop-based counter
CN115529416B (zh) * 2022-09-23 2023-11-07 成都微光集电科技有限公司 斜坡信号发生电路、图像传感器以及读出电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124597A (en) * 1991-04-01 1992-06-23 Tektronix, Inc. Timer circuit including an analog ramp generator and a CMOS counter
US5642067A (en) * 1995-07-26 1997-06-24 Grace; James W. Variable slew rate pulse generator
JP2000068836A (ja) 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体集積回路
KR100831359B1 (ko) 2003-01-23 2008-05-21 삼성전자주식회사 스큐 및 글리치가 적은 디지털 아날로그 변환장치
KR100727885B1 (ko) 2003-05-20 2007-06-14 학교법인 인하학원 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
JP4157862B2 (ja) 2004-08-04 2008-10-01 マイクロン テクノロジー，インコーポレイテッド アナログ‐デジタル変換器及びその動作方法、撮像装置並びにランプ発生器の動作方法
US7230561B2 (en) * 2005-01-27 2007-06-12 Micron Technology, Inc. Programmable integrating ramp generator and method of operating the same
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP4654857B2 (ja) 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
KR101557316B1 (ko) 2009-02-13 2015-10-19 삼성전자주식회사 램프 생성기 및 이를 포함하는 이미지 센서
JP2010251957A (ja) 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP5251702B2 (ja) 2009-04-24 2013-07-31 ソニー株式会社 Ｄａ変換装置、固体撮像素子、およびカメラシステム
JP5525914B2 (ja) 2010-05-25 2014-06-18 オリンパス株式会社 ランプ波生成回路および固体撮像装置

Also Published As

Publication number Publication date
KR20150000759A (ko) 2015-01-05
US20140375858A1 (en) 2014-12-25
US9325301B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
KR102077067B1 (ko) 램프 신호 생성기 및 이를 포함하는 이미지 센서
US9793909B2 (en) Analog-to-digital converter, including synchronized clocks, image sensor including the same and method of operating image sensor wherein each synchronization circuit to provide synchronized input clock signals for each counter group
US9806721B2 (en) Multiple data rate counter, data converter including the same, and image sensor including the same
US9584742B2 (en) Method of binning pixels in an image sensor and an image sensor for performing the same
US8659464B2 (en) Analog-digital converter and converting method using clock delay
KR101648066B1 (ko) 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US9521344B2 (en) Image sensor and method of processing image data with multiple differential ramping up/down signals, and image processing device including the image sensor
US8711016B2 (en) Binary-to-gray converting circuits and gray code counter including the same
US9681082B2 (en) Analog-to-digital converter configured to operate at high speed and image sensor including the same
US9774347B2 (en) Reconfigurable analog-to-digital converter, image sensor and mobile device including the same
US9191011B2 (en) Double data rate counter, and analog-digital converting apparatus and CMOS image sensor using the same
KR102104564B1 (ko) 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US9083368B2 (en) Image sensor using offset code for counting
KR101948057B1 (ko) 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US20150171871A1 (en) Double data rate counter, and analog-to-digital converter and cmos sensor including the same
KR102369625B1 (ko) 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR20150116699A (ko) 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기
KR102074948B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US10992894B2 (en) Image sensor, address decoder including clock tree, and image processing system including the image sensor
US9667258B2 (en) Electronic device and electronic system including the same
US20140313416A1 (en) Image sensor and computing system having the same
US11445142B2 (en) Digital correlated double sampling circuit and image sensor including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right