JP4944673B2

JP4944673B2 - 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム

Info

Publication number: JP4944673B2
Application number: JP2007146862A
Authority: JP
Inventors: 優介山岡
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-06-01
Filing date: 2007-06-01
Publication date: 2012-06-06
Anticipated expiration: 2027-06-01
Also published as: US20080296473A1; US7767953B2; JP2008299716A

Description

本発明は、電圧を発生させる回路に関し、さらに詳しくは、ラダー抵抗を用いて複数の基準電圧を生成しこれらの基準電圧を合成することによって多段階の出力電圧を発生させる電圧発生回路に関する。

多段階の出力電圧を発生させる電圧発生回路は、様々な装置に用いられる。例えば、液晶表示装置では、このような電圧発生回路を用いて、輝度値を示すデジタル値に応じた階調電圧を生成し、その階調電圧を用いて液晶パネルを駆動させている。また、イメージセンサシステムでは、イメージセンサ回路によって得られたアナログ信号を輝度値を示すデジタル値に変換するために、電圧発生回路が使用されている。他にも、このような電圧発生回路は、デジタル値をアナログ信号に変換するデジタル・アナログ変換回路や、電圧値が段階的に増加するランプ波を発生させるランプ波発生回路、アナログ信号をデジタル信号に変換するアナログ・デジタル変換回路にも使用されている。

従来の電圧発生回路は、複数の基準電圧を生成するラダー抵抗と、ラダー抵抗の複数のタップに対応する複数のスイッチとを備えており、複数のスイッチのうちいずれか１つをオン状態にすることにより、複数の基準電圧のうちいずれか１つが出力電圧として出力される。このようにして、多段階の出力電圧を発生させている。

しかし、このような電圧発生回路では、出力電圧の階調数を多くするために、基準電圧の数を増加させる必要がある。そのため、ラダー抵抗を構成する抵抗素子の個数、スイッチの個数を多くする必要があり、回路規模が増大してしまう。例えば、１１ビットの出力電圧を実現するためには、抵抗素子およびスイッチは、それぞれ、２０４８個（２^１１個）ずつ必要であり、１２ビットの出力電圧を実現するためには、４０９６個（２^１２個）ずつ必要となる。このように、出力電圧の階調数を大きくする程、電圧発生回路の回路規模が大きくなる。

そこで、特許第３６１１６７２号（特許文献１）には、抵抗素子およびスイッチの個数を増加させることなく、出力電圧の階調数を増加させる技術が開示されている。特許文献１に記載の電圧発生回路では、２つのスイッチを同時にオン状態にして中間電圧を生成することにより、出力電圧の階調数を増加させている。また、同時にオン状態にするスイッチの個数を多くすれば、出力電圧の階調数をさらに多くすることができる。
特許第３６１１６７２号公報

しかしながら、同時にオン状態になるスイッチの個数が多くなる程、出力電圧の誤差が大きくなる。例えば、このような電圧発生回路を用いて電圧値が段階的に上昇するランプ波を発生させる場合、同時にオン状態になるスイッチの個数が多くなる程、ランプ波の微分非直線性誤差が大きくなる。

そこで、本発明は、出力電圧の誤差の増大を抑制しつつ回路規模を低減することを目的とする。

この発明の１つの局面に従うと、電圧発生回路は、所定電圧を受け、互いに異なる複数の基準電圧を発生させるラダー抵抗回路と、上記ラダー抵抗回路の複数のタップに対応し、各々の一方端が自己に対応するタップに接続され、各々の他方端が出力ノードに接続され、各々のオン抵抗値が可変である複数のスイッチ回路と、上記複数のスイッチ回路のうち連続するｎ個（ｎは２以上の整数）のスイッチ回路を選択し、そのｎ個のスイッチ回路の各々をオン状態にするとともにそのｎ個のスイッチ回路の各々のオン抵抗値を設定する制御回路とを備える。

上記電圧発生回路では、ｎ個のスイッチ回路がオン状態になることによって、ｎ個のスイッチ回路に対応するｎ個の基準電圧が合成され、その合成電圧が出力電圧として出力ノードに発生する。また、スイッチ回路のオン抵抗値が可変であるので、ｎ個の基準電圧の合成比を調整することができる。このように、多段階の出力電圧を発生させることができる。また、従来よりも、出力電圧を合成するために使用するｎ個の基準電圧のうち最小の基準電圧と最大の基準電圧との電位差を小さくすることができ、基準電圧のばらつきによる影響を軽減することができるので、同時にオン状態になるスイッチ回路の個数を増やしても、出力電圧の誤差が増大することを抑えることができる。このように、出力電圧の誤差の増大を抑制しつつ、回路規模を低減することができる。

また、上記制御回路は、デジタル信号を受け、そのデジタル信号のデジタル値に応じた電圧値を有する出力電圧が上記出力ノードに発生するように、そのデジタル値に応じて上記ｎ個のスイッチ回路を選択するとともにそのｎ個のスイッチ回路の各々のオン抵抗値を設定しても良い。

上記電圧発生回路では、デジタル信号をアナログ信号に変換することができる。また、アナログ信号の精度劣化を抑制しつつ、回路規模を低減することができる。このように、上記電圧発生回路をデジタル・アナログ変換回路として使用することができる。

また、上記制御回路は、第１のクロック信号を受け、その第１のクロック信号に同期して上記出力電圧の電圧値が徐々に増加または減少するように、その第１のクロック信号に応じて上記ｎ個のスイッチ回路を選択するとともにそのｎ個のスイッチ回路の各々のオン抵抗値を設定しても良い。

上記電圧発生回路では、電圧値が段階的に増加または減少するランプ波を発生させることができる。また、ランプ波の微分非直線性誤差の増大を抑制しつつ、回路規模を低減することができる。このように、上記電圧発生回路をランプ波発生回路として使用することができる。

この発明の別の局面に従うと、アナログ・デジタル変換回路は、アナログ信号をデジタル信号に変換する回路であって、上記電圧発生回路と、上記アナログ信号の電圧値と上記電圧発生回路からの出力電圧の電圧値とを比較する比較回路と、第２のクロック信号に同期してカウントアップまたはカウントダウンを行うとともに上記比較回路による比較結果を受け、上記アナログ信号と上記出力電圧との大小関係が逆転するときのカウント値を上記デジタル信号として出力するカウント回路とを備える。

上記アナログ・デジタル変換回路では、上記電圧発生回路を適用することにより、デジタル信号の精度劣化を抑制しつつ、回路規模を低減することができる。

この発明の別の局面に従うと、イメージセンサ回路は、上記電圧発生回路と、被写体の映像を電気信号に光電変換する複数の撮像素子がマトリクス状に配置された撮像面と、上記撮像面のカラム毎に設けられ各々が自己に対応するカラムに属する撮像素子の各々によって得られた電気信号をアナログ信号に変換して出力する複数の処理部とを含むイメージセンサ回路と、上記イメージセンサ回路の複数の処理部に対応し、各々が自己に対応する処理部からのアナログ信号の電圧値と上記電圧発生回路からの出力電圧の電圧値とを比較する複数の比較回路と、上記複数の比較回路に対応し、各々が第２のクロック信号に同期してカウントアップまたはカウントダウンを行うとともに自己に対応する比較回路による比較結果を受け、その比較回路に対応するアナログ信号と上記出力電圧との大小関係が逆転するときのカウント値をデジタル信号として出力する複数のカウント回路とを備える。

以上のように、出力電圧の誤差の増大を抑制しつつ、回路規模を低減することができる。

以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（第１の実施形態）
図１は、本発明の第１の実施形態による電圧発生回路の構成を示す。この電圧発生回路１は、直列に接続された複数の抵抗素子からなるラダー抵抗回路１０と、複数のスイッチ回路ＳＷ１１〜ＳＷ１５と、制御回路１６と、容量素子１７とを備える。

ラダー抵抗回路１０は、電圧源１８からの電圧を受ける。これにより、ラダー抵抗回路１０の５個のタップには、それぞれ、基準電圧Ｖｒ１〜Ｖｒ５が発生する。

スイッチ回路ＳＷ１１〜ＳＷ１５は、ラダー抵抗回路１０の５個のタップに対応しており、スイッチ回路ＳＷ１１〜ＳＷ１５の各々の一方端は、そのスイッチ回路に対応するラダー抵抗回路１０のタップに接続され、各々の他方端は、出力ノードＮｏｕｔに接続される。ここでは、スイッチ回路ＳＷ１１〜ＳＷ１５の各々は、並列に接続された２つのスイッチ素子を含む。これらの２つのスイッチ素子のオン／オフを制御することにより、スイッチ回路のオン抵抗値を段階的に変化させることができる。例えば、スイッチ回路ＳＷ１１において、スイッチ素子１００ａ，１００ｂのうち一方のみをオン状態にするか両方をオン状態にするかで、スイッチ回路ＳＷ１１のオン抵抗値を２段階に切り替えることができる。

制御回路１６は、スイッチ回路ＳＷ１１〜ＳＷ１５のうち連続するｎ個（ｎは２以上の整数）のスイッチ回路を選択し、選択したｎ個のスイッチ回路をオン状態にするとともに、ｎ個のスイッチ回路の各々のオン抵抗値を設定する。また、制御回路１６は、選択しなかったスイッチ回路をオフ状態にする。ここでは、制御回路１６は、選択したスイッチ回路の各々に含まれるスイッチ素子のオン／オフを制御することによって、スイッチ回路のオン抵抗値を設定している。例えば、制御回路１６は、スイッチ素子１００ａ，１００ｂ，２００ａ，２００ｂをオン状態にし、スイッチ素子３００ａ〜５００ａ，３００ｂ〜５００ｂをオフ状態にする。これにより、スイッチ回路ＳＷ１１，ＳＷ１２が選択されたことになる。また、スイッチ素子１つ当たりのオン抵抗値を「Ｒ」とすると、スイッチ回路ＳＷ１１，ＳＷ１２の各々のオン抵抗値が「Ｒ／２」に設定されたことになる。

容量素子１７は、出力ノードＮｏｕｔにおける電圧変動を緩和するために設けられる。これにより、スイッチ回路ＳＷ１１〜ＳＷ１５の各々によるスイッチングノイズを除去することができる。

なお、図１では、ラダー抵抗回路１０は、５個の基準電圧を生成しているが、６個以上の基準電圧を生成しても良い。また、５個のスイッチ回路ＳＷ１１〜ＳＷ１５が図示されているが、電圧発生回路１が６個以上のスイッチ回路を備えていても良い。

次に、図２を参照しつつ、図１に示した電圧発生回路１による動作について説明する。なお、ここでは、電圧発生回路１において、ラダー抵抗回路１０は、ｍ個（ｍは２以上の整数）の基準電圧を生成し、ｍ個のスイッチ回路が備えられているものとする。また、ｍ個のスイッチ回路のうち連続するｎ個（ｎ≦ｍ）のスイッチ回路が選択され、そのｎ個のスイッチ回路の各々のオン抵抗値が、それぞれ、「Ｒ／Ｘ１」，「Ｒ／Ｘ２」，・・・，「Ｒ／Ｘｎ」に設定されたものとする。

選択されたｎ個のスイッチ回路は、連続するｎ個の基準電圧Ｖ１〜Ｖｎに対応する。ｎ個のスイッチ回路がオン状態になると、ｎ個の基準電圧Ｖ１〜Ｖｎが発生するｎ個のノード（ラダー抵抗回路のタップ）と出力ノードＮｏｕｔとの間に、電流ｉ１，ｉ２，・・・ｉｎが発生する。電流ｉ１，ｉ２，・・・ｉｎの各々は、
ｉ１＝（Ｘ１／Ｒ）・（Ｖ１−Ｖｏｕｔ）………［式１］
ｉ２＝（Ｘ２／Ｒ）・（Ｖ２−Ｖｏｕｔ）………［式２］
ｉｎ＝（Ｘｎ／Ｒ）・（Ｖｎ−Ｖｏｕｔ）………［式３］
ｉ１＋ｉ２＋・・・＋ｉｎ＝０………［式４］
として表すことができる。［式１］〜［式４］より、出力電圧Ｖｏｕｔは、
Vout＝（X1・V1＋X2・V2＋・・・＋Xn・Vn）／（X1＋X2＋・・・＋Xn）
となる。上式のように、スイッチ回路の各々のオン抵抗値を可変にすることにより、基準電圧Ｖ１，Ｖ２，・・・，Ｖｎの合成比を調整することができ、多段階の出力電圧Ｖｏｕｔを生成することができる。

次に、図３Ａ〜図３Ｄを参照しつつ、図１に示した電圧発生回路１において、スイッチ素子１００ａ〜５００ａ，１００ｂ〜５００ｂのうち４つのスイッチ素子をオン状態にする制御例について説明する。ここでは、基準電圧Ｖｒ１，Ｖｒ２，Ｖｒ３，Ｖｒ４，Ｖｒ５が、それぞれ、１［ｖ］，２［ｖ］，３［ｖ］，４［ｖ］，５［ｖ］であり、スイッチ素子の抵抗値が「Ｒ」であるものとする。

（Ａ）スイッチ素子１００ａ，１００ｂ，２００ａ，２００ｂをオンにする場合
図３Ａのように、スイッチ回路ＳＷ１１，ＳＷ１２が選択され、スイッチ回路ＳＷ１１，ＳＷ１２の各々の抵抗値が「Ｒ／２」に設定されたことになる。出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（Ｖｒ１＋Ｖｒ２）／２＝３／２＝１．５［ｖ］
になる。

（Ｂ）スイッチ素子１００ａ，１００ｂ，２００ａ，３００ａをオンにする場合
図３Ｂのように、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３が選択され、スイッチ回路ＳＷ１１の抵抗値が「Ｒ／２」、スイッチ回路ＳＷ１２，ＳＷ１３の各々の抵抗値が「Ｒ」に設定されたことになる。出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（２・Ｖｒ１＋Ｖｒ２＋Ｖｒ３）／４＝７／４＝１．７５［ｖ］
になる。

（Ｃ）スイッチ素子１００ａ，２００ａ，２００ｂ，３００ａをオンにする場合
図３Ｃのように、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３が選択され、スイッチ回路ＳＷ１１，ＳＷ１３の各々の抵抗値が「Ｒ」、スイッチ回路ＳＷ１２の抵抗値が「Ｒ／２」に設定されたことになる。出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（Ｖｒ１＋２・Ｖｒ２＋Ｖｒ３）／４＝８／４＝２［ｖ］
になる。

（Ｄ）スイッチ素子１００ａ，２００ａ，３００ａ，３００ｂをオンにする場合
図３Ｄのように、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３が選択され、スイッチ回路ＳＷ１１，ＳＷ１２の各々の抵抗値が「Ｒ」、スイッチ回路ＳＷ１３の抵抗値が「Ｒ／２」に設定されたことになる。出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（Ｖｒ１＋Ｖｒ２＋２・Ｖｒ３）／４＝９／４＝２．２５［ｖ］
になる。

このように、出力電圧Ｖｏｕｔの電圧値を０．２５［ｖ］ずつ変化させることができる。さらに、図４のように、スイッチ素子１００ａ〜５００ａ，１００ｂ〜５００ｂのオン／オフを制御することによって、１．５［ｖ］〜４．５［ｖ］の間で１３階調の出力電圧Ｖｏｕｔを生成することができる。

次に、図１に示した電圧発生回路１において、スイッチ回路のオン抵抗値が可変である場合と、可変でない場合とを比較する。なお、以下では、約１１ビット（約２０４８階調）の出力電圧Ｖｏｕｔを発生させる場合を例に挙げて説明する。

電圧発生回路１においてスイッチ回路のオン抵抗値が可変でない場合、１個のスイッチ回路には、スイッチ素子が１個だけ含まれていることになる。この場合、約１１ビットの出力電圧を生成する構成として、次の２つの例が考えられる。なお、以下に記載の「基準電圧の数」とは、ラダー抵抗回路１０に発生する基準電圧の数を意味し、「スイッチ回路の個数」とは、電圧発生回路に含まれるスイッチ回路の総数を意味し、「スイッチ素子の個数」とは、スイッチ回路の各々に含まれるスイッチ素子の総数を意味する。

（１）スイッチ回路のオン抵抗値が可変でない場合［２ビット補間］
基準電圧の数：５１２個
スイッチ回路の個数：５１２個
スイッチ素子の個数：５１２個
同時にオン状態になるスイッチ回路の個数：４個
ここで、５１２個の基準電圧が、それぞれ、１［ｖ］，２［ｖ］，・・・，５１２［ｖ］であるとすると、出力電圧の最小値Ｖｍｉｎ１，２番目に小さい電圧値Ｖｍｉｎ２，最大値Ｖｍａｘは、それぞれ、
Ｖｍｉｎ１＝（１＋２＋３＋４）／４＝２．５［ｖ］
Ｖｍｉｎ２＝（１＋２＋３＋５）／４＝２．７５［ｖ］
Ｖｍａｘ＝（５０９＋５１０＋５１１＋５１２）／４＝５１０．５［ｖ］
になる。また、出力電圧の１階調当たりの電圧増加量Ｖｄは、
Ｖｄ＝０．２５［ｖ］
になる。このように、５１２個の基準電圧のうち４個の基準電圧が合成され、約２０４８個（正確には、２０３３個）の電圧が生成される。

（２）スイッチ回路のオン抵抗値が可変でない場合［３ビット補間］
基準電圧の数：２５６個
スイッチ回路の個数：２５６個
スイッチ素子の個数：２５６個
同時にオン状態にするスイッチ素子の個数：８個
ここで、２５６個の基準電圧が、それぞれ、１［ｖ］，２［ｖ］，・・・，２５６［ｖ］であるとすると、出力電圧の最小値Ｖｍｉｎ１，２番目に小さい電圧値Ｖｍｉｎ２，最大値Ｖｍａｘは、それぞれ、
Ｖｍｉｎ１＝（１＋２＋３＋４＋５＋６＋７＋８）／８＝４．５［ｖ］
Ｖｍｉｎ２＝（１＋２＋３＋４＋５＋６＋７＋９）／８＝４．６２５［ｖ］
Ｖｍａｘ＝（２４９＋２５０＋・・・＋２５５＋２５６）／８＝２５２．５［ｖ］
になる。また、出力電圧の１階調当たりの電圧増加量Ｖｄは、
Ｖｄ＝０．１２５［ｖ］
になる。このように、２５６個の基準電圧のうち８個の基準電圧が合成され、約２０４８個（正確には、１９８５個）の電圧が生成される。

一方、電圧発生回路１においてスイッチ回路のオン抵抗値が可変である場合、約１１ビットの出力電圧を生成する構成として、次の例が考えられる。

（３）スイッチ回路のオン抵抗値が可変である場合［３ビット補間］
基準電圧の数：２５６個
スイッチ回路の個数：２５６個
スイッチ素子の個数：５１２個
同時にオン状態になるスイッチ素子の個数：８個
ここで、２５６個の基準電圧が、それぞれ、１［ｖ］，２［ｖ］，・・・，２５６［ｖ］であるとすると、出力電圧の最小値Ｖｍｉｎ１，２番目に小さい電圧値Ｖｍｉｎ２，最大値Ｖｍａｘは、それぞれ、
Ｖｍｉｎ１＝（１＋２＋３＋４）／４＝２．５［ｖ］
Ｖｍｉｎ２＝（２＋４＋６＋８＋１０＋６＋７）／８＝２．６２５［ｖ］
Ｖｍａｘ＝（２５３＋２５４＋２５５＋２５６）／４＝２５４．５［ｖ］
となる。また、出力電圧の１階調当たりの電圧増加量Ｖｄは、
Ｖｄ＝０．１２５［ｖ］
となる。このように、５１２個のスイッチ回路のうち４個または７個の基準電圧が合成され、約２０４８個（正確には、２０１７個）の電圧が生成される。

ここで、上記（１）と上記（３）とを比較すると、スイッチ回路のオン抵抗値を２段階に切替可能にすることによって、ラダー抵抗回路１０に発生させる基準電圧の数を半分にすることができることがわかる。すなわち、ラダー抵抗回路１０に含まれる抵抗素子の個数を半分にすることができる。

また、上記（１），（２），（３）のように構成した電圧発生回路の各々について、次のようなシミュレーションを行った。まず、相対ばらつきがσ＝３％の正規分布になるようにスイッチ素子の各々のオン抵抗値を設定した。すなわち、オン抵抗の基準値に対して±３％の範囲内でスイッチ素子の各々のオン抵抗値がばらつくように設定した。なお、ラダー抵抗回路に含まれる抵抗素子の各々の抵抗値は、スイッチ素子のオン抵抗の基準値の「１／１００」になるように設定した。このように設定した後、複数のスイッチ素子のオン／オフを制御して出力電圧Ｖｏｕｔの電圧値を徐々に増加させ、電圧値が段階的に増加するランプ波を発生させた。そして、そのランプ波の電圧値が１段上昇する毎に微分非直線性誤差を求め、求めた誤差のうち絶対値が最大である誤差をサンプルとして取得した。すなわち、１段当たりの理想の電圧増加量を「１ＬＳＢ」とし、実際の電圧増加量と理想の電圧増加量とを差をＬＳＢ単位で求めた。このような試行を「１０００回」行った。

図５，図６，図７は、それぞれ、上記（１），（２），（３）に対応するシミュレーション結果を示す。図中、横軸は、試行回数を示し、縦軸は、サンプルした微分非直線性誤差を示す。

図５と図６とを比較すると、スイッチ回路のオン抵抗値が可変でない場合、同時にオン状態になるスイッチ素子の個数を増加させると、微分非直線性誤差が増大することがわかる。例えば、微分非直線性誤差を０．８ＬＳＢ以下に抑えなければならない場合、電圧発生回路を上記（２）のように構成することができなくなる。

一方、図６と図７とを比較すると、上記（３）の場合は、上記（２）の場合よりも、微分非直線性誤差が少ないことがわかる。例えば、微分非直線性誤差を０．８ＬＳＢ以下に抑えなければならない場合でも、電圧発生回路を上記（３）のように構成することができる。このように誤差が少なくなる要因は、出力電圧を合成するために使用するｎ個の基準電圧のうち最小の基準電圧と最大の基準電圧との電位差を小さくすることができ、基準電圧のばらつきによる影響を軽減することができるためであると考えられる。また、別の要因としては、スイッチ回路の各々において２つのスイッチ素子を並列に接続することにより、スイッチ素子のオン抵抗値のばらつきが平均化されることが考えられる。

以上のように、出力電圧の誤差の増大を抑制しつつ回路規模を低減することができる。

なお、スイッチ回路ＳＷ１１〜ＳＷ１５の各々が、３個以上のスイッチ素子を含んでいても良い。スイッチ回路に含まれるスイッチ素子の個数が多い程、スイッチ回路のオン抵抗値を多段階に変化させることができ、出力電圧の階調数をさらに増加させることができる。また、スイッチ素子のオン抵抗のばらつきを平均化することができ、出力電圧の誤差をさらに抑制することができる。

（第１の実施形態の変形例）
なお、図８のように、スイッチ回路ＳＷ１１〜ＳＷ１５の各々が、トランジスタＴ１００〜Ｔ５００によって構成されていても良い。この場合、制御回路１６は、トランジスタＴ１００〜Ｔ５００のゲート電圧Ｖｇ１〜Ｖｇ５を制御することによって、スイッチ回路ＳＷ１１〜ＳＷ１５の各々のオン／オフおよびスイッチ回路ＳＷ１１〜ＳＷ１５の各々のオン抵抗値を設定する。例えば、トランジスタのオン抵抗値が「Ｒ」になるときのゲート電圧の電圧値を「Ｌｖ１」，「Ｒ／２」になるときのゲート電圧の電圧値を「Ｌｖ２」とすると、図９のようにトランジスタＴ１００〜Ｔ５００のゲート電圧Ｖｇ１〜Ｖｇ５を制御することによって、多段階の出力電圧を生成することができる。以上のように構成することにより、スイッチ回路ＳＷ１１〜ＳＷ１５の各々の回路規模をさらに低減することができる。

〔デジタル・アナログ変換回路〕
また、図１０のように、図１に示した電圧発生回路をデジタル・アナログ変換回路として使用することも可能である。図１０に示したデジタル・アナログ変換回路１ａにおいて、制御回路１６ａは、デジタル信号ＤＩＧＩを受け、デジタル信号ＤＩＧＩのデジタル値に応じた電圧値を有する出力電圧Ｖｏｕｔが出力されるように、デジタル値に応じてスイッチ回路ＳＷ１１〜ＳＷ１５のオン／オフおよびスイッチ回路ＳＷ１１〜ＳＷ１５のオン抵抗値を制御する。例えば、デジタル値が大きいほど出力電圧Ｖｏｕｔの電圧値が高くなるように複数のデジタル値の各々に対してスイッチ回路ＳＷ１１〜ＳＷ１５のオン／オフ状態およびオン抵抗値を予め対応付けておき、制御回路１６ａがその対応関係に基づいてスイッチ回路ＳＷ１１〜ＳＷ１５を制御することにより、デジタル信号ＤＩＧＩのデジタル値に応じた出力電圧を発生させることができる。このように、図１に示した電圧発生回路１をデジタル・アナログ変換回路として使用することにより、アナログ信号の精度劣化を抑制しつつ、回路規模を低減することができる。

〔ランプ波発生回路〕
さらに、図１１のように、図１に示した電圧発生回路をランプ波発生回路として使用することも可能である。図１１に示したランプ波発生回路１ｂにおいて、制御回路１６ｂは、クロック信号ＣＬＫを受け、クロック信号ＣＬＫに同期して出力電圧Ｖｏｕｔの電圧値が徐々に増加するように、クロック信号ＣＬＫに同期してスイッチ回路ＳＷ１１〜ＳＷ１５のオン／オフおよびスイッチ回路ＳＷ１１〜ＳＷ１５のオン抵抗値を制御する。例えば、クロック数が大きいほど出力電圧Ｖｏｕｔの電圧値が高くなるように複数のクロック数の各々に対してスイッチ回路ＳＷ１１〜ＳＷ１５のオン／オフ状態およびオン抵抗値を予め対応付けておき、制御回路１６ｂがその対応関係に基づいてスイッチ回路ＳＷ１１〜ＳＷ１５を制御することにより、クロック信号ＣＬＫに同期したランプ波を発生させることができる。また、ランプ波発生回路１ｂが、クロック信号ＣＬＫに同期して出力電圧Ｖｏｕｔの電圧値が徐々に減少するように制御しても良い。このようにランプ波発生回路を構成することにより、ランプ波の微分非直線性誤差の増大を抑制しつつ、回路規模を低減することができる。

〔その他の構成〕
また、図１２のように、電圧発生回路１が、図１に示した容量素子１７に代えて、バッファ１９とローパスフィルタ１７ａとを備えている場合も、スイッチ回路ＳＷ１１〜ＳＷ１５の各々によるスイッチングノイズを低減することができる。

また、電圧源１８を電流源に置き換えても良いし、ラダー抵抗回路１０の両端のそれぞれに電圧源または電流源を設けても良い。さらに、このような電圧源または電流源が可変であっても良い。このように構成することにより、出力電圧Ｖｏｕｔの極性や、出力電圧Ｖｏｕｔのダイナミックレンジ、出力ノードＮｏｕｔの出力インピーダンスを任意に設定することができる。

（第２の実施形態）
図１３は、本発明の第２の実施形態によるアナログ・デジタル変換回路の構成を示す。このアナログ・デジタル変換回路２は、図１１に示したランプ波発生回路１ｂと、ローパスフィルタ２１と、コンパレータ２２と、カウンタ２３とを備える。

ランプ波発生回路１ｂは、クロック信号ＣＬＫａに同期して、出力電圧Ｖｏｕｔの電圧値を徐々に大きくする。

ローパスフィルタ２１は、ランプ波発生回路１ｂにおけるスイッチングノイズを除去し、出力電圧の信号波形を平滑化するために設けられる。

コンパレータ２２は、ローパスフィルタ２１を介して与えられた出力電圧Ｖｏｕｔの電圧値とアナログ信号ＡＮＡの電圧値とを比較する。出力電圧Ｖｏｕｔとアナログ信号ＡＮＡとの大小関係が逆転すると、コンパレータ２２の出力が反転する。

カウンタ２３は、クロック信号ＣＬＫｂに同期してカウントアップするとともに、コンパレータ２２の出力を受ける。また、カウンタ２３は、コンパレータ２２の出力が反転するとき（すなわち、出力電圧Ｖｏｕｔとアナログ信号ＡＮＡとの大小関係が逆転する）ときのカウント値をデジタル信号ＤＩＧＩとして出力する。

次に、図１４を参照しつつ、図１３に示したアナログ・デジタル変換回路による動作について説明する。ランプ波発生回路１ｂは、クロック信号ＣＬＫａに同期して、出力電圧Ｖｏｕｔの電圧値を徐々に増加させる。一方、クロック信号ＣＬＫｂに同期して、カウンタ２３のカウント値も徐々に増加する。出力電圧Ｖｏｕｔの電圧値がアナログ信号ＡＮＡの電圧値に到達すると、コンパレータ２２の出力がローレベルからハイレベルになり、カウンタ２３のカウント値がデジタル信号ＤＩＧＩとして出力される。

また、図１１に示したランプ波発生回路１ｂをアナログ・デジタル変換回路に適用することにより、アナログ信号の精度劣化を抑制しつつ、アナログ・デジタル変換回路の回路規模を低減することができる。

なお、図１５のように、カウンタ２３に与えられるクロック信号ＣＬＫｂの周波数を、ランプ波発生回路１ｂに与えられるクロック信号ＣＬＫａの周波数よりも高くすれば、より精細なデジタル信号を得ることができる。

また、ランプ波発生回路１ｂがクロック信号ＣＬＫａに同期して出力電圧Ｖｏｕｔの電圧値を徐々に減少させる場合も、アナログ・デジタル変換を実現することは可能である。この場合、カウンタ２３がクロック信号ＣＬＫｂに同期してカウントダウンするように構成すれば良い。

（第３の実施形態）
図１６は、本発明の第３の実施形態によるイメージセンサシステムの構成を示す。このイメージセンサシステム３は、図１１に示したランプ波発生回路１ｂと、ローパスフィルタ２１と、イメージセンサ回路３１と、複数のコンパレータ２２と、複数のカウンタ２３とを備える。

イメージセンサ回路３１は、マトリクス状に配置された複数の撮像素子３００からなる撮像面と、撮像面のカラム３０１毎に設けられた読み出し処理部３０２とを含む。

複数の撮像素子３００の各々は、被写体の映像を電気信号に光電変換する。複数の読み出し処理部３０２の各々は、その読み出し処理部３０２に対応する撮像面のカラム３０１に属する複数の撮像素子３００の各々によって得られた電気信号を受け、その電気信号に対して相関二重サンプリング等を実行することにより、その電気信号を輝度レベルを示すアナログ信号ＡＮＡに変換する。

複数のコンパレータ２２は、イメージセンサ回路３１からの複数のアナログ信号ＡＮＡ（カラム毎に出力されたアナログ信号）に対応する。複数のコンパレータ２２の各々は、そのコンパレータ２２に対応するアナログ信号ＡＮＡの電圧値と出力電圧Ｖｏｕｔの電圧値とを比較する。

複数のカウンタ２３は、複数のコンパレータ２２に対応する。複数のカウンタ２３の各々は、クロック信号ＣＬＫｂに同期してカウントアップするとともにそのカウンタ２３に対応するコンパレータ２２の出力を受け、そのコンパレータ２２の出力が反転するときのカウント値をデジタル信号ＤＩＧＩとして出力する。このようにして、アナログ信号ＡＮＡの各々は、輝度値を示すデジタル信号ＤＩＧＩに変換される。

また、図１１に示したランプ波発生回路１ｂをイメージセンサシステムに適用することにより、デジタル信号の精度劣化を抑制しつつ、イメージセンサシステムの回路規模を低減することができる。

なお、カウンタ２３の各々に与えられるクロック信号ＣＬＫｂの周波数を、ランプ波発生回路１ｂに与えられるクロック信号ＣＬＫａの周波数よりも高くすれば、より精細なデジタル信号ＤＩＧＩを得ることができる。

以上説明したように、本発明による電圧発生回路は、出力電圧の誤差の増大を抑制しつつ回路規模を低減することができるので、液晶表示装置やイメージセンサシステム等に有用である。

本発明の第１の実施形態による電圧発生回路の構成を示す図。図１に示した電圧発生回路による動作について説明するための図。図１に示した電圧発生回路による動作の具体例を説明するための図。図１に示したスイッチ回路の制御例について説明するための図。スイッチ回路の抵抗値が可変でない電圧発生回路において２ビット補間を行う場合の出力電圧の誤差について説明するための図。スイッチ回路の抵抗値が可変でない電圧発生回路において３ビット補間を行う場合の出力電圧の誤差について説明するための図。スイッチ回路の抵抗値が可変である電圧発生回路において３ビット補間を行う場合の出力電圧の誤差について説明するための図。図１に示した電圧発生回路の変形例について説明するための図。図８に示したスイッチ回路の制御例について説明するための図。図１に示した電圧発生回路をデジタル・アナログ変換回路として使用する場合の構成図。図１に示した電圧発生回路をランプ波発生回路として使用する場合の構成図。図１に示した電圧発生回路の別の変形例について説明するための図。本発明の第２の実施形態によるアナログ・デジタル変換回路の構成を示す図。図１３に示したアナログ・デジタル変換回路による動作例について説明するための図。図１３に示したアナログ・デジタル変換回路による別の動作例について説明するための図。本発明の第３の実施形態によるイメージセンサシステムの構成を示す図。

符号の説明

１電圧発生回路
１０ラダー抵抗回路
ＳＷ１１〜ＳＷ１５スイッチ回路
１６，１６ａ，１６ｂ制御回路
１７容量素子
１８電圧源
１００ａ〜５００ａ，１００ｂ〜５００ｂスイッチ素子
Ｔ１００〜Ｔ５００トランジスタ
１７ａローパスフィルタ
１９バッファ
１ａデジタル・アナログ変換回路
１ｂランプ波発生回路
２アナログ・デジタル変換回路
２１ローパスフィルタ
２２比較回路
２３カウンタ
３イメージセンサシステム
３１イメージセンサ回路
３００撮像素子
３０１カラム
３０２読み出し処理部

Claims

所定電圧を受け、互いに異なる複数の基準電圧を発生させるラダー抵抗回路と、
前記ラダー抵抗回路の複数のタップに対応し、各々の一方端が自己に対応するタップに接続され、各々の他方端が出力ノードに接続され、各々のオン抵抗値が可変である複数のスイッチ回路と、
前記複数のスイッチ回路のうち連続するｎ個（ｎは２以上の整数）のスイッチ回路を選択し、当該ｎ個のスイッチ回路の各々をオン状態にするとともに当該ｎ個のスイッチ回路の各々のオン抵抗値を設定する制御回路とを備える
ことを特徴とする電圧発生回路。
請求項１において、
前記複数のスイッチ回路の各々は、当該スイッチ回路に対応する前記ラダー抵抗回路のタップと前記出力ノードとの間に並列に接続されるｋ個のスイッチ素子を含み、
前記制御回路は、前記選択したｎ個のスイッチ回路の各々に対して、当該スイッチ回路に含まれるｋ個のスイッチ素子の各々のオン／オフを制御することによって、当該スイッチ回路のオン抵抗値を設定する
ことを特徴とする電圧発生回路。
請求項１において、
前記複数のスイッチ回路の各々は、当該スイッチ回路に対応する前記ラダー抵抗回路のタップと前記出力ノードとの間に接続されるトランジスタを含み、
前記制御回路は、前記選択したｎ個のスイッチ回路の各々に対して、当該スイッチ回路に含まれるトランジスタのゲート電圧を制御することによって、当該スイッチ回路のオン抵抗値を設定する
ことを特徴とする電圧発生回路。
請求項１，２，３のいずれか１項において、
前記制御回路は、デジタル信号を受け、当該デジタル信号のデジタル値に応じた電圧値を有する出力電圧が前記出力ノードに発生するように、当該デジタル値に応じて前記ｎ個のスイッチ回路を選択するとともに当該ｎ個のスイッチ回路の各々のオン抵抗値を設定する
ことを特徴とする電圧発生回路。
請求項１，２，３のいずれか１項において、
前記制御回路は、第１のクロック信号を受け、当該第１のクロック信号に同期して前記出力電圧の電圧値が徐々に増加または減少するように、当該第１のクロック信号に応じて前記ｎ個のスイッチ回路を選択するとともに当該ｎ個のスイッチ回路の各々のオン抵抗値を設定する
ことを特徴とする電圧発生回路。
請求項１〜５のいずれか１項において、
前記出力ノードに接続され、当該出力ノードにおける電圧変動を緩和する電圧緩和回路をさらに備える
ことを特徴とする電圧発生回路。
請求項６において、
前記複数のスイッチ回路の各々と前記出力ノードとの間に介在し、前記複数のスイッチ回路の各々の他方端に入力端子が接続され、前記出力ノードに出力端子が接続される増幅回路をさらに備える
ことを特徴とする電圧発生回路。
請求項１〜７のいずれか１項において、
電圧および電流のうち少なくとも一方が可変である電源をさらに備え、
前記ラダー抵抗回路は、前記電源からの出力を受け、前記複数の基準電圧を発生させる
ことを特徴とする電圧発生回路。
アナログ信号をデジタル信号に変換する回路であって、
請求項５に記載の電圧発生回路と、
前記アナログ信号の電圧値と前記電圧発生回路からの出力電圧の電圧値とを比較する比較回路と、
第２のクロック信号に同期してカウントアップまたはカウントダウンを行うとともに前記比較回路による比較結果を受け、前記アナログ信号と前記出力電圧との大小関係が逆転するときのカウント値を前記デジタル信号として出力するカウント回路とを備える
ことを特徴とするアナログ・デジタル変換回路。
請求項９において、
前記第２のクロック信号の周波数は、前記第１のクロック信号の周波数よりも高い
ことを特徴とするアナログ・デジタル変換回路。
請求項５に記載の電圧発生回路と、
被写体の映像を電気信号に光電変換する複数の撮像素子がマトリクス状に配置された撮像面と、前記撮像面のカラム毎に設けられ各々が自己に対応するカラムに属する撮像素子の各々によって得られた電気信号をアナログ信号に変換して出力する複数の処理部とを含むイメージセンサ回路と、
前記イメージセンサ回路の複数の処理部に対応し、各々が自己に対応する処理部からのアナログ信号の電圧値と前記電圧発生回路からの出力電圧の電圧値とを比較する複数の比較回路と、
前記複数の比較回路に対応し、各々が第２のクロック信号に同期してカウントアップまたはカウントダウンを行うとともに自己に対応する比較回路による比較結果を受け、当該比較回路に対応するアナログ信号と前記出力電圧との大小関係が逆転するときのカウント値をデジタル信号として出力する複数のカウント回路とを備える
ことを特徴とするイメージセンサシステム。
請求項１１において、
前記第２のクロック信号の周波数は、前記第１のクロック信号の周波数よりも高い
ことを特徴とするイメージセンサシステム。