JP3611672B2 - 多段階電圧発生回路 - Google Patents
多段階電圧発生回路 Download PDFInfo
- Publication number
- JP3611672B2 JP3611672B2 JP14523296A JP14523296A JP3611672B2 JP 3611672 B2 JP3611672 B2 JP 3611672B2 JP 14523296 A JP14523296 A JP 14523296A JP 14523296 A JP14523296 A JP 14523296A JP 3611672 B2 JP3611672 B2 JP 3611672B2
- Authority
- JP
- Japan
- Prior art keywords
- nodes
- generation circuit
- voltage
- switch elements
- stage voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【発明の属する技術分野】
本発明は、二つの電位間の電位差を分圧して多段階の電圧を生成し、そのうちの一つの電位を選択して出力する多段階電圧発生回路に関し、詳しくは、元の多段階電圧の数よりも多い電圧のなかから出力電圧を選択できるように改良した多段階電圧発生回路に関する。
【0002】
【従来の技術】
ある種の電子回路では、内部的に電位の異なる複数の電圧を発生し、そのうちの一つの電圧を所定のタイミングで選択して使用することが行われる。ディジタル液晶表示装置の表示電圧発生回路やディジタルアナログ変換器、または疑似正弦波発生回路などはその一例である。
【0003】
たとえば、液晶表示装置の表示電圧発生回路では、表示階調数に応じた種類の電圧を発生するために、抵抗分圧を利用した多段階電圧発生回路を使用するが、その基本的な構成は、二つの電位の間に複数の抵抗を直列に接続し、それぞれの接続ノードに現れる電位の異なる複数の電圧の一つをスイッチ要素を介して取り出すようにしたもので、ディジタル入力信号のビットの組み合わせに従って一つのスイッチ要素をオン(他はオフ)することにより、複数の電圧のなかから表示階調に応じた電圧を選択して、表示パネルの液晶画素に書き込むというものである。
【0004】
【発明が解決しようとする課題】
しかしながら、かかる従来の多段階電圧発生回路にあっては、多段階電圧の数とノードの数が一対一に対応していたため、たとえば、液晶表示装置の場合には、多階調化の要求に伴ってディジタル入力信号のビット数が高々1ビット増えるだけでも、抵抗の数が2倍に増えるから、多段階電圧発生回路の規模増大を免れないという問題点があった。
【0005】
そこで、本発明は、元の電圧の数や素子数を増やすことなく、より多くの電圧を選択できるようにし、以て、回路規模の増大を回避することを目的とする。
【0006】
【課題を解決するための手段】
上記目的は、異なる電位を有し、直列接続されたn個(n>1)のノードのそれぞれにn個のスイッチ要素の各一端を接続し、該n個のスイッチ要素の各他端を一つの電圧出力ノードに接続して構成する多段階電圧発生回路において、前記n個のスイッチ要素のオンオフを制御する制御手段を備え、該制御手段は、任意の一つのスイッチ要素のオン期間と、該一つのスイッチ要素が接続されているノードに隣接する他の一つのノードに接続された他の一つのスイッチ要素のオン期間とをオーバラップさせる制御モードを有する、という特徴的な事項を備えることによって達成できる。
また上記目的は、一端が異なる電位を有し、直列接続された複数のノードのそれぞれに接続され、他端が一つの電圧出力ノードに接続されている複数のスイッチ要素を有する多段階電圧発生回路において、前記直列接続された複数のノードの内、隣り合う二つのノードに接続された二つの前記スイッチ要素を同時にオンに制御する制御手段を有する、という特徴的な事項を備えることによって達成できる。
また上記目的は、要求される電圧を電力出力ノードから出力する多段階電圧発生回路において、一端が異なる電位を有し、直列接続された複数のノードのそれぞれに接続され、他端が一つの電力出力ノードに接続されている複数のスイッチ要素であって、前記直列接続された複数のノードの内、隣接する二つのノードに接続された二つのスイッチ要素が同時にオンとなる複数のスイッチ要素を有する、という特徴的な事項を備えることによって達成できる。
【0007】
これは、上記制御モードを選択すると、少なくとも二つのスイッチ要素が共にオンする期間が生じ、これらのスイッチ要素を介して伝えられる少なくとも二つの電圧からn個のノードのいずれの電位にも一致しない新たな電圧が作られるためで、この新たな電圧の分だけ、実質的な選択電圧の数が増えるからである。
【0008】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図1〜図2は本発明に係る多段階電圧発生回路の一実施例を示す図であり、抵抗分圧回路への応用である。
図1において、VCC、VSSは一方が高電位、他方が低電位の直流電圧である。典型的には、VCC=正電位電圧、VSS=接地電位電圧であるが、これらの電位や極性に限定されない。また、一般に、抵抗分圧回路は二つの“直流電圧”の間の任意電圧を取り出すために用いられるが、たとえば、一方の電圧が線形的に変化したり、非線形(階段状や指数関数的)に変化したりするものであってもよい。あるいは、二つの電圧の一方若しくは双方が交流であってもよい。このように、VCCやVSSの電位、極性及び波形は用途によって様々であるが、本明細書では説明の便宜上、VCC=直流の正電位電圧、VSS=接地電位電圧に統一する。
【0009】
1〜6はVCCとVSS間に直列接続された抵抗要素である。これらの抵抗要素1〜6は、一般的には固有抵抗値を有する通常の抵抗素子であるが、トランジスタ等の能動素子であっても構わないし(たとえば、MOSトランジスタの場合にはチャネルオン抵抗を利用)、リアクタンスやインダクタンスを含むインピーダンスであっても構わない。要は、その抵抗値(直流的な抵抗値又は交流的な抵抗値)の比を特定できるものであればよく、抵抗要素の物理的形状や性質は問わない。
【0010】
抵抗要素1〜6の数は、抵抗分圧回路からの電圧取り出し数(n)に依存する。図1の例では、V1からV5までの五つの電圧(n=5)を取り出すために、6個の抵抗要素1〜6を直列に接続している。電圧取り出し数(n)は、それぞれの抵抗素子1〜6の間のノード(N1〜N5)の数と同じである。なお、V1=VCCとする場合にはN1はVCCとなり、抵抗要素1を必要としない。又は、V5=VSSとする場合にはN5はVSSとなり、抵抗要素6を必要としない。すなわち、VCC〜VSSの間の電位差を分圧してn個の電圧V1〜Vnを取り出すためには、最小でn−1個、最大でn+1個の抵抗要素を備えればよい。言うまでもないが、ノードとノードの間(又はノードと電源の間)の抵抗要素が複数の抵抗要素からなる直列回路、並列回路若しくは直並列回路であっても、常に1個とカウントする。
【0011】
各ノードN1〜N5には、スイッチ要素7〜11の一端がそれぞれ接続されており、スイッチ要素7〜11の他端は、電圧出力ノードを兼ねる一つのノード(便宜的にN6とする)に共通に接続されている。
ここで、スイッチ要素7〜11に必要な要件は、第1に、両端間の電気的導通をオンオフできることであり、第2に、そのオンオフ動作を所定の制御信号でコントロールできることである。たとえば、MOSトランジスタはこれらの要件を満たしている。MOSトランジスタは、ゲート電極の電位に応じて電流チャネルが形成されたり(オンに相当)されなかったり(オフに相当)するからである。なお、MOSトランジスタは集積化に適しているから、特に、LSIに組み込む場合に好ましいが、プリント基板や機器に実装する場合のように充分なスペースを確保できる場合には、たとえば、リレースイッチやリードスイッチなどを用いても構わない。
【0012】
各スイッチ要素7〜11の制御端子(MOSトランジスタであればゲート電極)には、制御回路12から個別の制御信号S1〜S5が入力している。制御信号S1〜S5とスイッチ要素7〜11のオンオフの関係は、説明の便宜上、次のとおりとする。すなわち、制御信号SiがHレベルになるとその制御信号に対応したスイッチ要素6+iが「オン」し、同制御信号SiがLレベルになるとその制御信号に対応したスイッチ要素6+iが「オフ」するものとする。なお、iは制御信号の符号に付された数字(1〜5)を表わす置換文字である。たとえば、図1の一番上のノードN1につながるスイッチ要素7に注目すると、i=1であり、スイッチ要素の符号は6+1=7となる。
【0013】
このような構成において、SiをHレベルにすると、スイッチ要素6+iがオンし、そのスイッチ要素を介してノードNiの電圧ViがノードN6から取り出される。OUTはN6から取り出される出力電圧であり、この場合、OUT=Viである。
今、制御信号S1〜S5を一つずつ順次にHレベルにすること、すなわち、一つの制御信号がHレベルのときに、残りの制御信号がすべてLレベルになるように制御することを考える。図2(a)は、この場合のOUTの電位変化を示すグラフである。グラフでは、時間の経過に伴ってOUTの電位が段階的に上昇している。これは、「S5」→「S4」→「S3」→「S2」→「S1」の順番でHレベルにしたからである。このように、常に一つの制御信号だけをHレベルにした場合、言い換えれば、常に一つのスイッチ要素だけをオンにした場合には、ノードと同じ数の電位(V1〜V5)しか得られないが、以下のような特徴的な制御モードを備えることにより、ノード数以上の電位が得られる。
【0014】
かかる制御モードの基本形は、上記の順番を「S5」→「S5_4」→「S4」→「S4_3」→「S3」→「S3_2」→「S2」→「S2_1」→「S1」と変形させるというものである。アンダースコア(_)付の符号は、その両側の制御信号のHレベル期間の重なりを表現したもので、実際の制御信号はあくまでもその両側の信号(たとえば、S5_4の場合にはS5とS4)である。
【0015】
S5_4の期間では、二つの制御信号S5、S4が共にHレベルになる。このため、隣り合う二つのスイッチ要素10、11がオンし、OUT側のノードN6はこれらのスイッチ要素10、11を通して二つのノードN4、N5に接続される。このときのノードN6の電位(OUTの電位)は、ノードN4の電位(V4)とノードN5の電位(V5)の間の電位、すなわちV5<OUT<V4になる。
【0016】
このことを検証する。S5_4の期間では、ノードN4とノードN5につながる二つのスイッチ要素10、11が共にオンするから、ノードN4とノードN5の間(抵抗要素5の両端)がショート状態になる。今、VCC−VSS間の6個の抵抗要素1〜6の値をR〔Ω〕とすると、この場合のVCC−VSS間の合成抵抗値は、抵抗要素5を除いた5個分の加算値(5R)であり、VCC=正極性電位、VSS=接地電位(0V)であるから、この場合のOUTの電位は、次式で与えられる。なお、OUTの添え字は期間を表わしている。
【0017】
OUT(5_4)=(VCC/5R)×R
同一の条件で、S5及びS4の(Hレベル期間の)OUTを求めると、
OUT(5) =(VCC/6R)×R
OUT(4) =(VCC/6R)×2R
ここで、簡単化のために、R=1Ω、VCC=6Vと仮定すると、
OUT(5_4)=(6〔V〕/5〔Ω〕)×1〔Ω〕=1.2〔V〕
OUT(5) =(6〔V〕/6〔Ω〕)×1〔Ω〕=1.0〔V〕
OUT(4) =(6〔V〕/6〔Ω〕)×2〔Ω〕=2.0〔V〕
となり、OUT(5)<OUT(5_4)<OUT(4)の関係になることが分かる。この関係は、S4とS3の間、S3とS2の間、S2とS1の間でも変わらない。参考までに、上記と同一の条件で算出した実際の電圧値を列挙する。
▲1▼ S4とS3の間
OUT(4_3)=(6〔V〕/5〔Ω〕)×2〔Ω〕=2.4〔V〕
OUT(4) =(6〔V〕/6〔Ω〕)×2〔Ω〕=2.0〔V〕
OUT(3) =(6〔V〕/6〔Ω〕)×3〔Ω〕=3.0〔V〕
∴ OUT(4)<OUT(4_3)<OUT(3)
▲2▼ S3とS2の間
OUT(3_2)=(6〔V〕/5〔Ω〕)×3〔Ω〕=3.6〔V〕
OUT(3) =(6〔V〕/6〔Ω〕)×3〔Ω〕=3.0〔V〕
OUT(2) =(6〔V〕/6〔Ω〕)×4〔Ω〕=4.0〔V〕
∴ OUT(3)<OUT(3_2)<OUT(2)
▲3▼ S2とS1の間
OUT(2_1)=(6〔V〕/5〔Ω〕)×4〔Ω〕=4.8〔V〕
OUT(2) =(6〔V〕/6〔Ω〕)×4〔Ω〕=4.0〔V〕
OUT(1) =(6〔V〕/6〔Ω〕)×5〔Ω〕=5.0〔V〕
∴ OUT(2)<OUT(2_1)<OUT(1)
このように、本実施例によれば、ノードN1〜N5の五つの電位V1〜V5に、さらにOUT(5_4)、OUT(4_3)、OUT(3_2)及びOUT(2_1)の四つの電位を加えた計九つの電位のなかから一つの電位を選択できる(図2(b)参照)。これに対して、抵抗分圧だけで九つの電位を生成するには、上述したように、最大でn+1個の抵抗要素を備えなければならず、この場合、n=9であるから、最大で10個の抵抗要素を必要とするが、本実施例では抵抗の数をまったく増やさずに、しかも、各スイッチ要素7〜11の制御を工夫するという簡単な手続だけで、実質的な選択電圧の数を増加することができるという従来技術にないきわめて有益な技術を提供できる。
【0018】
なお、実施例では、隣接する二つのスイッチ要素のオン期間をオーバラップさせているが、これに限らない。三つ以上のスイッチ要素のオン期間をオーバラップさせてもよいし、あるいは、隣接しないスイッチ要素のオン期間をオーバラップさせてもよい。要は、任意の一つのスイッチ要素のオン期間と、その一つのスイッチ要素以外の他の一つのスイッチ要素若しくは他の複数のスイッチ要素のオン期間とをオーバラップさせればよい。
【0019】
図3〜図5は本発明に係る多段階電圧発生回路の他の実施例を示す図であり、疑似正弦波発生回路への応用である。なお、疑似正弦波とは、理想的な正弦波でなくても概ね正弦波に近い波形であれば充分な用途(電話端末のトーン発生回路など)に用いられる波形(サインカーブに沿って段階的に変化する波形)である。
【0020】
図3において、20は差動増幅器である。差動増幅器20の非反転入力(+入力)は接地電位に接続され、反転入力(−入力)は7個のスイッチ要素21〜27の一端に接続されている。それぞれのスイッチ要素21〜27の各他端は、抵抗分圧回路28の各ノードN11〜N17に接続(但し、右端のスイッチ要素27の他端だけは抵抗要素29を介して)されており、抵抗分圧回路28は、各ノードN11〜N17の間に接続された抵抗要素30〜35、及び、左端のノードN11と電位切替え用スイッチ要素36との間に接続された抵抗要素37とから構成されている。
【0021】
38は制御回路であり、この制御回路38は、7個のスイッチ要素21〜27のそれぞれに対応した制御信号S11〜S17と電位切り替え用スイッチ要素36に対応した制御信号Scとを発生するもので、7個のスイッチ要素21〜27は、対応する制御信号がHレベルのときにオンし、電位切替え用スイッチ要素36は、制御信号ScがHレベルのときに所定の高電位電圧VHiを選択し、Lレベルのときに所定の低電位電圧VLOWを選択する。
【0022】
このような構成において、説明の簡単化のために、すべての抵抗要素の抵抗値を「R」とし、Sc=S11=Hレベル、S12〜S17=Lレベルとすると、図3の差動増幅器20は、抵抗要素37の抵抗値(R)を入力抵抗、抵抗要素30〜抵抗要素35の直列合成抵抗値(6R)をフィードバック抵抗とする反転増幅回路を構成するから、その増幅率ANFは、次式で与えられる。
【0023】
ANF=−6R/R=−6
同じ条件で、S12〜S17をそれぞれHレベルにすると、
Sc=S12=Hレベルの場合の増幅率ANFは、
ANF=−5R/2R=−2.5
Sc=S13=Hレベルの場合の増幅率ANFは、
ANF=−4R/3R≒1.333
Sc=S14=Hレベルの場合の増幅率ANFは、
ANF=−3R/4R=−0.75
Sc=S15=Hレベルの場合の増幅率ANFは、
ANF=−2R/5R=−0.4
Sc=S16=Hレベルの場合の増幅率ANFは、
ANF=−R/6R≒−0.166
Sc=S17=Hレベルの場合の増幅率ANFは、
ANF=−R/7R≒−0.142
となる。
【0024】
すなわち、7個のスイッチ要素21〜27を順次にHレベルにすることにより、差動増幅器20の増幅率ANFを「−6倍」から「−0.142倍」へと7段階に変化させることができる。ANFの変化段数とスイッチ要素の数及びノードの数は同じであり、これらの数は発明の要旨に記載のnに相当する。
図4(a)は、7個のスイッチ要素21〜27を順次にオンさせる(常に1個だけをオンさせる)場合の制御信号のタイミングチャート、同図(b)はその場合の疑似正弦波(VSIN )の波形例である。Sc=Hレベルの期間が正の半サイクル、Sc=Lレベルの期間が負の半サイクルである。S11〜S17のタイミングに着目すると、一つの制御信号(たとえばS11の拡大波形参照)の立ち下がりと同時に次順の制御信号(たとえばS12の拡大波形参照)が立ち上がっている。すなわち、隣接する制御信号のHレベル期間がオーバラップしていない。このような制御信号では、ノード数(n)と同数のANF段数しか得られないため、疑似正弦波(VSIN )の段差が大きく、したがって、波形が粗く、たとえば、電話端末のトーン発生回路に適用した場合に疑似正弦波の繰返し周波数以外の高調波ノイズが目立つという不都合がある。これを解決するには単純に「n」を増やせばよいが、回路規模の増大を招くから好ましくない。
【0025】
そこで、本実施例では、図5(a)に示すように、隣り合う二つのスイッチ要素に対応するそれぞれの制御信号のHレベル期間をオーバラップさせることにより、回路規模の増大を招くことなく、ANFの変化段数を「n」以上にし、段差の少ない滑らかな疑似正弦波(VSIN )を得ている。因みに、擬似正弦波発生回路における各抵抗要素の値は、正弦波の空間角に対応させた適正な値でなければならない。以下にその適正値の一例を示す。
【0026】
抵抗要素29 → 30KΩ
抵抗要素30 → 2.6KΩ
抵抗要素31 → 8.17KΩ
抵抗要素32 → 14.966KΩ
抵抗要素33 → 24.264KΩ
抵抗要素34 → 38.319KΩ
抵抗要素35 → 61.681KΩ
抵抗要素37 → 150KΩ
なお、以上の疑似正弦波発生回路は反転増幅型であるが、非反転増幅型でも同様である。図6は非反転型の例であり、図3との相違は、電位切り替え用スイッチ要素36を差動増幅器20の非反転入力(+入力)に接続している点、差動増幅器20の反転入力(−入力)をn個のスイッチ要素21〜27を介してn+1個の抵抗素子41〜48からなる抵抗分圧回路49の7個のノードN11〜N17に接続している点、及び、抵抗分圧回路49の両端を差動増幅器20の出力と接地電位に接続している点である。制御信号S11〜S17のHレベル期間をオーバラップさせることにより、増幅率ANFを「n」以上にすることができ、反転型と同様に滑らかな疑似正弦波が得られる。
【0027】
【発明の効果】
本発明によれば、元の電圧の数や素子数を増やすことなく、より多くの電圧を選択できるようになるから、たとえば、ディジタル液晶表示装置の表示電圧発生回路やディジタルアナログ変換器、または疑似正弦波発生回路などの性能向上を、コストをかけずに簡便に達成できるきわめて有益な技術を提供できる。
【図面の簡単な説明】
【図1】一実施例の構成図である。
【図2】一実施例の波形図である。
【図3】他の実施例の構成図(その1)である。
【図4】他の実施例の波形図(オーバラップなし)である。
【図5】他の実施例の波形図(オーバラップあり)である。
【図6】他の実施例の構成図(その2)である。である。
【符号の説明】
N1〜N5:n個のノード
N6:電圧出力ノード
7〜11:スイッチ要素
12:制御回路(制御手段)
N11〜N17:n個のノード
21〜27:スイッチ要素
38:制御回路(制御手段)
Claims (6)
- 異なる電位を有し、直列接続されたn個(n>1)のノードのそれぞれにn個のスイッチ要素の各一端を接続し、該n個のスイッチ要素の各他端を一つの電圧出力ノードに接続して構成する多段階電圧発生回路において、
前記n個のスイッチ要素のオンオフを制御する制御手段を備え、
該制御手段は、
任意の一つのスイッチ要素のオン期間と、該一つのスイッチ要素が接続されているノードに隣接する他の一つのノードに接続された他の一つのスイッチ要素のオン期間とをオーバラップさせる制御モード
を有することを特徴とする多段階電圧発生回路。 - 一端が異なる電位を有し、直列接続された複数のノードのそれぞれに接続され、他端が一つの電圧出力ノードに接続されている複数のスイッチ要素を有する多段階電圧発生回路において、
前記直列接続された複数のノードの内、隣り合う二つのノードに接続された二つの前記スイッチ要素を同時にオンに制御する制御手段
を有することを特徴とする多段階電圧発生回路。 - 要求される電圧を電力出力ノードから出力する多段階電圧発生回路において、
一端が異なる電位を有し、直列接続された複数のノードのそれぞれに接続され、他端が一つの電力出力ノードに接続されている複数のスイッチ要素であって、前記直列接続された複数のノードの内、隣接する二つのノードに接続された二つのスイッチ要素が同時にオンとなる複数のスイッチ要素
を有することを特徴とする多段階電圧発生回路。 - 請求項1〜3のいずれか1に記載の多段階電圧発生回路を備えたことを特徴とする液晶表示装置の表示電圧発生回路。
- 請求項1〜3のいずれか1に記載の多段階電圧発生回路を備えたことを特徴とする擬似正弦波発生回路。
- 請求項1〜3のいずれか1に記載の多段階電圧発生回路を備えたことを特徴とするディジタル−アナログ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14523296A JP3611672B2 (ja) | 1996-06-07 | 1996-06-07 | 多段階電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14523296A JP3611672B2 (ja) | 1996-06-07 | 1996-06-07 | 多段階電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09325822A JPH09325822A (ja) | 1997-12-16 |
JP3611672B2 true JP3611672B2 (ja) | 2005-01-19 |
Family
ID=15380401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14523296A Expired - Lifetime JP3611672B2 (ja) | 1996-06-07 | 1996-06-07 | 多段階電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3611672B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299716A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム |
JP2011041205A (ja) * | 2009-08-18 | 2011-02-24 | Panasonic Corp | 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法 |
DE102018218785A1 (de) | 2018-11-05 | 2020-05-07 | Volkswagen Aktiengesellschaft | Schaltungseinheit und Verfahren zur Steuerung von Lastströmen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012231556A (ja) * | 2011-04-25 | 2012-11-22 | Aisin Aw Co Ltd | 放電制御回路 |
JP2014171271A (ja) * | 2011-06-30 | 2014-09-18 | Sanyo Electric Co Ltd | インバータおよびそれを搭載した電力変換装置 |
JP6646227B2 (ja) * | 2014-08-28 | 2020-02-14 | 株式会社ソシオネクスト | バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 |
CN115469295A (zh) * | 2022-11-02 | 2022-12-13 | 北醒(北京)光子科技有限公司 | 激光雷达接收电路、模拟前端、激光雷达和信号处理方法 |
-
1996
- 1996-06-07 JP JP14523296A patent/JP3611672B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299716A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム |
US7767953B2 (en) | 2007-06-01 | 2010-08-03 | Panasonic Corporation | Voltage generator, analog-to-digital converter, and image sensor system |
JP2011041205A (ja) * | 2009-08-18 | 2011-02-24 | Panasonic Corp | 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法 |
DE102018218785A1 (de) | 2018-11-05 | 2020-05-07 | Volkswagen Aktiengesellschaft | Schaltungseinheit und Verfahren zur Steuerung von Lastströmen |
WO2020094332A1 (de) | 2018-11-05 | 2020-05-14 | Volkswagen Aktiengesellschaft | Schaltungseinheit und verfahren zur steuerung von lastströmen |
Also Published As
Publication number | Publication date |
---|---|
JPH09325822A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100348644B1 (ko) | 중간 탭을 구비하는 전압 증배기 | |
US7250891B2 (en) | Gray scale voltage generating circuit | |
TW518546B (en) | Driving circuit of display device | |
JP3506219B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
KR100253378B1 (ko) | 주문형반도체의외부표시장치 | |
KR20020014686A (ko) | Da 변환기 및 이를 내장한 액정구동장치 | |
KR960701510A (ko) | 차동전력 공급기를 사용한 집적회로 동작방법(integrated circuit oper-ating from different power supplies) | |
JP4644760B2 (ja) | Daコンバータ | |
KR20090032942A (ko) | 다입력 연산 증폭회로, 그것을 사용한 디지털/아날로그변환기 및 그것을 사용한 표시장치의 구동회로 | |
JP2005215052A (ja) | 液晶駆動電源回路、液晶駆動装置、液晶表示装置 | |
JP3611672B2 (ja) | 多段階電圧発生回路 | |
US7116300B2 (en) | Drive circuit and image display apparatus | |
CN100356436C (zh) | 具备灰度电位发生电路的图像显示装置 | |
US8514159B2 (en) | Liquid crystal drive device | |
JP3282703B2 (ja) | 液晶表示装置の駆動回路 | |
JP2004138820A (ja) | 信号出力装置及びこれを用いた液晶表示装置 | |
JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
JP3268075B2 (ja) | 液晶表示装置の駆動回路 | |
JP2005010697A (ja) | 表示装置 | |
CN109523964B (zh) | 一种选择电路、数位类比转换器以及显示设备 | |
JP2005227741A (ja) | ガンマ基準電圧発生装置とそのガンマ基準電圧発生装置を使用した液晶ディスプレイ | |
JP2890980B2 (ja) | 階調電源回路 | |
JP3004603B2 (ja) | 表示装置用駆動回路および液晶表示装置 | |
JPH0777679A (ja) | 電源回路 | |
KR970071060A (ko) | 박막 트랜지스터 액정 표시 장치의 감마 전압 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040526 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |