KR100399970B1 - 램프신호 생성장치 - Google Patents

Abstract

본 발명은 이미지센서의 아날로그-디지털 변환부로 제공하기 위해 구비되는 두개의 램프신호생성기의 입력커패시터간의 오정합에 의한 저하를 방지할 수 있는 램프신호생성기를 제공하기 위한 것으로, 이를 위해 본발명은 CMOS 이미지 센서의 픽셀 신호의 아날로그 디지털 변화을 위한 램프신호를 생성하는 램프신호생성장치에 있어서,제1 입력전압을 입력받아 제1 램프신호를 출력하기 위한 스위치드-커패시터 제1 적분기; 제2 입력전압을 입력받아 제2 램프신호를 출력하기 위한 제2 적분기; 및 상기 제1 및 제2 입력전압에 대하여 상기 제1 적분기의 입력커패시터 및 상기 제2 적분기의 입력커패시터를 교환시키기 위한 교환부를 구비하는 램프신호 생성장치를 제공한다.

Description

램프신호 생성장치{Device for Generating Ramp Signal}

본 발명은 이미지 센서에 관한 것으로, 특히 화소 어레이로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위해 사용되는 램프신호 생성기에 관한 것이다.

일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말한다. 자연계에 존재하는 각 피사체의 부분 부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.

최근 들어, 이러한 이미지 센서는 각종 보안 장비, 화상 회의용 카메라, 디지털 스틸 카메라, PC 카메라, 영상 정보를 전달하는 기능을 갖춘 차세대 개인용 휴대 통신 장비 등에 적용되어 큰 각광을 받고 있다.

이미지 센서에는 CCD(Charge-Coupled Device) 이미지 센서와 CMOS (Complementary Metal-Oxide-Semiconductor) 이미지 센서가 있으며, 모니터로의 화면 재현을 위해 각각의 이미지 센서는 화소로부터 출력되는 아날로그 신호를 디지털 신호로 변환시켜 주는 아날로그-디지털 변환 장치(Analog-to-Digital Converter, 이하 ADC라 함)를 필요로 한다.

모든 이미지 센서의 아날로그 출력은 모니터에서의 화면 재현을 위해 디지털 코드로 변환되어야 하는데, 이때 모니터에서 화면을 이루는 각 화소의 밝기가 256단계(0-255)로 나누어져 있기 때문에 아날로그 출력을 8비트의 디지털 코드로 변환하면 충분하다. 그러나, 모니터의 밝기와 각 화소의 아날로그 출력 사이의 대응 곡선이 선형이 아니고, 대략 지수 함수의 관계를 가지기 때문에 감마 보정(gamma correction)과 같은 별도의 과정이 필요하고, 이를 위해 10비트 이상의 높은 해상도의 디지털 코드가 요구된다. 이미지 센서를 위한 종래의 ADC는 하나의 단위 클럭당 한번씩 일정한 단위 전압만큼 출력 전압을 변동시켜 출력하는 램프신호를 필요한다.

도1은 상호 연관된 이중 샘플링 방식(Correlated Double Sampling, 이하 CDS라 함)을 지원하는 CMOS 이미지 센서의 일부 블록도로서, 다수의 단위 화소가 베이어 패턴(bayer pattern)으로 어레이된 화소 어레이(2)와, 화소 어레이(2)로부터 출력되는 아날로그 출력 전압을 디지털 전압 신호로 변환하기 위한 단일 경사(single slope) ADC(10)와, ADC(10)로부터 출력되는 디지털 전압 신호를 저장하기 위한 라인버퍼(5)로 이루어진다.

구체적인 구성을 살펴보면, 상기 ADC(10)는 아날로그 비교 기준 전압을 생성하기 위한 R(Red) 램프 신호와 B(Blue) 램프 신호를 생성하는 제1 적분기(1a)와 G(Green) 램프 신호를 생성하는 제2 적분기(1b)와, 교환신호에 따라 제1 적분기(1a)와 제2 적분기(1b)의 신호를 선택적으로 출력하는 아날로그신호 교환기(3)와, 제1 적분기(1a) 및 제2 적분기(1b)에서의 아날로그 비교 기준 전압과 화소 어레이(2)로부터의 아날로그 출력 전압을 컬럼별로 입력받아 서로 비교하여 디지털 전압 신호를 라인 버퍼(5)로 출력하기 위한 다수개의 아날로그-디지털 변환기(4)와 이루어진다.

도2은 도1의 램프 신호를 생성하기 위한 종래의 램프신호생성기이다.

도2를 참조하여 살펴보면, 2개의 클럭위상을 가지는 제1, 2 클럭신호(CLK1,2)에 따라 스위칭되는 네게의 스위치에 의해 제1,2 입력전압(Vgain,Vinit)을 구비된 입력 커패시터(C1)에 충,방전시키는 스위치도-커패시터와, 정(+)입력으로 기준전압(Vinit)을 입력받고, 부입력(-)으로 입력커패시터(C1)를 입력받는 연산증폭기(A1)와, 연산증폭기(A1)의 출력을 연산증폭기(A1)의 부(-)입력으로 피드백하는 피드백 커패시터(C2)와, 연산증폭기(A1)의 입력과 출력사이를 스위칭하는 리셋스위치로 구성된다.

도2를 참조하여 램프신호 생성기의 동작을 살펴본다.

기준전압(Vinit)은 램프신호생성기 출력신호의 초기값을, 전압 이득 신호(Vgain)는 클럭당 변화하는 램프신호의 단위 변동폭을 각각 결정하는 입력 신호이다. 그리고 프리셋 신호(PRESET)는 연산증폭기(A1)의 출력단 전압을 미리 리셋레벨로 유지하도록 하는 신호이고, 제1 및 제2 클럭 신호(CLK1, CLK2)는 서로 중첩되지 않는 논-오버랩(non-overlap) 클럭 신호이다.

먼저, 프리셋 신호(PRESET)가 인에이블되었을 때 연산 증폭기(A1)의 출력단(OUT) 전압을 입력단 전압인 리셋 전압(VRESET)과 같게 유지한다.

다음으로, 프리셋 신호(PRESET)가 디스에이블되면, 제1 및 제2 클럭(CLK1, CLK2)에 의해 램프신호 생성기가 동작하여 출력단(OUT)에 램프 신호를 생성한다. 제1 클럭(CLK1)에서 입력 커패시터(C1)를 리셋전압(VRESET)으로 초기화 시켰다가, 제2 클럭(CLK2)에서 입력전압(VGAIN)을 입력커패시터(C1)에 인가하여 저장된 전하를 피드백(feedback)커패시터(C2)에 축적하여 연산 증폭기(A1)의 출력단(OUT) 전압을 변경시킨다.

입력 전압(Vgain)이 연산 증폭기(A1)의 부입력(-)으로 가해지므로, 적분기의 출력(OUT) 전압은 클럭신호가 계속 입력될수록 낮아지게 된다. 상기의 과정을 반복하여, 램프 신호을 출력하게 된다.

전술한 바와 같이 칼라 CMOS 이미지 센서에 사용되는 칼럼(Column) 아날로그-디지털 변환기 뱅크는 칼라 정보를 가지는 아날로그 데이터를 디지털 데이터를 변환하기 위해서 두개의 램프신호생성기가 사용된다. 칼라 신호를 올바르게 처리하기 위해

여기서 사용되는 두개의 램프신호생성기에서 출력되는 두 램프신호의 특성이 동일해야 할 필요성이 있다. 왜나하면, 두개의 램프신호가 사용되는 칼라 CMOS 이미지 센서는 인간의 시각적 감각에 민감하게 영향을 주는 제품이므로 약간의 특성변화도 쉽게 눈에 뛰게 나타나기 때문에 제품간 특성 변화를 최소화하는 설계와 공정이 필수적이라고 할 수 있다. 하지만 공정상 두개의 램프신호생성기 입력 커패시터를 완전히 일치하게 제조하기가 힘이들며, 이에 따라 오정합에 의해 두 램프신호의 특성이 다르게 나타나면 칩별로 특성 차이가 심화되어 제품의 신뢰도를 떨어뜨리는 주 요인이 된다.

이를 자세히 살펴보면, 종래에는 칼라 CMOS 이미지 센서에서 램프신호를 출력하는 램프신호생성기는 두개가 나란히 배열되어 있는 형태가 되는데, 각각의 램프신호 생성기는 입력커패시터와 피드백(feedback) 커패시터가 구비된다.

램프신호생성기가 만들어 내는 램프신호는 입력 커패시터와 피드백 커패시터의 정합특성 변환에 민감하다. 램프신호생성기에 구비되는 커패시터 중 특히 피드백 커패시터는 8-비트 아날로그-디지털 변환기에 응용될 경우 입력커패시터에 비해 300배 정도 더 크므로 피드백커패시터는 정교한 레이아웃만으로도 상당히 높은 매칭 특성을 이룰 수 있으나, 상대적으로 매우 적은 커패시턴스(capacitance)를 갖는 입력 커패시터는 정합시키기가 거의 불가능하다.

이러한 입력 커패시터의 오정합을 해결하기 위해 공정의 정확도를 높이는 방법과 램프신호 발생기의 입력 커패시터의 레이아웃을 공정 변화에 둔감하게 디자인 하는 방법이 있으나, 오정합문제를 완전히 해결하지 못한다. 그러므로 이미지센서의 램프신호발생기의 입력커패시터를 더 효과적으로 매치시키는 회로가 필요하다.

본 발명은 이미지센서의 아날로그-디지털 변환부로 제공하기 위해 구비되는 두개의 램프신호생성기의 입력커패시터간의 오정합에 의한 저하를 방지할 수 있는 램프신호생성기를 제공하는데 목적이 있다.

도1은 CMOS 이미지 센서의 일부 블록도를 나타내는 도면.

도2는 도1의 아날로그-디지털 변환기의 동작을 위해 비교 기준 전압을 생성하는 적분기를 나타낸 도면.

도3은 본 발명의 바람직한 일실시예에 따른 램프신호 생성기를 나타내는 도면

도4는 도3의 램프신호 생성기의 동작을 위하여 제1,2,3 클럭 신호를 나타내는 신호 파형도.

도5는 본 발명에 램프신호 생성기의 제1 위상 상태에서의 등가회로.

도6은 본 발명에 의한 램프신호 생성기의 제2 위상 상태에서의 등가회로.

도7은 본 발명에 의한 램프신호 생성기의 제4 위상 상태에서의 등가회로.

도8은 종래의 램프신호 생성기의 출력파형과 본 발명에 의한 램프신호 생성기의 출력파형을 나타내는 도면.

* 도면의 주요 부분에 대한 설명

Ca,Cb : 입력커패시터

Cf1,Cf2 : 피드백 커패시터

A1,A2 : 연산증폭기

CLK1 : 제1 클럭신호

CLK2 : 제2 클럭신호

CLK3 : 제3 클럭신호

상기의 목적을 달성하기 위해 본발명은 CMOS 이미지 센서의 픽셀 신호의 아날로그 디지털 변화을 위한 램프신호를 생성하는 램프신호생성장치에 있어서,제1 입력전압을 입력받아 제1 램프신호를 출력하기 위한 스위치드-커패시터 제1 적분기; 제2 입력전압을 입력받아 제2 램프신호를 출력하기 위한 제2 적분기; 및 상기 제1 및 제2 입력전압에 대하여 상기 제1 적분기의 입력커패시터 및 상기 제2 적분기의 입력커패시터를 교환시키기 위한 교환부를 구비하는 램프신호 생성장치를 제공한다.

본 발명은 칼라 CMOS 이미지 센스에 사용되는 아날로그-디지털 변환에 사용되는 램프신호 생성기를 회로적으로 매칭하는 기법에 관한 것이다. 두 램프신호 생성기의 오정합을 일으키는 주 원인은 입력 커패시터 값이 공정 변화로 인해 서로 달라지는 것이기 때문에, 본 발명은 회로적으로 두 입력 커패시터를 매클럭마다 서로 교환하는 방법을 이용한다.

스위치를 추가하여 매클럭마다 램프신호생성기가 가지는 입력 커패시터를 서로 교환하도록 하면 공정등의 문제로 입력 커패시터가 미스매치가 되더라도 두 램프신호생성기에서 출력되는 램프신호는 오정합된 두개의 입력 커패시터의 평균값에해당하는 커패시턴스를 가지는 램프신호생성기로 동작하게 되고, 결국 완전히 일치하는 두개의 램프신호를 출력하는 램프신호생성기로 동작한다. 이 램프신호생성기를 구성하는 커패시터 중에서 입력커패시터가 피드백 커패시터보다 상대적으로 대단히 작기 때문에 피드백 커패시터의 매칭보다 입력커패시터의 매칭을 맞추기가 힘들고, 이로 인해 입력커패시터의 오정합을 줄이는 것으로 램프신호생성기의 출력을 같게 만드는데 큰 효과가 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도3은 본 발명의 정합된 두 램프신호를 출력하는 램프신호생성기에 의한 바람직한 일실시예를 나타내는 도면이다.

도3을 참조하여 설명하면, 램프신호생성기는 제1 입력신호(A)와 기준전압신호(Vinit)에 따라 제1 램프신호(Aout)를 출력하는 제1 적분기(100)와, 제2 입력신호(B)와 기준전압신호(Vinit)에 따라 제2 램프신호(Bout)를 출력하는 제2 적분기(200)와, 제1 적분기(100)와 제2 적분기(200)의 제1 및 제2 입력커패시터(Ca,Cb)를 클럭에 따라 교환하도록 하는 교환부(300)로 구성된다.

제1 적분기는(100)는 제1 입력신호(A)와 노드(N1)를 스위칭하는 제1 스위치(SW1)와, 접지전원과 노드(N1)을 스위칭하는 제2 스위치(SW2)와, 기준입력전압(Vinit)과 노드(N3)을 스위칭하는 제3 스위치(SW3)와, 노드(N1)과 노드(N3)을 연결하는 제1 입력커패시터(Ca)와, 노드(N3)과 노드(N5)을 스위칭하는 제4 스위치(SW4)와, 정(+)입력이 노드(N5)와 연결되고 기준입력전압(Vinit)이 부(-)입력으로 연결되며, 제1 출력단(Aout)이 피드백 커패시터(Cf1)를 통하여 부(-)입력으로 궤환되는 제1 연산증폭기(A1)로 구성된다.

제2 적분기는(200)는 제2 입력신호(B)와 노드(N2)를 스위칭하는 제5 스위치(SW5)와, 접지전원과 노드(N2)을 스위칭하는 제6 스위치(SW6)와, 기준입력전압(Vinit)과 노드(N4)을 스위칭하는 제7 스위치(SW7)와, 노드(N2)과 노드(N4)을 연결하는 제2 입력커패시터(Cb)와, 노드(N3)과 노드(N5)을 스위칭하는 제8 스위치(SW4)와, 정(+)입력이 노드(N6)와 연결되고 기준입력전압(Vinit)이 부(-)입력으로 연결되며, 제2 출력단(Bout)과 피드백 커패시터(Cf2)를 통하여 부(-)입력으로 궤환되는 제2 연산증폭기(A2)로 구성된다.

또한, 교환부(300)는 제1 입력신호(A)와 노드(N2)을 스위칭하는 제9 스위치(SW9)와, 제2 입력신호(B)와 노드(N1)을 스위칭하는 제10 스위치(SW10)와, 노드(N3)과 노드(N6)을 스위칭하는 제11 스위치(SW11)와, 노드(N3)과 노드(N6)을 스위칭하는 제11 스위치(SW11)와, 노드(N5)과 노드(N6)을 스위칭하는 제12 스위치(SW12)로 이루어진다.

여기서 제1 입력신호(A)와 제2 입력신호(B)는 제1 적분기(100)와 제2 적분기(200)의 램프신호 기울기를 제어하는 아날로그 전압이 입력되는 단자이며, 제1 출력단(Aout)과 제2 출력단(Bout)은 각각 제1 적분기(100)와 제2 적분기(200)의 램프신호를 출력하는 출력단자이다. 기준입력전압(Vinit) 단자는 적분기의 초기전압값을 결정하는 아날로그 전압이 입력된다.

본발명의 램프신호생성기는 매 클럭마다 제1 및 제2 입력 커패시터(Ca와 Cb)가 서로자리 바꿈하면서 작동하기 때문에 각각의 적분기의 입력 커패시턴스는 (Ca+Cb)/2가 된다. 즉, 제1 입력커패시터(Ca)와 제2 입력커패시터(Cb)가 값이 다르더라도 두 적분기의 입력커패시턴스가 동일한 값이 되어 결국 입력 커패시턴스를 회로적으로 매치시키게 되는 것이다.

본 발명이 제안하는 램프신호생성기의 기본동작 원리는 스위치드-커패시터 회로의 일반적인 동작원리와 같기 때문에 기본적으로 2-위상을 가지는 겹치지 않는 클럭이 필요하다. 하지만 커패시터를 교환해야 하므로 이를 제어하는 타이밍을 추가하게 되면 4-위상으로 겹치지 않는 클럭 타이밍이 필요하다.

도4는 본발명의 램프신호생성기의 4-위상을 가지는 클럭 타이밍을 나타내는 도면이다.

CLK0는 매인 클럭이고, CLK1 클럭은 제2,3스위치(SW2,SW3)와, 제6,7 스위치(SW6, SW7)를 제어하는 클럭이고, CLK2 클럭은 제1,4 스위치(SW1, SW$)와, 제5,8 스위치(SW5, SW8)를 제어하는 클럭이고, CLK3 클럭은 제9,10,11,12 스위치(SW9, SW10, SW11, SW12)를 제어하는 클럭이다. CLK1, CLK2, CLK3에 의해 4-위상의 겹치지 않는 클럭 타이밍을 만들어 낸다.

도5는 램프신호생성기의 제1 위상 상태에서의 등가회로이고, 도6은 두 적분기의 제2 위상 상태에서의 등가회로이고, 도7은 제4 위상 상태에서의 등가회로이다.

이하 도4내지 도7을 참조하여 램프신호생성기의 동작을 설명한다. 제1 내지 4위상에 대해서는 도4를 참조한다.

먼저 도5를 참조하여 설명하면, 제1 위상일 때에는 CLK1 클럭에 의하여 제2,3스위치(SW2,SW3)와, 제6,7 스위치(SW6, SW7)가 닫히고, 나머지 스위치는 열린 상태가 되어 제1 및 2 입력커패시터(Ca,Cb)에 기준입력전압(Vinit)을 충전시킨다.

이어서 도6을 참조하여 살펴보면, 제2 위상일 때에는 CLK2 클럭에 의하여 제1,4 스위치(SW1, SW4)와, 제5,8 스위치(SW5, SW8)가 닫히고, 나머지 스위치는 열린 상태가 된다. 이 때에는 제1 입력신호(A)가 제1 입력커패시터(Ca)에 연결되고, 제1 연산증폭기(A1)의 부(-)입력 단자에 제1 입력커패시터(Ca)가 이어져 제1 출력단(Aout)의 전압을 Ca*A/Cf1 만큼 떨어뜨린다. 또한, 제2 입력신호(B)가 제2 입력커패시터(Cb)에 연결되고, 제2 연산증폭기(A2)의 부(-)입력 단자에 제2 입력커패시터(Cb)가 이어져 제2 출력단(Bout)의 전압을 Cb*B/Cf2 만큼 떨어뜨린다.

이어서 제3 위상일 때에는 CLK1 클럭에 의해 제1 위상과 같은 등가회로를 갖는다.

이어서, 도7을 참조하여 설명하면, 제4 위상일 때에는 CLK3에 의하여 제9,10,11,12 스위치(SW9, SW10, SW11, SW12)가 닫히고 나머지 스위치는 열린 상태가 되어 제1 적분기(100)와 제2 적분기(200)의 입력커패시터가 서로 교환한 상태로 등가회로가 형성된다. 이 때에는 제1 입력커패시터(Ca)의 일측은 제2 입력신호(B)에 연결되고, 타측은 제2 연산증폭기(A2)의 부(-)입력 단자에 연결되어 제2 출력단(Bout)의 전압을 Ca*B/Cf2 만큼 떨어뜨린다. 또한 제2 입력커패시터(Cb)의일측은 제1 입력신호(A)에 연결되고, 타측은 제1 연산증폭기(A1)의 부(-)입력 단자에 연결되어 제1 출력단(Aout)의 전압을 Cb*A/Cf1 만큼 떨어뜨린다.

상기와 같은 동작을 반복하여 2N번 클럭(CLK)이 진행된 후 제1 및 2 적분기의 출력전압은 다음과 같다.

Aout=Vinit-N*(Ca+Cb)*A/Cf1

Bout=Vinit-N*(Ca+Cb)*B/Cf2

피드백 커패시터(Cf1,Cf2)는 같다고 가정하면, 제1 및 제2 적분기의 기울기 제어 전압인 제1 및 제2 입력신호(A,B)가 같다면 Aout=Bout가 성립하게 되어 제1, 2 적분기의 입력 커패시터가 완전히 매칭 되었음을 알수 있다.

도8은 제1 입력커패시터(Ca)와 제2 입력커패시터(Cb)가 서로 다른 값을 가질 때의 종래 램프신호생성기와 본 발명에 의한 램프신호생성기의 출력파형을 나타낸 그래프이다. 출력신호(Aout, Bout)는 제1 입력커패시터(Ca) 보다 제2 입력커패시터(Cb)가 작은 값을 가질 때를 나타내는 것이고, 출력신호(A'out, B'out)는 본 발명에 의해 매칭된 출력을 나타내는 것이다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본발명의 램프신호생성기는 입력커패시터가 오정합되어도 칩면적 및 소비전력에 영향을 주지 않으면서도 일치된 램프신호를 출력할 수 있고, 이로 인해 CMOS 이미지 센서에서 아날로그-디지털 변환을 보다 효과적으로 할 수 있다.

Claims (4)

1. CMOS 이미지 센서의 픽셀 신호의 아날로그 디지털 변화을 위한 램프신호를 생성하는 램프신호생성장치에 있어서,

   제1 입력전압을 입력받아 제1 램프신호를 출력하기 위한 스위치드-커패시터 제1 적분기;

   제2 입력전압을 입력받아 제2 램프신호를 출력하기 위한 제2 적분기; 및

   상기 제1 및 제2 입력전압에 대하여 상기 제1 적분기의 입력커패시터 및 상기 제2 적분기의 입력 커패시터를 교환시키기 위한 교환부

   를 구비하는 램프신호 생성장치.
2. 제 1 항에 있어서,

   상기 제1 적분기는,

   제1 입력 커패시터;

   상기 제1 입력전압를 상기 제1 입력커패시터의 일측과 스위칭하는 제1 스위치;

   접지전원과 상기 제1 입력커패시터의 일측과 스위칭하는 제2 스위치;

   상기 제1 입력커패시터의 타측과 기준전압을 연결하는 제3 스위치;

   상기 기준전압을 정(+)입력으로 받는 제1 연산증폭기;

   상기 제1 입력커패시터의 타측과 상기 제1 연산증폭기의 부입력(-)을 스위칭하는 제4 스위치; 및

   상기 제1 연산증폭기의 출력과 상기 제1 연산증폭기의 부(-)입력을 피드백하는 제1 피드백 커패시터를 구비하는 것을 특징으로 하는 램프신호 생성장치.
3. 제 2 항에 있어서,

   상기 제2 적분기는,

   제2 입력커패시터;

   상기 제2 입력전압을 상기 제2 입력커패시터의 일측과 스위칭하는 제5 스위치;

   상기 접지전원과 제2 입력커패시터의 일측과 스위칭하는 제6 스위치;

   상기 제2 입력커패시터의 타측과 상기 기준전압을 연결하는 제7 스위치;

   상기 기준전압을 정(+)입력으로 받는 제2 연산증폭기;

   상기 제2 입력커패시터의 타측과 상기 제2 연산증폭기의 부입력(-)을 스위칭하는 제8 스위치; 및

   상기 제2 연산증폭기의 출력과 상기 제2 연산증폭기의 부(-)입력을 피드백하는 제2 피드백 커패시터를 구비하는 것을 특징으로 하는 램프신호 생성장치.
4. 제 3 항에 있어서,

   상기 교환부는,

   상기 제1 입력전압과 상기 제2 입력커패시터의 일측을 스위칭하는 제9 스위치;

   상기 제2 입력전압과 상기 제1 입력커패시터의 일측을 스위칭하는 제10 스위치;

   상기 제1 연산증폭기의 부(-)입력과 상기 제2 입력커패시터의 타측을 스위칭하는 제11 스위치; 및

   상기 제2 연산증폭기의 부(-)입력과 상기 제1 입력커패시터의 타측을 스위칭하는 제12 스위치를 구비하는 것을 특징으로 하는 램프신호 발생장치.