KR100699850B1 - 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기 - Google Patents

이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기 Download PDF

Info

Publication number
KR100699850B1
KR100699850B1 KR1020050054364A KR20050054364A KR100699850B1 KR 100699850 B1 KR100699850 B1 KR 100699850B1 KR 1020050054364 A KR1020050054364 A KR 1020050054364A KR 20050054364 A KR20050054364 A KR 20050054364A KR 100699850 B1 KR100699850 B1 KR 100699850B1
Authority
KR
South Korea
Prior art keywords
signal
analog
output
test
ramp
Prior art date
Application number
KR1020050054364A
Other languages
English (en)
Other versions
KR20060134578A (ko
Inventor
노재섭
남정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054364A priority Critical patent/KR100699850B1/ko
Priority to US11/279,141 priority patent/US7218265B2/en
Publication of KR20060134578A publication Critical patent/KR20060134578A/ko
Application granted granted Critical
Publication of KR100699850B1 publication Critical patent/KR100699850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

본 발명은 이득 특성을 자체적으로 보정하는 CMOS 이미지 촬영 장치 및 이에 구비되는 램프신호 발생기에 관한 것이다. 본 발명의 CMOS 이미지 촬영 장치는 광신호를 받아서 아날로그 신호를 출력하는 화소 어레이, 입력 신호와 램프제어 신호를 입력하고 상기 입력 신호를 적분하여 상기 램프 신호로써 출력하며 상기 램프제어 신호에 응답하여 상기 램프 신호의 전압 레벨을 조정하는 램프신호 발생기, 상기 램프 신호에 응답하여 상기 화소 어레이로부터 출력되는 아날로그 신호들을 디지털 신호들로 변환하는 노멀 아날로그 디지털 변환부, 상기 노멀 아날로그 디지털 변환부와 동일한 동작 특성을 가지며, 상기 램프 신호에 응답하여 입력되는 테스트용 아날로그 신호를 디지털 신호로 변환하는 테스트용 아날로그 디지털 변환부, 및 상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호를 입력하고, 상기 테스트용 아날로그 신호와 상기 램프제어 신호를 출력하며, 상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호에 응답하여 상기 램프제어 신호를 조정하여 출력하는 이미지 제어부를 구비한다. 따라서, CMOS 이미지 촬영 장치의 이득 특성이 최적화된다.

Description

이득 특성을 자체적으로 보정하는 ＣＭＯＳ 이미지 촬영 장치 및 이에 구비되는 램프신호 발생기{CMOS image photographing device for correcting gain by itself and ramp signal generator comprised in the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 CMOS 이미지 촬영 장치를 개략적으로 도시한 블록도이다.
도 2는 도 1에 도시된 램프신호 발생기의 블록도이다.
도 3은 본 발명에 따른 CMOS 이미지 촬영 장치의 블록도이다.
도 4는 도 3에 도시된 램프신호 발생기를 본 발명의 일 실시예에 따라 도시한 블록도이다.
도 5는 도 3에 도시된 램프신호 발생기를 본 발명의 다른 실시예에 따라 도시한 블록도이다.
도 6은 도 3에 도시된 램프신호 발생기를 본 발명의 또 다른 실시예에 따라 도시한 블록도이다.
도 7은 도 3에 도시된 화소 어레이와 노멀 아날로그 디지털 변환부 및 테스트용 아날로그 디지털 변환부의 상세한 블록도이다.
도 8은 도 7에 도시된 테스트용 아날로그 디지털 변환부의 동작을 설명하기 위한 신호들의 타이밍도이다.
본 발명은 CMOS 이미지 촬영 장치에 관한 것으로서, 특히 이득 특성을 자체적으로 보정하는 CMOS 이미지 촬영 장치 및 이에 구비되는 램프신호 발생기에 관한 것이다.
이미지 촬영 장치는 CMOS(Complementary Metal Oxide Semiconductor) 타입과 CCD(Charge Coupled Device) 타입으로 구분된다. 이 중에서, CMOS 이미지 촬영 장치는 피사체를 촬영할 때 입력되는 광 신호를 디지털 신호로 변환하며, 상기 디지털 신호를 이용하여 피사체의 이미지를 화면에 재생한다.
도 1은 종래의 CMOS 이미지 촬영 장치를 개략적으로 도시한 블록도이다. 도 1을 참조하면, CMOS 이미지 촬영 장치(101)는 화소 어레이(111) 및 아날로그 디지털 변환부(121)를 구비한다.
화소 어레이(111)는 다수개의 화소들(도 7의 315)을 포함하며, 외부에서 입력되는 광신호를 아날로그 신호(AN1)로써 출력한다.
아날로그 디지털 변환부(121)는 램프신호 발생기(131)를 구비하며, 램프신호 발생기(131)로부터 발생되는 램프 신호에 응답하여 입력되는 아날로그 신호(AN1)를 디지털 신호(D1)로 변환하여 출력한다.
도 2는 도 1에 도시된 램프신호 발생기(131)의 블록도이다. 도 2를 참조하 면, 램프신호 발생기(131)는 저항(211), 캐패시터(221) 및 연산 증폭기(331)를 구비한다.
연산 증폭기(231)는 외부로부터 입력되는 신호(Vin)를 저항(211)의 저항값과 캐패시터(221)의 용량을 이용하여 적분하고, 상기 적분된 값을 램프 신호(Vramp)로써 출력한다.
램프 신호(Vramp)에 의해 아날로그 디지털 변환부(도 1의 121)의 이득 특성이 결정된다.
그런데, 저항(211)과 캐패시터(221)는 공정 마진이 부족하거나 공정의 변화가 심할 경우, 설계치 대로 형성되지 않는다. 이로 인하여, CMOS 이미지 촬영 장치(도 1의 101)의 이득 특성이 저하되고, 결과적으로 CMOS 이미지 촬영 장치(도 1의 101)의 생산 수율이 낮아진다.
본 발명의 목적은 이득 특성을 자체적으로 보정하는 CMOS 이미지 촬영 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 CMOS 이미지 촬영 장치에 적합한 램프신호 발생기를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
CMOS 이미지 촬영 장치에 구비되는 픽셀 센서로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는데 필요한 램프 신호를 발생하는 램프신호 발생기에 있 어서, 외부의 입력 신호가 인가되며, 복수개의 저항들로 구성된 저항 어레이; 상기 저항 어레이에 연결되며, 외부에서 입력되는 램프제어 신호에 응답하여 상기 복수개의 저항들의 연결 및 끊어짐을 제어하는 램프신호 제어부; 상기 저항 어레이로부터 출력되는 신호를 적분하여 상기 램프 신호로써 출력하는 연산 증폭기; 및 상기 저항 어레이와 상기 연산 증폭기의 출력단 사이에 연결된 적어도 하나의 캐패시터를 구비하는 램프신호 발생기를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
CMOS 이미지 촬영 장치에 구비되는 픽셀 센서로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는데 필요한 램프 신호를 발생하는 램프신호 발생기에 있어서, 외부의 입력 신호가 인가되는 저항; 상기 저항에 연결되며, 상기 입력 신호를 적분하는 연산 증폭기; 상기 저항과 상기 연산 증폭기의 출력단 사이에 연결되며, 복수개의 캐패시터들로 구성된 캐패시터 어레이; 및 상기 캐패시터 어레이에 연결되며, 외부에서 입력되는 램프제어 신호에 응답하여 상기 복수개의 캐패시터들을 연결 및 끊어짐을 제어하는 램프신호 제어부를 구비하는 램프신호 발생기를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
외부에서 입력되는 광신호를 받아서 아날로그 신호를 출력하는 화소가 다수개 배열된 화소 어레이; 입력 신호와 램프제어 신호를 입력하고, 상기 입력 신호를 적분하여 상기 램프 신호로써 출력하며, 상기 램프제어 신호에 응답하여 상기 램프 신호의 전압 레벨을 조정하는 램프신호 발생기; 상기 화소 어레이로부터 출력되는 아날로그 신호들과 상기 램프 신호를 입력하고, 상기 램프 신호에 응답하여 상기 아날로그 신호들을 디지털 신호들로 변환하는 노멀 아날로그 디지털 변환부; 상기 노멀 아날로그 디지털 변환부와 동일한 동작 특성을 가지며, 테스트용 아날로그 신호와 상기 램프 신호를 입력하고, 상기 램프 신호에 응답하여 상기 테스트용 아날로그 신호를 디지털 신호로 변환하는 테스트용 아날로그 디지털 변환부; 및 상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호를 입력하고, 상기 테스트용 아날로그 신호와 상기 램프제어 신호를 출력하며, 상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호에 응답하여 상기 램프제어 신호를 조정하여 출력하는 이미지 제어부를 구비하는 CMOS 이미지 촬영 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명에 따른 CMOS 이미지 촬영 장치의 블록도이다. 도 3을 참조하면, CMOS 이미지 촬영 장치(301)는 화소 어레이(311), 램프신호 발생기(321), 노멀 아날로그 디지털 변환부(31), 테스트용 아날로그 디지털 변환부(341), 및 디지 털 신호 제어부(351)를 구비한다.
화소 어레이(311)는 다수개의 화소들(도 7의 315)을 포함하며, 외부에서 입력되는 광 신호를 아날로그 신호(AN1)로 변환하여 출력한다. 화소 어레이(311)는 APS(Active Pixel Array) 어레이로 구성하는 것이 바람직하다.
램프신호 발생기(321)는 디지털 신호 제어부(351)로부터 출력되는 램프 제어 신호(Vcon)에 응답하여 램프 신호(Vramp)를 발생한다.
노멀 아날로그 디지털 변환부(331)는 램프 신호(Vramp)에 응답하여 화소 어레이(311)로부터 출력되는 아날로그 신호(AN1)를 디지털 신호(D1)로 변환하여 출력한다. 노멀 아날로그 디지털 변환부(331)는 칼럼형(columnar) 아날로그 디지털 변환부로 구성하는 것이 바람직하다.
테스트용 아날로그 디지털 변환부(341)는 램프 신호(Vramp)에 응답하여 디지털 신호 제어부(351)로부터 출력되는 테스트용 아날로그 신호(AN2)를 디지털 신호(D2)로 변환하여 출력한다. 테스트용 아날로그 디지털 변환부(341)는 노멀 아날로그 디지털 변환부(331)와 동일한 공정에서 동일한 조건으로 형성된다. 따라서, 테스트용 아날로그 디지털 변환부(341)는 노멀 아날로그 디지털 변환부(331)와 동일한 동작 특성을 갖는다.
이와 같이, 테스트용 아날로그 디지털 변환부(341)와 노멀 아날로그 디지털 변환부(331)는 동일한 동작 특성을 가지고 있기 때문에 노멀 아날로그 디지털 변환부(331)의 이득 특성을 알기 위해서는 테스트용 아날로그 디지털 변환부(341)의 이득 특성을 측정하면 된다.
CMOS 이미지 촬영 장치(301)가 작동하고 있는 동안에는 노멀 아날로그 디지털 변환부(331)의 이득 특성을 측정할 수가 없다. 이와 같이, CMOS 이미지 촬영 장치(301)가 작동 중인 상태에서 노멀 아날로그 디지털 변환부(331)의 동작 특성을 확인하기 위하여 테스트용 아날로그 디지털 변환부(341)의 동작 특성을 측정한다.
테스트용 아날로그 디지털 변환부(341)는 별도로 구비되지 않고, 종래의 더미(dummy) 아날로그 디지털 변환부를 그대로 사용할 수 있다. 따라서, CMOS 이미지 촬영 장치(301)는 테스트용 아날로그 디지털 변환부(341)를 더 구비하지만, 그 크기는 종래의 CMOS 이미지 촬영 장치(301)와 같다.
테스트용 아날로그 디지털 변환부(341)는 칼럼형 아날로그 디지털 변환부로 구성하는 것이 바람직하다.
디지털 신호 제어부(351)는 테스트용 아날로그 신호(AN2)를 출력하여 테스트용 아날로그 디지털 변환부(341)에 인가하고, 테스트용 아날로그 디지털 변환부(341)로부터 출력되는 디지털 신호(D2)를 받아서 테스트용 아날로그 디지털 변환부(341)의 이득 특성을 파악한다.
디지털 신호 제어부(351)는 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙(specification)을 벗어날 경우에는 램프 제어 신호(Vcon)를 발생하여 램프신호 발생기(321)에 제공한다. 램프신호 발생기(321)는 램프 제어 신호(Vcon)에 응답하여 램프 신호(Vramp)의 전압 레벨을 조정하여 노멀 아날로그 디지털 변환부(331)와 테스트용 아날로그 디지털 변환부(341)로 전송한다. 램프 신호(Vramp)의 전압 레벨이 변경됨에 따라 노멀 아날로그 디지털 변환부(331)와 테스트용 아날 로그 디지털 변환부(341)의 이득 특성이 변경된다. 디지털 신호 제어부(351)는 계속하여 테스트용 아날로그 디지털 변환부(341)의 디지털 신호(D2)를 받아서 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙 안에 포함되는 지를 확인하고, 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙을 벗어나 있을 경우에는 스펙안에 포함될 때까지 상기 과정을 반복한다.
상기와 같이, CMOS 이미지 촬영 장치(301)는 램프신호 발생기(321)와 테스트용 아날로그 디지털 변환부(341)를 구비하고, 노멀 아날로그 디지털 변환부(331)의 동작과 무관하게 필요할 때는 언제든지 테스트용 아날로그 디지털 변환부(341)의 이득 특성을 체크하고, 그 결과 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙을 벗어날 경우에는 램프신호 발생기(321)의 램프 신호(Vramp)의 전압 레벨을 조정하여 노멀 아날로그 디지털 변환부(331)와 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙 안에 들어오도록 조정한다. 즉, CMOS 이미지 촬영 장치(301)의 이득 특성이 자체적으로 조정된다.
CMOS 이미지 촬영 장치(301)는 노멀 아날로그 디지털 변환부(331)와 테스트용 아날로그 디지털 변환부(341)를 각각 복수개 구비할 수 있다.
CMOS 이미지 촬영 장치(301)는 하나의 반도체 칩에 구성될 수 있다.
도 4는 도 3에 도시된 램프신호 발생기(321)를 본 발명의 일 실시예에 따라 도시한 블록도이다. 도 4를 참조하면, 램프신호 발생기(321)는 저항 어레이(411), 램프신호 제어부(421), 캐패시터(C1), 연산 증폭기(431) 및 버퍼(441)를 구비한다.
저항 어레이(411)는 복수개의 저항들(R1∼Rn)로 구성된다. 복수개의 저항들 (R1∼Rn)은 직렬로 연결된다. 저항 어레이(411)에는 외부의 입력 전압(Vin)이 인가된다.
램프신호 제어부(421)는 저항 어레이(411)에 연결되며, 램프 제어 신호(Vcon)에 응답하여 복수개의 저항들(R1∼Rn)의 연결 및 끊어짐을 제어한다.
램프신호 제어부(421)는 복수개의 저항제어 스위치들(SW1∼SWn)과 멀티플렉서(425)를 구비한다. 저항제어 스위치들(SW1∼SWn)은 복수개의 저항들(R1∼Rn)에 병렬로 연결되며, 하나의 저항에 하나의 저항제어 스위치가 연결된다. 멀티플렉서(425)는 복수개의 저항제어 스위치들(SW1∼SWn)에 연결되며, 램프 제어 신호(Vcon)에 응답하여 복수개의 저항제어 스위치들(SW1∼SWn)을 개폐한다. 저항제어 스위치들(SW1∼SWn)의 개폐에 따라 저항 어레이(411)의 저항값이 변경된다. 즉, 오픈(open)되는 저항제어 스위치들(SW1∼SWn)의 수가 많으면 저항 어레이(411)의 저항값은 커지고, 오픈되는 저항제어 스위치들(SW1∼SWn)의 수가 적으면 저항 어레이(411)의 저항값은 작아진다.
연산 증폭기(431)는 저항 어레이(411)에 연결된다. 연산 증폭기(431)는 반전 입력단(-)과 비반전 입력단(+)을 구비하며, 저항 어레이(411)로부터 출력되는 신호를 반전 입력단(-)으로 입력하고, 비반전 입력단(+)은 접지된다. 경우에 따라 비반전 입력단(+)에 기준 전압이 인가될 수도 있다. 이 경우, 연산 증폭기(431)에는 입력 전압(Vin)과 상기 기준 전압의 차가 입력된다. 연산 증폭기(431)는 저항 어레이(411)의 저항값과 캐패시터(c1)의 용량에 근거하여 입력 신호(vIN)를 적분한다. 즉, 연산 증폭기(431)의 출력 신호는 다음 수학식 1에 의해 결정된다.
Figure 112005033348088-pat00001
Vout =
수학식 1에 표시된 바와 같이, 연산 증폭기(431)의 출력신호는 입력 전압(vIN)에 비례하고, 저항 어레이(411)의 저항값과 캐패시터(c1)의 용량의 곱에 반비례한다.
캐패시터(c1)는 저항 어레이(411)와 연산 증폭기(431)의 출력단 사이에 연결된다.
버퍼(441)는 연산 증폭기(431)의 출력단에 연결되며, 연산 증폭기(431)의 출력 신호를 버퍼링하여 램프 신호(Vramp)로써 출력한다.
이와 같이, 램프신호 발생기(321)는 복수개의 저항들(R1∼Rn)과 복수개의 저항제어 스위치들(SW1∼SWn) 및 멀티플렉서(425)를 구비함으로써 저항 어레이(411)의 저항값을 조절할 수 있다. 따라서, 램프 신호(Vramp)의 전압 레벨이 다양하게 조절된다.
도 5는 도 3에 도시된 램프신호 발생기(321)를 본 발명의 다른 실시예에 따라 도시한 블록도이다. 도 5를 참조하면, 램프신호 발생기(321)는 저항(R1), 캐패시터 어레이(511), 램프신호 제어부(521), 연산 증폭기(431) 및 버퍼(441)를 구비한다.
저항(R1)에는 외부의 입력 전압(Vin)이 인가된다.
캐패시터 어레이(511)는 저항(R1)과 연산 증폭기(431)의 출력단 사이에 연결된다. 캐패시터 어레이(511)는 복수개의 캐패시터들(C1∼Cn)로 구성된다. 복수개 의 캐패시터들(C1∼Cn)은 병렬로 연결된다.
램프신호 제어부(521)는 복수개의 캐패시터들(C1∼Cn)에 연결되며, 램프 제어 신호(Vcon)에 응답하여 복수개의 캐패시터들(C1∼Cn)의 연결 및 끊어짐을 제어한다.
램프신호 제어부(521)는 복수개의 캐패시터 제어 스위치들(SW1∼SWn)과 멀티플렉서(525)를 구비한다. 캐패시터 제어 스위치들(SW1∼SWn)은 복수개의 캐패시터들(C1∼Cn)에 직렬로 연결되며, 하나의 캐패시터에 하나의 캐패시터 제어 스위치가 연결된다. 멀티플렉서(525)는 복수개의 캐패시터 제어 스위치들(SW1∼SWn)에 연결되며, 램프 제어 신호(Vcon)에 응답하여 복수개의 캐패시터 제어 스위치들(SW1∼SWn)을 개폐한다. 캐패시터 제어 스위치들(SW1∼SWn)의 개폐에 따라 캐패시터 어레이(511)의 용량이 변경된다. 즉, 오픈(open)되는 캐패시터 제어 스위치들(SW1∼SWn)의 수가 많으면 캐패시터 어레이(511)의 용량은 작아지고, 오픈되는 캐패시터 제어 스위치들(SW1∼SWn)의 수가 적으면 캐패시터 어레이(511)의 용량은 커진다.
연산 증폭기(431)는 저항(R1)에 연결된다. 연산 증폭기(431)는 반전 입력단(-)과 비반전 입력단(+)을 구비하고, 저항(R1)으로부터 전송되는 신호를 반전 입력단(-)으로 입력하고, 비반전 입력단(+)은 접지된다. 경우에 따라 비반전 입력단(+)에 기준 전압이 인가될 수도 있다. 이 경우, 연산 증폭기(431)에는 입력 전압(Vin)과 상기 기준 전압의 차가 입력된다. 연산 증폭기(431)는 저항(R1)의 저항값과 캐패시터 어레이(511)의 용량에 근거하여 입력 신호(Vin)를 적분한다. 즉, 연산 증폭기(431)의 출력 신호는 상기 수학식 1에 의해 결정된다. 상기 수학식 1에 표시된 바와 같이, 연산 증폭기(431)의 출력신호는 저항(R1)의 저항값과 캐패시터 어레이(511)의 용량의 곱에 반비례한다.
버퍼(441)는 연산 증폭기(431)의 출력단에 연결되며, 연산 증폭기(431)의 출력 신호를 버퍼링하여 램프 신호(Vramp)로써 출력한다.
이와 같이, 복수개의 캐패시터들(C1∼Cn)과 복수개의 캐패시터 제어 스위치들(SW1∼SWn) 및 멀티플렉서(525)를 구비함으로써 캐패시터 어레이(511)의 용량을 조절할 수 있다. 따라서, 램프 신호(Vramp)의 전압 레벨이 다양하게 조절된다.
도 6은 도 3에 도시된 램프신호 발생기(321)를 본 발명의 또 다른 실시예에 따라 도시한 블록도이다. 도 6에 도시된 램프신호 발생기(321)는 도 4 및 도 5에 도시된 램프신호 발생기들(321)을 결합시킨 구성이다. 즉, 도 6을 참조하면, 램프신호 발생기(321)는 저항 어레이(611), 캐패시터 어레이(615), 램프신호 제어부(621), 연산 증폭기(431) 및 버퍼(441)를 구비한다.
저항 어레이(611)는 복수개의 직렬 연결된 저항들(R1∼Rn)로 구성되며, 입력 전압(Vin)을 입력한다.
캐패시터 어레이(615)는 저항 어레이(R1∼Rn)와 연산 증폭기(431)의 출력단에 연결되며, 복수개의 병렬 연결된 캐패시터들(C1∼Cn)로 구성된다.
램프신호 제어부(621)는 저항 어레이(611)와 캐패시터 어레이(615)에 연결되며, 램프 제어 신호(Vcon)에 응답하여 복수개의 저항들(R1∼Rn)과 복수개의 캐패시터들(C1∼Cn)의 연결 및 끊어짐을 제어한다.
램프신호 제어부(621)는 복수개의 저항제어 스위치들(RSW1∼RSWn)과 복수개 의 캐패시터 제어 스위치들(CSW1∼CSWn) 및 멀티플렉서(625)를 구비한다. 복수개의 저항제어 스위치들(RSW1∼RSWn)은 복수개의 저항들(R1∼Rn)에 병렬로 연결되며, 하나의 저항에 하나의 저항제어 스위치가 연결된다. 복수개의 캐패시터 제어 스위치들(CSW1∼CSWn)은 복수개의 캐패시터들(C1∼Cn)에 직렬로 연결되며, 하나의 캐패시터에 하나의 캐패시터 제어 스위치가 연결된다. 멀티플렉서(625)는 복수개의 저항제어 스위치들(RSW1∼RSWn)과 복수개의 캐패시터 제어 스위치들(CSW1∼CSWn)에 연결되며, 램프 제어 신호9Vcon)에 응답하여 복수개의 저항 제어 스위치들(RSW1∼RSWn)과 복수개의 캐패시터 제어 스위치들(CSW1∼CSWn)을 개폐한다. 저항제어 스위치들(RSW1∼RSWn)의 개폐에 따라 저항 어레이(611)의 저항값이 변경되며, 캐패시터 제어 스위치들(CSW1∼CSWn)의 개폐에 따라 캐패시터 어레이(615)의 용량이 변경된다.
연산 증폭기(431)는 저항 어레이(611)에 연결된다. 연산 증폭기(431)는 저항 어레이(611)의 저항값과 캐패시터 어레이(615)의 용량에 근거하여 입력 신호(Vin)를 적분한다. 즉, 연산 증폭기(431)의 출력 신호는 상기 수학식 1에 표시된 바와 같이 입력 전압(Vin)에 비례하고, 저항 어레이(611)의 저항값과 캐패시터 어레이(615)의 용량이 곱에 반비례한다.
버퍼(441)는 연산 증폭기(431)의 출력단에 연결되며, 연산 증폭기(431)의 출력 신호를 버퍼링하여 램프 신호(Vramp)로써 출력한다.
이와 같이, 복수개의 저항들(R1∼Rn)과 복수개의 캐패시터들(C1∼Cn), 복수개의 저항제어 스위치들(RSW1∼RSWn), 복수개의 캐패시터 제어 스위치들(CSW1∼ CSWn) 및 멀티플렉서(625)를 구비함으로써 저항 어레이(611)의 저항값과 캐패시터 어레이(615)의 용량을 여러 값으로 변경시킬 수가 있다. 따라서, 램프 신호(Vramp)의 전압 레벨을 다양하게 조절할 수 있다.
저항 어레이(611)의 저항값의 변경은 램프 신호(Vramp)를 미세하게 변경시키며, 캐패시터 어레이(615)의 용량의 변경은 램프 신호(Vramp)를 크게 변경시킨다.
도 7은 도 3에 도시된 화소 어레이(311)와 노멀 아날로그 디지털 변환부(331) 및 테스트용 아날로그 디지털 변환부(341)의 상세한 블록도이다.
도 7을 참조하면, 화소 어레이(311)는 다수개의 화소들(315)을 구비한다.
도 7을 참조하면, 노멀 아날로그 디지털 변환부(331)는 다수개의 CDS(Correlated Double Sampling; 이하, CDS로 약함)부들(711a∼711n), 다수개의 비교부들(721a∼721n), 다수개의 래치부들(731a∼731n), 및 카운터(741)를 구비한다.
다수개의 CDS부들(711a∼711n)은 화소들(315)로부터 출력되는 아날로그 신호들(AN1a∼AN1n)을 2번에 걸쳐 샘플링한다. 즉, CDS부들(711a∼711n)은 화소들(315)로부터 출력되는 아날로그 신호들(AN1a∼AN1n)을 2번에 걸쳐 독출한다.
다수개의 비교부들(721a∼721n)은 CDS부들(711a∼711n)의 출력신호들(V1A∼V1n)과 램프 신호(Vramp)를 입력하고, 이들의 전압차를 출력신호들(V2a∼V2n)로써 출력한다. 예컨대, 램프 신호(Vramp)의 전압 레벨이 CDS부들(711a∼711n)의 출력신호들(V1a∼V1n)의 전압레벨들보다 낮으면 비교부들(721a∼721n)의 출력신호들(V2a∼V2n)은 논리 로우로 되고, 램프 신호(Vramp)의 전압 레벨이 CDS부들(711a∼ 711n)의 출력신호들(V1a∼V1n)의 전압레벨들보다 높으면 비교부들(721a∼721n,352a∼352n)의 출력신호들(V2a∼V2n)은 논리 하이로 된다.
다수개의 래치부들(731a∼731n)은 비교부들(721a∼721n)의 출력신호들(V2a∼V2n)을 입력하고, 카운터(741)로부터 전송되는 디지털 신호를 래치 및 출력한다.
카운터(741)는 래치부들(731a∼731n)에 연결된다. 카운터(741)는 외부로부터 클럭 신호(CLK)와 카운트 인에이블 신호(counten)를 입력하고, 카운트 인에이블 신호(counten)가 인에이블되고, 비교부들(721a∼721n)의 출력신호들(V2a∼V2n)이 액티브인 동안, 클럭 신호(CLK)의 펄스 수를 카운트하기 시작한다. 그러다가 비교부들(721a∼721n)의 출력신호들(V2a∼V2n)이 인액티브 상태로 반전될 때, 예컨대, 비교부들(721a∼721n)의 출력신호들(V2a∼V2n)이 논리 하이에서 논리 로우로 천이될 때 카운터(741)는 클럭 신호(CLK)의 펄스 수를 카운트하는 동작을 중지한다. 카운터(741)는 상기 카운트된 펄스 수를 디지털 신호로써 래치부들(731a∼731n)로 전송한다.
노멀 아날로그 디지털 변환부(331)는 래치부들(731a∼731n)에 래치된 디지털 신호들(D1a∼D1n)을 출력한다.
도 7을 참조하면, 테스트용 아날로그 디지털 변환부(341)는 테스트용 CDS부(715), 테스트용 비교부(725) 및 테스트용 래치부(735)를 구비한다.
테스트용 CDS부(715)는 입력되는 테스트용 아날로그 신호(AN2)를 샘플링하여 출력한다.
테스트용 비교부(725)는 테스트용 CDS부(715)로부터 출력되는 신호(V11)와 램프 신호(Vramp)를 입력하고, 이들을 비교하여 그 전압차를 출력 신호(V22)로써 출력한다. 예컨대, 램프 신호(Vramp)가 테스트용 CDS부(715)의 출력 신호(V11)의 전압레벨보다 낮으면 테스트용 비교부(725)의 출력신호(V22)는 논리 로우로 되고, 램프 신호(Vramp)가 테스트용 CDS부(715)의 출력신호(V11)의 전압레벨보다 높으면 테스트용 비교부(725)의 출력신호(V22)는 논리 하이로 된다.
테스트용 래치부(725)는 테스트용 비교부(725)의 출력신호(V22)를 입력하고, 카운터(741)로부터 출력되는 디지털 신호를 래치 및 출력한다.
도 8은 도 7에 도시된 테스트용 아날로그 디지털 변환부(341)의 동작을 설명하기 위한 신호들의 타이밍도이다. 도 8을 참조하여 도 7에 도시된 테스트용 아날로그 디지털 변환부(341)의 동작 및 이득 특성을 측정하는 방법을 설명하기로 한다.
먼저, 테스트용 아날로그 신호(AN2)가 테스트용 CDS부(715)로 인가된다. 그러면, 테스트용 CDS부(715)는 테스트용 아날로그 신호(AN2)를 샘플링하여 테스트용 비교부(725)로 전송한다. 초기 시점(t0)에서부터 램프 신호(Vramp)가 접지 전압(Vg)에서 서서히 증가하기 시작한다. 그러면, 테스트용 비교부(725)는 램프 신호(Vramp)와 테스트용 CDS부(715)의 출력신호(V11)를 비교하고, 그 결과를 출력한다. 카운터(741)는 테스트용 비교부(725)의 출력신호(V22)가 접지전압(Vg)보다 높아지기 시작하면, 즉, 액티브되면 클럭 신호(CLK)의 펄스 수를 카운트하기 시작한다.
그러다가, 테스트용 CDS부(725)의 출력신호가 시점(t1)에서 문턱 전압(Va)에 도달하면, 테스트용 비교부(725)의 출력신호(V22)는 접지전압(Vg) 레벨로 천이된 다. 즉, 인액티브된다. 이 순간, 카운터(741)는 클럭 신호(CLK)의 펄스 수를 카운트하는 동작을 중지한다.
카운터(741)에 의해 카운트된 펄스 수는 디지털 신호로써 테스트용 래치부(735)에 래치된다.
디지털 신호 제어부(도 3의 351)는 테스트용 래치부(735)로부터 출력되는 디지털 신호(D2)를 받아서 테스트용 아날로그 디지털 변환부(341)의 이득 특성을 파악한다. 즉, 디지털 신호 제어부(도 3의 351)는 노멀 아날로그 디지털 변환부(331)의 이득 특성을 파악한다.
테스트용 아날로그 디지털 변환부(341)에 연결되는 테스트용 핀(미도시)을 적어도 하나 더 구비하고, 외부에서 아날로그 신호 또는 전압 레벨이 서로 다른 2개의 직류 전압들을 상기 테스트용 핀에 인가하여 테스트용 아날로그 디지털 변환부(341)로부터 출력되는 디지털 신호(D2)를 측정함으로써, 노멀 아날로그 디지털 변환부(331)의 동작 특성을 검사할 수 있다.
본 기술 분야의 통상의 지식을 가진 자라면 본 발명의 실시예들로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, CMOS 이미지 촬영 장치(301)는 램프신호 발생기(321) 및 테스트용 아날로그 디지털 변환부(341)를 구비하고, 노멀 아날 로그 디지털 변환부(331)의 동작과 관계없이 언제든지 테스트용 아날로그 디지털 변환부(341)의 이득 특성을 체크하여 노멀 아날로그 디지털 변환부(331)의 이득 특성을 검사할 수가 있다.
또한, 테스트용 아날로그 디지털 변환부(341)의 이득 특성이 스펙을 벗어날 경우에는 디지털 신호 제어부(351)에 의해 램프신호 발생기(321)에 구비되는 저항(들) 및 캐패시터(들)의 값이 변경되며, 그에 따라 노멀 아날로그 디지털 변환부(331)의 이득 특성이 스펙에 맞추어진다.
따라서, CMOS 이미지 촬영 장치(301)의 이득 특성이 최적화되고, 생산 수율도 향상된다.

Claims (21)

  1. CMOS 이미지 촬영 장치에 구비되는 픽셀 센서로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는데 필요한 램프 신호를 발생하는 램프신호 발생기에 있어서,
    외부의 입력 신호가 인가되며, 복수개의 저항들로 구성된 저항 어레이;
    상기 저항 어레이에 연결되며, 외부에서 입력되는 램프제어 신호에 응답하여 상기 복수개의 저항들의 연결 및 끊어짐을 제어하는 램프신호 제어부;
    상기 저항 어레이로부터 출력되는 신호를 적분하여 상기 램프 신호로써 출력하는 연산 증폭기; 및
    상기 저항 어레이와 상기 연산 증폭기의 출력단 사이에 연결된 적어도 하나의 캐패시터를 구비하는 것을 특징으로 하는 램프신호 발생기.
  2. 제1항에 있어서, 상기 램프신호 제어부는
    상기 복수개의 저항들에 병렬로 연결된 복수개의 저항제어 스위치들; 및
    상기 복수개의 저항제어 스위치들에 연결되며, 상기 램프제어 신호에 응답하여 상기 복수개의 저항제어 스위치들을 개폐시키는 멀티플렉서를 구비하는 것을 특징으로 하는 램프신호 발생기.
  3. 제2항에 있어서, 상기 연산 증폭기는 반전 입력단과 비반전 입력단을 구비하 며, 상기 저항 어레이로부터 출력되는 신호는 상기 반전 입력단으로 입력되고, 상기 비반전 입력단은 접지되는 것을 특징으로 하는 램프신호 발생기.
  4. 제2항에 있어서, 상기 복수개의 저항제어 스위치들은 상기 복수개의 저항들에 하나씩 연결되는 것을 특징으로 하는 램프신호 발생기.
  5. 제1항에 있어서, 상기 복수개의 저항들은 모두 직렬로 연결되는 것을 특징으로 하는 램프신호 발생기.
  6. 제1항에 있어서, 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기의 출력 신호를 버퍼링하여 상기 램프 신호로써 출력하는 버퍼를 더 구비하는 것을 특징으로 하는 램프신호 발생기.
  7. 제1항에 있어서, 상기 램프 신호는 상기 저항 어레이의 저항값과 상기 적어도 하나의 캐패시터의 용량의 곱에 반비례하고 상기 입력 신호에 비례하는 것을 특징으로 하는 램프신호 발생기.
  8. 제1항에 있어서, 상기 적어도 하나의 캐패시터는 복수개의 캐패시터들로 구성되며, 상기 램프신호 제어부는
    상기 복수개의 캐패시터들에 연결된 복수개의 캐패시터 제어 스위치들; 및
    상기 복수개의 캐패시터 제어 스위치들에 연결되며, 상기 램프제어 신호에 응답하여 상기 복수개의 캐패시터 제어 스위치들을 개폐시키는 다른 멀티플렉서를 더 구비하는 것을 특징으로 하는 램프신호 발생기.
  9. 제8항에 있어서, 상기 복수개의 캐패시터들은 모두 병렬로 연결되는 것을 특징으로 하는 램프신호 발생기.
  10. 제8항 또는 제9항에 있어서, 상기 복수개의 캐패시터 제어 스위치들은 각각 상기 복수개의 캐패시터들에 직렬로 연결되는 것을 특징으로 하는 램프신호 발생기.
  11. CMOS 이미지 촬영 장치에 구비되는 픽셀 센서로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는데 필요한 램프 신호를 발생하는 램프신호 발생기에 있어서,
    외부의 입력 신호가 인가되는 저항;
    상기 저항에 연결되며, 상기 입력 신호를 적분하는 연산 증폭기;
    상기 저항과 상기 연산 증폭기의 출력단 사이에 연결되며, 복수개의 캐패시터들로 구성된 캐패시터 어레이; 및
    상기 캐패시터 어레이에 연결되며, 외부에서 입력되는 램프제어 신호에 응답하여 상기 복수개의 캐패시터들을 연결 및 끊어짐을 제어하는 램프신호 제어부를 구비하는 것을 특징으로 하는 램프신호 발생기.
  12. 제11항에 있어서, 상기 복수개의 캐패시터들은 모두 병렬로 연결되는 것을 특징으로 하는 램프신호 발생기.
  13. 제11항 또는 제12항에 있어서, 상기 램프신호 제어부는
    상기 복수개의 캐패시터들에 직렬로 연결된 복수개의 캐패시터 제어 스위치들; 및
    상기 복수개의 캐패시터 제어 스위치들에 연결되며, 상기 램프제어 신호에 응답하여 상기 복수개의 캐패시터 제어 스위치들을 개폐시키는 멀티플렉서를 구비하는 것을 특징으로 하는 램프신호 발생기.
  14. 제11항에 있어서, 상기 연산 증폭기는 반전 입력단과 비반전 입력단을 구비하고, 상기 저항으로부터 출력되는 신호는 상기 반전 입력단으로 입력되고, 상기 비반전 입력단은 접지되는 것을 특징으로 하는 램프신호 발생기.
  15. 제13항에 있어서, 상기 복수개의 캐패시터 제어 스위치들은 상기 복수개의 캐패시터들에 하나씩 연결되는 것을 특징으로 하는 램프신호 발생기.
  16. 제11항에 있어서, 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기 의 출력 신호를 버퍼링하여 상기 램프 신호로써 출력하는 버퍼를 더 구비하는 것을 특징으로 하는 램프신호 발생기.
  17. 외부에서 입력되는 광신호를 받아서 아날로그 신호를 출력하는 화소가 다수개 배열된 화소 어레이;
    입력 신호와 램프제어 신호를 입력하고, 상기 입력 신호를 적분하여 상기 램프 신호로써 출력하며, 상기 램프제어 신호에 응답하여 상기 램프 신호의 전압 레벨을 조정하는 램프신호 발생기;
    상기 화소 어레이로부터 출력되는 아날로그 신호들과 상기 램프 신호를 입력하고, 상기 램프 신호에 응답하여 상기 아날로그 신호들을 디지털 신호들로 변환하는 노멀 아날로그 디지털 변환부;
    상기 노멀 아날로그 디지털 변환부와 동일한 동작 특성을 가지며, 테스트용 아날로그 신호와 상기 램프 신호를 입력하고, 상기 램프 신호에 응답하여 상기 테스트용 아날로그 신호를 디지털 신호로 변환하는 테스트용 아날로그 디지털 변환부; 및
    상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호를 입력하고, 상기 테스트용 아날로그 신호와 상기 램프제어 신호를 출력하며, 상기 테스트용 아날로그 디지털 변환부로부터 출력되는 디지털 신호에 응답하여 상기 램프제어 신호를 조정하여 출력하는 이미지 제어부를 구비하는 것을 특징으로 하는 CMOS 이미지 촬영 장치.
  18. 제17항에 있어서, 상기 노멀 아날로그 디지털 변환부는
    상기 다수개의 화소들로부터 출력되는 아날로그 신호들을 샘플링하는 다수개의 CDS부들;
    상기 다수개의 CDS부들과 상기 램프신호 발생기에 연결되며, 상기 다수개의 CDS부들의 출력신호들과 상기 램프 전압을 비교하는 다수개의 비교부들;
    상기 다수개의 비교부들의 출력신호들과 상기 카운터로부터 출력되는 디지털 신호들을 래치 및 출력하는 다수개의 래치부들; 및
    상기 다수개의 래치부들에 연결되며, 클럭 신호를 입력하고, 상기 다수개의 비교부들의 출력신호들이 액티브인 동안, 상기 클럭 신호의 펄스 수를 카운트하여 디지털 신호로써 상기 다수개의 래치부들로 전송하는 카운터를 구비하는 것을 특징으로 하는 CMOS 이미지 촬영 장치.
  19. 제17항 또는 제18항에 있어서, 상기 테스트용 아날로그 디지털 변환부는
    상기 테스트용 아날로그 신호를 샘플링하는 테스트용 CDS부;
    상기 테스트용 CDS부와 상기 램프신호 발생기에 연결되며, 상기 테스트용 CDS부의 출력신호와 상기 램프 신호를 비교하는 테스트용 비교부;
    상기 테스트용 비교부로부터 출력되는 신호와 상기 카운터로부터 출력되는 디지털 신호를 래치 및 출력하는 테스트용 래치부를 구비하고,
    상기 카운터는 상기 테스트용 비교부의 출력신호가 액티브인 동안, 상기 클럭 신호의 펄스 수를 카운트하여 상기 테스트용 래치부로 전송하는 것을 특징으로 하는 CMOS 이미지 촬영 장치.
  20. 제17항에 있어서, 상기 노멀 아날로그 디지털 변환부와 상기 테스트용 아날로그 디지털 변환부는 각각 복수개인 것을 특징으로 하는 CMOS 이미지 촬영 장치.
  21. 제17항에 있어서, 상기 테스트용 아날로그 디지털 변환부에 연결되는 적어도 하나의 테스트용 핀을 더 구비하고, 외부로부터 상기 적어도 하나의 테스트용 핀에 전압을 인가함으로써 상기 테스트용 아날로그 디지털 변환부 및 노멀 아날로그 디지털 변환부의 동작 특성이 측정되는 것을 특징으로 하는 CMOS 이미지 촬영 장치.
KR1020050054364A 2005-06-23 2005-06-23 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기 KR100699850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050054364A KR100699850B1 (ko) 2005-06-23 2005-06-23 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기
US11/279,141 US7218265B2 (en) 2005-06-23 2006-04-10 CMOS image capture device with self-correcting gain characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054364A KR100699850B1 (ko) 2005-06-23 2005-06-23 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기

Publications (2)

Publication Number Publication Date
KR20060134578A KR20060134578A (ko) 2006-12-28
KR100699850B1 true KR100699850B1 (ko) 2007-03-27

Family

ID=37566674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054364A KR100699850B1 (ko) 2005-06-23 2005-06-23 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기

Country Status (2)

Country Link
US (1) US7218265B2 (ko)
KR (1) KR100699850B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148831B2 (en) 2003-10-27 2006-12-12 Micron Technology, Inc. Variable quantization ADC for image sensors
US7948532B2 (en) * 2006-05-19 2011-05-24 Jai Corporation Solid-state image-pickup device signal processing apparatus with signal compensation circuit
KR100878305B1 (ko) 2006-10-20 2009-01-14 삼성전자주식회사 저전력 소모 저잡음 씨모스 이미지 센서
JP5162946B2 (ja) * 2007-04-18 2013-03-13 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム
JP5094498B2 (ja) * 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
JP4831146B2 (ja) * 2008-09-01 2011-12-07 ソニー株式会社 デジタル−アナログ変換回路、固体撮像素子及び撮像装置
US8094215B2 (en) * 2008-10-02 2012-01-10 Altasens, Inc. Digital column gain mismatch correction for 4T CMOS imaging systems-on-chip
JP5178458B2 (ja) 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
KR101575245B1 (ko) 2009-02-17 2015-12-09 삼성전자주식회사 Ｒｃ 시정수 보상기를 이용한 아날로그 디지털 변환방법 및이를 위한 아날로그 디지털 변환 장치
KR101029619B1 (ko) * 2009-12-30 2011-04-15 주식회사 하이닉스반도체 Ｃｍｏｓ 이미지 센서
US8823427B1 (en) 2010-06-18 2014-09-02 Foveon, Inc. Unit element ramp generator for analog-to-digital converter
KR101181310B1 (ko) 2010-06-30 2012-09-11 에스케이하이닉스 주식회사 램프 신호 발생기 및 이미지 센서
CN102104744B (zh) * 2011-03-04 2013-01-16 北京思比科微电子技术股份有限公司 Cmos图像传感器像素读出电路结构及像素结构
KR102148801B1 (ko) * 2014-03-17 2020-08-28 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR20160131503A (ko) * 2015-05-07 2016-11-16 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
EP3696625B1 (de) * 2019-02-15 2022-04-13 Siemens Aktiengesellschaft Analog-eingabebaugruppe

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844807B2 (ja) 1996-04-30 2006-11-15 浜松ホトニクス株式会社 固体撮像素子
US6633335B1 (en) * 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
US6329974B1 (en) * 1998-04-30 2001-12-11 Agilent Technologies, Inc. Electro-optical material-based display device having analog pixel drivers
KR100340052B1 (ko) * 1998-06-30 2002-07-18 박종섭 이미지센서
KR100284309B1 (ko) * 1998-12-30 2001-03-02 김영환 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
KR100306876B1 (ko) * 1999-10-30 2001-11-02 박종섭 피드백 회로를 구비하여 고속으로 동작하기 위한 이미지 센서
DE19959539A1 (de) 1999-12-09 2001-06-13 Thomson Brandt Gmbh Bildaufnehmer
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
KR100399970B1 (ko) 2001-12-18 2003-09-29 주식회사 하이닉스반도체 램프신호 생성장치
KR20040017862A (ko) * 2002-08-22 2004-03-02 삼성전자주식회사 이미지 센서를 위한 아날로그-디지털 변환기
KR100576821B1 (ko) * 2002-12-05 2006-05-10 주식회사 애트랩 이미지 신호처리 시스템
US6885331B2 (en) * 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
기재불비

Also Published As

Publication number Publication date
US7218265B2 (en) 2007-05-15
KR20060134578A (ko) 2006-12-28
US20060290552A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
KR100699850B1 (ko) 이득 특성을 자체적으로 보정하는 ｃｍｏｓ 이미지 촬영장치 및 이에 구비되는 램프신호 발생기
US5877715A (en) Correlated double sampling with up/down counter
US8243178B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
EP2063535B1 (en) Ad converter circuit and optical sensor
KR100674966B1 (ko) 동작중에도 아날로그 디지털 변환기의 특성을 검사할 수있는 이미지 촬상용 반도체 장치
JP5893573B2 (ja) 固体撮像装置
US5920274A (en) Image sensor employing non-uniform A/D conversion
JP5090190B2 (ja) アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器
US7639290B2 (en) Data read circuit of solid-state imaging device, imaging apparatus, and data read method for solid-state imaging device
KR101926605B1 (ko) 멀티 입력채널을 가지는 샘플 앤 홀드 회로 및 이를 이용한 아날로그 디지털 변환기
US20020122129A1 (en) CMOS image sensor improving picture quality
JP2002218324A (ja) 比較装置を有するｃｍｏｓイメージセンサ及びそのオフセット電圧除去方法
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
EP1757912B1 (en) Photo detector apparatus
CN112866593B (zh) 一种像素电路和一种红外成像系统
KR20070004838A (ko) 광검출 장치
CN107613230B (zh) 高分辨率大动态范围数字化读出装置及其读出方法
US6157332A (en) Self-calibrating video digital to analog converter
US20170339358A1 (en) Phase delay counting analog-to-digital converter circuitry
CN114503545A (zh) 双斜坡像素读出
US20200358975A1 (en) Ad conversion circuit, imaging device, and endoscope system
KR20050012558A (ko) 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로
CN114402531A (zh) 图像传感器中的快速多重采样
KR20230125271A (ko) 데이터 변환기용 적응형 전하 측정 회로
KR20100131729A (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14