CN112640435A - 固态成像元件和电子设备 - Google Patents

固态成像元件和电子设备 Download PDF

Info

Publication number
CN112640435A
CN112640435A CN201980055438.0A CN201980055438A CN112640435A CN 112640435 A CN112640435 A CN 112640435A CN 201980055438 A CN201980055438 A CN 201980055438A CN 112640435 A CN112640435 A CN 112640435A
Authority
CN
China
Prior art keywords
voltage
bit
converter
reference voltages
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980055438.0A
Other languages
English (en)
Inventor
中川大辅
江藤慎一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112640435A publication Critical patent/CN112640435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种固态成像元件，设有：转换器(14)，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；多个电压产生部(102a、102b)，所述多个电压产生部中的每个产生多个基准电压；和设定部(12d)，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于转换结果而选择的基准电压来设定所述阈值电压。

Description

固态成像元件和电子设备
技术领域
本公开涉及固态成像元件和电子设备。
背景技术
在诸如互补金属氧化物半导体(CMOS)图像传感器等成像元件中，通过设置在各像素内的光电转换元件对从被摄体入射的光执行光电转换，并且经由放大晶体管和垂直信号线读出与所获得的电荷的量相对应的电压信号。通过具有比较器的AD转换器，将读出的电压信号从模拟信号转换(AD转换)为数字信号，以作为成像数据输出。
作为用于成像元件的AD转换器，已知一种采用逐次逼近型AD转换器的构成，该逐次逼近型AD转换器通过将输入信号与基于基准电压使用电容性数模(DA)转换器产生的阈值电压进行比较来将输入信号逐次地转换为数字值。一般而言，在适用于图像传感器的AD转换器中，AD转换器的转换范围相对于要获取的输入信号的范围具有冗余范围，以应对AD转换器和像素的特性差异。
引用文献列表
专利文献
专利文献1：日本专利申请特开第2013-239951号
发明内容
技术问题
不论输入信号范围如何，特性差异都包括以恒定的偏移电压存在的成分。当模拟增益较低时，可以由AD转换器转换的输入信号的电压范围较大。偏移电压相对于输入信号的范围看起来相对较小。冗余范围与输入信号范围之比可能减小。当模拟增益较高时，偏移电压相对于输入信号范围看起来较大。冗余范围与输入信号之比变大。在AD转换器中，AD转换中的位数相对于模拟增益通常是恒定的。当模拟增益较高时，需要更多的冗余位。基于模拟增益较高的情况来确定AD转换器的位数。当模拟增益较低时，包括不必要的冗余范围。这需要较高的基准电压，从而难以降低基准电压源的功率。
本公开提供了易于降低逐次逼近型AD转换器中的基准电压的固态成像元件和电子设备。
问题的解决方案
为了解决上述问题，根据本公开一个方面的固态成像元件包括：转换器，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；多个电压产生部，所述多个电压产生部各自产生多个基准电压；和设定部，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于所述转换历史而选择的基准电压来设定所述阈值电压。
附图说明
图1是示出了可以适用于第一实施方案的固态成像元件和使用该固态成像元件的电子设备的示例性构成的框图。
图2是示出了可以适用于第一实施方案的AD转换器的示例性构成的框图。
图3是示出了根据现有技术的逐次逼近型AD转换器的示例性构成的图，该逐次逼近型AD转换器包括从一个电压产生多个基准电压的DA转换器。
图4是示出了根据现有技术的逐次逼近型AD转换器的图，该逐次逼近型AD转换器包括从一个电压获得多个基准电压并且将所获得的各基准电压进一步分为多个系统的DA转换器。
图5是用于说明从单一的电压产生包括在多个系统中的电压的构成中的AD转换范围的图。
图6是示出了根据第一实施方案的逐次逼近型AD转换器的示例性基本构成的图。
图7是示出了根据第一实施方案的逐次逼近型AD转换器的更具体的构成例的图。
图8是用于说明根据第一实施方案的逐次逼近型AD转换器中的AD转换范围的图。
图9A是用于概略地说明可以适用于第一实施方案的使用冗余位的判定错误校正的图。
图9B是用于概略地说明可以适用于第一实施方案的使用冗余位的判定错误校正的图。
图9C是用于概略地说明可以适用于第一实施方案的使用冗余位的判定错误校正的图。
图10是示出了可以实现高分辨率并且可以适用于第一实施方案的AD转换的示例的图。
图11是示出了通过扩大冗余范围来执行AD转换的示例的图，该AD转换可以适用于第一实施方案。
图12A是更具体地示出了可以适用于第一实施方案的基准电压产生器的构成的图。
图12B是更具体地示出了可以适用于第一实施方案的基准电压产生器的构成的图。
图13是示出了可以适用于第一实施方案并且可以减小多个系统之间的差异的构成的第一示例的图。
图14是示出了可以适用于第一实施方案并且可以减小多个系统之间的差异的构成的第二示例的图。
图15是概略地示出了可以适用于第二实施方案的间接ToF方式距离图像传感器的示例性构成的图。
图16是示出了可以适用于第二实施方案的像素的示例性构成的电路图。
具体实施方式
下面，参照附图对本公开的实施方案进行详细地说明。在以下的实施方案中，对相同的部分标注相同的附图标记，并省略重复的说明。
[第一实施方案]
(可以适用于第一实施方案的固态成像元件和电子设备的示例性构成)
图1是示出了可以适用于第一实施方案的固态成像元件和使用该固态成像元件的电子设备的示例性构成的框图。在图1中，可以适用于第一实施方案的电子设备1000包括固态成像元件1、图像处理部1001和控制部1002。
固态成像元件1包括像素阵列部2、行扫描电路3、模数(AD)转换部5、定时控制部6、列扫描电路7和信号处理部8。
像素阵列部2设有多条扫描线和多条信号线。在各扫描线和各信号线的交叉点处，配置有像素电路。多个像素电路以二维格子状设置。在定时控制部6的控制下，行扫描电路3使多条扫描线中的任一条处于激活状态，并驱动与被激活的扫描线相对应的像素阵列部2中包括的一行(对应于一列)的像素电路，以输出像素信号VSL。
例如，定时控制部6基于从控制部1002供给的时钟信号来控制行扫描电路3、AD转换部5和列扫描电路7中的每个操作的定时。
AD转换部5具有后述的多个AD转换器，并且将从像素阵列部2输出的作为模拟信号的像素信号VSL转换为作为数字信号的像素数据。
在定时控制部6的控制下与行扫描电路3和AD转换部5的操作同步地操作的列扫描电路7将像素数据顺次地传输到信号处理部8，该像素数据是针对每条信号线通过AD转换部5对像素信号VSL执行AD转换而得到的。信号处理部8对所传输的像素数据进行诸如噪声去除和自动增益控制(AGC)等信号处理。
在以上说明中，信号处理部8配置在固态成像元件1内。然而，位置不限于该示例。例如，信号处理部8可以单独地设置在固态成像元件1的外部。固态成像元件1内的电路可以配置在单一的半导体基板上，或者可以通过分散在多个层叠的半导体基板上来配置。
例如，一帧的图像数据由经过信号处理部8的信号处理之后的包括在像素阵列部2中的像素电路的各条像素数据形成。例如，图像数据从固态成像元件1输出并被传输到图像处理部1001。例如，图像处理部1001可以对从固态成像元件1传输来的图像数据进行诸如去马赛克处理、白平衡调整处理以及伽马校正处理等图像处理。图像处理部1001还可以对已经进行了这种图像处理之后的图像数据进行压缩编码处理。
例如，包括中央处理单元(CPU)、只读存储器(ROM)、随机存取存储器(RAM)、计时器和各种接口的控制部1002控制电子设备1000的整体操作。例如，当电子设备1000是依照从被摄体经由光学系统进入固态成像元件1的光进行成像的成像装置时，控制部1002可以对光学系统进行控制并对固态成像元件1进行驱动控制(例如，光圈控制和曝光控制)。
图2是示出了可以适用于第一实施方案的AD转换部5的示例性构成的框图。在图2中，AD转换部5包括多个AD转换器101、102、...、10n-1和10n(n是自然数)。在图2中，包括位于AD转换器101、102、...、10n-1和10n的上侧的像素PX1～PX34的构成对应于图1中的像素阵列部2。
在图2所示的示例中，AD转换部5为其中在一个AD转换器中针对八列以时分方式进行处理的示例。为了简化图示，图2示出了2n个(n是自然数)所设置的AD转换器之中的n个AD转换器101～10n。实际上，n个剩余的AD转换器配置在从像素开始沿向上方向延伸的输出信号线的上侧。
在这种情况下，其中每个均是逐次逼近型的AD转换器(在下文中，称为逐次逼近型AD转换器)的AD转换器101～10n各自包括数模(DA)转换器12、前置放大器部13、比较器14和逻辑部15。
在图2所示的示例中，在像素PX1～PX4、像素PX11～PX14、像素PX21～PX24以及像素PX31～PX34这16个像素之中，一半的8个像素被分配给各逐次逼近型AD转换器101～10n。
具体地，对于所示的逐次逼近型AD转换器101～10n，分配像素PX1、PX3、PX11、PX13、PX21、PX23、PX31和PX33这八个像素。以相同的方式，对于n个AD转换器(未示出)，分配像素PX2、PX4、PX12、PX14、PX22、PX24、PX32和PX3这八个像素。
下面，对图2所示的AD转换部5的基本操作进行说明。包括在AD转换部5中的逐次逼近型AD转换器101～10n和n个AD转换器(未示出)同步且彼此独立地进行处理。以逐次逼近型AD转换器101为例来对基本操作进行说明。
例如，针对每次的数据读出，逐次逼近型AD转换器101按照从像素PX1、像素PX3、像素PX11、像素PX13、像素PX21、像素PX23、像素PX31到像素PX33的顺序进行处理。
在第一处理定时，逐次逼近型AD转换器101的DA转换器12基于基准电压，依照从逻辑部15供给的具有数字值的控制信号，产生与位位置相对应的阈值电压Vth。由DA转换器12产生的阈值电压Vth经由前置放大器部13被输入到比较器14的一个输入端。
将像素信号VSL从像素信号输入端子TSL1～TSL8中的以时分控制方式选择的像素信号输入端子输入到比较器14的另一输入端。比较器14将输入到一个输入端的阈值电压Vth与输入到另一输入端的像素信号VSL进行比较，以将比较结果发送到逻辑部15。
例如，逻辑部15依照比较结果将对象的位位置的位值保持在寄存器中。依照比较结果，逻辑部15产生与下一位位置相对应的用于设定阈值电压Vth的数字值，以将该数字值供给到DA转换器12。DA转换器12对该数字值执行DA转换以产生阈值电压Vth。所产生的阈值电压Vth经由前置放大器部13被输入到比较器14的另一输入端。
逐次逼近型AD转换器101针对每个位从最高有效位到最低有效位逐次地重复上述处理，以将像素信号VSL转换为数字像素数据。例如，当逻辑部15结束直到最低有效位为止的处理时，逐次逼近型AD转换器101例如从输出端子TDOUT输出保持在逻辑部15的寄存器中的具有一定位长的像素数据DVSL。
以相同的方式，在时分控制下从第二处理定时到第八处理定时中的每个处理定时，逐次逼近型AD转换器101对从输入像素信号输入端子TVSL2～TVSL8输入并且对应于各个像素PX3、PX11、PX13、PX21、PX23、PX31和PX33的像素信号VSL进行处理。
逐次逼近型AD转换器102～10n和n个AD转换器(未示出)并行地同时进行相同的处理。
[根据第一实施方案的AD转换处理的更具体的示例]
(根据现有技术的构成及其处理例)
下面对根据第一实施方案的逐次逼近型AD转换器101～10n的构成及其AD转换处理进行说明。在下面的说明中，除非另外具体说明，否则将逐次逼近型AD转换器101～10n统称为逐次逼近型AD转换器10。在说明第一实施方案之前，为了使说明容易理解，对根据现有技术的逐次逼近型AD转换器的构成及其处理例进行说明，根据现有技术的逐次逼近型AD转换器对应于根据第一实施方案的逐次逼近型AD转换器101～10n。
逐次逼近型AD转换器通过二进制搜索顺次地将输入信号的电压与基于从基准电压产生的以二进制方式增加且对应于位数的电压值而针对每个位产生的阈值电压Vth进行比较，从而将作为模拟信号的输入信号转换为数字信号。阈值电压Vth通常由使用电容以二进制方式增加的电容器的电容性DA转换器产生。当使用单一的基准电压时，电容性DA转换器所需的电容器的电容变大，导致电路面积增大。
已经提出了使用具有多个基准电压的电容性DA转换器的逐次逼近型AD转换器。图3是示出了根据现有技术的逐次逼近型AD转换器10a的示例性构成的图。逐次逼近型AD转换器10a包括DA转换器12a，该DA转换器12a从一个电压产生上限电压VRT、中间电压VRC和下限电压VRB的多个基准电压。在图3所示的示例中，上限电压VRT、中间电压VRC和下限电压VRB从一个电压VDD-ref通过电阻分压产生。作为上限电压VRT和下限电压VRB之间的差分的电压VREF是逐次逼近型AD转换器10a的AD转换范围。
在图3所示的逐次逼近型AD转换器10a中，省略了图2所示的前置放大器部13和逻辑部15。
在图3所示的逐次逼近型AD转换器10a中，电压VDD-ref的电压Vref被形成梯形电阻电路的电阻R2121～R2126分压。从各连接点2041～2043分别提取上限电压VRT、中间电压VRC和下限电压VRB。
在逐次逼近型AD转换器10a中，像素信号VSL经由耦合电容器201被输入到比较器200(对应于图2的比较器14)的另一输入端。
用于产生阈值电压Vth并且具有分别以二进制方式(两倍)增加的电容C、2C、4C和8C的电容器C2101、C2102、C2103和C2104的一端经由连接线202连接到比较器200的一个输入端。各电容器C2101～C2104的另一端分别连接到开关SW2111～SW2114的各端子x。开关SW2111～SW2114各自被控制成使得端子a、b和c中的一个端子通过从逻辑部15(未示出)输出的控制信号连接到端子x。
在开关SW2111～SW2114中的每个中，各端子a连接到连接点2041以接收上限电压VRT的供给，各端子b连接到连接点2042以接收中间电压VRC的供给，并且各端子c连接到连接点2043以接收下限电压VRB的供给。作为上限电压VRT与下限电压VRB之间的电位差的电压VREF是逐次逼近型AD转换器10a的AD转换范围。
电容Cp表示连接线202的寄生电容。
在该构成中，将从电容器C2101～C2104之中的由开关SW2111～SW2114选择的电容器与电容器C2100之间的连接点提取的电压作为阈值电压Vth输入到比较器200的一个输入端。
关于操作，在各开关SW2111～SW2114中分别连接端子x和端子b，导致中间电压VRC被施加到各电容器C2101～C2104的各开关SW2111～SW2114的端子x侧的端，然后特定电位被施加到与比较器200的一个输入端连接的连接线202，从而使各电容器C2101～C2104复位。
比较器200将输入到一个输入端的像素信号VSL与输入到另一输入端的阈值电压Vth进行比较。作为比较的结果，例如，当像素信号VSL的电压值高于阈值电压Vth的电压值时，比较器200将位值判定为“1”，而当像素信号VSL的电压值低于阈值电压Vth的电压值时，例如，比较器200将位值判定为“0”。例如，依照各电容器C2101～C2104的复位时的判定结果，当最高有效位(MSB)的判定为“1”时，连接开关SW2114的端子a和端子x。结果，利用具有电容8C的电容器C2104，使阈值电压Vth上升。当复位时的判定结果为“0”时，连接开关SW2114的端子c和端子x，以使阈值电压Vth降低。
对于下一位的判定，使用依照前一位的判定结果而改变的阈值电压Vth。当前一判定结果为“1”时，在开关SW2113中连接端子x与端子a。结果，利用具有电容4C并经由连接线202连接到比较器200的一个输入端的电容器C2103，使阈值电压Vth下降。当前一判定结果为“0”时，在开关SW2113中连接端子x与端子c。结果，利用经由连接线202连接到比较器200的一个输入端的电容器C2103，使阈值电压Vth下降。以如上所述的相同方式，比较器200将像素信号VSL与阈值电压Vth进行比较。当像素信号VSL的电压值高于阈值电压Vth的电压值时，比较器200将位值判定为“1”，而当像素信号VSL的电压值低于阈值电压Vth的电压值时，比较器200将位值判定为“0”。
逐次逼近型AD转换器10a重复进行上述处理直到最后一位为止，以将像素信号VSL转换为具有数字值的像素数据。如上所述，逐次逼近型AD转换器10a使用基于高阶位的转换结果而设定的阈值电压Vth，从高阶侧位到低阶侧位针对每个位逐次地执行输入电压的转换。
当对像素信号执行AD转换时，考虑到预充电相(P相)中的分布变化、比较器200的偏移电压以及因电容性DA转换器中的寄生电容和冗余位电容而引起DA转换中的进一步增益损耗，需要将电压VREF的电压宽度设定为更大。1LSB的大小由输入到比较器200中的像素信号VSL的输入范围和AD转换的位数确定。为了在不改变1LSB的情况下增大电压VREF的电压宽度，需要增加DA转换器12a的位数。
在DA转换器12a中，当DA转换范围增加一位时，需要使电压VREF的电压值加倍。电压VREF的上限由电源电压确定。随着电压上升，基准电压产生电路的功耗增加。为了减小电压VREF的电压值，存在如下的方法：增大DA转换器12a中的用于产生阈值电压Vth的电容器的电容，由此降低DA转换的增益损耗。然而，该方法导致电路面积增大并且出现DA转换器12a的稳定(settling)劣化。
特别地，从其提取中间电压VRC并且作为由电阻R2121～R2126组成的梯形电阻电路的中间节点的连接点2042具有高的输出阻抗。这会导致DA转换中的稳定时间过长。当减小梯形电阻电路的电阻值以实现DA转换中的短时间稳定时，需要增加电流以确保必要的DA转换范围，从而导致基准电压产生电路的功耗增加。
图4是示出了根据现有技术的逐次逼近型AD转换器10b的示例性构成的图。逐次逼近型AD转换器10b包括DA转换器12b，该DA转换器12b从一个电压VDD-ref获得多个基准电压(上限电压VRT和VRT2、中间电压VRC以及下限电压VRB2和VRB)并将所获得的各基准电压分为多个系统。具体地，在图4所示的示例中，将从电压VDD-ref获得的各电压分为两个系统，即，由上限电压VRT、中间电压VRC和下限电压VRB组成的基准电压的系统以及由上限电压VRT2、中间电压VRC和下限电压VRB2组成的基准电压的系统。在图4中，省略了连接线202的寄生电容。
在图4所示的逐次逼近型AD转换器10b中，从各连接点2181～2185分别提取由形成梯形电阻电路的电阻R2171～R2176分压的各上限电压VRT和VRT2、中间电压VRC以及下限电压VRB2和VRB。
用于产生阈值电压Vth的电容器C2131和C2132的一端经由连接线202连接到比较器200的一个输入端。电容器C2131和C2132分别具有以二进制方式(两倍)增加的电容C和电容2C。电容器C2131和C2132对应于逐次逼近型AD转换器10b的AD转换中的低阶位侧的转换。
与电容器C2131和C2132同样地分别具有电容C和电容2C的电容器C2141和C2142的一端经由连接线202进一步连接到比较器200的一个输入端。电容器C2141和C2142对应于逐次逼近型AD转换器10b的AD转换中的高阶位侧的转换。
在逐次逼近型AD转换器10b中，具有电容4C并且用于产生阈值电压Vth的电容器C215经由连接线202进一步连接到比较器200的一个输入端。针对冗余位设置电容器C215。
各电容器C2131、C2132、C2141、C2142和C215的另一端分别连接到开关SW2161～SW2165的各端子x。开关SW2161～SW2165各自被控制成使得端子a、b和c中的一个端子通过从逻辑部15(未示出)输出的控制信号连接到端子x。
在图4所示的示例中，使连接点2181和2185之间的电位差(上限电压VRT和下限电压VRB之间的电位差)为电压VREF，使连接点2182和2184之间的电位差(上限电压VRT2与下限电压VRB2之间的电位差)为电压1/4VREF。连接点2181和2185连接到开关SW2163～SW2165的端子c。连接点2182和2184连接到开关SW2161和SW2162的端子c。连接点2183连接到开关SW2161～SW2165中的每个的端子b。
在图4所示的构成中，用于产生阈值电压Vth的电压包括两个系统，即，与将电压施加到电容器C2141、C2142和C215的电压VREF相对应的基准电压的系统，以及与将电压施加到电容器C2131和C2132的电压1/4VREF相对应的基准电压的系统。
该构成允许电压1/4VREF的系统的电容器C2131和C2132以及电压VREF的系统的电容器C2141和C2142具有相同的电容，从而使得能够减小DA转换器12b的整体电容。用于冗余位的电容器C215的电容需要是电容器C2142的电容的两倍。然而，由于电容器C2142的电容与低阶位侧的电容器C2132的电容相同，所以电容器C215的电容可以减小。
基于图4所示的构成的AD转换操作与参照图3所说明的相同。因此，省略其说明。
图5是用于说明图4所示的从单一的电压产生多个系统中包括的电压的构成中的AD转换范围的图。在图5的左侧，示出了当模拟增益较高时(在高模拟增益时)的AD转换范围的示例。在图5的右侧，示出了在低模拟增益时的AD转换范围的示例。在图5中，作为由于像素和AD转换器的特性差异而导致的值域(value region)的无效区域不能用于AD转换。无论AD转换范围如何，无效区域都作为电路特性存在。在低模拟增益和高模拟增益时，无效区域都具有同等的值域。通常，适用于图像传感器的AD转换器在AD转换范围内具有冗余范围，以对应于无效区域的值域。
在高模拟增益时，较小的像素信号VSL的电压范围被AD转换为必要的梯度(例如，4位)。1LSB的值较小。另一方面，在低模拟增益时，在不改变AD转换的梯度(gradation)的情况下，对较大的像素信号VSL的电压范围进行转换。1LSB的值较大。在图5中，在左侧和右侧对比地示出了在高模拟增益时的1LSB和在低模拟增益时的1LSB。
在图4所示的逐次逼近型AD转换器10b中，在高模拟增益时，在开关SW2161～SW2165中的每个中，例如，端子b连接到端子x，此后，切换连接使得端子a连接到端子x。结果，将作为中间电压VRC和上限电压VRT2之间的差分的电压(1/8VREF)施加到电容器C2131和C2132，导致阈值电压Vth上升。将作为中间电压VRC和上限电压VRT之间的差分的电压(1/2VREF)施加到电容器C2141、C2142和C215，导致阈值电压Vth上升。
在低模拟增益时，在开关SW2161～SW2165中的每个中，例如，端子c连接到端子x，此后，切换连接使得端子a连接到端子x。结果，将电压1/4VREF施加到电容器C2131和C2132，而将电压VREF施加到电容器C2141、C2142和C215。
在图4所示的逐次逼近型AD转换器10b中，从单一的电压VDD-ref产生多个基准电压(上限电压VRT和VRT2、中间电压VRC以及下限电压VRB和VRB2)。在高模拟增益时，冗余范围相对于有效信号区域(4位VSL范围)看起来较大，由此将AD转换器的范围设定为在高模拟增益时包括组合有有效信号区域和冗余范围的范围(5位ACDC范围)，以在任何模拟增益下都可以在有效信号区域内确保所需的AD转换的梯度。结果，在低模拟增益时，相对于无效区域的值域，设定包括额外范围的冗余范围(参照图5的右侧)，导致电压VREF的值增大。
在图4所示的构成中，当为了复位DA转换器12b而将与上限电压VRT和VRT2以及下限电压VRB和VRB2连接的电容连接到中间电压VRC时，以及当依照来自逻辑部15的控制信号将电容从中间电压VRC连接到上限电压VRT和VRT2以及下限电压VRB和VRB2时，电容的电荷经由开关SW2161～SW2164和形成梯形电阻电路的电阻R2171～R2176进行充电和放电。图3所示的构成也同样地操作。结果，DA转换器12b的稳定时间由充放电路径的电阻和电容确定。特别地，从其提取中间电压VRC并且作为由电阻R2171～R2176组成的梯形电阻电路的中间节点的连接点2183具有高的输出阻抗。结果，DA转换的稳定时间较长。
(根据第一实施方案的逐次逼近型AD转换器的示例性构成及其处理例)
下面，对根据第一实施方案的逐次逼近型AD转换器的示例性构成及其处理例进行说明。图6是示出了根据第一实施方案的逐次逼近型AD转换器的示例性基本构成的图。在图6中，对应于图2所示的各逐次逼近型AD转换器101、102、...、10n-1和10n的该逐次逼近型AD转换器10c包括多个构成，每个构成都产生用于设定阈值电压Vth的多个电压。多个构成可以分别独立地进行电压控制。
在图6所示的示例中，逐次逼近型AD转换器10c包括DA转换器12c、比较器14、逻辑部15、耦合电容器101以及基准电压产生器102a和102b。DA转换器12c包括电容器C1101、C1102、C1103和C1104以及开关SW1111、1112、1113和1114。在图6中，省略了图2所示的前置放大器部13。在图6中，省略了连接线102的寄生电容。
基准电压产生器102a输出电压VREF-A，并基于电压VREF-A产生上限电压VRT-A、中间电压VRC-A和下限电压VRB-A。基准电压产生器102b输出电压VREF-B，并基于电压VREF-B产生上限电压VRT-B、中间电压VRC-B和下限电压VRB-B。在图6中，基准电压产生器102a和102b也分别表示为基准电压产生器(A)和基准电压产生器(B)。
在基准电压产生器102a中，电压VREF-A被供给到形成梯形电阻电路的电阻R1121、R1122、R1123和R1124的一端，而电阻R1121、R1122、R1123和R1124的另一端具有接地电位(GND)。从连接电阻R1121、R1122、R1123和R1124的连接点1131、1132和1133分别提取上限电压VRT-A、中间电压VRC-A和下限电压VRB-A。
在图6所示的示例中，基准电压产生器102b具有与基准电压产生器102a相同的构成。在基准电压产生器102b中，电压VREF-B被供给到形成梯形电阻电路的电阻R1141、R1142、R1143和R1144的一端，而电阻R1141、R1142、R1143和R1144的另一端具有接地电位(GND)。从连接电阻R1141、R1142、R1143和R1144的连接点1151、1152和1153分别提取上限电压VRT-B、中间电压VRC-B和下限电压VRB-B。
例如，用于产生阈值电压Vth的电容器C1101和C1102分别具有以二进制方式增加的电容C和电容2C。电容器C1101和C1102的一端经由连接线102连接到比较器14的一个输入端。电容器C1101和C1102对应于逐次逼近型AD转换器10c的AD转换中的低阶位侧的转换。
电容器C1103和C1104的一端经由连接线102进一步连接到比较器14的一个输入端。与电容器C1101和C1102同样地，电容器C1103和C1104分别具有电容C和电容2C。电容器C1103和C1104对应于逐次逼近型AD转换器10c的AD转换中的高阶位侧的转换。
低阶位侧是针对通过AD转换的转换之后的各位的特定位位置的低阶侧(LSB侧)。高阶位侧是针对通过AD转换的转换之后的各位的特定位位置的位以及该位的高阶侧(MSB侧)。
各电容器C1101、C1102、C1101和C1102的另一端分别连接到开关SW1111～SW1114的各端子x。开关SW1111～SW1114由从逻辑部15输出的控制信号103控制，使得端子a、b和c中的一个端子连接到端子x。
基准电压产生器102b中的连接点1153、1152和1151分别连接到开关SW1111和SW1112的端子a、b和c。结果，从基准电压产生器102b输出的上限电压VRT-B、中间电压VRC-B和下限电压VRB-B被分别供给到开关SW1111和SW1112的端子a、b和c。
以与上述相同的方式，基准电压产生器102a中的连接点1133、1132和1131分别连接到开关SW1113和SW1114的端子a、b和c。结果，从基准电压产生器102a输出的上限电压VRT-A、中间电压VRC-A和下限电压VRB-A被分别供给到开关SW1113和SW1114的端子a、b和c。
如上所述，根据第一实施方案的逐次逼近型AD转换器10c使用基准电压产生器102a和102b这两个系统来进行上限电压VRT、中间电压VRC和下限电压VRB的产生和供给。
图7是示出了根据第一实施方案的逐次逼近型AD转换器的更具体的构成例的图。除了图6所示的逐次逼近型AD转换器10c的构成之外，图7所示的逐次逼近型AD转换器10d还包括电容器C116和开关SW117。相对于具有电容2C并且对应于高阶侧位的电容器C1104，电容器C116具有以二进制方式增加的电容4C。电容器C116的一端经由连接线102连接到比较器14的另一输入端。电容器C116的另一端连接到开关SW117的端子x。
基准电压产生器102a的连接点1133、1132和1131分别连接到开关SW117的端子a、b和c。结果，从基准电压产生器102a输出的上限电压VRT-A、中间电压VRC-A和下限电压VRB-A被分别供给到开关SW117的端子a、b和c。
从逐次逼近型AD转换器10d的外部将电压控制信号Vctrl1和Vctrl2分别供给到端子104a和104b。例如，从控制部1002供给电压控制信号Vctrl1和Vctrl2。
电压控制信号Vctrl1控制由基准电压产生器102a产生的电压VREF-A。因此，由基准电压产生器102a产生的上限电压VRT-A、中间电压VRC-A和下限电压VRB-A的电压值由电压控制信号Vctrl1控制。以与上述相同的方式，电压控制信号Vctrl2控制在基准电压产生器102b中产生的电压VREF-B，从而控制上限电压VRT-B、中间电压VRC-B和下限电压VRB-B的电压值。
如上所述，根据第一实施方案的逐次逼近型AD转换器10d具有用于产生阈值电压Vth的两个系统，并且可以独立地控制在各个系统中输出的各电压。
图8是用于说明图7所示的根据第一实施方案的逐次逼近型AD转换器中的AD转换范围的图。图8所示的各术语具有与图5所示的各术语相同的含义。省略其说明。
在高模拟增益时，较小的像素信号VSL的电压范围被AD转换为必要的梯度(例如，4位)。1LSB的值较小。另一方面，在低模拟增益时，在不改变AD转换的梯度的情况下，对较大的像素信号VSL的电压范围进行转换。1LSB的值较大。
参照图7，基准电压产生器102a中的上限电压VRT-A与下限电压VRB-A之间的电位差为电压VREF(1)，而基准电压产生器102b中的上限电压VRT-B与下限电压VRB-B之间的电位差为电压VREF(2)。电压VREF等于电压VREF(1)。
在图8左侧的高模拟增益时(18dB)，调整电压VREF-A和VREF-B以满足电压VREF(2)＝1/4×VREF。在低模拟增益时，调整电压VREF-A和VREF-B以满足电压VREF(1)＝4×VREF。结果，可以实现图8所示的高模拟增益时的AD转换范围和低模拟增益时的AD转换范围。
在图8所示的示例中，在低模拟增益时和高模拟增益时对于用作共用无效区域的冗余范围，在低模拟增益时分配1LSB，而在高模拟增益时分配8LSB。结果，高模拟增益时的AD转换器的必要范围为5位，而低模拟增益时的AD转换器的范围为4.2位。
在图7所示的示例中，当对应于高阶位侧的基准电压产生器102a系统中的电压VREF-A的电压值从低阶位侧的电压VREF-B的电压值的四倍变为两倍时，高阶位的最后位(the final bit)(高阶位侧的最低有效位)的振幅变为等于低阶位的最前位(the topbit)(低阶位侧的最高有效位)的振幅。结果，高阶位的最后位和低阶位的最前位彼此重叠。低阶位的最前位可以用作冗余位。在这种情况下，动态范围(AD转换范围)是变化前的1/2。在图7所示的构成中，由基准电压产生器102a输出的电压VREF-A的电压值设定宽度可以设定为等于或小于由基准电压产生器102b输出的电压VREF-B的电压值的四倍的任何电压值。
在图7所示的构成中，当低阶位侧的最前位是冗余位时，通过将作为基准电压产生器102a系统的输出电压的电压VREF-A的电压值设定为作为与低阶位侧相对应的基准电压产生器102b系统的输出电压的电压VREF-B的电压值的四倍，冗余位成为有效位。结果，动态范围加倍。
根据第一实施方案的逐次逼近型AD转换器10d具有两个系统，每个系统独立地产生并输出用于设定阈值电压Vth的电压。这使得能够在维持1LSB的同时动态地控制AD转换的动态范围，而不会改变由电路构成确定的转换位数以及电容性DA转换器的构成。结果，缩小了所需的基准电压的范围，从而使得能够降低基准电压。
在根据第一实施方案的逐次逼近型AD转换器10d中，基准电压产生器102a产生高阶位侧的各基准电压，并且基准电压产生器102b产生低阶位侧的各基准电压，导致电荷被供给到针对DA转换器12d的各个位的电容。与将所有电容连接到一个系统的基准电压产生器的情况相比，这减少了各基准电压产生器102a和102b的负荷。结果，改善了稳定。
考虑在高阶位侧的基准电压产生器102a中形成梯形电阻电路的电阻R1121～R1124中流动的电流与在低阶位侧的基准电压产生器102b中形成梯形电阻电路的电阻R1141～R1144中流动的电流相等的情况。在这种情况下，在图7所示的示例中，电阻R1141～R1144的电阻值是电阻R1121～R1124的电阻值的四分之一，原因是基准电压产生器102b中产生的电压VREF-B的电压值是基准电压产生器102a中产生的电压VREF-A的电压值的四分之一。可以减小从各连接点1151～1153观察到的输出阻抗，从而改善了低阶位转变时的稳定。
当逐次逼近型AD转换器10d应用于成像装置时，例如，低模拟增益和高模拟增益可以依照逐次逼近型AD转换器10d的数字信号输出的值通过控制部1002的曝光控制来设定。例如，当被摄体较暗时，将模拟增益设定为较高以增加曝光时间，而当被摄体较亮时，将模拟增益设定为较低以减少曝光时间。作为这种情况的可能示例，当基于通过对像素阵列部2中包括的所有像素的模拟像素信号进行AD转换而获得的值来计算的辉度值的平均等于或大于预定值时，设为低模拟增益，而当平均小于预定值时，设为高模拟增益。
(使用冗余位的判定错误校正)
下面，对使用冗余位的判定错误校正进行概略地说明，该判定错误校正可以适用于第一实施方案。图9A和图9B示出了当不使用冗余位时的示例。图9C示出了当使用冗余位时的示例。
在图9A～图9C中，为了说明的目的，下限电压VRB＝0，上限电压VRT＝V，并且将输入信号的模拟电压值转换成由3位表示的数字值。针对各位，例如，用虚线表示用于该位的判定的阈值电压Vth，并且以该虚线为中心的实线框表示用于由比较器14进行阈值电压Vth的判定的判定范围。
逐次逼近型AD转换器将比较对象与阈值电压Vth进行比较。例如，当比较对象>阈值电压Vth时，将位值设定为“1”，而当比较对象<阈值电压Vth时，将位值设定为“0”。当位值为“1”时，下一位(相对于前一位低一位的位)的阈值电压Vth获得为Vpre+1/2×Vpre，其中Vpre是前一阈值电压Vth。当位值为“0”时，下一位的阈值电压Vth获得为Vpre-1/2×Vpre。在逐次逼近型AD转换器中，依照在用作转换对象的位之前被转换的位的转换历史来设定阈值电压Vth。
图9A示出了当不存在位的判定错误时的AD转换的示例。在位(n+1)中，将比较对象和阈值电压Vth＝1/2V进行比较。由于“阈值电压Vth>比较对象”，所以将位(n+1)的值设定为“0”。下一位n的阈值电压Vth获得为Vth＝1/2V-1/2×(1/2V)＝1/4V。在下一位n中，将比较对象和阈值电压Vth＝1/4V进行比较。由于“阈值电压Vth<比较对象”，所以将位n的值设定为“1”。下一位n的阈值电压Vth获得为Vth＝1/4V+1/2×(1/4V)＝3/8V。在下一位(n-1)中，将比较对象和阈值电压Vth＝3/8V进行比较。由于“阈值电压Vth>比较对象”，所以将位(n-1)的值设定为“0”。比较对象的AD转换结果获得为以3位表示的“010”。
依照位(n-1)的判定结果：“阈值电压Vth>比较对象”，将下一位(n-2)(未示出)的阈值电压Vth计算为Vth＝3/8V+1/2×(3/8V)＝5/16V。阈值电压Vth＝5/16V与比较对象的电压值之间的差分是转换误差。在这种情况下，转换误差的误差因子是量子化误差。
图9B示出了在图9A中的判定中，当位(n+1)中发生判定错误并且该位值被设定为“1”时的示例。在这种情况下，下一位n的阈值电压Vth获得为Vth＝1/2V+1/2×(1/2V)＝3/4V。由于“阈值电压Vth>比较对象”，所以将位n的值设定为“0”。下一位(n-1)的阈值电压Vth获得为Vth＝3/4V+1/2×(3/4V)＝5/8V。由于“阈值电压Vth>比较对象”，所以将位n的值设定为“0”。在这种情况下，比较对象的AD转换结果为“100”，这与图9A中的示例的值不同。
依照位(n-1)的判定结果：“阈值电压Vth>比较对象”，将下一位(n-2)(未示出)的阈值电压Vth计算为Vth＝5/8V+1/2×(5/8V)＝9/16V。阈值电压Vth＝9/16V与比较对象的电压值之间的差分是转换误差。从图9B中可以理解的是，转换误差变得比图9A中的示例的转换误差大。
图9C示出了相对于在图9B的位(n+1)中出现判定错误的示例，将使用冗余位n'的判定应用于位n的示例。在图9C中，用斜线表示冗余位n'的冗余范围。冗余位可以仅通过冗余位权重×0.5而返回判定错误。在图9C所示的示例中，相对于图9B的位(n+1)的判定错误，通过利用冗余范围将判定范围扩大位n的判定范围的1/2来进行判定。
在图9C中，位n'(冗余位)的阈值电压Vth从作为位n'的前一位的位n的阈值电压Vth的3/4V变为1/2V。在这种情况下，由于“阈值电压Vth>比较对象”，所以将位n'的值设定为“0”。下一位(n-1)的阈值电压Vth获得为Vth＝1/2V-1/2×1/2×(1/2V)＝3/8V。由于“阈值电压Vth>比较对象”，所以将位n的值设定为“0”。在这种情况下，基于根据冗余位n'的判定结果的采用，比较对象的AD转换的结果为“100”。
依照位(n-1)的判定结果：“阈值电压Vth>比较对象”，将下一位(n-2)(未示出)的阈值电压Vth计算为Vth＝3/8V+1/2×(3/8V)＝5/16V。阈值电压Vth＝5/16V与比较对象的电压值之间的差分是转换误差。如图9C所示，转换误差小于图9B所示的示例的转换误差，但是等于图9A所示的没有发生误差的情况的转换误差。
(根据第一实施方案的AD转换的更具体的示例)
下面，参照图10和图11对根据第一实施方案的AD转换的更具体的示例进行说明。在根据第一实施方案的逐次逼近型AD转换器10d中，当如图8所示使基准电压范围最小化时，逐次逼近型AD转换器10d的位数是可以包括所需的AD转换范围的整数个。在图8左侧所示的低模拟增益时，所需的AD转换范围为4.2位。逐次逼近型AD转换器10d具有5位的AD转换范围。可以将0.8位的差分分配为冗余位。图10和图11是在根据第一实施方案的AD转换中可以通过切换基准电压范围来实现高分辨率和冗余范围扩大的示例。图10和图11所示的术语具有与图9A～图9C所示的术语相同的含义。省略其说明。
图10是示出了可以实现高分辨率并且可以适用于第一实施方案的AD转换的示例的图。图10示出了在用作高阶位侧的基准电压的电压VREF(1)是用作低阶位侧的基准电压的电压VREF(2)的四倍的条件下使用所有位作为有效位来实现高分辨率的AD转换的示例。图10示出了在没有发生位的判定错误的情况下的AD转换的示例。
在图10的位(n+1)中，将比较对象和阈值电压Vth＝1/2V进行比较。由于“阈值电压Vth>比较对象”，所以将位(n+1)的值设定为“0”。下一位n的阈值电压Vth获得为Vth＝1/2V-1/2×(1/2V)＝1/4V。在位n中，将比较对象和阈值电压Vth＝1/4V进行比较。由于“阈值电压Vth<比较对象”，所以将位n的值设定为“1”。下一位n'的阈值电压Vth获得为Vth＝1/4V+1/2×(1/4V)＝3/8V。在位n'中，将比较对象和阈值电压Vth＝3/8V进行比较。由于“阈值电压Vth>比较对象”，所以将位n'的值设定为“0”。下一位(n-1)的阈值电压Vth获得为Vth＝3/8V-1/2×(3/4V)＝5/16V。在位(n-1)中，将比较对象和阈值电压Vth＝5/16V进行比较。由于“阈值电压Vth>比较对象”，所以将位(n-1)的值设定为“0”。比较对象的AD转换结果为以4位表示的“0100”。
依照位(n-1)的判定结果：“阈值电压Vth>比较对象”，将下一位(n-2)(未示出)的阈值电压Vth计算为Vth＝5/16V+1/2×(5/16V)＝9/32V。阈值电压Vth＝9/32V与比较对象的电压值之间的差分是转换误差。
图11是示出了通过扩大冗余范围来执行AD转换的示例的图，该AD转换可以适用于第一实施方案。图11示出了当在用作高阶位侧的基准电压的电压VREF(1)是用作低阶位侧的基准电压的电压VREF(2)的两倍的条件下通过扩大由基准电压产生器102a和102b产生的基准电压的重叠范围来扩大冗余范围时的AD转换的示例。在这种情况下，4位的AD转换范围中的1位被分配为冗余位。图11示出了当存在位的判定错误并且通过冗余位校正判定错误时的AD转换的示例。
图11示出了在位(n+1)中发生判定错误的示例中将使用冗余位n'的判定应用于位n的示例。在图11所示的示例中，相对于位(n+1)的判定错误，通过利用冗余范围将判定范围扩大位n的判定范围的1/2来进行判定。
在图11中，在位(n+1)中发生判定错误，并且原本应判定为“0”的位值被判定为“1”。在这种情况下，下一位n的阈值电压Vth获得为Vth＝1/2V+1/2×(1/2V)＝3/4V。由于“阈值电压Vth>比较对象”，所以将位n的值设定为“0”。
下一位n'(冗余位n')的阈值电压Vth获得为Vth＝1/2V，并且由于“阈值电压Vth>比较对象”，所以将位n'的值设定为“0”。下一位(n-1)的阈值电压Vth获得为Vth＝1/2V-1/2×1/2×(1/2V)＝3/8V。由于“阈值电压Vth>比较对象”，所以将位n的值设定为“0”。在这种情况下，基于根据冗余位n'的判定结果的采用，比较对象的AD转换的结果为“100”。
依照位(n-1)的判定结果：“阈值电压Vth>比较对象”，将下一位(n-2)(未示出)的阈值电压Vth计算为Vth＝3/8V+1/2×(3/8V)＝5/16V。阈值电压Vth＝5/16V与比较对象的电压值之间的差分是转换误差。
如上所述，根据第一实施方案的逐次逼近型AD转换器10d通过均允许控制电压的基准电压产生器102a和102b产生两个系统的基准电压，从而使得能够切换高分辨率和冗余范围的扩大。可以依照诸如高模拟增益时的用途或低模拟增益时的用途等用途来自适应地执行AD转换。
(减少基准电压的多个系统之间的差异)
当包括产生和供给基准电压的多个系统时，有必要减小系统之间的差异。图12A和图12B是更具体地示出了可以适用于第一实施方案的基准电压产生器102a和102b的构成的图。在图12A所示的示例中，使用反馈放大器120a、源极跟随器晶体管TR121a、TR130a1、TR130a2、TR130a3、TR130a4、...以及具有电阻值ΔR_A的基准电阻ΔR_A来构成基准电压产生器102a。
反馈放大器120a的正输入端接收电压VREF-A，并且反馈放大器120a的输出端连接到源极跟随器晶体管TR121a的栅极。晶体管TR121a的源极经由连接点CP00A和四个基准电阻ΔR_A连接到接地电位(GND)，并且连接到反馈放大器120a的负输入端子。电压Vgs-A是晶体管TR121a的栅极-源极电压。从连接四个基准电阻ΔR_A的各连接点CP01A、CP02A和CP03A分别提取上限电压VRT-A、中间电压VRC-A和下限电压VRB-A。
下面，适宜地，将由反馈放大器120a、晶体管TR121a和经由连接点CP00A连接到晶体管TR121a的源极的四个基准电阻ΔR_A组成的构成称为电压产生部(A)。
反馈放大器120a的输出端连接到与列方向的各AD转换器(例如，逐次逼近型AD转换器10d)相对应的源极跟随器晶体管TR130a1、TR130a2、...的栅极。各晶体管TR130a1、TR130a2、...的源极分别经由四个基准电阻ΔR_A连接到接地电位(GND)。
图12A所示的构成允许将电压产生部(A)的构成设置在逐次逼近型AD转换器10d的外部。在这种情况下，各晶体管TR130a1、TR130a2、...以及连接到各晶体管TR130a1、TR130a2、...的四个基准电阻ΔR_A各自包括在与各列(即，逐次逼近型AD转换器10d)相对应的图2所示的各逐次逼近型AD转换器101、102、...、10n-1和10n所包括的基准电压产生器102a中。
在各列中，从各连接点CP11A、CP21A、CP31A和CP41A提取上限电压VRT-A，从各连接点CP12A、CP22A、CP32A和CP42A提取中间电压VRC-A，并从各连接点CP13A、CP23A、CP33A和CP43A提取上限电压VRT-A。
在这种情况下，为了减小各列之间的上限电压VRT-A、中间电压VRC-A和下限电压VRB-A的差异，将连接点CP01A、CP02A和CP03A分别连接到各列的连接点CP11A～CP43A之中的具有相同的电位的连接点。在图12A所示的示例中，连接点CP01A、CP11A、CP21A、CP31A和CP41A被连接，连接点CP02A、CP12A、CP22A、CP32A和CP42A被连接，并且连接点CP03A、CP13A、CP23A、CP33A和CP43A被连接。此外，连接点CP00A可以连接到各列的晶体管TR130a1、TR130a2、...的各源极。
如上所述，具有相同电位的连接点彼此连接，从而减小了各晶体管TR121a、TR130a1、TR130a2、...之间的栅极-源极电压Vgs_A的差异以及基准电阻ΔR_A之间的差异。
基准电压产生器102b具有如上所述的相同的构成。基准电压产生器102b包括反馈放大器120b、源极跟随器晶体管TR121b、TR130b1、TR130b2、TR130b3、TR130b4、...以及具有电阻值ΔR_B的基准电阻ΔR_B。基准电压产生器102b的构成与参照图12A说明的基准电压产生器102a的构成相同。省略其详细说明。
下面，适宜地，将由反馈放大器120b、晶体管TR121b和经由连接点CP00B连接到晶体管TR121b的源极的四个基准电阻ΔR_A组成的构成称为电压产生部(B)。
在基准电压产生器102b中，以与基准电压产生器102a相同的方式，为了减小各列之间的上限电压VRT-B、中间电压VRC-B和下限电压VRB-B的差异，将连接点CP01B、CP02B和CP03B连接到各列的连接点CP11B～CP43B之中的具有相同电位的连接点。在图12A所示的示例中，连接点CP01B、CP11B、CP21B、CP31B和CP41B被连接，连接点CP02B、CP12B、CP22B、CP32B和CP42B被连接，并且连接点CP03B、CP13B、CP23B、CP33B和CP43B被连接。此外，连接点CP00B可以连接到各列的晶体管TR130b1、TR130b2、...的各源极。
如上所述，具有相同电位的连接点彼此连接，从而在图12B所示的示例中，减小了各晶体管TR121b、TR130b1、TR130b2、...之间的栅极-源极电压Vgs_B的差异以及基准电阻ΔR_A之间的差异。
各个系统，即，基准电压产生器102a和102b之间的差异没有减小。包括两个反馈放大器120a和120b。因此，各放大器的偏移电压Vofst_A和Vofst_B之间的差分成为问题。
图13是示出了可以减小多个系统之间的差异并且可以适用于第一实施方案的构成的第一示例的图。在图13中，在基准电压产生器102a中示出了电压产生部(A)，而在基准电压产生器102b中示出了电压产生部(B)的一部分。各列的构成与图12A和图12B中的相同。因此，省略其说明以避免复杂的图示。在图13中，省略了从基准电压产生器102b的电压产生部(B)中的连接点CP02B到接地电位的构成。
在图13所示的构成中，在电压产生部(A)和(B)中将具有相同电位的连接点彼此连接。在图13所示的示例中，电压产生部(A)的连接点CP03A和电压产生部(B)的连接点CP01B具有相同的电位，并且经由电阻Rshort彼此连接。这使得能够减小在系统之间的晶体管TR121a的栅极-源极电压Vsg_A与晶体管TR121b的栅极-源极电压Vsg_B之间的差异、基准电阻ΔR_A和ΔR_B之间的差异以及反馈放大器120a的偏移电压Vofst_A与反馈放大器120b的偏移电压Vofst_B之间的差异。
在第一实施方案中，基准电压产生器102a和102b可以独立地改变基准电压。如图13中的虚线所示地，随着基准电压的改变，连接目的地随之改变。例如，可以通过控制部1002进行这种控制。
图14是示出了可以减小多个系统之间的差异并且可以适用于第一实施方案的构成的第二示例的图。在图14中，在基准电压产生器102a中示出了电压产生部(A)，而在基准电压产生器102b中示出了电压产生部(B)的一部分。各列的构成与图12A和图12B中的相同。因此，省略其说明以避免复杂的图示。在图13中，省略了从基准电压产生器102b的电压产生部(B)中的连接点CP02B到接地电位的构成。
在图14所示的构成中，基准电压产生器102b不包括反馈放大器120b，并且对应于电压产生部(B)的电压产生部(B)'由晶体管TR122和经由连接点CP00B连接到晶体管TR122的源极的多个基准电阻ΔR_B构成。
当电压产生部(A)中的晶体管TR121a的源极电流iA与电压产生部(B)'中的晶体管TR122的源极电流iB相等时，晶体管TR121a的栅极-源极电压Vgs_A和晶体管TR122的栅极-源极电压Vgs_B相等。
在图14所示的构成中，例如，在基准电压产生器102a和102b之间设有由开关SW1511和SW1512以及电容器C150组成的采样保持电路。采样保持电路获取晶体管TR121a的栅极-源极电压Vgs_A，并将获取的栅极-源极电压Vgs_A供给到基准电压产生器102b的电压产生部(B)'中的晶体管TR122的栅极和源极。结果，晶体管TR122的栅极-源极电压Vgs_B等于晶体管TR121a的栅极-源极电压Vgs_A。
这种构成能够排除基准电压产生器102b的反馈放大器120b。结果，可以消除参照图12A和图12B所说明的反馈放大器120a的偏移电压Vofst_A和反馈放大器120b的偏移电压Vofst_B之间的差异。
可以组合参照图13说明的第一示例和参照图14说明的第二示例，并且所得到的组合也可以适用于根据第一实施方案的逐次逼近型AD转换器10d。
[第二实施方案]
下面，对第二实施方案进行说明。在上述第一实施方案中，根据本公开的逐次逼近型AD转换器10d适用于根据照射光输出图像数据的固态成像元件1。该应用不限于该示例。第二实施方案是将根据本公开的逐次逼近型AD转换器10d应用于通过间接ToF方式测量距离的间接ToF方式距离图像传感器的示例。
间接ToF方式是这样的技术，其中，例如，将通过脉宽调制(PWM)进行调制的光源光(例如，红外区域中的激光)照射到被测定物，通过受光元件接收来自被测定物的反射光，并基于接收到的反射光与光源光之间的相位差来测量到被测定物的距离。在间接ToF方式中，例如，基于在光源光的PWM中的接通时段中接收光源光的反射光的时间和紧接该接通时段之后的关断时段中接收光源光的反射光的时间的总和与在光源光的PWM中的关断时段中接收光源光的反射光的时间的比来测量距离。
图15是概略地示出了可以适用于第二实施方案的间接ToF方式距离图像传感器的示例性构成的图。在图15中，间接ToF方式距离图像传感器10000具有包括传感器芯片10001和层叠在传感器芯片10001上的电路芯片10002的层叠构成。在该层叠构成中，例如，传感器芯片10001和电路芯片10002经由诸如通孔(VIA)连接和Cu-Cu连接等连接部(未示出)电气连接。在图15所示的示例中，示出了通过该连接部将传感器芯片10001的配线和电路芯片10002的配线连接的状态。
像素区域10020包括在传感器芯片10001上以二维格子状图案呈阵列状配置的多个像素10230。例如，配置在像素区域10020中的各像素10230可以接收红外光，并且基于接收到的红外光执行光电转换以输出模拟像素信号。像素区域10020中包括的各像素10230分别连接有两条垂直信号线10200和10300。
在间接ToF方式距离图像传感器10000中，垂直驱动电路10010、列信号处理部10040、定时控制电路10050和输出电路10060配置在电路芯片10002中。
定时控制电路10050依照外部控制信号10049控制垂直驱动电路10010的驱动定时。定时控制电路10050基于控制信号10049产生垂直同步信号。列信号处理部10040和输出电路10060与由定时控制电路10050产生的垂直同步信号同步地进行各自的处理。
垂直信号线10200和10300在图15中的垂直方向上针对像素10230的每列配线。当像素区域10020内的列的总数为M列(M是等于或大于1的整数)时，在像素区域10020中总共配线2×M条垂直信号线。各像素10230包括存储由光电转换产生的电荷的两个抽头(tap)TAP_A和TAP_B，这将在后面详细描述。垂直信号线10200连接到像素10230的抽头TAP_B，而垂直信号线10300连接到像素10230的抽头TAP_A。
将基于相应像素列中的像素10230的抽头TAP_B中的电荷的作为模拟像素信号的像素信号AINP1输出到垂直信号线10200。将基于相应像素列中的像素10230的抽头TAP_A中的电荷的作为模拟像素信号的像素信号AINP2输出到垂直信号线10300。
垂直驱动电路10010依照定时控制电路10050的定时控制，以像素行为单位驱动像素区域10020中包括的各像素10230，以使各像素10230输出像素信号AINP1和AINP2。从各像素10230输出的像素信号AINP1和AINP2经由各列的垂直信号线10300和10200被供给到列信号处理部10040。
例如，列信号处理部10040包括与像素区域10020中的像素列相对应的针对每个像素列设置的多个AD转换器。列信号处理部10040中包括的各AD转换器对经由垂直信号线10300和10200供给的像素信号AINP1和AINP2执行AD转换，并且将已经转换为数字信号的像素信号AINP1和AINP2供给到输出电路10060。
输出电路10060对从列信号处理部10040输出并转换为数字信号的像素信号AINP1和AINP2进行诸如相关双采样(CDS)处理等信号处理，并且将信号处理之后的像素信号AINP1和AINP2经由输出线10120输出到后段的信号处理电路。
图16是示出了可以适用于第二实施方案的像素10230的示例性构成的电路图。像素10230包括光电二极管10231、两个传输晶体管10232和10237、两个复位晶体管10233和10238、两个浮动扩散层10234和10239、两个放大晶体管10235和10240以及两个选择晶体管10236和10241。浮动扩散层10234和10239分别对应于抽头TAP_B和TAP_A。
光电二极管10231是对接收的光执行光电转换以产生电荷的受光元件。光电二极管10231配置在与作为半导体基板中的配置电路的面的表面相对的背面上。这种固态成像元件被称为背面照射型固态成像元件。代替背面照射型，可以使用在表面上配置光电二极管10231的表面照射型构成。
连接在光电二极管10231的阴极与电源线VDD之间的溢流晶体管10242具有复位光电二极管10231的功能。溢流晶体管10242响应于从垂直驱动电路10010供给的溢流栅极信号OFG而导通，以将光电二极管10231中的电荷顺次地输出到电源线VDD。
传输晶体管10232连接在光电二极管10231的阴极和浮动扩散层10234之间。传输晶体管10237连接在光电二极管10231的阴极和浮动扩散层10239之间。传输晶体管10232和10237响应于从垂直驱动电路10010供给的传输信号TRG，分别将由光电二极管10231产生的电荷顺次地传输到浮动扩散层10234和10239。
分别对应于抽头TAP_B和TAP_A的浮动扩散层10234和10239在其内存储有从光电二极管10231传输来的电荷，将电荷转换为具有根据所存储的电荷量的电压值的模拟信号，并分别产生作为模拟像素信号的像素信号AINP2和AINP1。
复位晶体管10233连接在电源线VDD与浮动扩散层10234之间。复位晶体管10238连接在电源线VDD与浮动扩散层10239之间。响应于从垂直驱动电路10010供给的复位信号RST和RSTP，复位晶体管10233和10238导通，以分别从浮动扩散层10234和10239抽除电荷，从而将浮动扩散层10234和10239初始化。
放大晶体管10235连接在电源线VDD与选择晶体管10236之间。放大晶体管10240连接在电源线VDD与选择晶体管10241之间。各放大晶体管10235和10240放大分别由浮动扩散层10234和10239将电荷转换为电压的电压信号。
选择晶体管10236连接在放大晶体管10235和垂直信号线10200(VSL2)之间。选择晶体管10241连接在放大晶体管10240和垂直信号线10300(VSL1)之间。选择晶体管10236和10241响应于从垂直驱动电路10010供给的选择信号SEL和SELP而导通，以分别将由放大晶体管10235和10240放大的像素信号AINP2和AINP1输出到垂直信号线10200(VSL2)和垂直信号线10300(VSL1)。
针对每个像素列，与像素10230连接的垂直信号线10200(VSL2)和垂直信号线10300(VSL1)连接到列信号处理部10030中包括的一个AD转换器的输入端。针对每个像素列，垂直信号线10200(VSL2)和垂直信号线10300(VSL1)将从像素10230输出的像素信号AINP2和AINP1供给到列信号处理部10040中包括的AD转换器。
像素10230的电路构成不限于图16所示的电路构成。可以通过光电转换产生像素信号AINP1和AINP2的任何电路构成都是可接受的。
作为与间接ToF方式相对应的示例，使驱动光源(未示出)的PWM信号的周期与溢流栅极信号OFG、传输信号TRG、复位信号RST和RSTP以及选择信号SEL和SELP同步，以在PWM信号的接通时段和关断时段中切换像素信号AINP1和AINP2的输出。结果，图15和图16所示的构成可以实现间接ToF方式距离图像传感器的操作。
在图15和图16所示的间接ToF方式距离图像传感器10000的构成中，根据本公开的技术可以适用于包括在列信号处理部10040中的各AD转换器。第一实施方案中说明的逐次逼近型AD转换器10d可以适用于图15所示的列信号处理部10040中包括的各AD转换器。
说明书中记载的效果仅作为示例并且不限于此。可以包括其他效果。
本技术还可以包括以下构成。
(1)一种固态成像元件，包括：
转换器，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；
多个电压产生部，所述多个电压产生部各自产生多个基准电压；和
设定部，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于所述转换历史而选择的基准电压来设定所述阈值电压。
(2)根据上述(1)所述的固态成像元件，其中所述多个电压产生部包括：
第一电压产生部，所述第一电压产生部产生所述转换器用于将所述模拟像素信号转换为高阶侧的位的所述位值的所述多个基准电压；和
第二电压产生部，所述第二电压产生部产生所述转换器用于将所述模拟像素信号转换为低阶侧的位的所述位值的所述多个基准电压。
(3)根据上述(2)所述的固态成像元件，其中
所述第二电压产生部产生具有与由所述第一电压产生部产生的多个基准电压重叠的电压范围的多个基准电压，和
所述设定部基于包括在所述电压范围中的基准电压，通过改变基于所述转换历史而选择的基准电压来设定所述阈值电压。
(4)根据上述(3)所述的固态成像元件，其中当关于所述模拟像素信号的增益等于或大于特定值时，所述第二电压产生部以使得在所述电压范围中包括两个以上的基准电压的方式产生所述多个基准电压。
(5)根据上述(3)所述的固态成像元件，其中当关于所述模拟像素信号的增益小于特定值时，所述第二电压产生部以使得在所述电压范围中包括一个基准电压的方式产生所述多个基准电压。
(6)根据上述(1)～(5)中任一项所述的固态成像元件，其中在分别提取由所述多个电压产生部中的每个产生的所述多个基准电压中的每个的连接点之中，具有相同电位的各连接点彼此耦接。
(7)根据上述(1)～(6)中任一项所述的固态成像元件，还包括采样保持部，所述采样保持部对由所述多个电压产生部中的一个电压产生部产生的电压进行采样，并将所述采样电压供给到所述多个电压产生部中的另一个电压产生部。
(8)一种电子设备，包括：
固态成像元件，所述固态成像元件包括
转换器，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；
多个电压产生部，所述多个电压产生部各自产生多个基准电压；和
设定部，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于所述转换历史而选择的基准电压来设定所述阈值电压；和
图像处理部，所述图像处理部对由所述转换器将所述模拟像素信号转换为每个位的位值的数字像素信号进行图像处理。
(9)根据上述(8)所述的电子设备，其中所述多个电压产生部包括：
第一电压产生部，所述第一电压产生部产生所述转换器用于将所述模拟像素信号转换为高阶侧的位的所述位值的所述多个基准电压；和
第二电压产生部，所述第二电压产生部产生所述转换器用于将所述模拟像素信号转换为低阶侧的位的所述位值的所述多个基准电压。
(10)根据上述(9)所述的电子设备，其中
所述第二电压产生部产生具有与由所述第一电压产生部产生的多个基准电压重叠的电压范围的多个基准电压，和
所述设定部基于包括在所述电压范围中的基准电压，通过改变基于所述转换历史而选择的基准电压来设定所述阈值电压。
(11)根据上述(10)所述的电子设备，其中当关于所述模拟像素信号的增益等于或大于特定值时，所述第二电压产生部以使得在所述电压范围中包括两个以上的基准电压的方式产生所述多个基准电压。
(12)根据上述(10)所述的电子设备，其中当关于所述模拟像素信号的增益小于特定值时，所述第二电压产生部以使得在所述电压范围中包括一个基准电压的方式产生所述多个基准电压。
(13)根据上述(8)～(12)中任一项所述的电子设备，其中所述固态成像元件将在分别提取由所述多个电压产生部中的每个产生的所述多个基准电压中的每个的连接点之中的具有相同电位的各连接线彼此耦接。
(14)根据上述(8)～(13)中任一项所述的电子设备，其中所述固态成像元件还包括采样保持部，所述采样保持部对由所述多个电压产生部中的一个电压产生部产生的电压进行采样，并将所述采样电压供给到所述多个电压产生部中的另一个电压产生部。
(15)根据上述(8)～(14)中任一项所述的电子设备，其中所述电子设备是间接ToF方式距离图像传感器。
附图标记列表
1 固态成像元件
2 像素阵列部
5 AD转换部
101、102、10n、10a、10b、10c、10d 逐次逼近型AD转换器
12、12a、12b、12c、12d DA转换器
14、200 比较器
15 逻辑部
102a、102b 基准电压产生器
C1101、C1102、C1103、C1104、C116、C150、C2131、C2132、C2141、C2142 电容器
SW1111、SW1112、SW1113、SW1114、SW117、SW1511、SW1512、SW2111、SW2112、SW2113、SW2114、SW2161、SW2162、SW2163、SW2164、SW2165 开关。

Claims (15)

1.一种固态成像元件，包括：
转换器，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；
多个电压产生部，所述多个电压产生部各自产生多个基准电压；和
设定部，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于所述转换历史而选择的基准电压来设定所述阈值电压。
2.根据权利要求1所述的固态成像元件，其中所述多个电压产生部包括：
第一电压产生部，所述第一电压产生部产生所述转换器用于将所述模拟像素信号转换为高阶侧的位的所述位值的所述多个基准电压；和
第二电压产生部，所述第二电压产生部产生所述转换器用于将所述模拟像素信号转换为低阶侧的位的所述位值的所述多个基准电压。
3.根据权利要求2所述的固态成像元件，其中
所述第二电压产生部产生具有与由所述第一电压产生部产生的多个基准电压重叠的电压范围的多个基准电压，和
所述设定部基于包括在所述电压范围中的基准电压，通过改变基于所述转换历史而选择的基准电压来设定所述阈值电压。
4.根据权利要求3所述的固态成像元件，其中当关于所述模拟像素信号的增益等于或大于特定值时，所述第二电压产生部以使得在所述电压范围中包括两个以上的基准电压的方式产生所述多个基准电压。
5.根据权利要求3所述的固态成像元件，其中当关于所述模拟像素信号的增益小于特定值时，所述第二电压产生部以使得在所述电压范围中包括一个基准电压的方式产生所述多个基准电压。
6.根据权利要求1所述的固态成像元件，其中在分别提取由所述多个电压产生部中的每个产生的所述多个基准电压中的每个的连接点之中，具有相同电位的各连接点彼此耦接。
7.根据权利要求1所述的固态成像元件，还包括采样保持部，所述采样保持部对由所述多个电压产生部中的一个电压产生部产生的电压进行采样，并将所述采样电压供给到所述多个电压产生部中的另一个电压产生部。
8.一种电子设备，包括：
固态成像元件，所述固态成像元件包括
转换器，所述转换器基于根据在对象位之前的所转换的位的转换历史而设定的阈值电压，针对多个位中的每个逐次地将从像素读出的模拟像素信号转换为位值；
多个电压产生部，所述多个电压产生部各自产生多个基准电压；和
设定部，所述设定部使用从由所述多个电压产生部中的每个产生的所述多个基准电压中基于所述转换历史而选择的基准电压来设定所述阈值电压；和
图像处理部，所述图像处理部对由所述转换器将所述模拟像素信号转换为每个位的位值的数字像素信号进行图像处理。
9.根据权利要求8所述的电子设备，其中所述多个电压产生部包括：
第一电压产生部，所述第一电压产生部产生所述转换器用于将所述模拟像素信号转换为高阶侧的位的所述位值的所述多个基准电压；和
第二电压产生部，所述第二电压产生部产生所述转换器用于将所述模拟像素信号转换为低阶侧的位的所述位值的所述多个基准电压。
10.根据权利要求9所述的电子设备，其中
所述第二电压产生部产生具有与由所述第一电压产生部产生的多个基准电压重叠的电压范围的多个基准电压，和
所述设定部基于包括在所述电压范围中的基准电压，通过改变基于所述转换历史而选择的基准电压来设定所述阈值电压。
11.根据权利要求10所述的电子设备，其中当关于所述模拟像素信号的增益等于或大于特定值时，所述第二电压产生部以使得在所述电压范围中包括两个以上的基准电压的方式产生所述多个基准电压。
12.根据权利要求10所述的电子设备，其中当关于所述模拟像素信号的增益小于特定值时，所述第二电压产生部以使得在所述电压范围中包括一个基准电压的方式产生所述多个基准电压。
13.根据权利要求8所述的电子设备，其中所述固态成像元件将在分别提取由所述多个电压产生部中的每个产生的所述多个基准电压中的每个的连接点之中的具有相同电位的各连接线彼此耦接。
14.根据权利要求8所述的电子设备，其中所述固态成像元件还包括采样保持部，所述采样保持部对由所述多个电压产生部中的一个电压产生部产生的电压进行采样，并将所述采样电压供给到所述多个电压产生部中的另一个电压产生部。
15.根据权利要求8所述的电子设备，其中所述电子设备是间接ToF方式距离图像传感器。
CN201980055438.0A 2018-09-04 2019-08-28 固态成像元件和电子设备 Pending CN112640435A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018165462 2018-09-04
JP2018-165462 2018-09-04
JP2018210853 2018-11-08
JP2018-210853 2018-11-08
PCT/JP2019/033817 WO2020050118A1 (ja) 2018-09-04 2019-08-28 固体撮像素子および電子機器

Publications (1)

Publication Number Publication Date
CN112640435A true CN112640435A (zh) 2021-04-09

Family

ID=69723219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980055438.0A Pending CN112640435A (zh) 2018-09-04 2019-08-28 固态成像元件和电子设备

Country Status (4)

Country Link
US (1) US11470274B2 (zh)
CN (1) CN112640435A (zh)
DE (1) DE112019004425T5 (zh)
WO (1) WO2020050118A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124119A1 (zh) * 2021-12-27 2023-07-06 圣邦微电子（北京）股份有限公司 检测电路及包含该检测电路的电源管理系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11539370B2 (en) * 2020-02-23 2022-12-27 Tetramem Inc. Analog to analog quantizer in crossbar array circuits for in-memory computing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044837A (ja) * 1999-08-02 2001-02-16 Sony Corp ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路
WO2011148440A1 (ja) * 2010-05-25 2011-12-01 パナソニック株式会社 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法
JP2013239951A (ja) * 2012-05-16 2013-11-28 Renesas Electronics Corp Ａｄ変換器および固体撮像素子
CN105208303A (zh) * 2014-06-18 2015-12-30 佳能株式会社 Ad转换装置、固态成像装置和成像系统
CN108123718A (zh) * 2016-11-29 2018-06-05 瑞萨电子株式会社 固态成像器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851838A (en) * 1987-12-18 1989-07-25 Vtc Incorporated Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter
JP4181058B2 (ja) 2004-01-20 2008-11-12 株式会社東芝 アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044837A (ja) * 1999-08-02 2001-02-16 Sony Corp ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路
WO2011148440A1 (ja) * 2010-05-25 2011-12-01 パナソニック株式会社 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法
JP2013239951A (ja) * 2012-05-16 2013-11-28 Renesas Electronics Corp Ａｄ変換器および固体撮像素子
CN105208303A (zh) * 2014-06-18 2015-12-30 佳能株式会社 Ad转换装置、固态成像装置和成像系统
CN108123718A (zh) * 2016-11-29 2018-06-05 瑞萨电子株式会社 固态成像器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124119A1 (zh) * 2021-12-27 2023-07-06 圣邦微电子（北京）股份有限公司 检测电路及包含该检测电路的电源管理系统

Also Published As

Publication number Publication date
US11470274B2 (en) 2022-10-11
TW202017165A (zh) 2020-05-01
US20210306585A1 (en) 2021-09-30
DE112019004425T5 (de) 2021-06-10
WO2020050118A1 (ja) 2020-03-12

Similar Documents

Publication Publication Date Title
US8963760B2 (en) Analog-to-digital converter and solid-state imaging device
US9590652B2 (en) Solid-state imaging apparatus and semiconductor device
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
JP5922997B2 (ja) 固体撮像装置
US7804438B2 (en) Image sensors and dual ramp analog-to-digital converters and methods
JP6004664B2 (ja) 光電変換装置、光電変換装置の駆動方法
US9548755B2 (en) Analog-to-digital converter with redundancy for image sensor readout
WO2011021320A1 (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
US7535398B2 (en) Correlated double-sampling circuit and cyclic analog-to-digital converter including the same
CN108123718B (zh) 固态成像器件
US20170352694A1 (en) Charge packet signal processing using pinned photodiode devices
WO2020045373A1 (ja) 固体撮像装置
US7002628B1 (en) Analog to digital converter with internal data storage
KR101358744B1 (ko) 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
CN110635788A (zh) 影像传感器电路及其中的斜坡信号产生电路
CN112640435A (zh) 固态成像元件和电子设备
EP3496275B1 (en) Multi-stage conversion analog-to-digital converter
WO2017158677A1 (ja) Ａｄ変換器およびイメージセンサ
US20090046181A1 (en) Method and apparatus providing improved successive approximation analog-to-digital conversion for imagers
KR20190123501A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
TWI840395B (zh) 固態攝像元件及電子機器
CN112567733A (zh) 固体摄像装置和电子设备
US11950007B2 (en) Solid-state imaging device and electronic apparatus
WO2015182361A1 (ja) 増幅回路及びイメージセンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination