TW202017165A - 固態攝像元件及電子機器 - Google Patents

固態攝像元件及電子機器 Download PDF

Info

Publication number
TW202017165A
TW202017165A TW108129058A TW108129058A TW202017165A TW 202017165 A TW202017165 A TW 202017165A TW 108129058 A TW108129058 A TW 108129058A TW 108129058 A TW108129058 A TW 108129058A TW 202017165 A TW202017165 A TW 202017165A
Authority
TW
Taiwan
Prior art keywords
voltage
bit
converter
reference voltages
conversion
Prior art date
Application number
TW108129058A
Other languages
English (en)
Other versions
TWI840395B (zh
Inventor
中川大輔
江藤慎一郎
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202017165A publication Critical patent/TW202017165A/zh
Application granted granted Critical
Publication of TWI840395B publication Critical patent/TWI840395B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明之固態攝像元件具備：轉換器(14)，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值；複數個電壓產生部(102a、102b)，其等分別產生複數個基準電壓；及設定部(12d)，其使用自由複數個電壓產生部各者產生之複數個基準電壓中基於轉換結果而選擇之基準電壓，設定臨限值電壓。

Description

固態攝像元件及電子機器
本發明係關於一種固態攝像元件及電子機器。
在CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)圖像感測器等之攝像元件中，自被攝體入射之光由設置於各像素內之光電轉換元件光電轉換，與獲得之電荷之量對應之電壓信號經由放大電晶體及垂直信號線被讀出。所讀出之電壓信號由具有比較器之AD轉換器自類比信號轉換(AD轉換)為數位信號並作為攝像資料輸出。
作為該攝像元件所使用之AD轉換器，業已知悉採用將輸入信號與基於基準電壓利用電容型DA(Digital to Analog，數位轉類比)轉換器產生之臨限值電壓相比，並逐次地轉換為數位值的逐次轉換型AD轉換器之構成。又，在應用於圖像感測器之AD轉換器中，為了對應像素及AD轉換器之特性不均一，而一般而言，AD轉換器之轉換範圍相對於欲取得之輸入信號之範圍具有冗餘範圍。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-239951號公報
[發明所欲解決之問題]
在上述之特性不均一中包含無關於輸入信號範圍而作為一定之偏移電壓存在之成分。在類比增益較低時，由於以AD轉換器可轉換之輸入信號之電壓範圍較大，該偏移電壓相對於輸入信號之範圍看似相對較小，故可減小冗餘範圍相對於輸入信號範圍之比例。另一方面，在類比增益較高時，由於偏移電壓相對於輸入信號範圍看似較大，故冗餘範圍相對於輸入信號之比例變大。在AD轉換器中，一般而言，AD轉換之位元數相對於類比增益為一定。因而，形成為在類比增益較高時需要更多之冗餘位元，與類比增益較高之情形相符地決定AD轉換器之位元數，另一方面，在類比增益較低時，具有不必要之冗餘範圍。因而，需要較高之基準電壓，而難以實現基準電壓源之低電力化。
在本發明中提案一種容易實現逐次轉換型AD轉換器之基準電壓之低電壓化之固態攝像元件及電子機器。 [解決問題之技術手段]
為了解決上述之問題，本發明之一形態之固態攝像元件具備：轉換器，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值；複數個電壓產生部，其等分別產生複數個基準電壓；及設定部，其使用自由複數個電壓產生部各者產生之複數個基準電壓中基於轉換履歷而選擇之基準電壓，設定臨限值電壓。
以下，針對本發明之實施形態，基於圖式詳細地說明。此外，在以下之各實施形態中，藉由對同一部位賦予同一符號而省略重疊之說明。
[第1實施形態] (可應用於第1實施形態之固態攝像元件及電子機器之構成例) 圖1係顯示可應用於第1實施形態之固態攝像元件、及利用該固態攝像元件之電子機器之一例之構成的方塊圖。在圖1中，可應用於第1實施形態之電子機器1000包含：固態攝像元件1、圖像處理部1001、及控制部1002。
固態攝像元件1包含：像素陣列部2、列掃描電路3、AD(Analog to Digital，類比轉數位)轉換部5、時序控制部6、行掃描電路7、及信號處理部8。
像素陣列部2設置有複數條掃描線、及複數條信號線，在各掃描線與各信號線之交叉部分別配置有像素電路，呈二維格子狀設置有複數個像素電路。列掃描電路3係在時序控制部6之控制下，將複數條掃描線中任一條掃描線設為有效狀態，驅動與設為該有效狀態之掃描線對應之構成像素陣列部2之1列份額(1行份額)之像素電路而輸出像素信號VSL 者。
時序控制部6基於例如自控制部1002供給之時脈信號控制列掃描電路3、AD轉換部5及行掃描電路7各者動作之時序。
AD轉換部5具有複數個後述之AD轉換器，將自像素陣列部2輸出之類比信號之像素信號VSL 轉換為數位信號之像素資料。
行掃描電路7在時序控制部6之控制下，與列掃描電路3及AD轉換部5之動作同步地動作，依序朝信號處理部8傳送在AD轉換部5中像素信號VSL 就每一信號線被AD轉換而成之像素資料。信號處理部8對於傳送之像素資料進行雜訊去除、及AGC(Auto Gain Control，自動增益控制)等之信號處理。
此外，在上述內容中，將信號處理部8配置於固態攝像元件1內，但其不限定於此例。例如，也可將信號處理部8個別構體地設置於固態攝像元件1之外部。又，固態攝像元件1內之電路各者既可配置於單一之半導體基板，也可在分散地配置於積層之複數個半導體基板。
利用由信號處理部8進行完信號處理之例如像素陣列部2中所含之像素電路份額之像素資料形成例如1圖框份額之圖像資料。該圖像資料自固態攝像元件1輸出，並朝例如圖像處理部1001傳送。圖像處理部1001可對於自固態攝像元件1傳送之圖像資料實施例如解馬賽克處理、白平衡調整處理、及伽瑪修正處理等之圖像處理。又，圖像處理部1001也可對於經實施該等圖像處理之圖像資料實施壓縮編碼處理。
控制部1002包含：例如CPU(Central Processing Unit，中央處理單元)、ROM(Read Only Memory，唯讀記憶體))、RAM(Random Access Memory，隨機存取記憶體)、計時器及各種介面，控制該電子機器1000之整體之動作。作為一例，在電子機器1000為相應於自被攝體經由光學系統朝固態攝像元件1入射之光進行攝像之攝像裝置時，控制部1002可進行光學系統之控制及固態攝像元件1之驅動控制(例如光圈控制、曝光控制)。
圖2係顯示可應用於第1實施形態之AD轉換部5之一例之構成的方塊圖。在圖2中，AD轉換部5包含複數個AD轉換器101 、102 、…、10n-1 、10n (n為自然數)。此外，在圖2中，包含AD轉換器101 、102 、…、10n-1 、10n 之上側之像素PX1～PX34之構成對應於圖1之像素陣列部2。
在圖2之例中，AD轉換部5為在1個AD轉換器中分別針對8行時分地進行處理之情形之例，為了圖示之簡略化，而圖示設置有2n個(n：自然數)之AD轉換器中之n個AD轉換器101 ～10n 。實際上，在自朝上延伸之像素之輸出信號線之上方配置其餘n個AD轉換器。
此時，AD轉換器101 ～10n 為逐次轉換型AD轉換器(以下稱為逐次轉換型AD轉換器)，分別包含DA(Digital to Analog，數位轉類比)轉換器12、前置放大器部13、比較器14、及邏輯部15。
在各逐次轉換型AD轉換器101 ～10n 中，在圖2所示之情形下，分配像素PX1～PX4、像素PX11～PX14、像素PX21～PX24及像素PX31～PX34之16個像素中之一半之8個像素。
具體而言，針對圖示之逐次轉換型AD轉換器101 ～10n ，分配像素PX1、像素PX3、像素PX11、像素PX13、像素PX21、像素PX23、像素PX31、像素PX33之8個像素。同樣地針對未圖示之n個AD轉換器，分配像素PX2、像素PX4、像素PX12、像素PX14、像素PX22、像素PX24、像素PX32、像素PX3之8個像素。
其次，針對圖2所示之AD轉換部5之基本的動作進行說明。AD轉換部5中所含之各逐次轉換型AD轉換器101 ～10n 及未圖示之圖示之n個AD轉換器由於同步地分別獨立進行處理，故以逐次轉換型AD轉換器101 為例進行基本的動作之說明。
逐次轉換型AD轉換器101 例如在1次之資料讀出時，依照像素PX1→像素PX3→像素PX11→像素PX13→像素PX21→像素PX23→像素PX31→像素PX33之順序進行處理。
亦即，在第1處理時序中，逐次轉換型AD轉換器101 之DA轉換器12基於基準電壓相應於自邏輯部15供給之利用數位值之控制信號產生與位元位置對應之臨限值電壓Vth 。由DA轉換器12產生之臨限值電壓Vth 經由前置放大器部13朝比較器14之一個輸入端輸入。
朝比較器14之另一輸入端，自像素信號輸入端子TSL1 ～TSL8 中之利用時分控制選擇之像素信號輸入端子輸入像素信號VSL 。比較器14對朝一個輸入端輸入之臨限值電壓Vth 與朝另一輸入端輸入之像素信號VSL 進行比較，並朝邏輯部15遞送比較結果。
邏輯部15相應於比較結果將對象位元位置之位元值保持於例如暫存器。又，邏輯部15相應於比較結果，產生與下一位元位置對應之用於設定臨限值電壓Vth 之數位值，並朝DA轉換器12供給。DA轉換器12對該數位值進行DA轉換而產生臨限值電壓Vth 。產生之臨限值電壓Vth 經由前置放大器部13朝比較器14之另一輸入端輸入。
逐次轉換型AD轉換器101 自最上位位元開始就每一位元逐次地重疊以上之處理直至最下位位元為止，將像素信號VSL 轉換為數位像素資料。例如，逐次轉換型AD轉換器101 在利用邏輯部15結束直至最下位位元為止之處理時，自輸出端子TDOUT 輸出由邏輯部15之例如暫存器保持之特定位元長之像素資料DVSL 。
以下，同樣地，在利用時分控制之第2處理時序～第8處理時序中，逐次轉換型AD轉換器101 進行自像素信號輸入端子TVSL2 ～TVSL8 輸入的與像素PX3、像素PX11、像素PX13、像素PX21、像素PX23、像素PX31、像素PX33各者對應之像素信號VSL 之處理。
此時，逐次轉換型AD轉換器102 ～10n 及未圖示之n個AD轉換器也同時並行地進行同樣之處理。
[第1實施形態之AD轉換處理之更具體之例] (利用現有技術之構成及處理例) 其次，針對第1實施形態之逐次轉換型AD轉換器101 ～10n 之構成、及AD轉換處理進行說明。此外，以下，如無特別記載，則將逐次轉換型AD轉換器101 ～10n 統稱為逐次轉換型AD轉換器10而進行說明。此處，在第1實施形態之說明之前，為便於理解，針對與第1實施形態之逐次轉換型AD轉換器101 ～10n 對應的利用現有技術之逐次轉換型AD轉換器之構成及處理例進行說明。
在逐次轉換型AD轉換器中，利用二元搜尋對輸入信號之電壓與自基準電壓產生之基於以二進制增加之位元數份額之電壓值就每一位元產生之臨限值電壓Vth 逐次比較，將類比信號之輸入信號轉換為數位信號。此處，臨限值電壓Vth 一般而言由利用電容以二進制增加之電容器之電容型DA轉換器產生。因而，在利用單一之基準電壓時，電容型DA轉換器所需之電容器之電容變大，而電路面積變大。
相對於此，在電容型DA轉換器中業界曾提案利用複數個基準電壓之逐次轉換型AD轉換器。圖3係顯示利用現有技術之包含自1個電壓產生上限電壓VRT、中間電壓VRC及下限電壓VRB之複數個基準電壓之DA轉換器12a的逐次轉換型AD轉換器10a之構成例之圖。在圖3之例中，藉由對1個電壓VDD -ref予以電阻分壓，而獲得上限電壓VRT、中間電壓VRC及下限電壓VRB。上限電壓VRT與下限電壓VRB之差分之電壓VREF賦予該逐次轉換型AD轉換器10a之AD轉換範圍。
此外，在圖3所示之逐次轉換型AD轉換器10a中省略圖2之前置放大器部13及邏輯部15。
在圖3中，逐次轉換型AD轉換器10a利用形成梯形電阻電路之電阻R2121 ～R2126 對電壓VDD -ref電壓Vref 予以分壓，而自各連接點2041 ～2043 分別提取上述之上限電壓VRT、中間電壓VRC及下限電壓VRB。
在逐次轉換型AD轉換器10a中，像素信號VSL 經由耦合電容器201朝比較器200(對應於圖2之比較器14)之另一輸入端輸入。
在比較器200之一個輸入端經由連接線202連接有用於產生臨限值電壓Vth 之具有分別以二進制(逐次2倍)增加之電容C、2C、4C及8C之電容器C2101 、C2102 、C2103 及C2104 之一端。各電容器C2101 ～C2104 之另一端分別連接於開關SW2111 ～SW2114 之各端子x。開關SW2111 ～SW2114 係根據自未圖示之邏輯部15輸出之控制信號以將端子a、b及c中1個端子與端子x連接之方式被控制。
在各開關2111 ～SW2114 中，各端子a連接於連接點2041 而供給上限電壓VRT，各端子b連接於連接點2042 而供給中間電壓VRC，各端子c連接於連接點2043 而供給下限電壓VRB。此外，作為上限電壓VRT與下限電壓VRB之電位差之電壓VREF被設為該逐次轉換型AD轉換器10a之AD轉換範圍。
又，電容Cp係模仿連接線202之寄生電容者。
在該構成之情形下，將自電容器C2101 ～C2104 中之由開關SW2111 ～2114 選擇之電容器與電容器C2100 之連接點提取之電壓作為臨限值電壓Vth 朝比較器200之一個輸入端輸入。
作為動作，首先，在各開關SW2111 ～SW2114 中連接端子x與端子b，對各電容器C2101 ～C2104 的各開關SW2111 ～SW2114 之端子x側之端施加中間電壓VRC，對連接於比較器200之一個輸入端之連接線202施加特定電位，而各電容器C2101 ～C2104 被重置。
比較器200對朝一個輸入端輸入之像素信號VSL 與朝另一輸入端輸入之臨限值電壓Vth 進行比較。比較之結果為，例如在像素信號VSL 之電壓值高於臨限值電壓Vth 之電壓值時，將位元值判定為“1”，在低於其時，將位元值判定為“0”。相應於上述之各電容器C2101 ～C2104 重置時之判定結果，在最上位位元(MSB)之判定為例如“1”時，連接開關SW2114 之端子a與端子x，利用電容8C之電容器C2104 使臨限值電壓Vth 上升。另一方面，在該重置時之判定結果為“0”時，連接開關SW2114 之端子c與端子x，使臨限值電壓Vth 降低。
下一位元之判定利用相應於緊接在前之位元之判定結果而變化之臨限值電壓Vth 。在該判定結果為“1”時，在開關SW2113 中將端子x與端子a連接，利用經由連接線202連接於比較器200之一個輸入端之電容4C之電容器C2103 使臨限值電壓Vth 下降。另一方面，在該判定結果為“0”時，在開關SW2113 中連接端子x與端子c，利用經由連接線202連接於比較器200之一個輸入端之電容器C2103 使臨限值電壓Vth 下降。比較器200與上述同樣地對像素信號VSL 與臨限值電壓Vth 進行比較，在像素信號VSL 之電壓值高於臨限值電壓Vth 之電壓值時，將該位元值判定為“1”，在低於其時，將該位元值判定為“0”。
逐次轉換型AD轉換器10a重疊執行以上之處理直至最終位元為止，將像素信號VSL 轉換為利用數位值之像素資料。如此，逐次轉換型AD轉換器10a對輸入電壓自上位側位元朝向下位側位元利用基於上位位元之轉換結果設定之臨限值電壓Vth 就每一位元逐次地轉換。
且說，在進行像素信號之AD轉換時，由於預充電相(P相)之分佈不均一及比較器200之偏移電壓、進而電容型DA轉換器之寄生電容及冗餘位元電容所致之DA轉換之增益損耗，而必須更大地採集電壓VREF之電壓寬度。1 LSB之大小係由朝比較器200輸入之像素信號VSL 之輸入範圍、及AD轉換之位元數決定。因而，為了在不改變1 LSB下放大電壓VREF之電壓寬度，而必須增加DA轉換器12a之位元數。
在DA轉換器12a中，為了將DA轉換範圍增加1位元，而必須將電壓VREF之電壓值設為2倍。另一方面，電壓VREF之上限係由電源電壓決定，若電壓上升則基準電壓產生電路之消耗電力增加。為了抑制電壓VREF之電壓值，而例如有增大DA轉換器12a之用於產生臨限值電壓Vth 之電容器之電容，而降低DA轉換之增益損耗之方法。然而，在該方法中，產生電路面積之增大、DA轉換器12a之整定惡化等。
尤其是，提取中間電壓VRC之連接點2042 由於為由電阻R2121 ～R2126 形成之梯形電阻電路之中間節點，故輸出阻抗較高，DA轉換之整定需要時間。另一方面，若為了使該DA轉換之整定高速化，而降低梯形電阻電路之電阻值，則為了確保所需之DA轉換範圍，而必須增加電流，而基準電壓產生電路之消耗電力增加。
圖4係顯示利用現有技術之包含自1個電壓VDD -ref獲得複數個基準電壓(上限電壓VRT及VRT2 、中間電壓VRC、下限電壓VRB2 及VRB)，進而將該等獲得之各基準電壓分為複數個系統之DA轉換器12b的逐次轉換型AD轉換器10b之構成例之圖。具體而言，在圖4之例中，將自電壓VDD -ref獲得之該等各電壓分為由上限電壓VRT、中間電壓VRC及下限電壓VRB形成之基準電壓之系統、及由上限電壓VRT2 、中間電壓VRC及下限電壓VRB2 形成基準電壓之系統之2個系統。此外，在圖4中省略連接線202之寄生電容。
在圖4中，逐次轉換型AD轉換器10b自各連接點2181 ～2185 分別提取由形成梯形電阻電路之電阻R2171 ～R2176 分壓之各上限電壓VRT及VRT2 、中間電壓VRC、以及下限電壓VRB2 及VRB。
在比較器200之一個輸入端經由連接線202連接有用於產生臨限值電壓Vth 之具有分別以二進制(逐次2倍)增加之電容C及2C之電容器C2131 及C2132 之一端。該等電容器C2131 及C2132 對應於逐次轉換型AD轉換器10b之AD轉換之下位位元側之轉換。
在比較器200之一個輸入端進一步經由連接線202連接有與電容器C2131 及C2132 同樣地具有電容C及2C之電容器C2141 及C2142 之一端。該等電容器C2141 及C2142 對應於逐次轉換型AD轉換器10b之AD轉換之上位位元側之轉換。
逐次轉換型AD轉換器10b對於比較器200之一個輸入端進一步經由連接線202更連接有用於產生臨限值電壓Vth 之具有電容4C之電容器C215。該電容器C215係為了冗餘位元而設置。
各電容器C2131 及C2132 、電容器C2141 及C2142 、以及電容器C215之另一端分別連接於開關SW2161 ～SW2165 之各端子x。開關SW2161 ～SW2165 係根據自未圖示之邏輯部15輸出之控制信號以將端子a、b及c中1個端子與端子x連接之方式被控制。
在圖4之例中，將連接點2181 與連接點2185 之電位差(上限電壓VRT與下限電壓VRB之電位差)設為電壓VREF時，連接點2182 與連接點2184 之電位差(上限電壓VRT2 與下限電壓VRB2 之電位差)成為電壓1/4VREF。再者，連接點2181 及2185 分別連接於開關SW2163 ～SW2165 之端子c。又，連接點2182 及2184 分別連接於開關SW2161 及SW2162 之端子c。此外，連接點2183 連接於各開關SW2161 ～2165 各者之端子b。
亦即，在圖4所示之構成中，用於產生臨限值電壓Vth 之電壓，包含以下2個系統：與對電容器C2141 、C2142 及C215賦予電壓之電壓VREF對應之基準電壓之系統、及與對電容器C2131 及C2132 賦予電壓之電壓1/4VREF對應之基準電壓之系統。
根據此構成，可將電壓1/4VREF之系統之電容器C2131 及C2132 、與電壓VREF之系統之電容器C2141 及C2142 分別設為同一電容，而可抑制DA轉換器12b整體之電容。又，用於冗餘位元之電容器C215需要電容器C2142 之2倍之電容，但由於電容器C2142 之電容可設為與下位位元側之電容器C2132 同等，故亦可抑制電容器C215之電容。
此外，圖4之構成之AD轉換動作由於與使用圖3所說明之動作相同，故省略此處之說明。
圖5係用於針對圖4所示之自單一之電壓產生複數個系統之電壓之構成中之AD轉換範圍進行說明之圖。圖5之左側顯示類比增益較高之情形(高類比增益時)之AD轉換範圍之例，右側顯示低類比增益時之AD轉換範圍之例。在圖中，無效區域為因像素或AD轉換器之特性不均一所致之值域，無法用於AD轉換。無效區域由於與AD轉換範圍無關，而是作為電路特性存在之值域，故在低類比增益時及高類比增益時具有同等之值域。一般而言，在應用於圖像感測器之AD轉換器中，為了對應於無效區域之值域，而使AD轉換範圍具有冗餘範圍。
在高類比增益時，由於對較小之像素信號VSL 之電壓範圍以所需之階度(例如4位元)進行AD轉換，故1 LSB之值亦較小。另一方面，在低類比增益時，因AD轉換之階度不變，而對較大之像素信號VSL 之電壓範圍進行轉換，故1 LSB較大。圖5之左側及右側可謂使高類比增益時之1 LSB與低類比增益時之1 LSB對比地顯示。
在圖4所示之逐次轉換型AD轉換器10b中，於高類比增益時，在開關SW2161 ～2165 各者，當例如將端子b連接於端子x後，切換連接，將端子a連接於端子x。藉此，對電容器C2131 及C2132 施加中間電壓VRC與上限電壓VRT2 之差分之電壓(1/8VREF)，臨限值電壓Vth 上升。又，對電容器C2141 、C2142 及C215施加中間電壓VRC與上限電壓VRT之差分之電壓(1/2VREF)，臨限值電壓Vth 上升。
另一方面，在低類比增益時，於開關SW2161 ～2165 各者，當例如將端子c連接於端子x後，切換連接，將端子a連接於端子x。藉此，對電容器C2131 及C2132 施加電壓1/4VREF，對電容器C2141 、C2142 及C215施加電壓VREF。
此處，在圖4所示之逐次轉換型AD轉換器10b中，自單一之電壓VDD -ref產生複數個基準電壓(上限電壓VRT及VRT2 、中間電壓VRC、下限電壓VRB及VRB2 )。在高類比增益時，由於冗餘範圍相對於有效信號區域(4位元VSL 範圍)看似較大，故AD轉換器之範圍設定為在高類比增益時包含組合有有效信號區域及冗餘範圍之範圍(5位元ACDC範圍)，以在任一類比增益下均可在有效信號區域內確保所需之AD轉換階度。因而，在低類比增益時，藉由設定相對於無效區域之值域包含過多之範圍之冗餘範圍(參照圖5右側)，電壓VREF之值變大。
又，在圖4之構成中，在為了重置DA轉換器12b而將連接於上限電壓VRT及VRT2 、以及下限電壓VRB及VRB2 之電容連接於中間電壓VRC時，及在依照來自邏輯部15之控制信號將電容自中間電壓VRC連接於上限電壓VRT及VRT2 、以及下限電壓VRB及VRB2 時，電容之電荷經由開關SW2161 ～SW2164 、及形成梯形電阻電路之電阻R2171 ～R2176 被充放電。上述之圖3之構成也同樣地動作。因而，由該充放電路徑之電阻及電容決定DA轉換器12b之整定時間。尤其是，提取中間電壓VRC之連接點2183 由於為由電阻R2171 ～R2176 形成之梯形電阻電路之中間節點，故輸出阻抗較高，而DA轉換之整定時間較長。
(第1實施形態之逐次轉換型AD轉換器之構成及處理例) 其次，針對第1實施形態之逐次轉換型AD轉換器之構成及處理例進行說明。圖6係顯示第1實施形態之逐次轉換型AD轉換器之基本的構成之例的圖。在圖6中，逐次轉換型AD轉換器10c係對應於上述之圖2之各逐次轉換型AD轉換器101 、102 、…、10n-1 、10n 者，包含複數個用於產生用於設定臨限值電壓Vth 之複數個電壓的構成。又，該複數個構成可分別獨立地進行電壓控制。
在圖6之例中，逐次轉換型AD轉換器10c包含：DA轉換器12c、比較器14、邏輯部15、耦合電容器101、以及基準電壓產生器102a及102b。又，DA轉換器12c包含：電容器C1101 、C1102 、C1103 及C1104 、以及開關SW1111 、1112 、1113 及1114 。此外，在圖6中省略圖2之前置放大器部13。又，在圖6中，省略連接線102之寄生電容。
基準電壓產生器102a輸出電壓VREF-A，基於該電壓VREF-A產生上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A。基準電壓產生器102b輸出電壓VREF-B，基於該電壓VREF-B產生上限電壓VRT-B、中間電壓VRC-B及下限電壓VRB-B。此外，在圖6中，該等基準電壓產生器102a及102b也分別被表示為基準電壓產生器(A)、及基準電壓產生器(B)。
基準電壓產生器102a對構成梯形電阻電路之電阻R1121 、R1122 、R1123 及R1124 之一端供給電壓VREF-A，另一端被設為接地電位(GND)。而且，自連接電阻R1121 、R1122 、R1123 及R1124 各者之連接點1131 、1132 及1133 分別提取上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A。
在圖6之例中，基準電壓產生器102b也具有與基準電壓產生器102a同樣之構成。亦即，基準電壓產生器102b對構成梯形電阻電路之電阻R1141 、R1142 、R1143 及R1144 之一端供給電壓VREF-B，另一端被設為接地電位(GND)。而且，自連接電阻R1141 、R1142 、R1143 及R1144 各者之連接點1151 、1152 及1153 分別提取上限電壓VRT-B、中間電壓VRC-B及下限電壓VRB-B。
電容器C1101 及C1102 分別是用於產生臨限值電壓Vth 者，具有例如以二進制增加之電容C及2C。在比較器14之一個輸入端經由連接線102連接有電容器C1101 及1102 之一端。該等電容器C1101 及1102 對應於逐次轉換型AD轉換器10c之AD轉換之下位位元側之轉換。
在比較器14之一個輸入端進一步經由連接線102連接有與電容器C1101 及1102 同樣地具有電容C及2C之電容器C1103 及1104 之一端。該等電容器C1103 及1104 對應於逐次轉換型AD轉換器10c之AD轉換之上位位元側之轉換。
此處，所謂下位位元側係意指較由該AD轉換所轉換之各位元之特定位元位置更下位側(LSB側)者。又，上位位元側係意指由該AD轉換所轉換之各位元之特定位元位置之位元及較該位元更上位側(MSB側)者。
各電容器C1101 及1102 、電容器C1101 及C1102 之另一端分別連接於開關SW1111 ～SW1114 之各端子x。開關SW1111 ～SW1114 係根據自邏輯部15輸出之控制信號103以將端子a、b及c中1個端子與端子x連接之方式被控制。
對於開關SW1111 及SW1112 之端子a、b及c分別連接有基準電壓產生器102b之連接點1153 、1152 及1151 。藉此，對於開關SW1111 及SW1112 之端子a、b及c分別供給自基準電壓產生器102b輸出之上限電壓VRT-B、中間電壓VRC-B及下限電壓VRB-B。
同樣地，對於開關SW1113 及SW1114 之端子a、b及c分別連接有基準電壓產生器102a之連接點1133 、1132 及1131 。藉此，對於開關SW1113 及SW1114 之端子a、b及c分別供給自基準電壓產生器102a輸出之上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A。
如此，在第1實施形態之逐次轉換型AD轉換器10c中，利用基準電壓產生器102a及102b之2個系統進行上限電壓VRT、中間電壓VRC及下限電壓VRB之產生及供給。
圖7係顯示第1實施形態之逐次轉換型AD轉換器之更具體之構成例的圖。在圖7中，逐次轉換型AD轉換器10d對於圖6之逐次轉換型AD轉換器10c追加電容器C116及開關SW117。電容器C116採用電容4C，相對於與上位側位元對應之電容2C之電容器1104 ，電容以二進制增加。電容器C116之一端經由連接線102連接於比較器14之另一輸入端。又，電容器C116之另一端連接於開關SW117之端子x。
對於開關SW117之端子a、b及c分別連接有基準電壓產生器102a之連接點1133 、1132 及1131 。藉此，對於開關SW117之端子a、b及c分別供給自基準電壓產生器102a輸出之上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A。
又，自逐次轉換型AD轉換器10d之外部對於端子104a及104b分別供給電壓控制信號Vctrl1 及Vctrl2 。該等電壓控制信號Vctrl1 及Vctrl2 自例如控制部1002供給。
電壓控制信號Vctrl1 控制基準電壓產生器102a產生之電壓VREF-A。亦即，在基準電壓產生器102a中產生之上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A之電壓值係由電壓控制信號Vctrl1 控制。同樣地，電壓控制信號Vctrl2 控制在基準電壓產生器102b中產生之電壓VREF-B，藉此控制上限電壓VRT-B、中間電壓VRC-B及下限電壓VRB-B之電壓值。
如此，第1實施形態之逐次轉換型AD轉換器10d具有2個系統之用於產生臨限值電壓Vth 之系統，可獨立地控制在各個系統中輸出之各電壓。
圖8係用於針對圖7所示之第1實施形態之逐次轉換型AD轉換器之AD轉換範圍進行說明之圖。圖8之各部之含義由於與上述之圖5同樣，故省略此處之說明。
在高類比增益時，由於對較小之像素信號VSL 之電壓範圍以所需之階度(例如4位元)進行AD轉換，故1 LSB之值也較小。另一方面，在低類比增益時，由於AD轉換之階度不變，對較大之像素信號VSL 之電壓範圍進行轉換，故1 LSB較大。
此處，參照圖7，將基準電壓產生器102a之上限電壓VRT-A與下限電壓VRB-A之電位差設為電壓VREF(1)，將基準電壓產生器102b之上限電壓VRT-B與下限電壓VRB-B之電位差設為電壓VREF(2)。且，電壓VREF=電壓VREF(1)。
在圖8左側之高類比增益時(18 dB)，以電壓VREF(2)=1/4×VREF之方式調整電壓VREF-A及VREF-B。在低類比增益時，以電壓VREF(1)=4×VREF、電壓VREF(2)=2×VREF之方式調整電壓VREF-A及VREF-B。藉此，如圖8所示，可實現高類比增益時之AD轉換範圍、及低類比增益時之AD轉換範圍。
在圖8之例中，在低類比增益時及高類比增益時對於因共通之無效區域所致之冗餘範圍，相對於在低類比增益時分配1 LSB，而在高類比增益時分配8 LSB。伴隨於此，相對於高類比增益時之AD轉換器之所需範圍為5位元，而低類比增益時之AD轉換器之範圍只要為4.2位元即可。
在圖7之例中，若將與上位位元側對應之基準電壓產生器102a之系統之電壓VREF-A之電壓值自下位位元側之電壓VREF-B之電壓值之4倍變更為2倍，則上位位元之最終位元(上位位元側之最下位位元)之振幅與下位位元之最前頭位元(下位位元側之最上位位元)之振幅相同。藉此，上位位元之最終位元與下位位元之最前頭位元重疊，例如可將下位位元之最前頭位元用作冗餘位元。此時，動態範圍(AD轉換範圍)為變更前之1/2。此外，在圖7之構成之情形下，基準電壓產生器102a輸出之電壓VREF-A之電壓值設定寬度可設定為相對於基準電壓產生器102b輸出之電壓VREF-B之電壓值為4倍以內之任一電壓值。
又，在圖7之構成中，於下位位元側之最前頭位元為冗餘位元時，藉由將作為基準電壓產生器102a之系統之輸出電壓之電壓VREF-A之電壓值設定為作為與下位位元側對應之基準電壓產生器102b之系統之輸出電壓的電壓VREF-B之電壓值之4倍，而該冗餘位元成為有效位元，動態範圍成為2倍。
如此，根據第1實施形態之逐次轉換型AD轉換器10d，具有2個系統之獨立地產生、輸出為了設定臨限值電壓Vth 而使用之電壓之系統。因而，可在不改變由電路構成決定之轉換位元數及電容型DA轉換器之構成下，原樣保持1 LSB，動態地控制AD轉換之動態範圍。因而，縮小所需之基準電壓之範圍，可實現基準電壓之低電壓化。
又，根據第1實施形態之逐次轉換型AD轉換器10d，利用基準電壓產生器102a產生上位位元側之各基準電壓，利用基準電壓產生器102b產生下位位元側之各基準電壓，對DA轉換器12d之各位元之電容供給電荷。因而，與全部電容連接於1個系統之基準電壓產生器之情形相比，各基準電壓產生器102a及102b之負載減少，而改善整定。
又，考量於在上位位元側之基準電壓產生器102a中形成梯形電阻電路之電阻R1121 ～R1124 、及在下位位元側之基準電壓產生器102b中形成梯形電阻電路之電阻R1141 ～R1144 中流動之電流相等之情形。此時，在圖7之例中，由於在基準電壓產生器102b中產生之電壓VREF-B之電壓值為在基準電壓產生器102a中產生之電壓VREF-A之電壓值之1/4，故電阻R1141 ～R1144 之電阻值只要為電阻R1121 ～R1124 之電阻值之1/4即可。因而，可減小自各連接點1151 ～1153 觀察之輸出阻抗，而改善下位位元轉變時之整定。
此外，在將逐次轉換型AD轉換器10d應用於攝像裝置時，低類比增益及高類比增益可利用相應於例如逐次轉換型AD轉換器10d之數位信號輸出之值的控制部1002之曝光控制設定。例如，在為暗被攝體時，較高地設定類比增益而增長曝光時間，在為亮被攝體時，較低地設定類比增益而縮短曝光時間。作為一例，考量基於對像素陣列部2中所含之全部像素之類比像素信號進行AD轉換之值計算之亮度值之平均為特定值以上而設為低類比增益，未達特定值而設為高類比增益。
(利用冗餘位元之判定錯誤修正) 其次，針對可應用於第1實施形態之利用冗餘位元之判定錯誤修正概略性地說明。分別而言，圖9A及圖9B顯示各自不利用冗餘位元時之例，圖9C顯示利用冗餘位元時之例。
此外，在圖9A～圖9C中，方便上，設為下限電壓VRB=0、上限電壓VRT=V，將輸入信號之類比電壓值轉換為3位元之數位值。又，在各位元中，以虛線表示用於進行該位元之判定之臨限值電壓Vth ，以該虛線為中心之實線框表示在例如比較器14中進行臨限值電壓Vth 之判定之判定範圍。
在逐次轉換型AD轉換器中，對比較對象與臨限值電壓Vth 進行比較，例如在比較對象＞臨限值電壓Vth 時將位元值設為“1”，在比較對象＜臨限值電壓Vth 時將位元值設為“0”。在位元值為“1”時，將緊接在前之臨限值電壓Vth 設為Vpre ，而將下一位元(相對於緊接在前之位元為1位元下位之位元)之臨限值電壓Vth 求得為Vpre +1/2×Vpre 。又，在位元值為“0”時，將下一位元之臨限值電壓Vth 求得為Vpre -1/2×Vpre 。亦即，在逐次轉換型AD轉換器中，臨限值電壓Vth 可謂依照在轉換對象之位元以前轉換之位元之轉換履歷而設定。
圖9A顯示無位元之判定錯誤時之AD轉換之例。在(n+1)位元中，對臨限值電壓Vth =1/2 V與比較對象進行比較，由於“臨限值電壓Vth ＞比較對象”，故將(n+1)位元之值設為“0”，下一n位元之臨限值電壓Vth =1/2 V-1/2×(1/2 V)=1/4 V。在下一n位元中，對臨限值電壓Vth =1/4V與比較對象進行比較，由於“臨限值電壓Vth ＜比較對象”，故將n位元之值設為“1”，下一n位元之臨限值電壓Vth =1/4 V+1/2×(1/4 V)=3/8 V。再者，在下一(n-1)位元中，對臨限值電壓Vth =3/8 V與比較對象進行比較，由於“臨限值電壓Vth ＞比較對象”，故將(n-1)位元之值設為“0”，獲得3位元之值“010”作為比較對象之AD轉換結果。
又，依照(n-1)位元之判定結果之“臨限值電壓Vth ＞比較對象”算出未圖示之下一(n-2)位元之臨限值電壓Vth =3/8 V+1/2×(3/8 V)=5/16 V。該臨限值電壓Vth =5/16 V與比較對象之電壓值之差分為轉換誤差。此時，轉換誤差之誤差要因為量化誤差。
圖9B顯示在上述之圖9A之判定中，於(n+1)位元中產生判定錯誤，將位元值設為“1”時之例。此時，下一n位元之臨限值電壓Vth =1/2 V+1/2×(1/2 V)=3/4 V，由於“臨限值電壓Vth ＞比較對象”，故將n位元之值設為“0”。再者，下一(n-1)位元之臨限值電壓Vth =3/4 V+1/2×(3/4 V)=5/8 V，由於“臨限值電壓Vth ＞比較對象，故將n位元之值設為“0”。對於此時之比較對象之AD轉換之結果成為“100”，而成為與上述之圖9A之例不同之值。
又，依照(n-1)位元之判定結果之“臨限值電壓Vth ＞比較對象”，算出未圖示之下一(n-2)位元之臨限值電壓Vth =5/8 V+1/2×(5/8 V)=9/16 V，該臨限值電壓Vth =9/16 V與比較對象之電壓值之差分為轉換誤差。根據圖9B可知，轉換誤差與圖9A之例相比變大。
圖9C顯示對於在圖9B之(n+1)位元產生判定錯誤之例應用利用對於n位元之冗餘位元n’之判定之例。在圖9C中，對冗餘位元n’之冗餘範圍賦予斜線而顯示。冗餘位元僅憑藉冗餘位元權重×0.5便可返回判定錯誤。在圖9C之例中，對於圖9B之(n+1)位元之判定錯誤，利用冗餘範圍將判定範圍擴大n位元之判定範圍之1/2而進行判定。
在圖9C中，n’位元(冗餘位元n’)之臨限值電壓Vth 自緊接在前之n位元之臨限值電壓Vth =3/4 V變更而被設為1/2 V。此時，由於“臨限值電壓Vth ＞比較對象”，故將n’位元之值設為“0”。再者，下一(n-1)位元之臨限值電壓Vth =1/2 V-1/2×1/2×(1/2 V)=3/8 V，由於“臨限值電壓Vth ＞比較對象”，故將n位元之值設為“0”。對於此時之比較對象之AD轉換之結果採用冗餘位元n’之判定結果而被設為“100”。
此時，依照(n-1)位元之判定結果之“臨限值電壓Vth ＞比較對象”，算出未圖示之下一(n-2)位元之臨限值電壓Vth =3/8 V+1/2×(3/8 V)=5/16 V，該臨限值電壓Vth =5/16 V與比較對象之電壓值之差分為轉換誤差。根據圖9C，轉換誤差與上述之圖9B之例相比變小，與無圖9A之錯誤時相等。
(第1實施形態之AD轉換之更具體之例) 其次，利用圖10及圖11，針對第1實施形態之AD轉換之更具體之例進行說明。在第1實施形態之逐次轉換型AD轉換器10d中，在如圖8所示般將基準電壓範圍最小化時，逐次轉換型AD轉換器10d之位元數為可包含所需之AD轉換範圍之整數個。在圖8之左側所示之低類比增益時，所需之AD轉換範圍為4.2位元，但逐次轉換型AD轉換器10d可具有5位元之AD轉換範圍，將差分之0.8位元份額作為冗餘位元而分配。圖10及圖11顯示在第1實施形態之AD轉換中，藉由切換基準電壓之範圍，而實現高解析度化及冗餘範圍放大之例。此外，圖10及圖11之各部之含義由於與上述之圖9A～圖9C同樣，故省略此處之說明。
圖10係顯示可應用於第1實施形態之實現高解析度化之AD轉換之例的圖。在圖10之例中顯示作為上位位元側之基準電壓之電壓VREF(1)設為作為下位位元側之基準電壓之VREF(2)之4倍，將全部位元用作有效位元而實現高解析度化時之AD轉換之例。此外，圖10顯示無位元之判定錯誤時之AD轉換之例。
在圖10之(n+1)位元中，對臨限值電壓Vth =1/2 V與比較對象進行比較，由於“臨限值電壓Vth ＞比較對象”，故將(n+1)位元之值設為“0”，下一n位元之臨限值電壓Vth =1/2 V-1/2×(1/2 V)=1/4 V。在n位元中，對臨限值電壓Vth =1/4 V與比較對象進行比較，由於“臨限值電壓Vth ＜比較對象”，故將n位元之值設為“1”，下一n’位元之臨限值電壓Vth =1/4 V+1/2×(1/4 V)=3/8 V。在n’位元中，對臨限值電壓Vth =3/8 V與比較對象進行比較，由於“臨限值電壓Vth ＞比較對象”，故將n’位元之值設為“0”，下一(n-1)位元之臨限值電壓Vth =3/8 V-1/2×(3/4 V)=5/16 V。在(n-1)位元中，對臨限值電壓Vth =5/16 V與比較對象進行比較，由於“臨限值電壓Vth ＞比較對象”，故將(n-1)位元之值設為“0”，獲得4位元之值“0100”作為比較對象之AD轉換結果。
轉換誤差依照(n-1)位元之判定結果之“臨限值電壓Vth ＞比較對象”算出未圖示之下一(n-2)位元之臨限值電壓Vth =5/16 V+1/2×(5/16 V)=9/32 V，該臨限值電壓Vth =9/32 V與比較對象之電壓值之差分為轉換誤差。
圖11係顯示可應用於第1實施形態之將冗餘範圍放大而進行AD轉換之例之圖。在圖11之例中顯示作為上位位元側之基準電壓之電壓VREF(1)設為作為下位位元側之基準電壓之電壓VREF(2)之2倍，擴大由基準電壓產生器102a及102b分別產生之基準電壓之重疊範圍而放大冗餘範圍時之AD轉換之例。此時，將4位元之AD轉換範圍中之1位元作為冗餘位元而分配。此外，圖11顯示存在位元之判定錯誤，以冗餘位元修正該判定錯誤時之AD轉換之例。
在圖11中顯示對於在(n+1)位元產生判定錯誤之例應用利用對於n位元之冗餘位元n’之判定之例。在圖11之例中對於(n+1)位元之判定錯誤，利用冗餘範圍將判定範圍擴大n位元之判定範圍之1/2而進行判定。
在圖11中，於(n+1)位元中產生判定錯誤，在原本應該被判定為位元值“0”之位元中，將位元值設為“1”。此時，下一n位元之臨限值電壓Vth =1/2 V+1/2×(1/2 V)=3/4 V，由於“臨限值電壓Vth ＞比較對象”，故將n位元之值設為“0”。
下一n’位元(冗餘位元n’)之臨限值電壓Vth =1/2 V，由於“臨限值電壓Vth ＞比較對象”，故將n’位元之值設為“0”。再者，下一(n-1)位元之臨限值電壓Vth =1/2 V-1/2×1/2×(1/2 V)=3/8 V，由於“臨限值電壓Vth ＞比較對象”，故將n位元之值設為“0”。對於此時之比較對象之AD轉換之結果採用冗餘位元n’之判定結果而被設為“100”。
轉換誤差依照(n-1)位元之判定結果之“臨限值電壓Vth ＞比較對象”算出未圖示之下一(n-2)位元之臨限值電壓Vth =3/8 V+1/2×(3/8 V)=5/16 V。該臨限值電壓Vth =5/16 V與比較對象之電壓值之差分為轉換誤差。
如此，在第1實施形態之逐次轉換型AD轉換器10d中，由於利用可分別進行電壓控制之基準電壓產生器102a及102b產生2個系統之基準電壓，故可切換高解析度化與冗餘範圍之放大。因而，例如可根據高類比增益時及低類比增益時等之用途適當地執行AD轉換。
(抑制在基準電壓之複數個系統間之不均一) 在具有複數個產生、供給基準電壓之系統時，必須抑制在系統間之不均一。圖12A及圖12B係更具體地顯示可應用於第1實施形態之基準電壓產生器102a及102b之構成之圖。在圖12A之例中，為利用回饋放大器120a、由源極隨耦器形成之電晶體TR121a、TR130a1 、TR130a2 、TR130a3 、TR130a4 、…、及電阻值ΔR-A之基準電阻ΔR_A構成基準電壓產生器102a之例。
回饋放大器120a朝正輸入端輸入電壓VREF-A，輸出端連接於由源極隨耦器形成之電晶體TR121a之閘極。電晶體TR121a之源極經由連接點CP00A 並經由4個基準電阻ΔR_A連接於接地電位(GND)，且連接於回饋放大器120a之負輸入端子。電壓Vgs_A為電晶體TR121a之閘極、源極間電壓。自連接4個基準電阻ΔR_A之各連接點CP01A 、CP02A 及CP03A 分別提取上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A。
以下，將由回饋放大器120a、電晶體TR121a、及對於電晶體TR121a之源極經由連接點CP00A 連接之4個基準電阻ΔR_A形成之構成適宜地稱為電壓產生部(A)。
回饋放大器120a之輸出端連接於與行方向之各AD轉換器(例如逐次轉換型AD轉換器10d)對應之由源極隨耦器形成之電晶體TR130a1 、TR130a2 、…之閘極。各電晶體TR130a1 、TR130a2 、…之源極分別經由4個基準電阻ΔR_A而連接於接地電位(GND)。
在該圖12A之構成之情形下，可將電壓產生部(A)之構成提取至逐次轉換型AD轉換器10d之外部。此情形時，各電晶體TR130a1 、TR130a2 、…、及連接於各電晶體TR130a1 、TR130a2 、…之4個基準電阻ΔR_A各自含在與各行、亦即分別與逐次轉換型AD轉換器10d對應之圖2之各逐次轉換型AD轉換器101 、102 、…、10n-1 、10n 所包含之基準電壓產生器102a中。
在各行中，自各連接點CP11A 、CP21A 、CP31A 、CP41A 提取上限電壓VRT-A，自各連接點CP12A 、CP22A 、CP32A 、CP42A 提取中間電壓VRC-A，自各連接點CP13A 、CP23A 、CP33A 、CP43A 提取上限電壓VRT-A。
此情形時，為了抑制在各行間之上限電壓VRT-A、中間電壓VRC-A及下限電壓VRB-A之不均一，而將連接點CP01A 、CP02A 及CP03A 與各行之連接點CP11A ～CP43A 中同電位之連接點分別連接。在圖12A之例中，將連接點CP01A 、CP11A 、CP21A 、CP31A 及CP41A 連接，將連接點CP02A 、CP12A 、CP22A 、CP32A 及CP42A 連接，將連接點CP03A 、CP13A 、CP23A 、CP33A 及CP43A 連接。再者，可將連接點CP00A 與各行之電晶體TR130a1 、TR130a2 、…之各源極連接。
如此，藉由將同電位之連接點分別連接，而抑制各電晶體TR121a、TR130a1 、TR130a2 、…之閘極、源極間電壓Vgs_A之不均一、及基準電阻ΔR_A之不均一。
對於基準電壓產生器102b亦為相同。亦即，基準電壓產生器102b包含：回饋放大器120b、由源極隨耦器形成之電晶體TR121b、TR130b1 、TR130b2 、TR130b3 、TR130b4 、…、及電阻值ΔR-B之基準電阻ΔR_B。基準電壓產生器102b之構成由於與使用圖12A說明之基準電壓產生器102a之構成同等，故省略詳細之說明。
以下，將由回饋放大器120b、電晶體TR121b、及經由連接點CP00B 對電晶體TR121b之源極連接之4個基準電阻ΔR_A所形成之構成適宜地稱為電壓產生部(B)。
在基準電壓產生器102b中亦與上述之基準電壓產生器102a同樣地，為了抑制在各行間之上限電壓VRT-B、中間電壓VRC-B及下限電壓VRB-B之不均一，而將連接點CP01B 、CP02B 及CP03B 與各行之連接點CP11B ～CP43B 中相同電位之連接點分別連接。在圖12A之例中，將連接點CP01B 、CP11B 、CP21B 、CP31B 及CP41B 連接，將連接點CP02B 、CP12B 、CP22B 、CP32B 及CP42B 連接，將連接點CP03B 、CP13B 、CP23B 、CP33B 及CP43B 連接。再者，可將連接點CP00B 與各行之電晶體TR130b1 、TR130b2 、…之各源極連接。
如此，藉由將同電位之連接點分別連接，而在圖12B之例中，抑制各電晶體TR121b、TR130b1 、TR130b2 、…之閘極、源極間電壓Vgs_B之不均一、及基準電阻ΔR_A之不均一。
另一方面，未抑制各系統間、亦即基準電壓產生器102a與基準電壓產生器102b之間之不均一。又，由於具有回饋放大器120a及120b之2個放大器，故各放大器之偏移電壓Vofst_A及Vofst_B之差分也成為問題。
圖13係顯示可應用於第1實施形態之可抑制在複數個系統間之不均一之構成之第1例的圖。此外，在圖13中，於基準電壓產生器102a中記載電壓產生部(A)，於基準電壓產生器102b中記載電壓產生部(B)之一部分，由於各行之構成與上述之圖12A及圖12B同等，故為了避免繁雜，而省略記載。又，在圖13中省略自基準電壓產生器102b之電壓產生部(B)之連接點CP02B 至接地電位之構成。
在圖13之構成中，於電壓產生部(A)及電壓產生部(B)中將同電位之連接點彼此連接。在圖13之例中，電壓產生部(A)之連接點CP03A 與電壓產生部(B)之連接點CP01B 被設為同電位，且經由電阻Rshort 連接。藉此，可減少在系統間之電晶體TR121a及TR121b之閘極、源極間電壓Vsg_A及Vsg_B之不均一、基準電阻ΔR_A及ΔR_B之不均一、及回饋放大器120a及120b之各偏移電壓Vofst_A及Vofst_B之不均一。
此外，在第1實施形態中，基準電壓產生器102a及102b可分別獨立地變更基準電壓。因而，如圖13中以虛線表示般，與基準電壓之變更連動地變更連接對象。此種控制可利用例如控制部1002進行。
圖14係顯示可應用於第1實施形態之可抑制在複數個系統間之不均一之構成之第2例的圖。此外，在圖14中，於基準電壓產生器102a中記載電壓產生部(A)，於基準電壓產生器102b中記載電壓產生部(B)之一部分，由於各行之構成與上述之圖12A及圖12B同等，故為了避免繁雜，而省略記載。又，在圖13中省略自基準電壓產生器102b之電壓產生部(B)之連接點CP02B 至接地電位之構成。
在圖14之構成中，基準電壓產生器102b不具有回饋放大器120b，利用電晶體TR122、及經由連接點CP00B 連接於電晶體TR122之源極之複數個基準電阻ΔR_B構成與上述之電壓產生部(B)對應之電壓產生部(B)’。
此處，在使電壓產生部(A)之電晶體TR121a之源極電流iA與電壓產生部(B)’之電晶體TR122之源極電流iB相等時，電晶體TR121a之閘極、源極間電壓Vgs_A與電晶體TR122之閘極、源極間電壓Vgs_B變得相等。
因而，在圖14之構成中，於基準電壓產生器102a與基準電壓產生器102b之間設置有例如開關SW1511 及SW1512 、以及由電容器C150形成之取樣保持電路。利用該取樣保持電路，取得電晶體TR121a之閘極、源極間電壓Vgs_A，對基準電壓產生器102b之電壓產生部(B)’之電晶體TR122之閘極及源極供給取得之閘極、源極間電壓Vgs_A。藉此，電晶體TR122之閘極、源極間電壓Vgs_B與電晶體TR121a之閘極、源極間電壓Vgs_A變得同等。
藉由採用此構成，而可削除基準電壓產生器102b之回饋放大器120b。藉此，可消除利用圖12A及圖12B所說明之回饋放大器120a之偏移電壓Vofst_A與回饋放大器120b之偏移電壓Vofst_B之不均一。
此外，也可將利用圖13所說明之第1例與利用圖14所說明之第2例組合而應用於第1實施形態之逐次轉換型AD轉換器10d。
[第2實施形態] 其次，針對第2實施形態進行說明。上述之第1實施形態將本發明之逐次轉換型AD轉換器10d應用於輸出相應於所照射之光之圖像資料之固態攝像元件1，但其不限定於此例。第2實施形態為將本發明之逐次轉換型AD轉換器10d應用於作為用於利用間接ToF方式進行測距之感測器的間接ToF方式距離圖像感測器之例。
間接ToF方式為將利用例如PWM(Pulse Width Modulation，脈寬調變)調變之光源光(例如紅外區域之雷射光)朝被測定物照射並由受光元件接收其反射光，且基於所接收之反射光與光源光之相位差進行對於被測定物之測距的技術。在間接ToF方式中，例如，基於在光源光之PWM之導通期間及緊接著該導通期間後之關斷期間各期間中接收光源光之反射光之時間之和與在該關斷期間中接收該反射光之時間的比進行測距。
圖15係概略性地顯示可應用於第2實施形態之間接ToF方式距離圖像感測器之一例之構成的圖。在圖15中，間接ToF方式距離圖像感測器10000具有包含感測器晶片10001、及積層於感測器晶片10001之電路晶片10002之積層構造。在該積層構造中，感測器晶片10001與電路晶片10002經由導通孔(VIA)或銅-銅(Cu-Cu)連接等之連接部(未圖示)電性連接。在圖15之例中顯示利用該連接部將感測器晶片10001之配線與電路晶片10002之配線連接之狀態。
像素區域10020包含在感測器晶片10001上以二維格子圖案呈陣列狀配置之複數個像素10230。配置於像素區域10020之各像素10230可接收例如紅外光，基於接收之紅外光進行光電轉換而輸出類比像素信號。像素區域10020中所含之各像素10230分別連接有2條垂直信號線10200及10300。
間接ToF方式距離圖像感測器10000進一步在電路晶片10002配置有垂直驅動電路10010、行信號處理部10040、時序控制電路10050及輸出電路10060。
時序控制電路10050相應於來自外部之控制信號10049控制垂直驅動電路10010之驅動時序。又，時序控制電路10050基於該控制信號10049產生垂直同步信號。行信號處理部10040、輸出電路10060與由時序控制電路10050產生之垂直同步信號同步地執行各自之處理。
就像素10230之每一行在圖15上之垂直方向配線有垂直信號線10200及10300。若將像素區域10020內之行之總數設為M行(M為1以上之整數)，則在像素區域10020合計配線有2×M條垂直信號線。細節於後文敘述，各個像素10230分別包含蓄積由光電轉換產生之電荷之2個分接頭TAP_A及TAP_B。垂直信號線10200連接於像素10230之分接頭TAP_B，垂直信號線10300連接於像素10230之分接頭TAP_A。
垂直信號線10200輸出基於對應之像素行之像素10230之分接頭TAP_B之電荷的作為類比像素信號之像素信號AINP1 。又，垂直信號線10300輸出基於對應之像素行之像素10230之分接頭TAP_A之電荷的作為類比像素信號之像素信號AINP2 。
垂直驅動電路10010依照時序控制電路10050之時序控制以像素列之單位驅動像素區域10020中所含之各像素10230，並輸出像素信號AINP1 及AINP2 。自各像素10230輸出之像素信號AINP1 及AINP2 經由各行之垂直信號線10300及10200被供給至行信號處理部10040。
行信號處理部10040與像素區域10020之像素行對應，包含例如就每一像素行設置之複數個AD轉換。行信號處理部10040中所含之各AD轉換器對於經由垂直信號線10300及10200供給之像素信號AINP1 及AINP2 執行AD轉換，且對輸出電路10060供給轉換為數位信號之像素信號AINP1 及AINP2 。
輸出電路10060對於自行信號處理部10040輸出之轉換為數位信號之像素信號AINP1 及AINP2 執行CDS(Correlated Double Sampling，相關雙取樣)處理等之信號處理，且經由輸出線10120朝後段之信號處理電路輸出經信號處理之像素信號AINP1 及AINP2 。
圖16係顯示可應用於第2實施形態之像素10230之一例之構成的電路圖。像素10230包含：光電二極體10231、2個傳送電晶體10232及10237、2個重置電晶體10233及10238、2個浮動擴散層10234及10239、2個放大電晶體10235及10240、以及2個選擇電晶體10236及10241。浮動擴散層10234及10239分別對應於上述之分接頭TAP_B及TAP_A。
光電二極體10231係對接收之光進行光電轉換而產生電荷之受光元件。將在半導體基板中配置電路之面設為表面，光電二極體10231配置於相對於表面之背面。此固態攝像元件被稱為背面照射型固態攝像元件。此外，也可利用在表面配置光電二極體10231之表面照射型之構成，而取代背面照射型。
溢流電晶體10242連接於光電二極體10231之陰極與電源線VDD之間，具有重置光電二極體10231之功能。亦即，溢流電晶體10242藉由相應於自垂直驅動電路10010供給之溢流閘極信號OFG成為導通狀態，而將光電二極體10231之電荷逐序地朝電源線VDD排出。
傳送電晶體10232連接於光電二極體10231之陰極與浮動擴散層10234之間。又，傳送電晶體10237連接於光電二極體10231之陰極與浮動擴散層10239之間。傳送電晶體10232及10237分別相應於自垂直驅動電路10010供給之傳送信號TRG將由光電二極體10231產生之電荷分別逐序地朝浮動擴散層10234及10239傳送。
分別與分接頭TAP_B及TAP_A對應之浮動擴散層10234及10239蓄積自光電二極體10231傳送之電荷，並轉換為相應於蓄積之電荷量之電壓值之電壓信號，而分別產生作為類比像素信號之像素信號AINP2 及AINP1 。
又，2個重置電晶體10233及10238連接於電源線VDD與浮動擴散層10234及10239各者之間。重置電晶體10233及10238藉由相應於自垂直驅動電路10010供給之重置信號RST及RSTp 成為導通狀態，而自浮動擴散層10234及10239各者抽除電荷，而將浮動擴散層10234及10239初始化。
2個放大電晶體10235及10240連接於電源線VDD與選擇電晶體10236及10241各者之間。各放大電晶體10235及10240將由浮動擴散層10234及10239各者將電荷轉換為電壓之電壓信號放大。
選擇電晶體10236連接於放大電晶體10235與垂直信號線10200(VSL2 )之間。又，選擇電晶體10241連接於放大電晶體10240與垂直信號線10300(VSL1 )之間。選擇電晶體10236及10241藉由相應於自垂直驅動電路10010供給之選擇信號SEL及SELp 成為導通狀態，而將由放大電晶體10235及10240各者放大之像素信號AINP2 及AINP1 分別朝垂直信號線10200(VSL2 )及垂直信號線10300(VSL1 )輸出。
連接於像素10230之垂直信號線10200(VSL2 )及垂直信號線10300(VSL1 )就每一像素行連接於行信號處理部10030中所含之1個AD轉換器之輸入端。垂直信號線10200(VSL2 )及垂直信號線10300(VSL1 )對行信號處理部10040中所含之AD轉換器供給就每一像素行自像素10230輸出之像素信號AINP2 及AINP1 。
此外，像素10230之電路構成若可利用光電轉換產生像素信號AINP1 及AINP2 ，則不限定於圖16所示之電路構成。
作為與間接ToF方式對應之一例，使驅動未圖示之光源之PWM信號之週期與溢流閘極信號OFG、傳送信號TRG、重置信號RST及RSTp 、以及選擇信號SEL及SELp 同步，在PWM信號之導通期間與關斷期間切換像素信號AINP1 及AINP2 之輸出。藉此，在圖15及圖16之構成中，可實現作為間接ToF方式距離圖像感測器之動作。
此處，在圖15及圖16所示之間接ToF方式距離圖像感測器10000之構成中，作為行信號處理部10040中所含之各AD轉換器，可應用本發明之技術。亦即，作為圖15所示之行信號處理部10040中所含之各AD轉換器，可應用在第1實施形態中所說明之逐次轉換型AD轉換器10d。
另外，本說明書所記載之效果終極而言僅為例示而並非限定者，亦可具有其他效果。
此外，本發明亦可採用如以下之構成。 (1) 一種固態攝像元件，其具備： 轉換器，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值； 複數個電壓產生部，其等分別產生複數個基準電壓；及 設定部，其使用自由前述複數個電壓產生部各者產生之前述複數個基準電壓中基於前述轉換履歷而選擇之基準電壓，設定前述臨限值電壓。 (2) 如前述(1)之固態攝像元件，其中前述複數個電壓產生部包含： 第1電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為上位側位元之前述位元值的前述複數個基準電壓；及 第2電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為下位側位元之前述位元值的前述複數個基準電壓。 (3) 如前述(2)之固態攝像元件，其中前述第2電壓產生部： 產生具有與前述第1電壓產生部產生之複數個基準電壓重疊之電壓範圍之複數個基準電壓； 前述設定部： 基於含在前述電壓範圍內之基準電壓，將基於前述轉換履歷選擇之基準電壓變更而設定前述臨限值電壓。 (4) 如前述(3)之固態攝像元件，其中前述第2電壓產生部： 若對於前述類比像素信號之增益為特定值以上，以於前述電壓範圍內包含2個以上之基準電壓之方式產生前述複數個基準電壓。 (5) 如前述(3)之固態攝像元件，其中前述第2電壓產生部： 若對於前述類比像素信號之增益未達特定值，以於前述電壓範圍內包含1個基準電壓之方式產生前述複數個基準電壓。 (6) 如前述(1)至(5)中任一項之固態攝像元件，其中將提取前述複數個電壓產生部各者產生之前述複數個基準電壓各者之連接點中相同電位之各連接點耦合。 (7) 如前述(1)至(6)中任一項之固態攝像元件，其更具備取樣保持部，該取樣保持部對前述複數個電壓產生部中之1個電壓產生部所產生之電壓進行取樣且遞送至前述複數個電壓產生部中之其他電壓產生部。 (8) 一種電子機器，其具備固態攝像元件及圖像處理部，前述固態攝像元件包含： 轉換器，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值； 複數個電壓產生部，其等分別產生複數個基準電壓；及 設定部，其使用自由前述複數個電壓產生部各者產生之前述複數個基準電壓中基於前述轉換履歷而選擇之基準電壓，設定前述臨限值電壓；且 前述圖像處理部對於由前述轉換器將前述類比像素信號轉換為每一位元之位元值的數位像素信號實施圖像處理。 (9) 如前述(8)之電子機器，其中前述複數個電壓產生部包含： 第1電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為上位側位元之前述位元值的前述複數個基準電壓；及 第2電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為下位側位元之前述位元值的前述複數個基準電壓。 (10) 如前述(9)之電子機器，其中前述第2電壓產生部： 產生具有與前述第1電壓產生部產生之複數個基準電壓重疊之電壓範圍之複數個基準電壓； 前述設定部： 基於含在前述電壓範圍內之基準電壓，將基於前述轉換履歷選擇之基準電壓變更而設定前述臨限值電壓。 (11) 如前述(10)之電子機器，其中前述第2電壓產生部： 若對於前述類比像素信號之增益為特定值以上，以於前述電壓範圍內包含2個以上之基準電壓之方式產生前述複數個基準電壓。 (12) 如前述(10)之電子機器，其中前述第2電壓產生部： 若對於前述類比像素信號之增益未達特定值時，以於前述電壓範圍內包含1個基準電壓之方式產生前述複數個基準電壓。 (13) 如前述(8)至(12)中任一項之電子機器，其中前述固態攝像元件： 將提取前述複數個電壓產生部各者產生之前述複數個基準電壓各者之連接點中相同電位之各連接點耦合。 (14) 如前述(8)至(13)中任一項之電子機器，其中前述固態攝像元件更具備： 取樣保持部，該取樣保持部對前述複數個電壓產生部中之1個電壓產生部所產生之電壓進行取樣且遞送至前述複數個電壓產生部中其他電壓產生部。 (15) 如前述(8)至(14)中任一項之電子機器，其中前述電子機器係間接ToF方式距離圖像感測器。
1:固態攝像元件 2:像素陣列部 2C:電容 3:列掃描電路 4C:電容 5:AD轉換部 6:時序控制部 7:行掃描電路 8:信號處理部 8C:電容 101～10n:逐次轉換型AD轉換器/AD轉換器 10a～10c:逐次轉換型AD轉換器 10d:逐次轉換型AD轉換器 12:DA轉換器 12a～12c:DA轉換器 12d:DA轉換器 13:前置放大器部 14:轉換器/比較器 15:邏輯部 101:耦合電容器 102:連接線 102a:電壓產生部、基準電壓產生器 102b:電壓產生部、基準電壓產生器 103:控制信號 104a:端子 104b:端子 1131～1133:連接點 1151～1153:連接點 200:比較器 201:耦合電容器 202:連接線 2041～2043:連接點 2181～2185:連接點 1000:電子機器 1001:圖像處理部 1002:控制部 10000:間接ToF方式距離圖像感測器 10001:感測器晶片 10002:電路晶片 10010:垂直驅動電路 10020:像素區域 10040:行信號處理部 10049:控制信號 10050:時序控制電路 10060:輸出電路 10120:輸出線 10200:垂直信號線 10230:像素 10231:光電二極體 10232:傳送電晶體 10233:重置電晶體 10234:浮動擴散層 10235:放大電晶體 10236:選擇電晶體 10237:傳送電晶體 10238:重置電晶體 10239:浮動擴散層 10240:放大電晶體 10241:選擇電晶體 10242:溢流電晶體 10300:垂直信號線 a:端子 b:端子 C:電容 c:端子 C1101～C1104:電容器 C116:電容器 C150:電容器 C2100:電容器 C2102～C2104:電容器 C2131:電容器 C2132:電容器 C2141:電容器 C2142:電容器 C215:電容器 CP00A:連接點 CP01A:連接點 CP02A:連接點 CP03A:連接點 CP00B:連接點 CP01B:連接點 CP02B:連接點 CP03B:連接點 CP11A:連接點 CP12A:連接點 CP13A:連接點 CP11B:連接點 CP12B:連接點 CP13B:連接點 CP21A:連接點 CP22A:連接點 CP23A:連接點 CP21B:連接點 CP22B:連接點 CP23B:連接點 CP31A:連接點 CP32A:連接點 CP33A:連接點 CP31B:連接點 CP32B:連接點 CP33B:連接點 CP41A:連接點 CP42A:連接點 CP43A:連接點 CP41B:連接點 CP42B:連接點 CP43B:連接點 Cp:電容 GND:接地電位 iA:源極電流 iB:源極電流 OFG:溢流閘極信號 PX1～PX4:像素 PX11～PX14:像素 PX21～PX24:像素 PX31～PX34:像素 R1121～R1124:電阻 R1141～R1144:電阻 R2121～R2126:電阻 R2171～R2176:電阻 RST:重置信號 RSTp:重置信號 Rshort:電阻 SEL:選擇信號 SELp SW1111～SW1114:開關 SW117:開關 SW1511:開關 SW1512:開關 SW2111～SW2114:開關 SW2161～SW2165:開關 TAP_A:分接頭 TAP_B:分接頭 TDOUT:輸出端子 TR121a:電晶體 TR121b:電晶體 TR122:電晶體 TR130a1～TR130a4:電晶體 TR130b1～TR130b4:電晶體 TRG:傳送信號 TSL1～TSL8:像素信號輸入端子 Vctrl1:電壓控制信號 Vctrl2:電壓控制信號 VDD:電源線 VDD-ref:電壓 Vgs_A:電壓 Vgs_B:電壓 Vofst_A:偏移電壓 Vofst_B:偏移電壓 VREF:電壓 VREF(1):電壓 VREF(2):電壓 VREF-A:電壓 VREF-B:電壓 VRB:下限電壓 VRB2:下限電壓 VRB-A:下限電壓 VRB-B:下限電壓 VRC:中間電壓 VRC-A:中間電壓 VRC-B:中間電壓 VRT:上限電壓 VRT2:上限電壓 VRT-A:上限電壓 VRT-B:上限電壓 VSL:像素信號 VSL1:垂直信號線 VSL2:垂直信號線 x:端子 ΔR_A:基準電阻 ΔR_B:基準電阻
圖1係顯示可應用於第1實施形態之固態攝像元件、及利用該固態攝像元件之電子機器之一例之構成的方塊圖。 圖2係顯示可應用於第1實施形態之AD轉換器之一例之構成的方塊圖。 圖3係顯示利用現有技術之包含自1個電壓產生複數個基準電壓之DA轉換器的逐次轉換型AD轉換器之構成例之圖。 圖4係顯示利用現有技術之包含自1個電壓獲得複數個基準電壓，進而將各基準電壓分為複數個系統之DA轉換器的逐次轉換型AD轉換器之構成例之圖。 圖5係用於針對自單一之電壓產生複數個系統之電壓之構成之AD轉換範圍進行說明之圖。 圖6係顯示第1實施形態之逐次轉換型AD轉換器之基本的構成之例的圖。 圖7係顯示第1實施形態之逐次轉換型AD轉換器之更具體之構成例的圖。 圖8係用於針對第1實施形態之逐次轉換型AD轉換器之AD轉換範圍進行說明之圖。 圖9A係用於針對可應用於第1實施形態之利用冗餘位元之判定錯誤修正概略性地說明之圖。 圖9B係用於針對可應用於第1實施形態之利用冗餘位元之判定錯誤修正概略性地說明之圖。 圖9C用於針對可應用於第1實施形態之利用冗餘位元之判定錯誤修正概略性地說明之圖。 圖10係顯示可應用於第1實施形態之實現高解析度化之AD轉換之例的圖。 圖11係顯示可應用於第1實施形態之將冗餘範圍放大而進行AD轉換之例之圖。 圖12A係更具體地顯示可應用於第1實施形態之基準電壓產生器之構成之圖。 圖12B係更具體地顯示可應用於第1實施形態之基準電壓產生器之構成之圖。 圖13係顯示可應用於第1實施形態之可抑制在複數個系統間之不均一之構成之第1例的圖。 圖14係顯示可應用於第1實施形態之可抑制在複數系統間之不均一之構成之第2例的圖。 圖15係概略性地顯示可應用於第2實施形態之間接ToF方式距離圖像感測器之一例之構成的圖。 圖16係顯示可應用於第2實施形態之像素之一例之構成的電路圖。
2C:電容
4C:電容
10d:逐次轉換型AD轉換器
12d:DA轉換器
14:轉換器/比較器
15:邏輯部
101:耦合電容器
102:連接線
102a:電壓產生部、基準電壓產生器
102b:電壓產生部、基準電壓產生器
103:控制信號
104a:端子
104b:端子
1131~1133:連接點
1151~1153:連接點
a:端子
b:端子
C:電容
c:端子
C1101~C1104:電容器
C116:電容器
GND:接地電位
R1121~R1124:電阻
R1141~R1144:電阻
SW1111~SW1114:開關
SW117:開關
Vctrl1:電壓控制信號
Vctrl2:電壓控制信號
VREF(1):電壓
VREF(2):電壓
VREF-A:電壓
VREF-B:電壓
VRB-A:下限電壓
VRB-B:下限電壓
VRC-A:中間電壓
VRC-B:中間電壓
VRT-A:上限電壓
VRT-B:上限電壓
VSL:像素信號
x:端子

Claims (15)

  1. 一種固態攝像元件，其具備： 轉換器，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值； 複數個電壓產生部，其等分別產生複數個基準電壓；及 設定部，其使用自由前述複數個電壓產生部各者產生之前述複數個基準電壓中基於前述轉換履歷而選擇之基準電壓，設定前述臨限值電壓。
  2. 如請求項1之固態攝像元件，其中前述複數個電壓產生部包含： 第1電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為上位側位元之前述位元值的前述複數個基準電壓；及 第2電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為下位側位元之前述位元值的前述複數個基準電壓。
  3. 如請求項2之固態攝像元件，其中前述第2電壓產生部： 產生具有與前述第1電壓產生部產生之複數個基準電壓重疊之電壓範圍之複數個基準電壓； 前述設定部： 基於含在前述電壓範圍內之基準電壓，將基於前述轉換履歷選擇之基準電壓變更而設定前述臨限值電壓。
  4. 如請求項3之固態攝像元件，其中前述第2電壓產生部： 若對於前述類比像素信號之增益為特定值以上，以於前述電壓範圍內包含2個以上之基準電壓之方式產生前述複數個基準電壓。
  5. 如請求項3之固態攝像元件，其中前述第2電壓產生部： 若對於前述類比像素信號之增益未達特定值，以於前述電壓範圍內包含1個基準電壓之方式產生前述複數個基準電壓。
  6. 如請求項1之固態攝像元件，其中將提取前述複數個電壓產生部各者產生之前述複數個基準電壓各者之連接點中相同電位之各連接點耦合。
  7. 如請求項1之固態攝像元件，其更具備取樣保持部，該取樣保持部對前述複數個電壓產生部中之1個電壓產生部所產生之電壓進行取樣且遞送至前述複數個電壓產生部中之其他電壓產生部。
  8. 一種電子機器，其具備固態攝像元件及圖像處理部，前述固態攝像元件包含： 轉換器，其基於依照在對象位元以前經轉換之位元之轉換履歷而設定之臨限值電壓，就每複數個位元依次將自像素讀出之類比像素信號轉換為位元值； 複數個電壓產生部，其等分別產生複數個基準電壓；及 設定部，其使用自由前述複數個電壓產生部各者產生之前述複數個基準電壓中基於前述轉換履歷而選擇之基準電壓，設定前述臨限值電壓；且 前述圖像處理部對於由前述轉換器將前述類比像素信號轉換為每一位元之位元值的數位像素信號實施圖像處理。
  9. 如請求項8之電子機器，其中前述複數個電壓產生部包含： 第1電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為上位側位元之前述位元值的前述複數個基準電壓；及 第2電壓產生部，其產生前述轉換器用於將前述類比像素信號轉換為下位側位元之前述位元值的前述複數個基準電壓。
  10. 如請求項9之電子機器，其中前述第2電壓產生部： 產生具有與前述第1電壓產生部產生之複數個基準電壓重疊之電壓範圍之複數個基準電壓； 前述設定部： 基於含在前述電壓範圍內之基準電壓，將基於前述轉換履歷選擇之基準電壓變更而設定前述臨限值電壓。
  11. 如請求項10之電子機器，其中前述第2電壓產生部： 若對於前述類比像素信號之增益為特定值以上，以於前述電壓範圍內包含2個以上之基準電壓之方式產生前述複數個基準電壓。
  12. 如請求項10之電子機器，其中前述第2電壓產生部： 若對於前述類比像素信號之增益未達特定值，以於前述電壓範圍內包含1個基準電壓之方式產生前述複數個基準電壓。
  13. 如請求項8之電子機器，其中前述固態攝像元件： 將提取前述複數個電壓產生部各者產生之前述複數個基準電壓各者之連接點中相同電位之各連接點耦合。
  14. 如請求項8之電子機器，其中前述固態攝像元件更具備： 取樣保持部，該取樣保持部對前述複數個電壓產生部中之1個電壓產生部所產生之電壓進行取樣且遞送至前述複數個電壓產生部中之其他電壓產生部。
  15. 如請求項8之電子機器，其中前述電子機器係間接ToF方式距離圖像感測器。
TW108129058A 2018-09-04 2019-08-15 固態攝像元件及電子機器 TWI840395B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018165462 2018-09-04
JP2018-165462 2018-09-04
JP2018-210853 2018-11-08
JP2018210853 2018-11-08

Publications (2)

Publication Number Publication Date
TW202017165A true TW202017165A (zh) 2020-05-01
TWI840395B TWI840395B (zh) 2024-05-01

Family

ID=69723219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129058A TWI840395B (zh) 2018-09-04 2019-08-15 固態攝像元件及電子機器

Country Status (5)

Country Link
US (1) US11470274B2 (zh)
CN (1) CN112640435A (zh)
DE (1) DE112019004425T5 (zh)
TW (1) TWI840395B (zh)
WO (1) WO2020050118A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11539370B2 (en) * 2020-02-23 2022-12-27 Tetramem Inc. Analog to analog quantizer in crossbar array circuits for in-memory computing
CN116359592A (zh) * 2021-12-27 2023-06-30 圣邦微电子（北京）股份有限公司 检测电路及包含该检测电路的电源管理系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851838A (en) * 1987-12-18 1989-07-25 Vtc Incorporated Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter
JP4110681B2 (ja) * 1999-08-02 2008-07-02 ソニー株式会社 ディジタル／アナログ変換回路及びそれを用いたアナログ／ディジタル変換回路
JP4181058B2 (ja) 2004-01-20 2008-11-12 株式会社東芝 アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ
JP4016968B2 (ja) * 2004-05-24 2007-12-05 セイコーエプソン株式会社 Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
JP2011250039A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法
EP2421155B1 (en) * 2010-08-02 2013-07-03 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. A hybrid analog-to-digital converter, an image sensor and a method for providing a plurality of ditigal signals
JP2013239951A (ja) * 2012-05-16 2013-11-28 Renesas Electronics Corp Ａｄ変換器および固体撮像素子
US8957802B1 (en) * 2013-09-13 2015-02-17 Cadence Design Systems, Inc. Metastability error detection and correction system and method for successive approximation analog-to-digital converters
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
JP2018088648A (ja) * 2016-11-29 2018-06-07 ルネサスエレクトロニクス株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20210306585A1 (en) 2021-09-30
TWI840395B (zh) 2024-05-01
US11470274B2 (en) 2022-10-11
DE112019004425T5 (de) 2021-06-10
WO2020050118A1 (ja) 2020-03-12
CN112640435A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
EP3101812B1 (en) In-pixel differential transconductance amplifier for adc and image sensor architecture
US10104326B2 (en) Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method
CN109040630B (zh) 图像传感器的斜坡信号发生器和包括其的图像传感器
JP5332041B2 (ja) 固体撮像装置
TWI846719B (zh) 固態攝像裝置
KR101580178B1 (ko) 이미지 센서
WO2017212075A2 (en) Cmos image sensors with reduced power consumption
TWI835869B (zh) Ａ／ｄ轉換器及電子機器
TWI840395B (zh) 固態攝像元件及電子機器
JP6529352B2 (ja) 撮像装置及び撮像システム
JP2020080538A (ja) 撮像素子および撮像装置
CN112567733B (zh) 固体摄像装置和电子设备
JP6237726B2 (ja) 撮像素子及び撮像装置
TW202025709A (zh) 固態攝像元件、電子機器及電源雜訊修正方法
WO2024111356A1 (ja) 光学素子、演算方法、及び電子機器
JP6238573B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
JP7243765B2 (ja) 撮像素子及び撮像装置
US20230011014A1 (en) Solid-state imaging device and electronic apparatus
JP6479136B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
JP6060500B2 (ja) 撮像素子
JP6579178B2 (ja) 撮像素子及び撮像装置
JP2020014224A (ja) 撮像素子及び撮像装置