KR20200098163A - 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 - Google Patents

이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 Download PDF

Info

Publication number
KR20200098163A
KR20200098163A KR1020190015939A KR20190015939A KR20200098163A KR 20200098163 A KR20200098163 A KR 20200098163A KR 1020190015939 A KR1020190015939 A KR 1020190015939A KR 20190015939 A KR20190015939 A KR 20190015939A KR 20200098163 A KR20200098163 A KR 20200098163A
Authority
KR
South Korea
Prior art keywords
image
reset
ramp signal
component
offset
Prior art date
Application number
KR1020190015939A
Other languages
English (en)
Inventor
조규익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190015939A priority Critical patent/KR20200098163A/ko
Priority to US16/663,770 priority patent/US11272135B2/en
Publication of KR20200098163A publication Critical patent/KR20200098163A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3741—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

이미지 센서의 구동 방법에서, 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생한다. 제1 구간 동안 일정한 기울기로 하강 및 상승하고 일정한 크기만큼 오프셋이 감소 및 증가하는 램프 신호에 기초하여, 아날로그 픽셀 신호의 리셋 성분을 2회 이상 샘플링한다. 제1 구간 이후의 제2 구간 동안 램프 신호에 기초하여, 아날로그 픽셀 신호의 이미지 성분을 샘플링한다. 샘플링된 리셋 성분 및 샘플링된 이미지 성분에 기초하여 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생한다.

Description

이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서{PIXEL ARRAY INCLUDED IN IMAGE SENSOR AND IMAGE SENSOR INCLUDING THE SAME}
본 발명은 이미지 센서에 관한 것으로서, 더욱 상세하게는 이미지 센서의 구동 방법 및 상기 구동 방법을 수행하는 이미지 센서에 관한 것이다.
CMOS(complementary metal-oxide semiconductor) 이미지 센서는 CMOS 공정을 이용하여 제조되는 이미지 촬상 소자이다. 상기 CMOS 이미지 센서는 고전압 아날로그 회로를 포함하는 CCD(charge-coupled device) 이미지 센서와 비교하여 제조 단가가 낮고 픽셀(pixel)의 크기가 작아 전력 소모가 적다는 장점이 있다. 또한, CMOS 이미지 센서의 성능이 향상되면서, CMOS 이미지 센서는 스마트폰, 태블릿 PC, 또는 디지털 카메라 등과 같은 모바일 전자 장치에서 널리 사용되고 있다.
고속 및 고해상도(high resolution)의 CMOS 이미지 센서를 구현하기 위해 빠른 속도의 아날로그-디지털 변환 회로(analog-to-digital converter; ADC)와 높은 픽셀 수가 요구되고 있으며, 특히 노이즈를 감소시키고 램프 신호의 안정화 시간(settling time)을 감소시키기 위한 다양한 기술들이 연구되고 있다.
본 발명의 일 목적은 단일 기울기(single slope) 아날로그-디지털 변환 및 다중 샘플링(multiple sampling)을 이용하면서 고속 동작이 가능한 이미지 센서의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 이미지 센서의 구동 방법을 수행하는 이미지 센서를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서, 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생한다. 제1 구간 동안 일정한 기울기로 하강 및 상승하고 일정한 크기만큼 오프셋이 감소 및 증가하는 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 리셋 성분을 2회 이상 샘플링한다. 상기 제1 구간 이후의 제2 구간 동안 상기 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 이미지 성분을 샘플링한다. 상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서는 픽셀 어레이, 램프 신호 발생기, 제1 오프셋 발생기, 제2 오프셋 발생기 및 아날로그-디지털 변환부를 포함한다. 상기 픽셀 어레이는 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생한다. 상기 램프 신호 발생기는 일정한 기울기로 하강 및 상승하는 램프 신호를 발생한다. 상기 제1 오프셋 발생기는 일정한 크기만큼 상기 램프 신호의 오프셋을 증가 및 감소시킨다. 상기 제2 오프셋 발생기는 상기 일정한 크기만큼 상기 램프 신호의 오프셋을 증가 및 감소시킨다. 상기 아날로그-디지털 변환부는 제1 구간 동안 상기 일정한 기울기로 하강 및 상승하고 상기 일정한 크기만큼 상기 오프셋이 감소 및 증가하는 상기 램프 신호에 기초하여 상기 아날로그 픽셀 신호의 상기 리셋 성분을 2회 이상 샘플링하고, 상기 제1 구간 이후의 제2 구간 동안 상기 램프 신호에 기초하여 상기 아날로그 픽셀 신호의 상기 이미지 성분을 샘플링하며, 상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생한다.
상기와 같은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서에서는, 단일 기울기 아날로그-디지털 변환을 수행하는데 있어서 다중 샘플링 방식에 기초하여 하나의 아날로그 픽셀 신호를 복수 회 샘플링함으로써, 노이즈를 감소시킬 수 있다. 또한, 일정한 기울기로 하강 및 상승을 반복하고 일정한 크기만큼 오프셋이 감소 및 증가를 반복하는 램프 신호에 기초하여 아날로그-디지털 변환을 수행함으로써, 램프 신호의 안정화 시간이 감소되어 고속 동작을 수행할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서에 포함되는 램프 신호 발생기 및 오프셋 발생기들의 일 예를 나타내는 회로도이다.
도 4a는 도 3의 램프 신호 발생기의 구조를 나타내는 회로도이다.
도 4b는 도 4a의 램프 신호 발생기의 동작을 나타내는 타이밍도이다.
도 5는 도 3의 제1 오프셋 발생기의 구조를 나타내는 회로도이다.
도 6은 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다.
도 7은 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다.
도 8 및 9는 도 6 및 7의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도들이다.
도 10a 및 10b는 본 발명의 실시예들에 따른 이미지 센서의 구동 방법의 효과를 설명하기 위한 도면들이다.
도 11은 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 다른 예를 나타내는 순서도이다.
도 12는 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 다른 예를 나타내는 순서도이다.
도 13은 도 11 및 12의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다.
도 14는 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다.
도 15는 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다.
도 16은 도 14 및 15의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다.
도 17은 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다.
도 18은 도 6 및 17의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다.
도 19는 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다.
도 20은 도 19의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다.
도 21은 도 20 및 7의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다.
도 22는 본 발명의 실시예들에 따른 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.
도 23은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법은, 픽셀 어레이 및 상기 픽셀 어레이의 복수의 컬럼들과 연결되고 램프 신호에 기초하여 아날로그-디지털 변환 동작을 수행하는 아날로그-디지털 변환부를 포함하는 이미지 센서에 의해 수행된다. 이하에서는 CMOS(complementary metal oxide semiconductor) 이미지 센서를 중심으로 본 발명의 실시예들을 설명하지만, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법은 다양한 종류의 이미지 센서(예를 들어, CCD(charge-coupled device) 이미지 센서)에도 적용될 수 있다. CMOS 이미지 센서 및 상기 CMOS 이미지 센서에 포함된 단위 픽셀의 구체적인 구성에 대해서는 도 2 및 19 등을 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서, 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생한다(단계 S100). 도 2를 참조하여 후술하는 것처럼, 상기 픽셀 어레이에 포함되는 하나의 단위 픽셀에서 하나의 아날로그 픽셀 신호가 발생될 수 있다.
제1 구간 동안 일정한 기울기로 하강 및 상승하고 일정한 크기만큼 오프셋이 감소 및 증가하는 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 리셋 성분을 2회 이상 샘플링한다(단계 S200). 상기 제1 구간은 상기 리셋 성분을 샘플링하는 리셋 샘플링 구간일 수 있다. 또한, 상기 리셋 성분에 대한 샘플링 동작은 하나의 아날로그 픽셀 신호를 복수 회 샘플링하는 다중 샘플링(multiple sampling) 동작일 수 있다.
상기 제1 구간 이후의 제2 구간 동안 상기 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 이미지 성분을 샘플링한다(단계 S300). 상기 제2 구간은 상기 이미지 성분을 샘플링하는 이미지 샘플링 구간일 수 있다.
일 실시예에서, 도 6 내지 16을 참조하여 후술하는 것처럼, 상기 이미지 성분을 샘플링하는 횟수는 상기 리셋 성분을 샘플링하는 횟수와 실질적으로 동일할 수 있다. 다시 말하면, 상기 이미지 성분에 대한 샘플링 동작 또한 다중 샘플링 동작일 수 있다. 다른 실시예에서, 도 17 및 18을 참조하여 후술하는 것처럼, 상기 이미지 성분을 샘플링하는 횟수는 상기 리셋 성분을 샘플링하는 횟수보다 적을 수 있다. 또 다른 실시예에서, 도 19, 20 및 21을 참조하여 후술하는 것처럼, 상기 이미지 성분을 샘플링하는 횟수는 상기 리셋 성분을 샘플링하는 횟수보다 많을 수 있다.
상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생한다(단계 S400). 예를 들어, 상기 샘플링된 리셋 성분과 상기 샘플링된 이미지 성분의 차이를 상기 디지털 신호로서 출력할 수 있다.
본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서는, 다중 샘플링 방식에 기초하여 하나의 아날로그 픽셀 신호를 복수 회 샘플링함으로써, 노이즈를 감소시킬 수 있다. 일반적으로 샘플링 수에 비례하여 노이즈가 감소될 수 있다. 또한, 일정한 기울기로 하강 및 상승을 반복하고 일정한 크기만큼 오프셋이 감소 및 증가를 반복하는 상기 램프 신호에 기초하여 아날로그-디지털 변환을 수행함으로써, 상기 램프 신호의 안정화 시간(settling time)이 감소되어 고속 동작을 수행할 수 있다.
도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 2를 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 아날로그-디지털 변환부(analog-to-digital conversion unit; ADC)(140), 램프 신호 발생기(160), 제1 오프셋 발생기(170) 및 제2 오프셋 발생기(180)를 포함한다. 이미지 센서(100)는 로우 드라이버(120), 상관 이중 샘플링부(correlated double sampling unit; CDS)(130) 및 타이밍 컨트롤러(190)를 더 포함할 수 있다.
일 실시예에서, 이미지 센서(100)는 수광 표면(light receiving surface)이 기판(substrate)의 전면(front side)인지 후면(back side)인지에 따라 FSI(front side illumination) 이미지 센서 또는 BSI(back side illumination) 이미지 센서로 구현될 수 있다.
픽셀 어레이(110)는 매트릭스 형태로 배열된 복수의 단위 픽셀들(PX)을 포함한다. 복수의 단위 픽셀들(PX) 각각은 복수의 로우(row)들(RW1, RW2, ..., RWX; X는 2 이상의 자연수) 중 하나 및 복수의 컬럼(column)들(CL1, CL2, ..., CLY; Y는 2 이상의 자연수) 중 하나와 연결될 수 있다. 픽셀 어레이(110)는 입사광을 감지하여 상기 입사광에 상응하는 복수의 아날로그 픽셀 신호들(VP1, VP2, ..., VPY)을 발생한다. 복수의 아날로그 픽셀 신호들(VP1~VPY) 각각은 리셋 성분 및 이미지 성분을 포함한다. 복수의 단위 픽셀들(PX) 각각의 구조 및 동작은 도 22를 참조하여 후술하도록 한다.
로우 드라이버(120)는 픽셀 어레이(110)의 복수의 로우들(RW1~RWX)과 연결되고, 복수의 로우들(RW1~RWX)을 구동하는 구동 신호를 발생할 수 있다. 예를 들어, 로우 드라이버(120)는 픽셀 어레이(110)에 포함되는 복수의 단위 픽셀들(PX)을 로우 단위로 구동할 수 있다.
상관 이중 샘플링부(130)는 복수의 상관 이중 샘플링 회로들(130a, 130b, ..., 130c)을 포함할 수 있다. 복수의 상관 이중 샘플링 회로들(130a~130c)은 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 픽셀 어레이(110)로부터 출력되는 복수의 아날로그 픽셀 신호들(VP1~VPY)에 대해 CDS 동작을 수행할 수 있다. 예를 들어, 제1 상관 이중 샘플링 회로(130a)는 제1 컬럼(CL1)과 연결되고, 제1 컬럼(CL1)으로부터 출력되는 제1 아날로그 픽셀 신호(VP1)에 대해 CDS 동작을 수행할 수 있다.
아날로그-디지털 변환부(140)는 복수의 아날로그-디지털 변환기들(140a, 140b, ..., 140c)을 포함한다. 복수의 아날로그-디지털 변환기들(140a~140c)은 복수의 상관 이중 샘플링 회로들(130a~130c)을 통해 픽셀 어레이(110)의 복수의 컬럼들(CL1~CLY)과 연결되고, 픽셀 어레이(110)로부터 출력되는 복수의 아날로그 픽셀 신호들(VP1~VPY)(즉, 복수의 상관 이중 샘플링 회로들(130a~130c)로부터 출력되는 CDS된 아날로그 픽셀 신호들)을 병렬로(즉, 동시에) 복수의 디지털 신호들(CNT1, CNT2, ..., CNTY)로 변환하는 컬럼 ADC를 수행한다. 예를 들어, 제1 아날로그-디지털 변환기(140a)는 제1 상관 이중 샘플링 회로(130a)를 통해 제1 컬럼(CL1)과 연결되고, 제1 아날로그 픽셀 신호(VP1)(즉, 제1 상관 이중 샘플링 회로(130a)로부터 출력되는 CDS된 제1 아날로그 픽셀 신호)를 제1 디지털 신호(CNT1)로 변환한다.
복수의 아날로그-디지털 변환기들(140a~140c) 각각은 복수의 비교기들(142a, 142b, ..., 142c) 중 하나 및 복수의 카운터(counter, CNT)들(144a, 144b, ..., 144c) 중 하나를 포함할 수 있다. 복수의 비교기들(142a~142c)은 복수의 비교 신호들(CS1, CS2, ..., CSY)을 발생하고, 복수의 카운터들(144a~144c)은 복수의 디지털 신호들(CNT1, CNT2, ..., CNTY)을 발생할 수 있다. 예를 들어, 제1 아날로그-디지털 변환기(140a)는 제1 비교기(142a) 및 제1 카운터(144a)를 포함할 수 있다. 제1 비교기(142a)는 제1 아날로그 픽셀 신호(VP1)와 램프 신호(VRAMP)를 비교하여 제1 비교 신호(CS1)를 발생할 수 있다. 제1 카운터(144a)는 카운트 클럭 신호(CCLK)를 기초로 제1 비교 신호(CS1)의 활성화 구간(즉, 레벨 천이 시간)을 카운트하여 제1 디지털 신호(CNT1)를 발생할 수 있다.
상술한 상관 이중 샘플링 블록(130) 및 아날로그-디지털 변환 블록(140)의 동작은 픽셀 어레이(110)의 로우 단위로 수행될 수 있다. 예를 들어, 제1 로우(RW1)와 연결된 픽셀들(PX)로부터 발생된 아날로그 픽셀 신호들(VP1~VPY)에 대해 상술한 상관 이중 샘플링 동작 및 아날로그-디지털 변환 동작이 수행되어 디지털 신호들(CNT1~CNTY)이 출력되며, 이후에 제2 내지 제X 로우들(RW2~RWX)과 연결된 픽셀들(PX)로부터 발생된 아날로그 픽셀 신호들(VP1~VPY)에 대해 상술한 동작들을 순차적으로 반복하여 디지털 신호들(CNT1~CNTY)이 출력될 수 있다. 다시 말하면, 이미지 센서(100)가 한 번에 출력하는 디지털 신호들(CNT1~CNTY)은 픽셀 어레이(110)의 하나의 로우에서 발생된 신호들에 대응할 수 있다.
램프 신호 발생기(160)는 일정한 기울기로 하강 및 상승하는 램프 신호(VRAMP)를 발생한다. 램프 신호 발생기(160)의 구체적인 구조 및 동작에 대해서는 도 3, 4a 및 4b를 참조하여 후술하도록 한다.
제1 오프셋 발생기(170)는 일정한 크기만큼 램프 신호(VRAMP)의 오프셋을 증가 및 감소시킨다. 예를 들어, 제1 오프셋 발생기(170)는 동작 초기에 턴온되어 오프셋을 증가시키며, 상기 램프 신호(VRAMP)의 오프셋을 초기 오프셋을 기준으로 상기 일정한 크기만큼 감소시키고자 하는 경우에 턴오프될 수 있다. 예를 들어, 상기 일정한 크기는 변경 가능할 수 있다. 제1 오프셋 발생기(170)의 구체적인 구조에 대해서는 도 3 및 5를 참조하여 후술하도록 한다.
제2 오프셋 발생기(180)는 상기 일정한 크기만큼 램프 신호(VRAMP)의 오프셋을 증가 및 감소시킨다. 예를 들어, 제2 오프셋 발생기(180)는 동작 초기에 턴오프되며, 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 증가시키고자 하는 경우에 턴온될 수 있다. 제2 오프셋 발생기(180)는 제1 오프셋 발생기(170)와 실질적으로 동일한 구조를 가질 수 있다.
상술한 램프 신호 발생기(160), 제1 오프셋 발생기(170) 및 제2 오프셋 발생기(180)에 의해, 이미지 센서(100) 및 아날로그-디지털 변환부(140)는 도 1에 도시된 본 발명의 실시예들에 따른 구동 방법을 수행할 수 있다. 구체적으로, 아날로그-디지털 변환부(140)는 제1 구간 동안 상기 일정한 기울기로 하강 및 상승하고 상기 일정한 크기만큼 상기 오프셋이 감소 및 증가하는 램프 신호(VRAMP)에 기초하여 아날로그 픽셀 신호들(VP1~VPY)의 상기 리셋 성분을 2회 이상 샘플링하고, 상기 제1 구간 이후의 제2 구간 동안 램프 신호(VRAMP)에 기초하여 아날로그 픽셀 신호들(VP1~VPY)의 상기 이미지 성분을 샘플링하며, 상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 유효 이미지 성분을 나타내는 디지털 신호들(CNT1~CNTY)을 발생한다. 또한, 도 19를 참조하여 후술할 본 발명의 실시예들에 따른 구동 방법을 수행할 수도 있다.
타이밍 컨트롤러(190)는 이미지 센서(100)의 전반적인 동작 타이밍을 제어할 수 있다. 예를 들어, 타이밍 컨트롤러(190)는 로우 드라이버(120), 램프 신호 발생기(160), 제1 오프셋 발생기(170) 및 제2 오프셋 발생기(180) 등의 동작을 제어하고, 카운트 클럭 신호(CCLK) 등의 제어 신호들을 발생할 수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서에 포함되는 램프 신호 발생기 및 오프셋 발생기들의 일 예를 나타내는 회로도이다.
도 2 및 3을 참조하면, 램프 신호 발생기(160)는 가변 램프 전류원(IRAMP) 및 램프 저항(RRAMP)을 포함하며, 저항(R) 및 커패시터(C)를 더 포함할 수 있다.
가변 램프 전류원(IRAMP) 및 램프 저항(RRAMP)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 저항(R)은 가변 램프 전류원(IRAMP)과 램프 저항(RRAMP) 사이의 노드 및 램프 신호(VRAMP)를 출력하는 출력 단자 사이에 연결될 수 있다. 커패시터(C)는 상기 출력 단자와 접지 전압(VSS) 사이에 연결될 수 있다.
제1 오프셋 발생기(170)는 전원 전압(VDD)과 램프 저항(RRAMP) 사이에 가변 램프 전류원(IRAMP)과 병렬 연결되는 제1 가변 오프셋 전류원(IOFFSET1)을 포함할 수 있다. 제2 오프셋 발생기(180)는 전원 전압(VDD)과 램프 저항(RRAMP) 사이에 가변 램프 전류원(IRAMP) 및 제1 가변 오프셋 전류원(IOFFSET1)과 병렬 연결되는 제2 가변 오프셋 전류원(IOFFSET2)을 포함할 수 있다.
도 2를 참조하여 상술한 것처럼, 상기 일정한 기울기로 하강 및 상승하는 램프 신호(VRAMP)를 발생하기 위해, 램프 신호 발생기(160)는 가변 램프 전류원(IRAMP)을 포함하여 구현될 수 있다. 또한, 램프 신호(VRAMP)의 오프셋을 상기 일정한 크기만큼 감소 및 증가시키기 위해, 이미지 센서(100)는 제1 오프셋 발생기(170) 및 제2 오프셋 발생기(180)를 포함하며, 이 때 상기 일정한 크기가 변경 가능하도록 제1 오프셋 발생기(170) 및 제2 오프셋 발생기(180)는 제1 가변 오프셋 전류원(IOFFSET1) 및 제2 가변 오프셋 전류원(IOFFSET2)을 포함하여 구현될 수 있다.
도 4a는 도 3의 램프 신호 발생기의 구조를 나타내는 회로도이다. 도 4b는 도 4a의 램프 신호 발생기의 동작을 나타내는 타이밍도이다.
도 3 및 4a를 참조하면, 램프 신호 발생기(160a)는 병렬 연결된 복수의 램프 전류원들(IR0, IR1, IR2, ..., IRN) 및 램프 저항(RRAMP)을 포함할 수 있다.
병렬 연결된 복수의 램프 전류원들(IR0~IRN)은 도 3의 가변 램프 전류원(IRAMP)에 대응할 수 있다. 다시 말하면, 가변 램프 전류원(IRAMP)은 병렬 연결된 복수의 램프 전류원들(IR0~IRN)을 포함하여 구현될 수 있다.
램프 전류원(IR0)은 트랜지스터들(PR01, PR02, PR03, PR04) 및 커패시터(C01)를 포함하고, 제어 신호들(BPA, CASP, SLb<0>, SL<0>)에 응답하여 동작할 수 있다. 트랜지스터들(PR01, PR02) 및 커패시터(C01)는 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 트랜지스터(PR03)는 트랜지스터(PR02)와 커패시터(C01) 사이의 노드 및 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 트랜지스터(PR04) 및 램프 저항(RRAMP)은 트랜지스터(PR02)와 커패시터(C01) 사이의 상기 노드 및 접지 전압(VSS) 사이에 직렬 연결될 수 있다. 트랜지스터들(PR01, PR02, PR03, PR04)의 게이트 전극에는 제어 신호들(BPA, CASP, SLb<0>, SL<0>)이 각각 인가될 수 있다.
나머지 램프 전류원들(IR1~IRN)은 램프 전류원(IR0)과 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 램프 전류원(IR1)은 트랜지스터들(PR11, PR12, PR13, PR14) 및 커패시터(C11)를 포함하고, 제어 신호들(BPA, CASP, SLb<1>, SL<1>)에 응답하여 동작할 수 있다. 램프 전류원(IR2)은 트랜지스터들(PR21, PR22, PR23, PR24) 및 커패시터(C21)를 포함하고, 제어 신호들(BPA, CASP, SLb<2>, SL<2>)에 응답하여 동작할 수 있다. 램프 전류원(IRN)은 트랜지스터들(PRN1, PRN2, PRN3, PRN4) 및 커패시터(CN1)를 포함하고, 제어 신호들(BPA, CASP, SLb<N>, SL<N>)에 응답하여 동작할 수 있다.
도 4a 및 4b를 참조하면, 복수의 램프 전류원들(IR0~IRN)은 램프 신호(VRAMP)를 상기 일정한 기울기로 하강시키고자 하는 경우에 순차적으로 턴오프되며, 램프 신호(VRAMP)를 상기 일정한 기울기로 상승시키고자 하는 경우에 순차적으로 턴온될 수 있다.
구체적으로, 동작 초기에 복수의 램프 전류원들(IR0~IRN) 모두는 동시에 턴온될 수 있다. 램프 신호(VRAMP)를 상기 일정한 기울기로 하강시키고자 하는 경우에, 시간 toff0에서 제어 신호(SL<0>, SLb<0>)에 응답하여 램프 전류원(IR0)이 턴오프되고, 시간 toff1에서 제어 신호(SL<1>, SLb<1>)에 응답하여 램프 전류원(IR1)이 추가로 턴오프되고, 시간 toff2에서 제어 신호(SL<2>, SLb<2>)에 응답하여 램프 전류원(IR2)이 추가로 턴오프되며, 시간 toffN에서 제어 신호(SL<N>, SLb<N>)에 응답하여 램프 전류원(IRN)이 추가로 턴오프될 수 있다. 모든 램프 전류원들(IR0~IRN)이 턴오프된 경우에 램프 신호(VRAMP)는 가장 낮은 전압 레벨을 가질 수 있다.
이후에 램프 신호(VRAMP)를 상기 일정한 기울기로 상승시키고자 하는 경우에, 시간 ton0에서 제어 신호(SL<0>, SLb<0>)에 응답하여 램프 전류원(IR0)이 턴온되고, 시간 ton1에서 제어 신호(SL<1>, SLb<1>)에 응답하여 램프 전류원(IR1)이 추가로 턴온되고, 시간 ton2에서 제어 신호(SL<2>, SLb<2>)에 응답하여 램프 전류원(IR2)이 추가로 턴온되며, 시간 tonN에서 제어 신호(SL<N>, SLb<N>)에 응답하여 램프 전류원(IRN)이 추가로 턴온될 수 있다. 모든 램프 전류원들(IR0~IRN)이 턴온된 경우에 램프 신호(VRAMP)는 동작 초기에서와 동일한 전압 레벨을 가질 수 있다.
도 4b에서는 램프 전류원들(IR0~IRN) 모두가 순차적으로 턴오프되었다가 순차적으로 턴온되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 램프 전류원들(IR0~IRN) 중 일부만이 순차적으로 턴오프되었다가 순차적으로 턴온될 수도 있다.
도 5는 도 3의 제1 오프셋 발생기의 구조를 나타내는 회로도이다.
도 3 및 5를 참조하면, 제1 오프셋 발생기(170a)는 병렬 연결된 복수의 오프셋 전류원들(IF0, IF1, IF2, ..., IFM)을 포함할 수 있다.
오프셋 전류원(IF0)은 트랜지스터들(PF01, PF02)을 포함하고, 제어 신호들(BPB, FL<0>)에 응답하여 동작할 수 있다. 트랜지스터들(PF01, PF02)은 가변 램프 전류원(IRAMP)과 램프 저항(RRAMP) 사이의 상기 노드 및 전원 전압(VDD) 사이에 직렬 연결될 수 있다. 트랜지스터들(PF01, PF02)의 게이트 전극에는 제어 신호들(BPB, FL<0>)이 각각 인가될 수 있다.
나머지 오프셋 전류원들(IF1~IFM)은 오프셋 전류원(IF0)과 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 오프셋 전류원(IF1)은 트랜지스터들(PF11, PF12)을 포함하고, 제어 신호들(BPB, FL<1>)에 응답하여 동작할 수 있다. 오프셋 전류원(IF2)은 트랜지스터들(PF21, PF22)을 포함하고, 제어 신호들(BPB, FL<2>)에 응답하여 동작할 수 있다. 오프셋 전류원(IFM)은 트랜지스터들(PFM1, PFM2)을 포함하고, 제어 신호들(BPB, FL<M>)에 응답하여 동작할 수 있다.
복수의 램프 전류원들(IR0~IRN)이 순차적으로 턴온 또는 턴오프되는 램프 신호 발생기(160a)와 다르게, 제1 오프셋 발생기(170a)는 복수의 오프셋 전류원들(IF0~IFM) 중 적어도 일부가 동시에 턴온/턴오프되는 방식으로 동작할 수 있다. 이 때, 복수의 오프셋 전류원들(IF0~IFM) 중 턴오프되는 전류원의 개수에 기초하여 상기 램프 신호(VRAMP)의 오프셋을 감소시키는 상기 일정한 크기가 결정될 수 있다. 예를 들어, 동시에 턴오프되는 전류원의 개수가 증가할수록 상기 일정한 크기가 커질 수 있다.
도 6은 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다. 도 7은 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다. 도 8 및 9는 도 6 및 7의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도들이다.
도 8 및 9에서, VP는 아날로그 픽셀 신호의 파형을 나타내고, VRAMP는 램프 신호 발생기(160)에 의해 제어/발생되는 램프 신호의 이상적인 파형을 나타내며, VRAMP_REAL은 출력 단자에서 실제 출력되는 램프 신호의 파형을 나타낸다. IOFF1은 제1 오프셋 발생기(170)의 턴온/턴오프를 나타내고, IOFF2는 제2 오프셋 발생기(180)의 턴온/턴오프를 나타내며, IOFFT는 제1 및 제2 오프셋 발생기들(170, 180)의 턴온/턴오프에 따른 램프 신호의 전체 오프셋 변화를 나타낸다. CS는 비교기들(142a~142c)에서 출력되는 비교 신호를 나타내며, CNTOUT은 카운터들(144a~144c)의 출력, 즉 디지털 신호를 나타낸다.
도 1, 2, 6, 7, 8 및 9를 참조하면, 아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 2회 샘플링하는 경우 및 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 리셋 성분(VP)과 동일한 횟수만큼, 즉 2회 샘플링하는 경우를 예시하고 있다.
아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 샘플링하는데 있어서(단계 S200), 먼저 초기 리셋 구간(TRS) 동안에 램프 신호(VRAMP)를 일정한 레벨로 유지시킬 수 있다. 예를 들어, 도 4a 및 4b를 참조하여 상술한 것처럼, 복수의 램프 전류원들(IR0~IRN) 모두를 동시에 턴온시킬 수 있다. 이 때, IOFF1이 하이 레벨로 도시된 것처럼 제1 오프셋 발생기(170)는 턴온되고, IOFF2가 로우 레벨로 도시된 것처럼 제2 오프셋 발생기(180)는 턴오프되며, 이에 따라 IOFFT가 중간 레벨로 도시된 것처럼 램프 신호(VRAMP)는 초기 오프셋(예를 들어, 0)을 가질 수 있다. 램프 신호의 실제 파형(VRAMP_REAL)은 상기 일정한 레벨에 도달하는데 일정 시간이 소요될 수 있다.
초기 리셋 구간(TRS) 이후의 제1 리셋 구간(TR1) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 하강시키면서 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 감소시킬 수 있다(단계 S210). 예를 들어, 도 4a 및 4b를 참조하여 상술한 것처럼, 램프 신호(VRAMP)의 하강을 위해 복수의 램프 전류원들(IR0~IRN)을 순차적으로 턴오프시키며, 이 때 램프 신호(VRAMP)의 하강 폭이 상대적으로 작으므로 램프 전류원들(IR0~IRN) 중 일부만을 순차적으로 턴오프시킬 수 있다. 또한, 상기 램프 신호(VRAMP)의 오프셋 감소를 위해 IOFF1이 로우 레벨로 도시된 것처럼 제1 오프셋 발생기(170)를 턴오프시키며, 이에 따라 IOFFT가 로우 레벨로 도시된 것처럼 램프 신호(VRAMP)는 상기 초기 오프셋 대비 감소된 오프셋을 가질 수 있다. 제1 리셋 구간(TR1)의 시작과 동시에 상기 램프 신호(VRAMP)의 오프셋을 감소시킴에 따라, 램프 신호의 실제 파형(VRAMP_REAL)은 전체 제1 리셋 구간(TR1) 동안에 선형적인 파형을 가질 수 있다.
제1 리셋 구간(TR1) 동안에 램프 신호와(즉, 램프 신호의 실제 파형(VRAMP_REAL)과) 아날로그 픽셀 신호(VP)가 만나는 제1 리셋 시점에 기초하여 리셋 성분(RST)을 나타내는 제1 리셋 샘플링 값을 획득할 수 있다(단계 S220). 예를 들어, 비교 신호(CS)는 제1 리셋 구간(TR1)의 시작 시점부터 상기 제1 리셋 시점까지 하이 레벨을 가지며, 제1 리셋 구간(TR1) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R1)의 길이가 상기 제1 리셋 샘플링 값을 나타낼 수 있다.
제1 리셋 구간(TR1) 이후의 제2 리셋 구간(TR2) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 상승시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 증가시킬 수 있다(단계 S230). 예를 들어, 도 4a 및 4b를 참조하여 상술한 것처럼, 램프 신호(VRAMP)의 상승을 위해 복수의 램프 전류원들(IR0~IRN) 중 턴오프된 램프 전류원들을 순차적으로 턴온시킬 수 있다. 또한, 상기 램프 신호(VRAMP)의 오프셋 증가를 위해 IOFF1이 하이 레벨로 도시된 것처럼 제1 오프셋 발생기(170)를 턴온시키고 IOFF2가 하이 레벨로 도시된 것처럼 제2 오프셋 발생기(180)를 턴온시키며, 이에 따라 IOFFT가 하이 레벨로 도시된 것처럼 램프 신호(VRAMP)는 상기 초기 오프셋 대비 증가된 오프셋을 가질 수 있다. 제2 리셋 구간(TR2)의 시작과 동시에 상기 램프 신호(VRAMP)의 오프셋을 증가시킴에 따라, 램프 신호의 실제 파형(VRAMP_REAL)은 전체 제2 리셋 구간(TR2) 동안에 선형적인 파형을 가질 수 있다.
일 실시예에서, 제1 및 제2 오프셋 발생기들(170, 180)은 제1 리셋 구간(TR1)에서는 모두 턴오프되고 제2 리셋 구간(TR2)에서는 모두 턴온되므로, 제1 리셋 구간(TR1)의 종료 시점에서의 램프 신호(VRAMP)의 전압 레벨과 제2 리셋 구간(TR2)의 시작 시점에서의 상기 램프 신호(VRAMP)의 전압 레벨의 차이는 일정한 크기(α)의 두 배와 실질적으로 동일할 수 있다. 다른 실시예에서, 도시하지는 않았으나 제1 및 제2 오프셋 발생기들(170, 180)에 의한 오프셋 변화량은 서로 다를 수 있으며, 이 경우 제1 리셋 구간(TR1)의 종료 시점에서의 램프 신호(VRAMP)의 전압 레벨과 제2 리셋 구간(TR2)의 시작 시점에서의 상기 램프 신호(VRAMP)의 전압 레벨의 차이는 일정한 크기(α)의 두 배가 아닐 수도 있다.
제2 리셋 구간(TR2) 동안에 램프 신호와(즉, 램프 신호의 실제 파형(VRAMP_REAL)과) 아날로그 픽셀 신호(VP)가 만나는 제2 리셋 시점에 기초하여 리셋 성분(RST)을 나타내는 제2 리셋 샘플링 값을 획득할 수 있다(단계 S240). 예를 들어, 비교 신호(CS)는 상기 제2 리셋 시점부터 제2 리셋 구간(TR2)의 종료 시점까지 하이 레벨을 가지며, 제2 리셋 구간(TR2) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R2)의 길이가 상기 제2 리셋 샘플링 값을 나타낼 수 있다.
리셋 성분(RST)을 샘플링한 이후에 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 샘플링하는데 있어서(단계 S300), 먼저 초기 이미지 구간(TSS) 동안에 램프 신호(VRAMP)를 일정한 레벨로 유지시킬 수 있다. 초기 이미지 구간(TSS)에서의 동작은 초기 리셋 구간(TRS)에서의 동작과 실질적으로 동일하며, 다만 램프 신호의 실제 파형(VRAMP_REAL)은 일정 시간 소요 없이 즉시 상기 일정한 레벨에 도달할 수 있다. 또한, 초기 이미지 구간(TSS)에서 아날로그 픽셀 신호(VP)는 리셋 성분(RST)에서 이미지 성분(SIG)으로 변경될 수 있다.
초기 이미지 구간(TSS) 이후의 제1 이미지 구간(TS1) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 하강시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 감소시킬 수 있다(단계 S310). 제1 이미지 구간(TS1)에서의 동작은 제1 리셋 구간(TR1)에서의 동작과 실질적으로 동일하며, 다만 램프 신호(VRAMP)의 하강 폭이 상대적으로 크므로 복수의 램프 전류원들(IR0~IRN) 모두를 순차적으로 턴오프시킬 수 있다.
제1 이미지 구간(TS1) 동안에 램프 신호와(즉, 램프 신호의 실제 파형(VRAMP_REAL)과) 아날로그 픽셀 신호(VP)가 만나는 제1 이미지 시점에 기초하여 이미지 성분(SIG)을 나타내는 제1 이미지 샘플링 값을 획득할 수 있다(단계 S320). 예를 들어, 비교 신호(CS)는 제1 이미지 구간(TS1)의 시작 시점부터 상기 제1 이미지 시점까지 하이 레벨을 가지며, 제1 이미지 구간(TS1) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S1)의 길이가 상기 제1 이미지 샘플링 값을 나타낼 수 있다.
제1 이미지 구간(TS1) 이후의 제2 이미지 구간(TS2) 동안에, 상기 램프 신호(VRAMP)를 일정한 기울기(θ)로 상승시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 증가시킬 수 있다(단계 S330). 제2 이미지 구간(TS2)에서의 동작은 제2 리셋 구간(TR2)에서의 동작과 실질적으로 동일하며, 다만 복수의 램프 전류원들(IR0~IRN) 모두를 순차적으로 턴온시킬 수 있다.
제2 이미지 구간(TS2) 동안에 램프 신호와(즉, 램프 신호의 실제 파형(VRAMP_REAL)과) 아날로그 픽셀 신호(VP)가 만나는 제2 이미지 시점에 기초하여 이미지 성분(SIG)을 나타내는 제2 이미지 샘플링 값을 획득할 수 있다(단계 S340). 예를 들어, 비교 신호(CS)는 상기 제2 이미지 시점부터 제2 이미지 구간(TS2)의 종료 시점까지 하이 레벨을 가지며, 제2 이미지 구간(TS2) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S2)의 길이가 상기 제2 이미지 샘플링 값을 나타낼 수 있다.
한편, 상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 유효 이미지 성분을 나타내는 상기 디지털 신호를 발생하는데 있어서(단계 S400), 제1 리셋 구간(TR1) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R1) 동안에 카운트 값을 증가시켜 상기 제1 리셋 샘플링 값을 나타내는 VRST 값을 획득하고, 제2 리셋 구간(TR2) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R2) 동안에 상기 카운트 값을 증가시켜 상기 제1 및 제2 리셋 샘플링 값들의 합을 나타내는 2VRST 값을 획득할 수 있다. 또한, 초기 이미지 구간(TSS)에서 상기 카운트 값을 반전시키고, 제1 이미지 구간(TS1) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S1) 동안에 상기 카운트 값을 증가시켜 상기 제1 이미지 샘플링 값을 나타내는 VSIG 값을 획득하며, 제2 이미지 구간(TS2) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S2) 동안에 상기 카운트 값을 증가시켜 상기 제1 및 제2 이미지 샘플링 값들의 합을 나타내는 2VSIG 값을 획득할 수 있다. 최종적으로 2(VRST-VSIG) 값을 획득하며, 이를 2로 나누어 상기 유효 이미지 성분인 (VRST-VSIG) 값을 상기 디지털 신호로서 획득할 수 있다.
도 10a 및 10b는 본 발명의 실시예들에 따른 이미지 센서의 구동 방법의 효과를 설명하기 위한 도면들이다.
도 10a를 참조하면, 상기 오프셋의 감소/증가 없이 램프 신호(VRAMP)를 상기 일정한 기울기로 하강/상승시키는 경우에, 램프 신호의 실제 파형(VRAMP_REAL)에서 선형적인 출력이 나오기까지 안정화 시간이 필요할 수 있다. 이러한 안정화 시간은 도 3에 도시된 저항(R) 및 커패시터(C)에 의한 출력단의 RC 성분에 의해 유발되며, 램프 신호 발생기(160)의 출력 파워가 작아지거나 해상도가 증가하는 등으로 인해 출력단의 RC 성분이 커질수록 안정화 시간이 증가하게 된다. 이러한 안정화 시간에 의해 램프 신호의 실제 파형(VRAMP_REAL)에서 왜곡 영역(DR1, DR2)이 발생할 수 있다.
도 10b를 참조하면, 램프 신호(VRAMP)를 상기 일정한 기울기로 하강시키면서 상기 램프 신호(VRAMP)의 오프셋을 감소시키거나, 램프 신호(VRAMP)를 상기 일정한 기울기로 상승시키면서 상기 램프 신호(VRAMP)의 오프셋을 증가시키는 경우에, 상술한 안정화 시간을 감소시키고, 램프 신호(VRAMP)의 실제 파형(VRAMP_REAL)에서 왜곡 영역(DR1, DR2)에 대응하는 영역(NDR1, NDR2)의 왜곡이 감소되며, 램프 신호(VRAMP)의 실제 파형(VRAMP_REAL)에서 선형적인 구간을 증가시킬 수 있다. 이 때, 도 5를 참조하여 상술한 것처럼, 상기 램프 신호(VRAMP)의 오프셋의 감소량/증가량은 복수의 오프셋 전류원들(IF0~IFM) 중 턴온/턴오프되는 개수의 기초하여 결정되며, 오프셋의 변화량을 조절하여 선형적인 구간을 최대한 증가시킬 수 있다.
또한 이 경우, 도 8 및 9를 참조하여 상술한 것처럼 상기 오프셋의 감소/증가가 일어나는 두 구간들의 경계 부분에서 램프 신호 발생기(160)에 의해 제어/발생되는 램프 신호의 이상적인 파형(VRAMP)은 불연속적인 값을 가지지만, 출력 단자에서 실제 출력되는 램프 신호의 실제 파형(VRAMP_REAL)은 연속적인 값을 가질 수 있다.
도 11은 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 다른 예를 나타내는 순서도이다. 도 12는 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 다른 예를 나타내는 순서도이다. 도 13은 도 11 및 12의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다. 이하 도 6, 7, 8 및 9와 중복되는 설명은 생략한다.
도 1, 2, 11, 12 및 13을 참조하면, 아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 4회 샘플링하는 경우 및 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 리셋 성분(VP)과 동일한 횟수만큼, 즉 4회 샘플링하는 경우를 예시하고 있다.
아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 샘플링하는데 있어서(단계 S200), 초기 리셋 구간(TRS), 제1 리셋 구간(TR1) 및 제2 리셋 구간(TR2) 동안의 동작과 단계 S210, S220, S230 및 S240은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
제2 리셋 구간(TR2) 이후의 제3 리셋 구간(TR3) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 하강시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 감소시키고(단계 S250), 램프 신호의 실제 파형(VRAMP_REAL)과 아날로그 픽셀 신호(VP)가 만나는 제3 리셋 시점에 기초하여 리셋 성분(RST)을 나타내는 제3 리셋 샘플링 값을 획득할 수 있다(단계 S260). 제3 리셋 구간(TR3) 동안의 동작과 단계 S250 및 S260은 제1 리셋 구간(TR1) 동안의 동작과 단계 S210 및 S220과 실질적으로 동일하며, 제3 리셋 구간(TR3) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R3)의 길이가 상기 제3 리셋 샘플링 값을 나타낼 수 있다.
제3 리셋 구간(TR3) 이후의 제4 리셋 구간(TR4) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 상승시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 증가시키고(단계 S270), 램프 신호의 실제 파형(VRAMP_REAL)과 아날로그 픽셀 신호(VP)가 만나는 제4 리셋 시점에 기초하여 리셋 성분(RST)을 나타내는 제4 리셋 샘플링 값을 획득할 수 있다(단계 S280). 제4 리셋 구간(TR4) 동안의 동작과 단계 S270 및 S280은 제2 리셋 구간(TR2) 동안의 동작과 단계 S230 및 S240과 실질적으로 동일하며, 제4 리셋 구간(TR4) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(R4)의 길이가 상기 제4 리셋 샘플링 값을 나타낼 수 있다.
아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 샘플링하는데 있어서(단계 S300), 초기 이미지 구간(TSS), 제1 이미지 구간(TS1) 및 제2 이미지 구간(TS2) 동안의 동작과 단계 S310, S320, S330 및 S340은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
제2 이미지 구간(TS2) 이후의 제3 이미지 구간(TS3) 동안에, 램프 신호(VRAMP)를 일정한 기울기(θ)로 하강시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 감소시키고(단계 S350), 램프 신호의 실제 파형(VRAMP_REAL)과 아날로그 픽셀 신호(VP)가 만나는 제3 이미지 시점에 기초하여 이미지 성분(SIG)을 나타내는 제3 이미지 샘플링 값을 획득할 수 있다(단계 S360). 제3 이미지 구간(TS3) 동안의 동작과 단계 S350 및 S360은 제1 이미지 구간(TS1) 동안의 동작과 단계 S310 및 S320과 실질적으로 동일하며, 제3 이미지 구간(TS3) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S3)의 길이가 상기 제3 이미지 샘플링 값을 나타낼 수 있다.
제3 이미지 구간(TS3) 이후의 제4 이미지 구간(TS4) 동안에, 상기 램프 신호(VRAMP)를 일정한 기울기(θ)로 상승시키면서 상기 램프 신호(VRAMP)의 오프셋을 상기 초기 오프셋을 기준으로 일정한 크기(α)만큼 증가시키고(단계 S370), 램프 신호의 실제 파형(VRAMP_REAL)과 아날로그 픽셀 신호(VP)가 만나는 제4 이미지 시점에 기초하여 이미지 성분(SIG)을 나타내는 제4 이미지 샘플링 값을 획득할 수 있다(단계 S380). 제4 이미지 구간(TS4) 동안의 동작과 단계 S370 및 S380은 제2 이미지 구간(TS2) 동안의 동작과 단계 S330 및 S340과 실질적으로 동일하며, 제4 이미지 구간(TS4) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간(S4)의 길이가 상기 제4 이미지 샘플링 값을 나타낼 수 있다.
한편, 상기 디지털 신호를 발생하는데 있어서(단계 S400), 리셋 구간들(TR1, TR2, TR3, TR4) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간들(R1, R2, R3, R4) 동안에 카운트 값을 증가시켜 상기 제1 내지 제4 리셋 샘플링 값들의 합을 나타내는 4VRST 값을 획득하고, 초기 이미지 구간(TSS)에서 상기 카운트 값을 반전시키며, 이미지 구간들(TS1, TS2, TS3, TS4) 내에서 비교 신호(CS)가 하이 레벨을 가지는 구간들(S1, S2, S3, S4) 동안에 상기 카운트 값을 증가시켜 상기 제1 내지 제4 이미지 샘플링 값들의 합을 나타내는 4VSIG 값을 획득할 수 있다. 최종적으로 4(VRST-VSIG) 값을 획득하며, 이를 4로 나누어 상기 유효 이미지 성분인 (VRST-VSIG) 값을 상기 디지털 신호로서 획득할 수 있다.
도 14는 도 1의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다. 도 15는 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다. 도 16은 도 14 및 15의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다. 이하 도 6, 7, 8, 9, 11, 12 및 13과 중복되는 설명은 생략한다.
도 1, 2, 14, 15 및 16을 참조하면, 아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 3회 샘플링하는 경우 및 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 리셋 성분(VP)과 동일한 횟수만큼, 즉 3회 샘플링하는 경우를 예시하고 있다. 다시 말하면, 본 발명의 실시예들은 리셋 성분(RST) 및 이미지 성분(SIG)을 홀수 번 샘플링하는 경우에도 적용될 수 있다.
아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 샘플링하는데 있어서(단계 S200), 초기 리셋 구간(TRS), 제1 리셋 구간(TR1) 및 제2 리셋 구간(TR2) 동안의 동작과 단계 S210, S220, S230 및 S240은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일하고, 제3 리셋 구간(TR3) 동안의 동작과 단계 S250 및 S260은 도 11, 12 및 13을 참조하여 상술한 것과 실질적으로 동일할 수 있다.
아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 샘플링하는데 있어서(단계 S300), 초기 이미지 구간(TSS), 제1 이미지 구간(TS1) 및 제2 이미지 구간(TS2) 동안의 동작과 단계 S310, S320, S330 및 S340은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일하고, 제3 이미지 구간(TS3)과 단계 S350 및 S360은 도 11, 12 및 13을 참조하여 상술한 것과 실질적으로 동일할 수 있다.
한편, 상세하게 도시하지는 않았으나, 상기 디지털 신호를 발생하는데 있어서(단계 S400), 리셋 구간들(TR1, TR2, TR3) 내의 구간들(R1, R2, R3) 동안에 카운트 값을 증가시켜 3VRST 값을 획득하고, 이미지 구간들(TS1, TS2, TS3) 내의 구간들(S1, S2, S3) 동안에 상기 카운트 값을 증가시켜 3VSIG 값을 획득하고, 최종적으로 3(VRST-VSIG) 값을 획득하며, 이를 3으로 나누어 상기 유효 이미지 성분인 (VRST-VSIG) 값을 상기 디지털 신호로서 획득할 수 있다.
도 17은 도 1의 아날로그 픽셀 신호의 이미지 성분을 샘플링하는 단계의 또 다른 예를 나타내는 순서도이다. 도 18은 도 6 및 17의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다. 이하 도 6, 7, 8 및 9와 중복되는 설명은 생략한다.
도 1, 2, 6, 17 및 18을 참조하면, 아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 2회 샘플링하는 경우 및 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 1회 샘플링하는 경우를 예시하고 있다. 다시 말하면, 본 발명의 실시예들은 이미지 성분(SIG)을 리셋 성분(RST)보다 적게 샘플링하는 경우에도 적용될 수 있다.
아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 샘플링하는데 있어서(단계 S200), 초기 리셋 구간(TRS), 제1 리셋 구간(TR1) 및 제2 리셋 구간(TR2) 동안의 동작과 단계 S210, S220, S230 및 S240은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 샘플링하는데 있어서(단계 S300), 초기 이미지 구간(TSS) 및 제1 이미지 구간(TS1) 동안의 동작과 단계 S310 및 S320은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
한편, 상세하게 도시하지는 않았으나, 상기 디지털 신호를 발생하는데 있어서(단계 S400), 리셋 구간들(TR1, TR2) 내의 구간들(R1, R2) 동안에 카운트 값을 증가시켜 2VRST 값을 획득하고, 이를 2로 나누어 VRST 값을 획득하고, 이미지 구간(TS1) 내의 구간(S1) 동안에 상기 카운트 값을 증가시켜 VSIG 값을 획득하며, 최종적으로 상기 유효 이미지 성분인 (VRST-VSIG) 값을 상기 디지털 신호로서 획득할 수 있다. 혹은 VSIG값을 2배씩 카운트하여 2VSIG 값을 획득하고, 최종적으로 2(VRST-VSIG) 값을 획득하며, 이를 2로 나누어 상기 유효 이미지 성분인 (VRST-VSIG) 값을 상기 디지털 신호로서 획득할 수도 있다.
도 19는 본 발명의 실시예들에 따른 이미지 센서의 구동 방법을 나타내는 순서도이다. 이하 도 1과 중복되는 설명은 생략하도록 한다.
도 19를 참조하면, 본 발명의 실시예들에 따른 이미지 센서의 구동 방법에서, 단계 S100 및 S400은 도 1의 단계 S100 및 S400과 각각 실질적으로 동일할 수 있다.
제1 구간 동안 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 리셋 성분을 샘플링하고(단계 S200a), 상기 제1 구간 이후의 제2 구간 동안 일정한 기울기로 하강 및 상승하고 일정한 크기만큼 오프셋이 감소 및 증가하는 상기 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 이미지 성분을 2회 이상 샘플링한다(단계 S300a). 다시 말하면, 상기 이미지 성분에 대한 샘플링 동작은 하나의 아날로그 픽셀 신호를 복수 회 샘플링하는 다중 샘플링이며, 상기 이미지 성분을 샘플링하는 횟수는 상기 리셋 성분을 샘플링하는 횟수보다 많을 수 있다.
도 20은 도 19의 아날로그 픽셀 신호의 리셋 성분을 샘플링하는 단계의 일 예를 나타내는 순서도이다. 도 21은 도 20 및 7의 아날로그 픽셀 신호의 리셋 성분 및 이미지 성분을 샘플링하는 동작을 설명하기 위한 타이밍도이다. 이하 도 6, 7, 8 및 9와 중복되는 설명은 생략한다.
도 2, 7, 19, 20 및 21을 참조하면, 아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 1회 샘플링하는 경우 및 아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 2회 샘플링하는 경우를 예시하고 있다. 다시 말하면, 본 발명의 실시예들은 이미지 성분(SIG)을 리셋 성분(RST)보다 많게 샘플링하는 경우에도 적용될 수 있다.
아날로그 픽셀 신호(VP)의 리셋 성분(RST)을 샘플링하는데 있어서(단계 S200a), 초기 리셋 구간(TRS) 및 제1 리셋 구간(TR1) 동안의 동작과 단계 S210 및 S220은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
아날로그 픽셀 신호(VP)의 이미지 성분(SIG)을 샘플링하는데 있어서(단계 S300a), 초기 이미지 구간(TSS), 제1 이미지 구간(TS1) 및 제2 이미지 구간(TS2) 동안의 동작과 단계 S310, S320, S330 및 S340은 도 6, 7, 8 및 9를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
한편, 상기 디지털 신호를 발생하는데 있어서(단계 S400), 도 17 및 18을 참조하여 상술한 것과 유사한 방식으로 상기 디지털 신호를 획득할 수 있다.
도 6 내지 18, 20 및 21을 참조하여 특정 횟수만큼 리셋 성분(RST)을 샘플링하고 특정 횟수만큼 이미지 성분(SIG)을 샘플링하는 경우를 예시하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 본 발명은 동일한 아날로그 픽셀 신호의 리셋 성분을 임의의 복수 회 샘플링하는 멀티플 샘플링 방식, 동일한 아날로그 픽셀 신호의 이미지 성분을 리셋 성분과 동일한 횟수 또는 그보다 적거나 많은 임의의 횟수만큼 샘플링하는 방식, 및 일정한 기울기로 하강 및 상승을 반복하고 일정한 크기만큼 오프셋이 감소 및 증가를 반복하는 램프 신호에 기초하여 동작하는 임의의 이미지 센서에 적용될 수 있다.
또한, 도 1 내지 21을 참조하여 이미지 센서가 상술한 멀티플 샘플링 방식 및 일정한 기울기로 하강 및 상승을 반복하고 일정한 크기만큼 오프셋이 감소 및 증가를 반복하는 램프 신호에만 기초하여 동작하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 본 발명의 실시예들에 따른 이미지 센서는 모드 신호에 기초하여 다양한 동작 모드들 중 하나로 동작할 수 있다. 상기 이미지 센서는 상기 모드 신호에 기초하여 멀티플 샘플링 방식 및 단일 샘플링 방식 중 하나를 선택할 수 있으며, 상기 모드 신호에 기초하여 멀티플 샘플링 방식에서 샘플링 횟수를 결정할 수도 있다.
실시예에 따라서, 본 발명의 이미지 센서의 구동 방법은, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
도 22는 본 발명의 실시예들에 따른 이미지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.
광전 변환부(610)는 광전 변환을 수행한다. 즉, 광전 변환부(610)는 광 집적 모드(integration mode)에서 입사광을 변환하여 광전하들을 발생한다. 단위 픽셀(600)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드에서 CMOS 이미지 센서의 셔터가 개방되어 입사광에 의해 전자-정공 쌍과 같은 전하 캐리어가 광전 변환부(610)에 생성되어 피사체의 이미지에 관한 정보가 수집된다.
신호 발생부(612)는 독출 모드(readout mode)에서 상기 광전 변환에 의해 생성된 광전하들에 기초하여 아날로그 픽셀 신호(VP)를 발생한다. 단위 픽셀(600)을 포함하는 이미지 센서가 CMOS 이미지 센서인 경우에, 상기 광 집적 모드 후의 상기 독출 모드에서 상기 셔터가 폐쇄되고, 전하 캐리어의 형태로 수집된 상기 피사체의 이미지에 관한 정보에 기초하여 아날로그 픽셀 신호(VP)가 발생된다. 도 22에서는 4-트랜지스터 구조의 신호 발생부(612)를 예시하였다.
구체적으로, 신호 발생부(612)는 전송 트랜지스터(620), 리셋 트랜지스터(640), 드라이브 트랜지스터(650) 및 선택 트랜지스터(660)를 포함할 수 있으며, 플로팅 확산 노드(630)를 포함할 수 있다. 전송 트랜지스터(620)는 광전 변환부(610)와 플로팅 확산 노드(630) 사이에 연결되고, 및 전송 신호(TX)가 인가되는 게이트를 포함할 수 있다. 리셋 트랜지스터(640)는 전원 전압(VDD)과 플로팅 확산 노드(630) 사이에 연결되고, 리셋 신호(RX)가 인가되는 게이트를 포함할 수 있다. 드라이브 트랜지스터(650)는 전원 전압(VDD)과 선택 트랜지스터(660) 사이에 연결되고, 플로팅 확산 노드(630)와 연결된 게이트를 포함할 수 있다. 선택 트랜지스터(660)는 드라이브 트랜지스터(650)와 아날로그 픽셀 신호(VP)를 출력하는 출력 단자 사이에 연결되고, 선택 신호(SEL)가 인가되는 게이트를 포함할 수 있다.
아날로그 픽셀 신호(VP)를 발생하는 동작을 구체적으로 설명하면, 먼저 상기 광 집적 모드에서 외부에서 수광된 빛이 광전 변환부(610)에 입사되고 이에 비례하여 상기 광전하들이 발생된다. 상기 광 집적 모드 후의 상기 독출 모드에서, 선택 신호(SEL)가 활성화되어 신호 발생부(612)가 선택된다. 이후에 리셋 신호(RX)가 활성화되어 리셋 트랜지스터(640)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(630)의 전위가 전원 전압(VDD)으로 리셋되며, 리셋 신호(RX)가 비활성화되고 상기 리셋 동작이 완료되면 아날로그 픽셀 신호(VP)는 플로팅 확산 노드(630)의 리셋 상태에 대응하는 리셋 레벨(예를 들어, 도 8 등의 RST에 대응하는 레벨)을 가진다. 이후에 전송 신호(TX)가 활성화되어 전송 트랜지스터(620)가 턴온되면 광전 변환부(610)에 축적된 상기 광전하들은 플로팅 확산 노드(630)로 전달되며, 전송 신호(TX)가 비활성화되고 상기 전하 전송 동작이 완료되면 아날로그 픽셀 신호(VP)는 상기 입사광에 대응하는 이미지 레벨(예를 들어, 도 8 등의 SIG에 대응하는 레벨)을 가진다.
한편, 신호 발생부(612)의 구조는 실시예에 따라서 다양하게 변경될 수 있다. 또한, 도시하지는 않았으나, 실시예에 따라서 복수의 광전 변환부들이 하나의 신호 발생부를 공유하는 구조로 구현될 수도 있다.
도 23은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.
도 23을 참조하면, 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 전자 시스템(1000)은 RF 칩(1160), GPS(1120), 스토리지(1170), 마이크(1180), DRAM(1185) 및 스피커(1190)를 더 포함할 수 있고, UWB(1210), WLAN(1220), WIMAX(1230) 등을 이용하여 통신을 수행할 수 있다.
어플리케이션 프로세서(1110)는 이미지 센서(1140)의 동작을 제어하는 컨트롤러 또는 프로세서를 나타낼 수 있다. 이미지 센서(1140)는 본 발명의 실시예들에 따른 이미지 센서이고, 본 발명의 실시예들에 따른 구동 방법에 따라 동작할 수 있다.
어플리케이션 프로세서(1110)는 디스플레이(1150)의 DSI 장치(1151)와 통신하는 DSI 호스트(1111), 이미지 센서(1140)의 CSI 장치(1141)와 통신하는 CSI 호스트(1112), RF 칩(1160)의 PHY(1161)와 DigRF에 따라 데이터를 송수신하는 PHY(1113), RF 칩(1160)의 DigRF SLAVE(1162)를 제어하는 DigRF MASTER(1114)를 포함할 수 있다.
일 실시예에서, DSI 호스트(1111)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다. 일 실시예에서, CSI 호스트(1112)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 광 시리얼라이저(SER)를 포함할 수 있다.
본 발명의 실시예들은 이미지 센서를 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터, 노트북, 핸드폰, 스마트 폰, MP3 플레이어, PDA, PMP, 디지털 TV, 디지털 카메라, 포터블 게임 콘솔, 네비게이션 기기, 웨어러블 기기, IoT 기기, IoE 기기, e-북, VR 기기, AR 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생하는 단계;
    제1 구간 동안 일정한 기울기로 하강 및 상승하고 일정한 크기만큼 오프셋이 감소 및 증가하는 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 리셋 성분을 2회 이상 샘플링하는 단계;
    상기 제1 구간 이후의 제2 구간 동안 상기 램프 신호에 기초하여, 상기 아날로그 픽셀 신호의 상기 이미지 성분을 샘플링하는 단계; 및
    상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생하는 단계를 포함하는 이미지 센서의 구동 방법.
  2. 제 1 항에 있어서, 상기 리셋 성분을 2회 이상 샘플링하는 단계는,
    제1 리셋 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 하강시키면서 상기 램프 신호의 오프셋을 초기 오프셋을 기준으로 상기 일정한 크기만큼 감소시키는 단계;
    상기 제1 리셋 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제1 시점에 기초하여 상기 리셋 성분을 나타내는 제1 리셋 샘플링 값을 획득하는 단계;
    상기 제1 리셋 구간 이후의 제2 리셋 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 상승시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 증가시키는 단계; 및
    상기 제2 리셋 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제2 시점에 기초하여 상기 리셋 성분을 나타내는 제2 리셋 샘플링 값을 획득하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  3. 제 2 항에 있어서, 상기 리셋 성분을 2회 이상 샘플링하는 단계는,
    상기 제2 리셋 구간 이후의 제3 리셋 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 하강시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 감소시키는 단계; 및
    상기 제3 리셋 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제3 시점에 기초하여 상기 리셋 성분을 나타내는 제3 리셋 샘플링 값을 획득하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  4. 제 3 항에 있어서, 상기 리셋 성분을 2회 이상 샘플링하는 단계는,
    상기 제3 리셋 구간 이후의 제4 리셋 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 상승시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 증가시키는 단계; 및
    상기 제4 리셋 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제4 시점에 기초하여 상기 리셋 성분을 나타내는 제4 리셋 샘플링 값을 획득하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  5. 제 1 항에 있어서,
    상기 이미지 성분을 샘플링하는 횟수는 상기 리셋 성분을 샘플링하는 횟수보다 적거나 같은 것을 특징으로 하는 이미지 센서의 구동 방법.
  6. 제 1 항에 있어서, 상기 이미지 성분을 샘플링하는 단계는,
    제1 이미지 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 하강시키면서 상기 램프 신호의 오프셋을 초기 오프셋을 기준으로 상기 일정한 크기만큼 감소시키는 단계; 및
    상기 제1 이미지 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제1 시점에 기초하여 상기 이미지 성분을 나타내는 제1 이미지 샘플링 값을 획득하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  7. 제 6 항에 있어서, 상기 이미지 성분을 샘플링하는 단계는,
    상기 제1 이미지 구간 이후의 제2 이미지 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 상승시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 증가시키는 단계; 및
    상기 제2 이미지 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제2 시점에 기초하여 상기 이미지 성분을 나타내는 제2 이미지 샘플링 값을 획득하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  8. 제 7 항에 있어서, 상기 이미지 성분을 샘플링하는 단계는,
    상기 제2 이미지 구간 이후의 제3 이미지 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 하강시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 감소시키는 단계; 및
    상기 제3 이미지 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제3 시점에 기초하여 상기 이미지 성분을 나타내는 제3 이미지 샘플링 값을 획득하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  9. 제 8 항에 있어서, 상기 이미지 성분을 샘플링하는 단계는,
    상기 제3 이미지 구간 이후의 제4 이미지 구간 동안에 상기 램프 신호를 상기 일정한 기울기로 상승시키면서 상기 램프 신호의 오프셋을 상기 초기 오프셋을 기준으로 상기 일정한 크기만큼 증가시키는 단계; 및
    상기 제4 이미지 구간 동안에 상기 램프 신호와 상기 아날로그 픽셀 신호가 만나는 제4 시점에 기초하여 상기 이미지 성분을 나타내는 제4 이미지 샘플링 값을 획득하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
  10. 입사광을 감지하여 리셋 성분 및 이미지 성분을 포함하는 아날로그 픽셀 신호를 발생하는 픽셀 어레이;
    일정한 기울기로 하강 및 상승하는 램프 신호를 발생하는 램프 신호 발생기;
    일정한 크기만큼 상기 램프 신호의 오프셋을 감소시키는 제1 오프셋 발생기;
    상기 일정한 크기만큼 상기 램프 신호의 오프셋을 증가시키는 제2 오프셋 발생기; 및
    제1 구간 동안 상기 일정한 기울기로 하강 및 상승하고 상기 일정한 크기만큼 상기 오프셋이 감소 및 증가하는 상기 램프 신호에 기초하여 상기 아날로그 픽셀 신호의 상기 리셋 성분을 2회 이상 샘플링하고, 상기 제1 구간 이후의 제2 구간 동안 상기 램프 신호에 기초하여 상기 아날로그 픽셀 신호의 상기 이미지 성분을 샘플링하며, 상기 샘플링된 리셋 성분 및 상기 샘플링된 이미지 성분에 기초하여 상기 입사광의 유효 이미지 성분을 나타내는 디지털 신호를 발생하는 아날로그-디지털 변환부를 포함하는 이미지 센서.

KR1020190015939A 2019-02-12 2019-02-12 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 KR20200098163A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190015939A KR20200098163A (ko) 2019-02-12 2019-02-12 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
US16/663,770 US11272135B2 (en) 2019-02-12 2019-10-25 Methods of operating image sensors and image sensors performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190015939A KR20200098163A (ko) 2019-02-12 2019-02-12 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20200098163A true KR20200098163A (ko) 2020-08-20

Family

ID=71945409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190015939A KR20200098163A (ko) 2019-02-12 2019-02-12 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서

Country Status (2)

Country Link
US (1) US11272135B2 (ko)
KR (1) KR20200098163A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026761A (ko) * 2020-08-26 2022-03-07 클레어픽셀 주식회사 노이즈를 최소화한 참조전원 공급 회로 및 이를 구비한 픽셀 증폭 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11627273B2 (en) * 2021-03-30 2023-04-11 Omnivision Technologies, Inc. Current steering ramp compensation scheme and digital circuit implementation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP4442578B2 (ja) * 2006-03-14 2010-03-31 ソニー株式会社 Ａｄ変換装置、物理量分布検出装置および撮像装置
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
JP5347341B2 (ja) * 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US8310580B2 (en) * 2009-07-27 2012-11-13 Sony Corporation Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
JP2011259407A (ja) * 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP5524028B2 (ja) * 2010-11-22 2014-06-18 株式会社東芝 固体撮像装置
KR101754131B1 (ko) * 2010-12-01 2017-07-06 삼성전자주식회사 샘플링 회로와 광감지 장치
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
US8854244B2 (en) * 2012-09-19 2014-10-07 Aptina Imaging Corporation Imagers with improved analog-to-digital converters
KR102057575B1 (ko) * 2013-07-25 2019-12-20 삼성전자주식회사 이미지 센서 및 그것의 제어 방법
KR102086777B1 (ko) * 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들
JP6317568B2 (ja) 2013-11-15 2018-04-25 キヤノン株式会社 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法
TWI672952B (zh) 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
KR102174204B1 (ko) 2014-04-22 2020-11-05 에스케이하이닉스 주식회사 Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
JP2017046259A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR102503213B1 (ko) 2016-04-05 2023-02-23 삼성전자 주식회사 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
KR102617441B1 (ko) 2016-12-29 2023-12-27 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그 동작 방법
KR102324713B1 (ko) * 2017-06-08 2021-11-10 삼성전자주식회사 이미지 센서의 램프 신호 생성기 및 이미지 센서
KR20210109769A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026761A (ko) * 2020-08-26 2022-03-07 클레어픽셀 주식회사 노이즈를 최소화한 참조전원 공급 회로 및 이를 구비한 픽셀 증폭 회로

Also Published As

Publication number Publication date
US20200260037A1 (en) 2020-08-13
US11272135B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US10681294B2 (en) Solid-state imaging device and camera system
US10075662B2 (en) Solid-state image pickup device with plurality of converters
KR101515046B1 (ko) 고체촬상장치 및 그 구동방법
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
JP6097574B2 (ja) 撮像装置、その駆動方法、及び撮像システム
JP2011041091A (ja) 固体撮像素子及び撮像システム
US9843752B2 (en) Solid-state image sensor, driving method thereof, and camera
KR101934260B1 (ko) 이미지 센서
KR100284304B1 (ko) 씨모스 이미지 센서 및 그 구동 방법
KR20120022034A (ko) 픽셀 데이터의 고속 출력을 위한 이미지 센서
US10812787B2 (en) Method of operating an image sensor, image sensor performing the same, and electronic system including the same
KR20140146864A (ko) 프로그래머블 이득 증폭기와 이를 포함하는 장치들
US8982259B2 (en) Analog-to-digital converters and related image sensors
JP2021057898A (ja) イメージセンサ及びその動作方法
JP2013251874A (ja) 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
CN112866597A (zh) 格雷计数器和包括格雷计数器的图像传感器
KR20160063856A (ko) 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
KR20200098163A (ko) 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
KR20120118348A (ko) 이미지 센서, 이를 포함하는 이미지 처리 장치, 및 이들의 제조 방법
KR101647102B1 (ko) 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
US11146749B2 (en) Image sensor, electronic system including the same, and method of operating the same
KR101710109B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US20100033601A1 (en) Solid-state imaging device with a sensor core unit and method of driving the same
US8502724B2 (en) Semiconductor device and method for driving the same
CN114025114B (zh) 读出电路、图像传感器及控制方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal