JP2021057898A - イメージセンサ及びその動作方法 - Google Patents

イメージセンサ及びその動作方法 Download PDF

Info

Publication number
JP2021057898A
JP2021057898A JP2020161453A JP2020161453A JP2021057898A JP 2021057898 A JP2021057898 A JP 2021057898A JP 2020161453 A JP2020161453 A JP 2020161453A JP 2020161453 A JP2020161453 A JP 2020161453A JP 2021057898 A JP2021057898 A JP 2021057898A
Authority
JP
Japan
Prior art keywords
pixel
voltage
level
control signal
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020161453A
Other languages
English (en)
Other versions
JP2021057898A5 (ja
Inventor
▲すん▼翼 趙
Soonik Cho
▲すん▼翼 趙
敏智 黄
Minji Hwang
敏智 黄
承珍 李
Seung-Jin Lee
承珍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021057898A publication Critical patent/JP2021057898A/ja
Publication of JP2021057898A5 publication Critical patent/JP2021057898A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 イメージセンサ及びイメージセンサの動作方法を提供する。【解決手段】 それぞれが、少なくとも一つの光感知素子と、光感知素子で生成される電荷をフローティングディフュージョンノードへ転送するように構成されたスイッチング素子とを含む第１ピクセル及び第２ピクセルを含み、第１ピクセル及び第２ピクセルは同じカラムラインに連結されるピクセルアレイと、第２ピクセルの読み取り区間に、第１ピクセルのスイッチング素子に、第１レベルから、第１レベルよりも低い第２レベルへ遷移するクランピング制御信号を提供するように構成されたロウドライバと、を含むイメージセンサである。【選択図】図１

Description

本発明は、イメージセンサ及びイメージセンサの動作方法に係り、より詳しくは、複数のピクセルに基づいて、ピクセル信号を生成するイメージセンサ及びイメージセンサの動作方法に関する。
イメージセンサは、対象物の二次元的または三次元的イメージを生成する。イメージセンサは、対象物から反射する光の強度によって反応する光感知素子を利用して、対象物のイメージを生成する。ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサは、複数の光感知ピクセルを含む。各ピクセルからの電荷は、電圧に変換されて、対象のイメージを表す。
本開示の技術的思想が解決しようとする課題は、ピクセルから出力されるピクセル信号が過度に低くなることを防止するイメージセンサ及びイメージセンサの動作方法を提供することにある。
前記のような目的を達成するために、本開示の技術的思想によるイメージセンサは、それぞれが、少なくとも一つの光感知素子と、前記光感知素子で生成される電荷をフローティングディフュージョンノードへ転送するように構成されたスイッチング素子とを含む第１ピクセル及び第２ピクセルを含み、前記第１ピクセル及び前記第２ピクセルは同じカラムラインに連結されるピクセルアレイ；並びに前記第２ピクセルの読み取り区間に、前記第１ピクセルの前記スイッチング素子に、第１レベルから、前記第１レベルよりも低い第２レベルへ遷移するクランピング制御信号を提供するように構成されたロウドライバ；を含む。
前記のような目的を達成するために、本開示の技術的思想によるイメージセンサは、 同じカラムラインに連結される第１ピクセル及び第２ピクセルを含むピクセルアレイと、前記ピクセルアレイに制御信号を提供するロウドライバと、前記ロウドライバに、前記第１ピクセル及び前記第２ピクセルの駆動に利用される駆動電圧を提供する電圧発生回路と、ランプ信号を生成するランプ信号発生器と、前記ランプ信号に基づいて、前記カラムラインから受信されるピクセル電圧をピクセルデータ値に変換するアナログ・デジタル変換回路と、前記ロウドライバ、前記ランプ信号発生器及び前記アナログ・デジタル変換回路の動作時点を制御するタイミング発生器と、を含み、前記第２ピクセルの読み取り動作時、前記第１ピクセルのスイッチング素子に、第１レベルのクランピング制御信号、及び前記第１レベルよりも低い第２レベルのクランピング制御信号が順次に印加される。
本開示の例示的な実施形態によるイメージセンサ及びピクセルアレイによれば、カラムラインから出力されるピクセル信号を、同じ複数のピクセルを利用して調節することにより、ピクセルノイズを減少させることができる。
本開示の例示的な実施形態によるイメージセンサを説明するためのブロック図である。 本開示の例示的な実施形態によるピクセルアレイ及びＡＤＣを説明するための図面である。 ピクセルの読み取り動作を説明するグラフである。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作時のピクセルアレイの信号を示すタイミング図である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作時のピクセルアレイの信号を示すタイミング図である。 ＷＴＡ回路を示す図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるピクセルアレイを示す図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。 本開示の例示的な実施形態によるクランピングレベルを示す図面である。 本開示の例示的な実施形態による電流源の一具現例を示す回路図である。 本開示の例示的な実施形態によるイメージセンサ及びイメージセンサの読み取り動作を示す図面である。 図１１のイメージセンサの読み取り動作時のピクセルアレイの信号を示すタイミング図である。 本開示の例示的な実施形態によるイメージセンサの動作方法を示すフローチャートである。 本開示の例示的な実施形態によるイメージ処理システムを示すブロック図である。
以下、添付した図面を参照して、本発明の実施形態について詳細に説明する。
図１は、本開示の例示的な実施形態によるイメージセンサを説明するためのブロック図である。
イメージセンサ１００は、イメージまたは光のセンシング機能を有する電子機器に搭載される。例えば、イメージセンサ１００は、カメラ、スマートフォン、ウェアラブル機器、事物インターネット（Internet of Things: IoT）機器、家電機器、タブレットＰＣ（Personal Computer）、ＰＤＡ（Personal Digital Assistant）、ＰＭＰ（Portable Multimedia Player）、ナビゲーション、ドローン、先進運転支援システム（Advanced Drivers Assistance System: ADAS）のような電子機器に搭載される。また、イメージセンサ１００は、車両、家具、製造設備、ドア、各種計測機器などに部品として備えられる電子機器に搭載される。
図１を参照すれば、イメージセンサ１００は、ピクセルアレイ１１０と、ロウドライバ１２０（例えば、駆動回路）と、アナログ・デジタルコンバータ１３０（Analog Digital Converter; ADC）（例えば、ＡＤＣ変換回路）と、ランプ信号発生器１６０と、タイミング発生器１７０（例えば、信号発生器）と、バッファ１８０（例えば、バッファ回路）とを含む。ＡＤＣ １３０は、比較ブロック１４０及びカウンタブロック１５０（例えば、カウンタ回路）を含む。
ピクセルアレイ１１０は、複数のロウラインＲＯＷと、複数のカラムラインＣＯＬと、複数のロウラインＲＯＷ及びカラムラインＣＯＬと接続され、マトリックス形態に配置された複数のピクセル１１１とを含む。図１には、ピクセルアレイ１１０が、４行４列に配列された１６個のピクセル１１１を含むものと示しているが、それは説明の便宜のためのものであり、ピクセルアレイ１１０は、さらに多くの数のピクセルを含み得る。
複数のロウラインＲＯＷそれぞれは、ロウ方向に延び、同じロウに配置されたピクセル１１１に連結される。例えば、同じロウに配置されたピクセル１１１に、三本のロウラインＲＯＷが連結され、それぞれのロウラインＲＯＷは、図２で後述するように、リセットトランジスタ、転送トランジスタ及び選択トランジスタそれぞれへ、ロウドライバ１２０から出力される制御信号を伝送する。複数のカラムラインＣＯＬそれぞれは、カラム方向に延び、同じカラムに配置されたピクセル１１１に連結される。複数のカラムラインＣＯＬそれぞれは、ＡＤＣ １３０にピクセル信号ＰＸＳを出力する。
複数のピクセル１１１それぞれは、光感知素子（または、光電変換素子という）を含む。例えば、光感知素子は、フォトダイオード、フォトトランジスタ、フォトゲートまたは埋め込みフォトダイオードなどを含む。複数のピクセル１１１それぞれは、少なくとも一つの光感知素子を含み、実施形態において、複数のピクセル１１１それぞれは、複数の光感知素子を含んでもよい。複数の光感知素子は、同じ層に配置されてもよく、互いに垂直な方向に積層されてもよい。
複数のピクセル１１１それぞれの上部、または隣接したピクセル１１１から構成されるピクセルグループそれぞれの上部に、集光のためのマイクロレンズが配置されてもよい。複数のピクセル１１１それぞれは、マイクロレンズを介して受信された光から、特定のスペクトル領域の光を感知する。例えば、ピクセルアレイ１１０は、レッド（red）スペクトル領域の光を電気信号に変換するためのレッドピクセル、グリーン（green）スペクトル領域の光を電気信号に変換するためのグリーンピクセル、及びブルー（blue）スペクトル領域の光を電気信号に変換するためのブルーピクセルを含む。複数のピクセル１１１それぞれの上部には、特定のスペクトル領域の光を透過させるためのカラーフィルタが配置されてもよい。しかし、それに制限されるものではなく、ピクセルアレイ１１０は、レッド、グリーン及びブルー以外に、他のスペクトル領域の光を電気信号に変換するピクセルを含んでもよい。
実施形態において、複数のピクセル１１１は、マルチレイヤ構造を有してもよい。マルチレイヤ構造のピクセル１１１は、相異なるスペクトル領域の光を電気信号に変換する積層された光感知素子を含み、光感知素子から相異なる色相に対応する電気信号が生成される。言い替えれば、一つのピクセル１１１から、複数の色に対応する電気信号が出力されるのである。
複数のピクセル１１１は、光感知素子を利用して光を感知し、それを電気信号であるピクセル信号ＰＳＸ（例えば、ピクセル電圧）に変換する。例えば、複数のピクセル１１１は、明るい光が印加されると、多くの電子（光電荷）を放出する。光が明るくなるほど、光感知素子から出力される電圧値は低くなる。出力される電圧値が過度に低くなる場合、バンドノイズなどの様々なノイズが生じる。
ロウドライバ１２０は、タイミング発生器１７０から受信した制御信号（例えば、ロウアドレス信号）によって、ピクセルアレイ１１０の少なくとも一本のロウラインＲＯＷを選択する。選択されたロウラインＲＯＷに連結されたピクセル１１１は、ピクセル信号ＰＸＳを出力する。例えば、ピクセル信号ＰＸＳは、リセット状態に対応する電圧、光電荷に対応する電圧、及びクランピング電圧のうちいずれか一つを有してもよい。
ロウドライバ１２０は、ピクセルアレイ１１０をロウ単位で駆動し、ピクセル１１１の読み取り動作を制御する。以下では、読み取り動作とは、ピクセルをリセットし、ピクセルから光電荷量に対応する大きさのピクセル信号ＰＸＳを出力する動作を意味する。ロウドライバ１２０は、複数のロウラインＲＯＷを介して、制御信号を複数のピクセル１１１に出力することにより、ピクセルアレイ１１０の読み取り動作を制御する。読み取り動作が行われる、選択されたロウを読み取りロウとし、残りのロウを非読み取りロウとし、読み取り動作が行われるピクセルを読み取りピクセルとし、残りのピクセルを非読み取りピクセルとする。
本実施形態において、ロウドライバ１２０は、読み取りロウのピクセル１１１で読み取り動作が行われるとき、隣接した非読み取りロウのピクセル１１１がクランピング回路として動作するように制御する。クランピング回路は、カラムラインＣＯＬの電圧、すなわち、ピクセル信号ＰＸＳ（例えば、ピクセル電圧）のレベルが所定のレベル以下に低くなることを防止することができる。例えば、ピクセルアレイ１１０の第１ないし第４ロウＲ１ないしＲ４のうち第３ロウＲ３のピクセル１１１で読み取り動作が行われるとき、ロウドライバ１２０は、隣接した非読み取りロウ、例えば、第２ロウＲ２のピクセル１１１がクランピング回路として動作するように制御する。実施形態において、一フレーム内で読み取りが完了したロウ、またはダミーロウのピクセル１１１がクランピング回路として動作してもよい。以下、本開示において、クランピング回路として動作するピクセルをクランピングピクセルとし、クランピングピクセルを含むロウをクランピングロウとする。
実施形態において、ロウドライバ１２０は、非読み取りロウのピクセル１１１にクランピング制御信号を提供し得る。ロウドライバ１２０は、非読み取りロウのピクセル１１１に連結されたロウラインＲＯＷを介して、クランピング制御信号を提供する。クランピング制御信号は、選択されたロウのピクセル１１１で読み取り動作が行われるときの一時点に、第１レベルから第２レベルへ遷移され得る。そのとき、第２レベルは第１レベルよりも低く、クランピング制御信号は、読み取り区間に含まれる複数のサブ区間のうちリセットカウンティング区間に、または電荷転送区間以前に、第１レベルから第２レベルへ遷移される。
ロウドライバ１２０は、選択されたロウのピクセル１１１で読み取り動作が行われるとき、選択されたロウのピクセル１１１に連結されたロウラインＲＯＷを介して、選択されたロウのピクセル１１１それぞれに転送制御信号を提供し、隣接した非読み取りロウのピクセル１１１に連結されたロウラインを介して、非読み取りロウのピクセル１１１それぞれにクランピング制御信号を提供する。
実施形態において、転送制御信号及びクランピング制御信号は、ピクセル１１１に備えられる電荷転送素子の駆動端子、例えば、電荷転送トランジスタのゲート端子に入力され得る。例えば、転送制御信号は、選択されたロウのピクセル１１１に備えられる転送トランジスタのゲート端子に入力され、クランピング制御信号は、選択されたロウに隣接した少なくとも一つの非読み取りロウのピクセル１１１に備えられる転送トランジスタのゲート端子に入力され得る。
ランプ信号発生器１６０は、ランプ信号ＲＡＭＰを生成する。ランプ信号ＲＡＭＰは、一定の勾配によって増加または減少する電圧を有する信号であるとし得る。ランプ信号発生器１６０は、タイミング発生器１７０から提供されるランプ制御信号に基づいて動作する。ランプ制御信号は、ランプイネーブル信号、モード信号などを含む。ランプ信号発生器１６０は、ランプイネーブル信号が活性化されると、モード信号に基づいて設定される勾配を有するランプ信号を生成する。
ＡＤＣ １３０は、ピクセルアレイ１１０から受信されるピクセル信号ＰＸＳ、すなわち、アナログ信号をデジタル信号に変換する。例えば、ＡＤＣ １３０は、リセット信号とイメージ信号との差を有効に検出するために、ピクセル信号ＰＸＳをランプ信号ＲＡＭＰと比較した結果を生成する。ＡＤＣ １３０は、比較結果として出力される信号をカウントして、デジタル信号に変換する。
比較ブロック１４０は、複数の比較回路１４１を含み、複数の比較回路１４１それぞれは、対応するカラムラインＣＯＬを介して受信されるピクセル信号ＰＸＳを、ランプ信号ＲＡＭＰと比較し、比較結果を出力する。
比較回路１４１は、相関二重サンプリング技法（Correlated Double Sampling）が適用される比較結果信号を生成し、相関二重サンプリング回路という。複数のピクセル１１１から出力されるピクセル信号ＰＸＳは、各ピクセルごとに有するピクセル固有の特性（例えば、ＦＰＮ（Fixed Pattern Noise）など）による偏差、及び／またはピクセル１１１からピクセル信号を出力するためのロジックの特性差に起因した偏差を有する。そのようなピクセル信号ＰＸＳ間の偏差を補償するために、ピクセル信号それぞれに対して、リセット成分（または、リセット信号）及びイメージ成分（または、イメージ信号）を求め、その差を有効な信号成分として抽出することを相関二重サンプリングという。比較回路１４１は、相関二重サンプリング技法が適用される比較結果信号を出力する。
カウンタブロック１５０は、複数のカウンタ１５１を含む。複数のカウンタ１５１それぞれは、比較回路１４１の出力端に連結され、各比較回路１４１の出力に基づいてカウントする。タイミング発生器１７０から受信されるカウンタ制御信号は、カウンタクロック信号、複数のカウンタ１５１のリセット動作を制御するカウンタリセット信号、及び複数のカウンタ１５１それぞれの内部ビットを反転させる反転信号などを含む。カウンタブロック１５０は、カウンタクロック信号によって、比較結果信号をカウンティングして、デジタル値として出力する。
バッファ１８０は、カラムメモリブロック１８１及びセンスアンプ１８２を含み、カラムメモリブロック１８１は、複数のメモリ１８３を含む。複数のメモリ１８３それぞれは、複数のカウンタ１５１それぞれから出力されるデジタル信号、例えば、ピクセルデータを一時的に保存した後、センスアンプ１８２に出力し、センスアンプ１８２は、複数のメモリ１８３から出力されるデジタル信号をセンシングして増幅する。センスアンプ１８２は、増幅されたデジタル信号をイメージデータＩＤＴＡとして出力する。
タイミング発生器１７０は、イメージセンサ１００を全般的に制御する。例えば、ロウドライバ１２０及びＡＤＣ １３０それぞれへ、制御信号またはクロック信号を伝送して、ロウドライバ１２０及びＡＤＣ １３０の動作またはタイミングを制御する。
ピクセルアレイ１１０に過度な光が印加されて、ピクセル１１１の出力値、すなわち、ピクセル信号ＰＸＳのレベルが過度に低くなる場合、ピクセル１１１が連結されたカラムラインＣＯＬから電流をシンキングする電流源が消える現象が生じる。同じロウで、多数の電流源が消える場合、消費電流の変化及びそれによる電源電圧の変動が生じ、それはバンドノイズの原因となる。しかし、前述したように、本開示の例示的な実施形態によるイメージセンサ１００は、ロウドライバ１２０が非読み取りロウのピクセルをクランピング回路として動作させるので、ピクセル信号ＰＸＳのレベルが過度に低くなることを防止することができる。したがって、本開示の例示的な実施形態によるイメージセンサ１００は、バンドノイズの発生を抑制させることができる。
また、ピクセルアレイ１１０上への配線または回路の追加なしに、選択されたピクセルについての読み取り動作が行われるとき、非選択の少なくとも一つのロウのピクセルをクランピングピクセルとして利用できるので、更なる回路面積または消費電力が要求されない。
図２は、本開示の例示的な実施形態によるピクセルアレイ及びＡＤＣを説明するための図面である。
図２を参照すれば、ピクセルアレイ１１０は、同じカラムラインＣＯＬに連結された第１ピクセルＰＸ１及び第２ピクセルＰＸ２を含む。第１ピクセルＰＸ１及び第２ピクセルＰＸ２は、相異なるロウに位置し得る。例えば、第１ピクセルＰＸ１及び第２ピクセルＰＸ２は、隣接したロウに位置してもよい。しかし、それに制限されるものではなく、第１ピクセルＰＸ１と第２ピクセルＰＸ２との間には、少なくとも一つの他のピクセルが位置してもよい。説明の便宜上、それぞれのロウに含むピクセルのうち一つのみを示しているが、図１に示したように、各ロウに他の複数のピクセルが含まれ得る。ピクセルアレイ１１０は、ロウ単位で駆動されるところ、他の複数のピクセルの動作は、第１ピクセルＰＸ１及び第２ピクセルＰＸ２の動作と同様である。
図２を参照すれば、第１ピクセルＰＸ１及び第２ピクセルＰＸ２は、それぞれリセットトランジスタＲＸ１、ＲＸ２、転送トランジスタＴＸ１、ＴＸ２、ドライブトランジスタＤＸ１、ＤＸ２、選択トランジスタＳＸ１、ＳＸ２及びフォトダイオードＰＤ１、ＰＤ２を含む。リセットトランジスタＲＸ１、ＲＸ２、転送トランジスタＴＸ１、ＴＸ２及び選択トランジスタＳＸ１、ＳＸ２は、受信される制御信号に応答してターンオンまたはターンオフされ、よって、スイッチング素子として動作する。フォトダイオードＰＤ１、ＰＤ２は、他の光感知素子に代替可能である。複数のロウラインＲＯＷ（図１）を介して、第１ピクセルＰＸ１及び第２ピクセルＰＸ２それぞれのリセットトランジスタＲＸ１、ＲＸ２、転送トランジスタＴＸ１、ＴＸ２及び選択トランジスタＳＸ１、ＳＸ２へ制御信号が伝送され、そのとき、複数のロウラインは、ピクセルアレイ１１０上でロウ方向に延び、同じロウに配置されたピクセルに連結される。
ピクセルＰＸ１、ＰＸ２の動作を、例示的に第１ピクセルＰＸ１を基に説明する。第１ピクセルＰＸ１についての読み取り動作が行われる場合、フォトダイオードＰＤ１は、入射される光の強度によって可変する光電荷を生成する。転送トランジスタＴＸ１は、ロウドライバ１２０（図１）から出力される転送制御信号ＴＧ１によって、光電荷をフローティングディフュージョンノードＦＤ１へ転送する。例えば、転送制御信号ＴＧ１が、転送トランジスタＴＸ１のゲート端子に印加され得る。フローティングディフュージョンノードＦＤ１に蓄積された光電荷による電位によって、ドライブトランジスタＤＸ１は、選択トランジスタＳＸ１へ光電荷を増幅して伝送する。例えば、ドライブトランジスタＤＸ１のゲート端子は、電位に対応する電圧を有するフローティングディフュージョンノードＦＤ１から信号を受信し得る。選択トランジスタＳＸ１のドレインノードが、ドライブトランジスタＤＸ１のソースノードに連結され、ロウドライバ１２０から出力される選択信号ＳＥＬ１に応答して、選択トランジスタＳＸ１がターンオンされると、第１ピクセルＰＸ１に連結されたカラムラインＣＯＬに、フローティングディフュージョンノードＦＤ１の電圧レベルに相応するレベルの出力信号Ｖｏｕｔが出力される。例えば、選択信号ＳＥＬ１は、選択トランジスタＳＸ１のゲート端子に出力され得る。リセットトランジスタＲＸ１は、ロウドライバ１２０から提供されるリセット信号ＲＳ１によって、フローティングディフュージョンノードＦＤ１を電源電圧ＶＤＤに基づいてリセットする。例えば、リセット信号ＲＳ１は、リセットトランジスタＲＸ１のゲート端子に印加され、フローティングディフュージョンノードＦＤ１に電源電圧ＶＤＤを印加し得る。
一方、第１ピクセルＰＸ１がクランピングピクセルとして動作する場合、転送トランジスタＴＸ１には、クランピング制御信号ＣＧが印加され、クランピング制御信号ＣＧに応答して、第１ピクセルＰＸ１のフローティングディフュージョンノードＦＤ１の電圧レベルが変化する。例えば、クランピング制御信号は、転送トランジスタＴＸ１のゲート端子に印加され得る。そのとき、フローティングディフュージョンノードＦＤ１の電圧レベルは、フォトダイオードＰＤ１で生成される光電荷とは関係なく、クランピング制御信号ＣＧのレベル（電圧レベル）の変化に基づいて決定される。選択トランジスタＳＸ１は、選択信号ＳＥＬ１に応答して、フローティングディフュージョンノードＦＤ１の電圧レベルに相応するレベルの出力信号Ｖｏｕｔを出力する。
カラムラインＣＯＬの一端には、電流源ＰＬが連結され、電流源ＰＬは、カラムラインＣＯＬから負荷電流ＩＬをシンキングする。電流源ＰＬは、ピクセルロードと称される。
第１ピクセルＰＸ１または第２ピクセルＰＸ２から出力されるピクセル信号ＰＸＳは、カラムラインＣＯＬを介して、ＡＤＣ １３０に提供される。ＡＤＣ １３０は、比較回路１４１（例えば、演算増幅器）及びカウンタ１５１（例えば、カウンティング回路）を含む。説明の便宜上、一本のカラムラインＣＯＬに連結される一つの比較回路１４１及びカウンタ１５１を示しているが、図１を参照して説明したように、ＡＤＣ １３０は、複数のカラムラインＣＯＬに連結される複数の比較回路１４１及び複数のカウンタ１５１を含み得る。
比較回路１４１は、少なくとも一つの比較器により具現される。例えば、比較器は、差動増幅器、ＯＴＡ（Operational Transconductance Amplifier）、ソースフォロワなどを含む。実施形態において、比較回路１４１の二つの入力端子には、キャパシタが連結されてもよい。比較回路１４１は、受信されるピクセル信号ＰＸＳ及びランプ信号ＲＡＭＰを比較して、比較結果を生成し、比較結果を出力する。カウンタ１５１は、カウンティングクロック信号ＣＣＬＫ及び反転信号ＣＯＮＶに基づいて、比較回路１４１の出力Ｖｃｏｍｐをカウンティングして、カウンティング結果を生成し、カウンティング結果をピクセルデータＰＸＤとして出力する。ピクセルデータＰＸＤは、ピクセル信号ＰＸＳからリセット成分が除去されたイメージ成分、すなわち、イメージ信号に対応するデジタル値を有する。
図３は、ピクセルで行われる読み取り動作を説明するグラフである。
図３に示した選択信号ＳＥＬ、リセット信号ＲＳ及び転送制御信号ＴＧは、読み取りが行われるピクセルに印加される制御信号を表す。例えば、図２の第１ピクセルＰＸ１から読み取り動作が行われることを仮定して説明する。
図２及び図３を参照すれば、時点ｔ０以前に、ハイレベルのリセット信号ＲＳがリセットトランジスタＲＸ１に印加され、フローティングディフュージョンノードＦＤ１は、電源電圧ＶＤＤに基づいてリセットされる。例えば、フローティングディフュージョンノードＦＤ１の電圧レベルは、電源電圧ＶＤＤのレベルと同じになってもよい。
時点ｔ０から時点ｔ１０まで読み取り動作が行われる。読み取り動作が行われるとき、選択信号ＳＥＬは、選択トランジスタＳＸ１をターンオンさせるハイレベルを維持し、リセット信号ＲＳは、リセットトランジスタＲＸ１をターンオフさせるローレベルを維持する。
時点ｔ０から時点ｔ１までは、オートゼロ区間として定義され、時点ｔ１から時点ｔ１０までは、比較動作区間として定義される。時点ｔ０から時点ｔ１まで、オートゼロ信号ＡＺＳが活性化され、オートゼロ信号ＡＺＳに応答して、比較回路１４１が初期化される。例えば、比較回路１４１に備えられる比較器の入力端子及び／または出力端子のレベルが同じになり得る。リセットカウンティング、例えば、ピクセルのリセット信号のカウンティングのために、時点ｔ２に、ランプ信号ＲＡＭＰにオフセットが加えられた後、時点ｔ３からランプ信号ＲＡＭＰが減少する。カウンタ１５１は、時点ｔ３から、比較回路１４１の出力Ｖｃｏｍｐの極性が変わる時点ｔ４まで、カウンティングクロック信号ＣＣＬＫに基づいて、出力Ｖｃｏｍｐをカウントする。時点ｔ３から時点ｔ４まで、カウンティング値ＣＶが増加する。
リセットカウンティングが完了すると、信号カウンティング、例えば、ピクセルのイメージ信号のカウンティングのために、時点ｔ５に、ランプ信号ＲＡＭＰに再びオフセットが加えられた後、時点ｔ６に、反転信号ＣＯＮＶに応答して、カウンティング値ＣＶのビットが反転される。時点ｔ７で、転送制御信号ＴＧがハイレベルに遷移され、転送トランジスタＴＸ１が転送制御信号ＴＧに応答してターンオンされて、光感知素子ＰＤに蓄積された光電荷をフローティングディフュージョンノードＦＤ１へ転送する。それによって、フローティングディフュージョンノードＦＤ１の電圧レベルを表すピクセル信号ＰＸＳが下降する。
時点ｔ８からランプ信号ＲＡＭＰが減少する。カウンタ１５１は、時点ｔ８から、ランプ信号ＲＡＭＰの電圧レベルがピクセル信号ＰＸＳの電圧レベルと同じになり、比較回路１４１の出力Ｖｃｏｍｐの極性が変わる時点ｔ９まで、カウンティングクロック信号ＣＣＬＫに基づいて、出力Ｖｃｏｍｐをカウントする。カウンティング値ＣＶは、ピクセルデータＰＸＤとして出力される。信号カウンティングが完了すると、ＡＤＣ １３０が初期化される。
一方、本開示では、ＡＤＣ １３０にデジタル方式の相関二重サンプリング技法が適用される例を説明しているが、それに制限されるものではなく、アナログ方式の相関二重サンプリング技法が適用されてもよい。
図４は、本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。図５Ａ及び図５Ｂは、本開示の例示的な実施形態によるイメージセンサの読み取り動作時のピクセルアレイの信号を示すタイミング図である。
図４を参照すれば、第１ピクセルＰＸ１及び第２ピクセルＰＸ２は、相異なるロウに配置され、同じカラムラインＣＯＬに連結される。第２ピクセルＰＸ２で読み取り動作が行われ、そのとき、図１を参照して前述したように、第２ピクセルＰＸ２が配置されたロウに隣接したロウの第１ピクセルＰＸ１は、クランピングピクセルとして動作する。そのとき、第１ピクセルＰＸ１は、読み取りが完了したピクセルまたはダミーピクセルである。
ロウドライバ１２０は、複数のロウラインを介して、第１ピクセルＰＸ１及び第２ピクセルＰＸ２に制御信号を提供する。例えば、ロウドライバ１２０は、第１ピクセルＰＸ１及び第２ピクセルＰＸ２それぞれに、選択信号ＳＥＬ１、ＳＥＬ２及びリセット信号ＲＳ１、ＲＳ２を提供し得る。そのとき、第１ピクセルＰＸ１及び第２ピクセルＰＸ２には、同じ選択信号ＳＥＬ及びリセット信号ＲＳが提供され得る。ロウドライバ１２０は、第２ピクセルＰＸ２に転送制御信号ＴＧを提供し、第１ピクセルＰＸ１にクランピング制御信号ＣＧを提供し得る。
ロウドライバ１２０は、第１伝送ドライバＴＸＤ１及び第２伝送ドライバＴＸＤ２を含む。第１伝送ドライバＴＸＤ１及び第２伝送ドライバＴＸＤ２は、増幅器、バッファ、インバータなどにより具現される。
第１伝送ドライバＴＸＤ１は、クランピング制御信号ＣＧを生成し、クランピング制御信号ＣＧを第１ピクセルＰＸ１へ伝送する。第１伝送ドライバＴＸＤ１は、クランピング基準信号ＳＣＬＰをバッファリングするか、またはレベル変換して、クランピング制御信号ＣＧを生成する。
第２伝送ドライバＴＸＤ２は、転送制御信号ＴＧを生成し、転送制御信号ＴＧを第２ピクセルＰＸ２へ伝送する。第２伝送ドライバＴＸＤ２は、転送基準信号ＳＴＸをバッファリングするか、またはレベル変換して、転送制御信号ＴＧを生成する。
一方、説明の便宜上、ロウドライバ１２０が第１伝送ドライバＴＸＤ１及び第２伝送ドライバＴＸＤ２を含むものと示しているが、それに制限されるものではなく、ロウドライバ１２０は、第１ピクセルＰＸ１及び第２ピクセルＰＸ２それぞれへ、選択信号ＳＥＬ及びリセット信号ＲＳを伝送するための他の伝送ドライバをさらに含んでもよい。
図５Ａ及び図５Ｂを参照すれば、一つのロウについての読み取り区間ＨＰは、オートゼロ区間、リセットカウンティング区間、信号伝送区間及び信号カウンティング区間を含む。
読み取り区間ＨＰの初期に、活性レベル、例えば、ハイレベルのリセット信号ＲＳに応答して、リセットトランジスタＲＸ１、ＲＸ２がターンオンされることにより、第１ピクセルＰＸ１及び第２ピクセルＰＸ２のフローティングディフュージョンノードＦＤ１、ＦＤ２に電源電圧ＶＤＤが印加される。それによって、フローティングディフュージョンノードＦＤ１、ＦＤ２の電圧ＶＦＤ１、ＶＦＤ２（以下、フローティングディフュージョンノード電圧という）は、電源電圧ＶＤＤと同じである。以後、リセット信号ＲＳは、非活性レベル、例えば、ローレベルに遷移され、選択信号ＳＥＬは、活性レベル、例えば、ハイレベルに遷移される。そのとき、クランピング制御信号ＣＧは、ハイレベル、例えば、第１電圧レベルＶ１であり、以後、クランピング制御信号ＣＧは、ローレベル、例えば、第２電圧レベルＶ２に遷移される。
第１ピクセルＰＸ１のフローティングディフュージョンノードＦＤ１には、寄生キャパシタＣＦＤが形成され、フローティングディフュージョンノードＦＤ１と転送トランジスタＴＸ１のゲート端子との間には、カップリングキャパシタＣｃが形成される。転送トランジスタＴＸ１のゲート端子に印加されるクランピング制御信号ＣＧがハイレベルからローレベルへ遷移されると、カップリングキャパシタＣｃにより、フローティングディフュージョンノード電圧ＶＦＤ１が下降する。そのとき、フローティングディフュージョンノード電圧ＶＦＤ１は、クランピング制御信号ＣＧの電圧変化に基づいて決定される。フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量ΔＶＦＤ１は、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰ、例えば、第１電圧レベルＶ１と第２電圧レベルＶ２との差に比例し、寄生キャパシタＣＦＤ及びカップリングキャパシタＣｃの容量によって決定される。フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量ΔＶＦＤ１は、数式（１）で示す。
Figure 2021057898
 したがって、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰが大きいほど、フローティングディフュージョンノード電圧ＶＦＤ１は低くなる。
一方、信号伝送区間に、転送制御信号ＴＧは、活性レベル、例えば、ハイレベルであり、転送制御信号ＴＧに応答して、第２ピクセルＰＸ２の転送トランジスタＴＸ２がターンオンされることにより、フォトダイオードＰＤ２で生成された光電荷をフローティングディフュージョンノードＦＤ２へ転送する。それによって、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が低くなる。第１ピクセルＰＸ１及び第２ピクセルＰＸ２の選択トランジスタＳＸ１、ＳＸ２がいずれもターンオン状態であるので、第１ピクセルＰＸ１及び第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ１、ＶＦＤ２がカラムラインＣＯＬに出力される。そのとき、カラムラインＣＯＬの出力電圧Ｖｏｕｔ、すなわち、ピクセル信号ＰＸＳ（図２）は、フローティングディフュージョンノード電圧ＶＦＤ１、ＶＦＤ２のうち高い電圧に基づいて決定される。それについて、図６を参照して説明する。
図６は、ＷＴＡ回路（winner takes all circuit）を示す。
図６を参照すれば、図示した二つのトランジスタＴＲ１、ＴＲ２は、本開示のピクセルに含まれているドライブトランジスタＤＸに対応する。例えば、第１トランジスタＴＲ１及び第２トランジスタＴＲ２それぞれは、第１ピクセルＰＸ１に含まれた第１ドライブトランジスタＤＸ１及び第２ピクセルＰＸ２に含まれた第２ドライブトランジスタＤＸ２に対応する。以下では、説明の便宜上、第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＮＭＯＳにより具現された場合を仮定して説明する。
第１ゲート電圧ＶＧ１が第２ゲート電圧ＶＧ２よりも高い場合、共通ノードＣＮに印加される電圧は、第１ゲート電圧ＶＧ１からゲートソース電圧Ｖｇｓを差し引いた値と同じである。すなわち、ＶＧ１−Ｖｇｓ＝ＶＣＮとなる。また、第１ゲート電圧ＶＧ１が第２ゲート電圧ＶＧ２よりも高い場合、バイアス電流Ｉｏは、第１電流Ｉ１に基づいた値となり、第２電流Ｉ２とは関係ない値となる。したがって、ゲート電圧レベルの高いトランジスタのみが動作することになり、ゲート電圧レベルの低いトランジスタは動作しない。それをＷＴＡ回路（winner takes all circuit）ともいう。例えば、図６及び図４を参照すれば、図６における共通ノードＣＮに電圧が印加される原理は、図４におけるカラムラインＣＯＬに電圧が印加される原理と類似している。その場合、図６の第１ゲート電圧ＶＧ１及び第２ゲート電圧ＶＧ２は、それぞれ図４の第１フローティングディフュージョンノードＦＤ１の電圧ＶＦＤ１、及び第２フローティングディフュージョンノードＦＤ２の電圧ＶＦＤ２と対応する。したがって、フローティングディフュージョンノード電圧ＶＦＤ１、ＶＦＤ２のうち高い電圧がカラムラインＣＯＬに出力される。カラムラインＣＯＬの出力電圧Ｖｏｕｔは、フローティングディフュージョンノード電圧ＶＦＤ１、ＶＦＤ２のうち高い電圧に対応する。
続いて、図５Ａ及び図５Ｂを参照すれば、信号伝送区間以前には、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１は、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２と同じであるか、またはそれよりも低いので、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が出力電圧Ｖｏｕｔとして出力される。
以後、図５Ａに示したように、信号伝送区間に、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が過度に（例えば、０Ｖに近接するように）低くなることにより、信号カウンティング区間に、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１が第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２よりも高い場合、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１が出力電圧Ｖｏｕｔとして出力される。したがって、出力電圧Ｖｏｕｔが過渡に低くなることが防止される。
一方、図５Ｂに示したように、信号カウンティング区間に、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１よりも高い場合、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が出力電圧Ｖｏｕｔとして出力される。
一方、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１は、比較回路１４１（図２）の入力レンジの下限値よりも低い。それによって、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が比較回路１４１（図２）の入力レンジ内にある場合（例えば、図５Ｂ）、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２がピクセル信号ＰＸＳとして比較回路１４１（図２）に提供され、第２ピクセルＰＸ２のピクセルデータ値が読み取られる。
第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が過度に低くなり、比較回路１４１（図２）の入力レンジを逸脱する場合、第２ピクセルＰＸ２のピクセルデータ値は、最も高い値として出力される。そのとき、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２により、電流源ＰＬ（図２）が正常に動作していない場合、バンドノイズが生じる。しかし、前述したように、第２ピクセルＰＸ２のフローティングディフュージョンノード電圧ＶＦＤ２が過度に低くなっても、第１ピクセルＰＸ１がクランピング回路として動作するところ（例えば、図５Ａ）、出力電圧Ｖｏｕｔが過度に低くなることが防止される。したがって、ノイズ発生が遮断される。出力電圧Ｖｏｕｔの下限値をクランピングレベルとし、クランピングレベルは、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１により決定され得る。
そのように、本開示の例示的な実施形態によるイメージセンサは、読み取りロウの読み取りピクセルに対して読み取り動作が行われるとき、隣接した非読み取りロウのピクセル、具体的には、非読み取りロウのピクセルにそれぞれ備えられる転送トランジスタのゲート端子に、クランピング制御信号を提供することにより、非読み取りロウのピクセルをクランピング回路として利用できる。それによって、更なる配線や回路なしに、隣接した非読み取りロウのピクセルをクランピング回路として利用するので、更なる回路面積または消費電力なしに、ノイズ発生を抑制することができる。
図７Ａ、図７Ｂ及び図７Ｃは、本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。図７Ａ、図７Ｂ及び図７Ｃにおいて、第ｎロウＲｎを読み取りロウであると仮定する。図７Ａ、図７Ｂ及び図７Ｃには、それぞれのロウＲｎ−２〜Ｒｎ＋２に一つのピクセルが配置されるものと示しているが、それは説明の便宜のためのものであり、図１に示したように、それぞれのロウＲｎ−２〜Ｒｎ＋２に複数のピクセルが配置され、同じロウに配置された複数のピクセルに、同じ制御信号が印加され得る。
図７Ａ、図７Ｂ及び図７Ｃを参照すれば、読み取りロウ、すなわち、第ｎロウＲｎのピクセルに対して読み取り動作が行われるとき、読み取りピクセルと同じカラムラインＣＯＬに連結された非読み取りロウのピクセルがクランピングピクセルとして動作する。実施形態において、クランピングロウは、読み取りが完了したロウであるとし得る。
図７Ａを参照すれば、読み取りロウと最も隣接した非読み取りロウがクランピングロウとして動作してもよい。例えば、第ｎロウＲｎが読み取りロウであるとき、第ｎロウＲｎと最も隣接した非読み取りロウのうち、読み取りが完了した第ｎ−１ロウＲｎ−１がクランピングロウとして動作してもよい。
ロウドライバ１２０に備えられた第ｎ伝送ドライバＴＸＤｎは、第ｎロウＲｎのピクセルＰＸへ転送制御信号ＴＧを伝送し、第ｎ−１伝送ドライバＴＸＤｎ−１は、第ｎ−１ロウＲｎ−１のピクセルＰＸへクランピング制御信号ＣＧを伝送する。図５Ａ及び図５Ｂを参照して説明したように、クランピング制御信号ＣＧは、信号伝送区間以前に、ハイレベルからローレベルへ遷移され、転送制御信号ＴＧは、読み取り区間ＨＰのうち、信号伝送区間にハイレベルであり、残りの区間にローレベルである。
図７Ｂを参照すれば、読み取りロウに隣接した非読み取りロウのうち少なくとも一つのロウがクランピングロウとして動作してもよい。実施形態において、図７Ｂに示したように、読み取りロウとクランピングロウとの間に他の非読み取りロウが配置されてもよい。例えば、第ｎロウＲｎが読み取りロウであるとき、第ｎ−２ロウＲｎ−２がクランピングロウとして動作してもよい。
ロウドライバ１２０に備えられた第ｎ伝送ドライバＴＸＤｎは、第ｎロウＲｎのピクセルＰＸへ転送制御信号ＴＧを伝送し、第ｎ−２伝送ドライバＴＸＤｎ−２は、第ｎ−２ロウＲｎ−２のピクセルＰＸへクランピング制御信号ＣＧを伝送する。
図７Ｃを参照すれば、複数の非読み取りロウがクランピングロウとして動作してもよい。例えば、読み取りロウである第ｎロウＲｎ以前の第ｎ−２ロウＲｎ−２及び第ｎ−１ロウＲｎ−１がクランピングロウとして動作してもよい。しかし、それに制限されるものではなく、三つ以上のロウがクランピングロウとして動作してもよい。
ロウドライバ１２０に備えられた第ｎ伝送ドライバＴＸＤｎは、第ｎロウＲｎのピクセルＰＸへ転送制御信号ＴＧを伝送し、第ｎ−２伝送ドライバＴＸＤｎ−２及び第ｎ−１伝送ドライバＴＸＤｎ−１は、第ｎ−２ロウＲｎ−２及び第ｎ−１ロウＲｎ−１それぞれのピクセルＰＸへクランピング制御信号ＣＧを伝送する。
図８Ａは、本開示の例示的な実施形態によるピクセルアレイを示し、図８Ｂは、本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。
図８Ａを参照すれば、ピクセルアレイ１１０ａは、有効ピクセル領域ＶＰＡ及び非有効ピクセル領域ＮＶＰＡを含む。有効ピクセル領域ＶＰＡ及び非有効ピクセル領域ＮＶＰＡは、それぞれ複数のロウを含む。図８Ａには、非有効ピクセル領域ＮＶＰＡがピクセルアレイ１１０ａの上部及び下部に位置するものと示しているが、それに制限されるものではなく、非有効ピクセル領域ＮＶＰＡは、上部または下部、あるいは複数の有効ピクセル領域ＶＰＡの間に配置されてもよい。
イメージセンサは、有効ピクセル領域ＶＰＡのピクセルから出力されるピクセル信号に基づいて、イメージデータを生成する。非有効ピクセル領域ＮＶＰＡのピクセルから出力されるピクセル信号は、ピクセルアレイ１１０ａの特性分析、ノイズ除去、データ補正など様々な用途に使われる。
図８Ｂを参照すれば、非有効ピクセル領域ＮＶＰＡのロウ、例えば、ダミーロウＲｄｍがクランピングロウとして利用されてもよい。第ｎロウＲｎのピクセルＰＸに対して読み取り動作が行われるとき、ダミーロウＲｄｍがクランピングロウとして利用されてもよい。また、有効ピクセル領域ＶＰＡの他のロウ、例えば、第ｎ−１ロウＲｎ−１、第ｎ＋１ロウＲｎ＋１及び第ｎ＋２ロウＲｎ＋２それぞれに対して読み取り動作が行われるとき、少なくとも一つのダミーロウＲｄｍがクランピングロウとして利用されてもよい。
実施形態において、図８Ａに示したように、ピクセルアレイ１１０ａの上部及び下部に非有効ピクセル領域ＮＶＰＡが位置し、有効ピクセル領域ＶＰＡのロウに対して読み取り動作が行われるとき、上部及び下部の非有効ピクセル領域ＮＶＰＡに含まれる複数のダミーロウＲｄｍのうち、読み取りロウに最も隣接したダミーロウがクランピングロウとして動作してもよい。ダミーロウＲｄｍは、ダミーピクセルＰＸｄｍを含んでもよい。例示的な実施形態において、ダミーピクセルＰＸｄｍは、ピクセル信号ＰＸＳを出力しない。
図９は、本開示の例示的な実施形態によるイメージセンサの読み取り動作を説明する図面である。
図９を参照すれば、第２ピクセルＰＸ２についての読み取り動作が行われるとき、第１ピクセルＰＸ１がクランピングピクセルとして動作する。ロウドライバ１２０に備えられた第１伝送ドライバＴＸＤ１は、第１ピクセルＰＸ１へクランピング制御信号ＣＧを伝送する。そのとき、第１伝送ドライバＴＸＤ１は、第１クランピング電圧ＶＨＣＬＰ及び第２クランピング電圧ＶＬＣＬＰに基づいて動作する。第１クランピング電圧ＶＨＣＬＰは、第２クランピング電圧ＶＬＣＬＰよりも高い。第１伝送ドライバＴＸＤ１は、クランピング基準信号ＳＣＬＰを、第１クランピング電圧ＶＨＣＬＰまたは第２クランピング電圧ＶＬＣＬＰに基づいて増幅（バッファリングまたはレベル変換）することにより、クランピング制御信号ＣＧを生成する。したがって、クランピング制御信号ＣＧのハイレベルは、第１クランピング電圧ＶＨＣＬＰの電圧レベルと同一または類似しており、ローレベルは、第２クランピング電圧ＶＬＣＬＰの電圧レベルと同一または類似している。
第２伝送ドライバＴＸＤ２は、第１転送電圧ＶＨＴＸ及び第２転送電圧ＶＬＴＸに基づいて動作する。第１転送電圧ＶＨＴＸは、第２転送電圧ＶＬＴＸよりも高い。第２伝送ドライバＴＸＤ２は、転送基準信号ＳＴＸを、第１転送電圧ＶＨＴＸまたは第２転送電圧ＶＬＴＸに基づいて増幅（バッファリングまたはレベル変換）する。したがって、転送制御信号ＴＧのハイレベルは、第１転送電圧ＶＨＴＸの電圧レベルと同一または類似しており、ローレベルは、第２転送電圧ＶＬＴＸの電圧レベルと同一または類似している。
一方、第１ピクセルＰＸ１に対して読み取り動作が行われる場合、第１伝送ドライバＴＸＤ１は、第１転送電圧ＶＨＴＸ及び第２転送電圧ＶＬＴＸに基づいて、転送制御信号ＴＧを生成し、転送制御信号ＴＧを第１ピクセルＰＸ１へ伝送する。また、第２ピクセルＰＸ２がクランピングピクセルとして動作する場合、第２伝送ドライバＴＸＤ２は、第１クランピング電圧ＶＨＣＬＰ及び第２クランピング電圧ＶＬＣＬＰに基づいて、クランピング制御信号ＣＧを生成し、クランピング制御信号ＣＧを第２ピクセルＰＸ２へ伝送する。
実施形態において、イメージセンサは、電圧発生器１９０を含んでもよく、電圧発生器１９０は、第１クランピング電圧ＶＨＣＬＰ、第２クランピング電圧ＶＬＣＬＰ、第１転送電圧ＶＨＴＸ及び第２転送電圧ＶＬＴＸを生成し、それらの電圧をロウドライバ１２０に提供する。電圧発生器１９０は、既設定のレベルの第１クランピング電圧ＶＨＣＬＰ、第２クランピング電圧ＶＬＣＬＰ、第１転送電圧ＶＨＴＸ及び第２転送電圧ＶＬＴＸを生成してもよく、受信される電圧制御信号に基づいて、第１クランピング電圧ＶＨＣＬＰ、第２クランピング電圧ＶＬＣＬＰ、第１転送電圧ＶＨＴＸ及び第２転送電圧ＶＬＴＸの電圧レベルを可変させてもよい。
実施形態において、第１クランピング電圧ＶＨＣＬＰ及び第１転送電圧ＶＨＴＸが同じであり、第２クランピング電圧ＶＬＣＬＰ及び第２転送電圧ＶＬＴＸが同じであってもよい。例えば、第１クランピング電圧ＶＨＣＬＰ及び第１転送電圧ＶＨＴＸは、イメージセンサのアナログ電源電圧であり、第２クランピング電圧ＶＬＣＬＰ及び第２転送電圧ＶＬＴＸは、接地電圧である。
他の実施形態において、第１クランピング電圧ＶＨＣＬＰ及び第１転送電圧ＶＨＴＸが相異なるか、または第２クランピング電圧ＶＬＣＬＰ及び第２転送電圧ＶＬＴＸが相異なってもよい。
一方、第１クランピング電圧ＶＨＣＬＰと第２クランピング電圧ＶＬＣＬＰとの電圧差が、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰに対応し、数式（１）を参照して説明したように、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量ΔＶＦＤ１は、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰに比例し、第１ピクセルＰＸ１のフローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量ΔＶＦＤ１は、クランピングレベルを決定する。したがって、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰが増加すれば、クランピングレベルが低くなり、クランピング制御信号ＣＧの電圧変化量ΔＶＣＬＰが減少すれば、クランピングレベルが高くなる。電圧発生器１９０は、受信される電圧制御信号に基づいて、ターゲットとするクランピングレベルが生成されるように、第１クランピング電圧ＶＨＣＬＰ及び第２クランピング電圧ＶＬＣＬＰの電圧レベルを調整する。
図１０Ａは、本開示の例示的な実施形態によるクランピングレベルを示す図面である。図１０Ｂは、本開示の例示的な実施形態による電流源の一具現例を示す回路図である。
図１０Ａを参照すれば、カラムラインＣＯＬの最低値、すなわち、クランピングレベルＶＣＬＰは、比較回路１４１の入力レンジ及び電流源ＰＬの動作レンジを考慮して決定されてもよい。比較回路１４１の入力レンジは、第１入力電圧ＶｉｎＨと第２入力電圧ＶｉｎＬとの間とし得る。そのとき、クランピングレベルＶＣＬＰが、比較回路１４１の入力レンジよりも低く設定されるとき、比較回路１４１が読み取りピクセルからピクセル信号ＰＸＳを受信する。
一方、電流源ＰＬは、直列連結されるバイアストランジスタＴＲｂ及びイネーブルトランジスタＴＲｅｎにより具現されてもよい。イネーブルトランジスタＴＲｅｎがイネーブル信号Ｖｅｎに応答してターンオンされると、バイアストランジスタＴＲｂは、バイアス電圧Ｖｂに基づいて、電流をシンキングする。例えば、イネーブル信号Ｖｅｎは、イネーブルトランジスタＴＲｅｎのゲート端子に印加され、バイアス電圧Ｖｂは、バイアストランジスタＴＲｂのゲート端子に印加される。そのとき、カラムラインＣＯＬの電圧が、電流源ＰＬの最小動作電圧、すなわち、電流源ＰＬが正常動作するために要求される電圧よりも低くなる場合、電流源ＰＬが正常に動作することができない。電流源ＰＬの最小動作電圧は、バイアストランジスタＴＲｂのドレイン・ソース間の電圧Ｖｄｓでもある。そのとき、イネーブルトランジスタＴＲｅｎのドレイン・ソース間の電圧は、ほぼ０Ｖに近い。したがって、カラムラインＣＯＬの最低電圧レベルであるクランピングレベルＶＣＬＰは、Ｖｄｓよりも高く設定される。
実施形態において、電流源ＰＬａは、図１０Ｂに示したように、直列連結された少なくとも二つのバイアストランジスタＴＲｂ１、ＴＲｂ２及びイネーブルトランジスタＴＲｅｎにより具現されてもよい。電流源ＰＬａの最小動作電圧は、二つのバイアストランジスタＴＲｂ１、ＴＲｂ２のドレイン・ソース間の電圧の和である２＊Ｖｄｓ′であるとし得る。したがって、カラムラインＣＯＬの最低電圧レベルであるクランピングレベルＶＣＬＰは、２＊Ｖｄｓ′よりも高く設定される。
図１０Ａ及び図１０Ｂを参照して説明したように、クランピングレベルＶＣＬＰは、比較回路１４１の入力レンジよりも低く設定され、かつ電流源ＰＬの動作電圧よりも高く設定される。
図１１は、本開示の例示的な実施形態によるイメージセンサ及びイメージセンサの読み取り動作を示す図面である。図１２は、図１１のイメージセンサの読み取り動作時のピクセルアレイの信号を示すタイミング図である。
図１１を参照すれば、イメージセンサ１００ｃは、ピクセルアレイ１１０ｃ、ロウドライバ１２０ｃ及び信号発生器１７１を備える。実施形態において、信号発生器１７１は、タイミング発生器１７０に備えられる。しかし、それに制限されるものではなく、信号発生器１７１は、タイミング発生器１７０とは別個の回路として具現されてもよい。イメージセンサは、図１を参照して説明した他の構成をさらに含んでもよい。
ピクセルアレイ１１０ｃに備えられるピクセル１１１ｃ、例えば、第１ピクセルＰＸ１は、複数の光感知素子ＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４と、複数の転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４と、リセットトランジスタＲＸ１と、駆動トランジスタＤＸ１と、選択トランジスタＳＸ１とを含む。複数の転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４それぞれは、複数の光感知素子ＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４に連結され、かつ駆動トランジスタＤＸ１に共通に連結される。そのように、複数の光感知素子ＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４が一つの駆動トランジスタに連結される構造をマルチシェア構造と称する。
図１１には、ピクセル１１１ｃが、四つの光感知素子ＰＤ１１、ＰＤ１２、ＰＤ１３、ＰＤ１４及び四つの転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４を備えるものと示しているが、それに制限されるものではなく、光感知素子及び転送トランジスタの個数は様々とし得る。
第２ピクセルＰＸ２に対して読み取りが行われるとき、第１ピクセルＰＸ１がクランピングピクセルとして動作する。第１ピクセルＰＸ１及び第２ピクセルＰＸ２それぞれのリセットトランジスタＲＸ１、ＲＸ２に、リセット信号ＲＳが印加され、選択トランジスタＳＸ１、ＳＸ２に、選択信号ＳＥＬが印加される。第２ピクセルＰＸ２の複数の転送トランジスタＴＸ２１、ＴＸ２２、ＴＸ２３、ＴＸ２４に、転送制御信号ＴＧが印加される。実施形態において、第２ピクセルＰＸ２の複数の転送トランジスタＴＸ２１、ＴＸ２２、ＴＸ２３、ＴＸ２４のうち一部の転送トランジスタに、転送制御信号ＴＧが印加されてもよい。
第１ピクセルＰＸ１の複数の転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４のうち少なくとも一つの転送トランジスタに、クランピング制御信号ＣＧが印加され、他の転送トランジスタに遮断制御信号ＯＦＦが印加される。図１１には、例示的に、第１ピクセルＰＸ１の第１及び第２転送トランジスタＴＸ１１、ＴＸ１２にクランピング制御信号ＣＧが印加され、第３及び第４転送トランジスタＴＸ１３、ＴＸ１４に遮断制御信号ＯＦＦが印加されるものと示しているが、それに制限されるものではなく、少なくとも一つの転送トランジスタにクランピング信号ＣＧが印加されることができ、一例として、複数の転送トランジスタＴＸ２１、ＴＸ２２、ＴＸ２３、ＴＸ２４にいずれもクランピング制御信号ＣＧが印加されてもよい。遮断制御信号ＯＦＦは、第１ピクセルＰＸ１についての読み取り動作を行うとき、一定のレベルを有してもよい。実施形態において、遮断制御信号ＯＦＦのレベルは、クランピング制御信号ＣＧのローレベルと同じであってもよい。
複数の転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４は、フローティングディフュージョンノードＦＤ１を共有する。したがって、第１ピクセルＰＸ１がクランピングピクセルとして利用される場合、複数の転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４のうち、クランピング制御信号ＣＧが印加される転送トランジスタの個数に基づいて、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量が可変する。言い替えれば、フローティングディフュージョンノード電圧ＶＦＤ１のローレベルが可変する。
図１２を参照すれば、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量は、クランピング制御信号ＣＧが印加される転送トランジスタの個数に比例する。例えば、一つの転送トランジスタにクランピング制御信号ＣＧが印加され、他の転送トランジスタに遮断制御信号ＯＦＦが印加される場合、言い替えれば、一つの転送トランジスタがクランピングに使われる場合、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量をΔＶＦＤ１１で表す。二つの転送トランジスタがクランピングに使われる場合、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量は２＊ΔＶＦＤ１１であり、三つの転送トランジスタがクランピングに使われる場合、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量は３＊ΔＶＦＤ１１であり、四つの転送トランジスタがクランピングに使われる場合、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量は４＊ΔＶＦＤ１１である。言い替えれば、クランピングピクセル、例えば、第１ピクセルＰＸ１でクランピングに使われる転送トランジスタの個数が増加するほど、フローティングディフュージョンノード電圧ＶＦＤ１の電圧変化量も増加する。それによって、クランピングに使われる転送トランジスタの個数が増加するほど、出力電圧Ｖｏｕｔの下限値、例えば、クランピングレベルが低くなる。
続いて、図１１を参照すれば、ロウドライバ１２０ｃは、第１ピクセルＰＸ１が位置するロウ、すなわち、クランピングロウを駆動する第１ドライバ１２１と、第２ピクセルＰＸ２が位置するロウ、すなわち、読み取りロウを駆動する第２ドライバ１２２とを含む。第１ドライバ１２１は、第１ないし第４転送トランジスタＴＸ１１、ＴＸ１２、ＴＸ１３、ＴＸ１４をそれぞれ駆動する第１ないし第４伝送ドライバＴＸＤ１１、ＴＸＤ１２、ＴＸＤ１３、ＴＸＤ１４を含む。例えば、駆動する第１ないし第４伝送ドライバＴＸＤ１１、ＴＸＤ１２、ＴＸＤ１３、ＴＸＤ１４それぞれは、演算増幅器により具現されてもよい。第１ないし第４伝送ドライバＴＸＤ１１、ＴＸＤ１２、ＴＸＤ１３、ＴＸＤ１４は、信号発生器１７１から提供されるクランピング基準信号ＳＣＬＰまたは遮断基準信号ＳＯＦＦをバッファリングまたはレベル変換して、クランピング制御信号ＣＧ及び遮断制御信号ＯＦＦを生成する。
信号発生器１７１は、第１ないし第４伝送ドライバＴＸＤ１１、ＴＸＤ１２、ＴＸＤ１３、ＴＸＤ１４に提供される入力信号、例えば、クランピング基準信号ＳＣＬＰまたは遮断基準信号ＳＯＦＦを生成し、クランピング基準信号ＳＣＬＰの個数を調節可能である。それによって、クランピングピクセル、例えば、第１ピクセルＰＸ１でクランピングに使われる転送トランジスタの個数が調節される。
本実施形態において、ピクセルがマルチシェア構造を有するとき、イメージセンサは、クランピングに使われる転送トランジスタの個数を調節することにより、クランピングレベルを調節可能である。また、本実施形態に、図９を参照して前述したように、クランピング制御信号ＣＧの第１レベル及び第２レベルを調節することにより、クランピングレベルを調節する方式が結合されてもよい。
図１３は、本開示の例示的な実施形態によるイメージセンサの動作方法を示すフローチャートである。図１３のイメージセンサの動作方法は、図１または図１２のイメージセンサ１００、１００ｃで行われ、よって、前述したイメージセンサの動作方法が本実施形態に適用される。
図１３は、イメージセンサが第２ピクセルについての読み取り動作を行うとき、第２ピクセルと同じカラムラインに連結された第１ピクセルをクランピングピクセルとして利用する方法を示す。そのとき、第１ピクセル及び第２ピクセルは、相異なるロウに配置され、実施形態において、第１ピクセルは、読み取りが完了したピクセルであり、第２ピクセルに隣接したピクセルまたはダミーピクセルである。
図１３を参照すれば、ピクセルアレイの複数のピクセルが、リセット信号に応答してリセットされる（Ｓ１１０）。以後、ピクセルアレイに対して、ロウ単位で読み取り動作が行われる。
リセットカウンティング区間に、第１レベルから第２レベルへ減少するクランピング制御信号が、第１ロウラインを介して、第１ピクセルに印加される（Ｓ１２０）。クランピング制御信号は、第１ピクセルの転送トランジスタのゲート端子に印加され得る。転送トランジスタのゲート端子とフローティングディフュージョンノードとの間の寄生キャパシタにより、第１ピクセルのフローティングディフュージョンノードの電圧レベルが下降する。フローティングディフュージョンノード電圧の電圧変化量は、第１レベルと第２レベルとの差に基づいて可変する。例えば、第１レベルと第２レベルとの差が増加するほど、フローティングディフュージョンノード電圧の電圧変化量が増加し、それによって、フローティングディフュージョンノード電圧がさらに低くなる。第１ピクセルのフローティングディフュージョンノード電圧は、ＡＤＣの比較器１４１（図２）の入力レンジよりも低く、カラムラインに連結された電流源ＰＬ（図２）が正常に動作するための電圧（例えば、電流源に備えられるトランジスタのソース・ドレイン間の電圧の和）よりも高い。
以後、信号伝送区間に、第２ロウラインを介して、第２ピクセルに活性レベルの転送制御信号が印加され、第２ピクセルの転送トランジスタが転送制御信号に応答してターンオンされる（Ｓ１３０）。そのとき、転送制御信号の活性レベルは、クランピング制御信号の第１レベルと同じであってもよく、相異なってもよい。
第１ピクセルの出力電圧及び第２ピクセルの出力電圧のうち高い電圧が、カラムラインを介して、ピクセル信号として出力される（Ｓ１４０）。ピクセルの出力電圧は、ピクセルのフローティングディフュージョンノード電圧を意味する。したがって、第１ピクセルのフローティングディフュージョンノード電圧、及び第２ピクセルのフローティングディフュージョンノード電圧のうち高い電圧に基づいて、ピクセル信号が決定される。信号伝送区間以前には、第２ピクセルのフローティングディフュージョンノード電圧が、第１ピクセルのフローティングディフュージョンノード電圧よりも高いか、またはそれと同じである。したがって、第２ピクセルのフローティングディフュージョンノード電圧が、ピクセル信号として出力される。以後、信号伝送区間に、第２ピクセルのフローティングディフュージョンノードに光感知素子で生成された光電荷が流入されることにより、第２ピクセルのフローティングディフュージョンノード電圧が減少する。第２ピクセルのフローティングディフュージョンノード電圧が過度に低くなり、第１ピクセルのフローティングディフュージョンノード電圧よりも低くなる場合、第１ピクセルのフローティングディフュージョンノード電圧がピクセル信号として出力されることにより、ピクセル信号が過度に低くなるにつれて発生するバンドノイズを遮断することができる。
図１４は、本開示の例示的な実施形態によるイメージ処理システムを示すブロック図である。
図１４を参照すれば、本開示の例示的な実施形態によるイメージ処理システム４００は、イメージセンサ１００と、イメージプロセッサ２００と、ディスプレイユニット５００と、レンズ３２０とを含む。
イメージセンサ１００は、ピクセルアレイ１１０と、ロウドライバ１２０と、ＡＤＣ １３０と、ランプ信号発生器１６０と、タイミング発生器１７０と、制御レジスタブロック１９５と、バッファ１８０とを含む。
イメージセンサ１００は、イメージプロセッサ２００の制御により、レンズ３２０を介して撮像された物体３１０をセンシングし、イメージプロセッサ２００は、イメージセンサ１００によりセンシングされて出力されたイメージをディスプレイユニット５００に出力する。そのとき、ディスプレイユニット５００は、映像を出力可能な全ての装置を含む。例えば、ディスプレイユニット５００は、コンピュータ、携帯電話及びその他の映像出力端末を含んでもよい。
イメージプロセッサ２００は、カメラコントローラ２０１と、イメージ信号プロセッサ２０２と、ＰＣ Ｉ／Ｆ ２０３とを含む。カメラコントローラ２０１は、制御レジスタブロック１９５を制御する。例えば、カメラコントローラ２０１は、Ｉ２Ｃ（Inter-Integrated Circuit）を利用して、イメージセンサ１００、すなわち、制御レジスタブロック１９５を制御してもよい。しかし、それに制限されるものではなく、カメラコントローラ２０１と制御レジスタブロック１９５との間には、様々なインターフェースが適用されてもよい。
イメージ信号プロセッサ２０２は、バッファ１８０の出力信号であるイメージデータＩＤＴＡを入力され、イメージを見栄えよく見せるように加工／処理して、加工／処理されたイメージをディスプレイユニット５００に出力する。または、イメージ信号プロセッサ２０２は、ＰＣ Ｉ／Ｆ ２０３を介して、外部のホストから制御信号を受信し、加工／処理されたイメージを外部のホストに提供する。
一方、イメージセンサ１００として、図１及び図１２を参照して説明したイメージセンサ１００、１００ｃが適用される。制御レジスタブロック１９５は、ランプ信号発生器１６０、タイミング発生器１７０、バッファ１８０及び電圧発生器１９０それぞれに制御信号を出力して、動作を制御する。そのとき、前記制御レジスタブロック１９５は、カメラコントローラ２０１の制御に基づいて動作してもよい。
ピクセルアレイ１１０、ロウドライバ１２０、ＡＤＣ １３０、タイミング発生器１７０、バッファ１８０、ランプ信号発生器１６０及び電圧発生器１９０について、前記図面を参照して詳細に説明したところ、重複する説明は省略する。ピクセルアレイ１１０で読み取り動作が行われるとき、読み取りロウに隣接した非読み取りロウのピクセルが、クランピングピクセル、すなわち、クランピング回路として利用される。また、信号伝送区間以前に、クランピングピクセルの転送トランジスタのゲート端子に、第１レベルから第２レベルへ低くなるクランピング信号が印加され、転送トランジスタのゲート端子とフローティングディフュージョンノードとの間の寄生キャパシタにより、クランピング信号の下降によって、フローティングディフュージョンノード電圧が下降する。フローティングディフュージョンノード電圧の電圧レベルが、クランピングレベルとして利用される。読み取りピクセルのプロティングディフュージョンノード電圧が過度に低くなる場合、クランピングピクセルのフローティングディフュージョンノード電圧がピクセル信号として出力される。それによって、ピクセル信号が過度に低くなることが防止され、バンドノイズの発生が抑制される。
以上のように、図面と明細書で例示的な実施形態が開示された。本明細書において、特定の用語を使用して実施形態が述べられたが、それは、単に本開示の技術的思想を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本開示の範囲を制限するために使われたものではない。したがって、当該技術分野における通常の知識を有する者であれば、それらから様々な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本開示の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
本発明は、例えば、イメージ生成関連の技術分野に適用可能である。
１００ イメージセンサ
１１０ ピクセルアレイ
１１１ ピクセル
１２０ ロウドライバ
１３０ ＡＤＣ
１４０ 比較ブロック
１４１ 比較回路
１５０ カウンタブロック
１５１ カウンタ
１６０ ランプ信号発生器
１７０ タイミング発生器
１８０ バッファ
１８１ カラムメモリブロック
１８２ センスアンプ
１８３ メモリ
ＣＯＬ カラムライン
ＩＤＴＡ イメージデータ
ＰＸＳ ピクセル信号
ＲＡＭＰ ランプ信号
ＲＯＷ ロウライン

Claims (20)

  1. それぞれが、少なくとも一つの光感知素子と、前記光感知素子で生成される電荷をフローティングディフュージョンノードへ転送するように構成されたスイッチング素子とを含む第１ピクセル及び第２ピクセルを含み、前記第１ピクセル及び前記第２ピクセルは同じカラムラインに連結されるピクセルアレイと、
    前記第２ピクセルの読み取り区間に、前記第１ピクセルの前記スイッチング素子に、第１レベルから、前記第１レベルよりも低い第２レベルへ遷移するクランピング制御信号を提供するように構成されたロウドライバと、を含むことを特徴とするイメージセンサ。
  2. 前記カラムラインから出力されるピクセル電圧は、前記第１ピクセルの第１フローティングディフュージョンノードの電圧、及び前記第２ピクセルの第２フローティングディフュージョンノードの電圧のうち相対的に高い電圧に基づいて決定されることを特徴とする請求項１に記載のイメージセンサ。
  3. 前記ロウドライバは、
    前記第２ピクセルの前記読み取り区間に、前記第２ピクセルの第１スイッチング素子に転送制御信号を提供し、
    前記第１スイッチング素子は、前記クランピング制御信号が前記第２レベルへ遷移された後、第３レベルの前記転送制御信号に応答してターンオンされ、前記光感知素子で生成された電荷を、前記第２ピクセルの前記第２フローティングディフュージョンノードへ転送することを特徴とする請求項２に記載のイメージセンサ。
  4. 前記第１レベル及び前記第３レベルは、同じであることを特徴とする請求項３に記載のイメージセンサ。
  5. 前記ロウドライバは、
    前記第１レベルの第１電圧、及び前記第２レベルの第２電圧に基づいて、前記クランピング制御信号を生成し、前記第１ピクセルに連結された第１ロウラインに、前記クランピング制御信号を出力する第１伝送ドライバと、
    前記第３レベルの第３電圧、及び前記第３レベルよりも低い第４レベルの第４電圧に基づいて、前記転送制御信号を生成し、前記第２ピクセルに連結された第２ロウラインに、前記転送制御信号を出力する第２伝送ドライバと、を含み、
    前記第１レベル及び前記第３レベルは、相異なることを特徴とする請求項３に記載のイメージセンサ。
  6. 前記クランピング制御信号の前記第１レベルと前記第２レベルとの差に基づいて、前記第１ピクセルの第１フローティングディフュージョンノードの電圧が下降することを特徴とする請求項１に記載のイメージセンサ。
  7. 前記第１ピクセル及び前記第２ピクセルそれぞれは、
    複数の光感知素子と、前記複数の光感知素子それぞれで生成される電荷を、前記フローティングディフュージョンノードへ伝送するように構成された複数のスイッチング素子とを含み、
    前記ロウドライバは、
    前記第１ピクセルの前記複数のスイッチング素子のうち少なくとも一つのスイッチング素子に、前記クランピング制御信号を提供することを特徴とする請求項１に記載のイメージセンサ。
  8. 前記ロウドライバは、
    前記第１ピクセルの前記複数のスイッチング素子のうち少なくとも一つの他のスイッチング素子に、一定のレベルの遮断制御信号を伝送することを特徴とする請求項７に記載のイメージセンサ。
  9. 前記第１ピクセル及び前記第２ピクセルは、相異なるロウに配置され、前記第１ピクセルは、前記第２ピクセルが配置されたロウに最も隣接したロウに配置されることを特徴とする請求項１に記載のイメージセンサ。
  10. 前記第１ピクセルは、前記ピクセルアレイの非有効画素領域に備えられるダミーピクセルであることを特徴とする請求項１に記載のイメージセンサ。
  11. 前記ピクセルアレイは、
    前記第１ピクセル及び前記第２ピクセルと同じカラムラインに連結される第３ピクセルをさらに含み、
    前記ロウドライバは、第２ピクセルの読み取り区間に、前記第１ピクセルのスイッチング素子及び前記第３ピクセルのスイッチング素子に、前記クランピング制御信号をそれぞれ提供することを特徴とする請求項１に記載のイメージセンサ。
  12. 前記カラムラインに連結され、前記カラムラインから負荷電流をシンキングする電流源と、
    前記カラムラインから出力されるピクセル電圧をランプ信号と比較し、比較結果を出力する比較器と、をさらに含み、
    前記第１ピクセルの第１フローティングディフュージョンノードの電圧は、前記クランピング制御信号に応答して、クランピングレベルに低くなり、前記クランピングレベルは、前記比較器の入力レンジの下限値よりも低く、前記電流源の動作電圧よりも高いことを特徴とする請求項１に記載のイメージセンサ。
  13. 同じカラムラインに連結される第１ピクセル及び第２ピクセルを含むピクセルアレイと、
    前記ピクセルアレイに制御信号を提供するロウドライバと、
    前記ロウドライバに、前記第１ピクセル及び前記第２ピクセルの駆動に利用される駆動電圧を提供する電圧発生回路と、
    ランプ信号を生成するランプ信号発生器と、
    前記ランプ信号に基づいて、前記カラムラインから受信されるピクセル電圧をピクセルデータ値に変換するアナログ・デジタル変換回路と、
    前記ロウドライバ、前記ランプ信号発生器及び前記アナログ・デジタル変換回路の動作時点を制御するタイミング発生器と、を含み、
    前記第２ピクセルの読み取り動作時、前記第１ピクセルのスイッチング素子に、第１レベルのクランピング制御信号、及び前記第１レベルよりも低い第２レベルのクランピング制御信号が順次に印加されることを特徴とするイメージセンサ。
  14. 前記スイッチング素子は、前記第１ピクセルの光感知素子及び駆動トランジスタのゲート端子に連結される電荷転送トランジスタを含み、前記クランピング制御信号は、前記電荷転送トランジスタのゲート端子に印加されることを特徴とする請求項１３に記載のイメージセンサ。
  15. 前記第１ピクセル及び前記第２ピクセルそれぞれは、
    受信される光信号に対応する光電荷を生成する光感知素子と、
    フローティングディフュージョンノードをリセットする第１トランジスタと、
    前記光電荷を前記フローティングディフュージョンノードへ転送する第２トランジスタと、
    前記フローティングディフュージョンノードの電圧に相応する電圧を出力する第３トランジスタと、
    選択信号に応答して、前記第３トランジスタの出力を前記カラムラインに出力する第４トランジスタと、を含み、
    前記第２トランジスタが、前記スイッチング素子として利用されることを特徴とする請求項１３に記載のイメージセンサ。
  16. 前記クランピング制御信号は、前記第１ピクセルのスイッチング素子に活性レベルの電荷転送信号が印加される信号伝送区間以前に、前記第１レベルから前記第２レベルへ下降することを特徴とする請求項１３に記載のイメージセンサ。
  17. 前記ロウドライバは、
    電圧発生器から、第１レベルの第１電圧、前記第２レベルの第２電圧、第３レベルの第３電圧、及び第４レベルの第４電圧を受信し、前記第１電圧及び前記第２電圧に基づいて、前記クランピング制御信号を生成し、前記第３電圧及び前記第４電圧に基づいて、前記電荷転送信号を生成し、前記第３レベルは、前記第４レベルよりも高く、前記第１レベル及び前記第３レベルは、相異なることを特徴とする請求項１６に記載のイメージセンサ。
  18. 前記第１レベルと前記第２レベルとの差に基づいて、前記ピクセル電圧の最低値が決定されることを特徴とする請求項１３に記載のイメージセンサ。
  19. 前記第１ピクセル及び前記第２ピクセルそれぞれは、
    複数の光感知素子と、前記複数の光感知素子それぞれで生成される電荷を、前記フローティングディフュージョンノードへ転送するように構成された複数のスイッチング素子とを含み、
    前記ロウドライバは、
    前記第１ピクセルの前記複数のスイッチング素子のうち少なくとも一つのスイッチング素子に、前記クランピング制御信号を提供することを特徴とする請求項１５に記載のイメージセンサ。
  20. 相異なるロウに配置され、同じカラムラインに連結された第１ピクセル及び第２ピクセルを含むピクセルアレイを含むイメージセンサの動作方法において、
    前記ピクセルアレイをリセットさせるステップと、
    前記第２ピクセルについての読み取り動作を行うとき、リセットカウンティング区間に、前記第１ピクセルに第１レベルから第２レベルへ下降するクランプ制御信号を印加するステップと、
    前記リセットカウンティング区間以後の信号伝送区間に、前記第２ピクセルに活性レベルの転送制御信号を印加するステップと、を含むことを特徴とする方法。
JP2020161453A 2019-09-27 2020-09-25 イメージセンサ及びその動作方法 Pending JP2021057898A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190119775A KR20210037302A (ko) 2019-09-27 2019-09-27 이미지 센서 및 그 동작 방법
KR10-2019-0119775 2019-09-27

Publications (2)

Publication Number Publication Date
JP2021057898A true JP2021057898A (ja) 2021-04-08
JP2021057898A5 JP2021057898A5 (ja) 2023-09-29

Family

ID=72643985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020161453A Pending JP2021057898A (ja) 2019-09-27 2020-09-25 イメージセンサ及びその動作方法

Country Status (5)

Country Link
US (1) US11323639B2 (ja)
EP (1) EP3799422A1 (ja)
JP (1) JP2021057898A (ja)
KR (1) KR20210037302A (ja)
CN (1) CN112584069A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108600579B (zh) * 2018-05-16 2020-03-20 上海集成电路研发中心有限公司 一种应用于cis的运动检测电路及运动检测方法
US11218659B2 (en) * 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
US11889216B2 (en) * 2021-02-15 2024-01-30 Dv2Js Innovation, Llp High dynamic range CMOS image sensor having multi-step voltage gain enhancement for low light vision
KR20230008370A (ko) 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서
CN116887063B (zh) * 2023-09-08 2024-01-09 深圳大学 基于非线性强物理不可克隆函数电路的可信图像传感芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022118A (ja) 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
KR100871687B1 (ko) 2004-02-11 2008-12-05 삼성전자주식회사 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법
JP5247007B2 (ja) 2005-06-09 2013-07-24 キヤノン株式会社 撮像装置及び撮像システム
KR101209506B1 (ko) 2011-04-18 2012-12-07 클레어픽셀 주식회사 이미지 센서 및 그 동작 방법
JP6049304B2 (ja) 2012-05-23 2016-12-21 オリンパス株式会社 固体撮像装置および撮像装置
JP2014042211A (ja) 2012-08-23 2014-03-06 Olympus Corp 固体撮像装置および撮像装置
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
US9848140B2 (en) 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
KR102324224B1 (ko) 2017-06-28 2021-11-10 삼성전자주식회사 이미지 센서 및 그것에 포함되는 전자 회로
JP2019050522A (ja) * 2017-09-11 2019-03-28 キヤノン株式会社 撮像装置
US10165210B1 (en) 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
KR102573304B1 (ko) 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법

Also Published As

Publication number Publication date
US11323639B2 (en) 2022-05-03
KR20210037302A (ko) 2021-04-06
EP3799422A1 (en) 2021-03-31
CN112584069A (zh) 2021-03-30
US20210099656A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
JP2021057898A (ja) イメージセンサ及びその動作方法
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
US9083903B2 (en) Solid-state imaging device and camera system
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
JP4818018B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP4337779B2 (ja) 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
US8008697B2 (en) Solid-state imaging device and driving method therefor
CN110072068B (zh) 图像传感器
KR102573304B1 (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
US9628726B2 (en) Image sensing device
US11394909B2 (en) Image sensor
JP2011239156A (ja) 固体撮像装置およびカメラ
CN102256069B (zh) 固态成像设备
KR101580178B1 (ko) 이미지 센서
KR101585978B1 (ko) 이미지 센서
JP2016181736A (ja) 撮像装置、その駆動方法及び撮像システム
US11503229B2 (en) Image sensor and imaging device including the same
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
JP2017038312A (ja) 固体撮像装置
US12022221B2 (en) Image sensor
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP5914612B2 (ja) 固体撮像装置およびカメラ
KR20230071026A (ko) 듀얼 컨버전 게인 동작의 소비 전력 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
JP2017103561A (ja) 固体撮像素子および撮像システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921