KR20230008370A - 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서 - Google Patents

온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR20230008370A
KR20230008370A KR1020210088933A KR20210088933A KR20230008370A KR 20230008370 A KR20230008370 A KR 20230008370A KR 1020210088933 A KR1020210088933 A KR 1020210088933A KR 20210088933 A KR20210088933 A KR 20210088933A KR 20230008370 A KR20230008370 A KR 20230008370A
Authority
KR
South Korea
Prior art keywords
voltage
temperature
pixel
clamp
signal
Prior art date
Application number
KR1020210088933A
Other languages
English (en)
Inventor
전재훈
양한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210088933A priority Critical patent/KR20230008370A/ko
Priority to US17/678,268 priority patent/US11792545B2/en
Priority to TW111113256A priority patent/TW202304192A/zh
Priority to JP2022099543A priority patent/JP2023010609A/ja
Priority to CN202210788868.7A priority patent/CN115604593A/zh
Publication of KR20230008370A publication Critical patent/KR20230008370A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Abstract

본 개시는 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서에 관한 것이다. 본 개시의 실시 예에 따른 이미지 센서는, 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이, 및 온도가 증가할수록 전압 레벨이 감소하는 클램프 전압에 기반하여 제1 선택 신호를 제1 픽셀에 제공하고, 선택 전압에 기반하여 제2 선택 신호를 제2 픽셀에 제공하는 로우 드라이버를 포함하되, 제1 픽셀은 제1 선택 신호에 응답하여 제1 출력 전압을 출력하고, 제2 픽셀은 제2 선택 신호에 응답하여 제2 출력 전압을 출력하고, 제1 출력 전압과 제2 출력 전압은 컬럼 라인을 통하여 픽셀 신호로써 출력되고, 픽셀 신호의 전압은, 제1 픽셀의 제1 출력 전압에 기반하여 제2 픽셀의 제2 출력 전압을 클램핑한 전압에 대응하고, 제1 출력 전압의 온도에 따른 변화는, 클램프 전압에 의해 보상된다.

Description

온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서{ELECTRONIC CIRCUIT FOR COMPENSATING VOLTAGE LEVEL AGAINST VARIATION OF TEMPERATURE, AND IMAGE SENSOR THEREWITH}
본 개시는 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서에 관한 것으로, 좀 더 상세하게는, 온도 변화에 둔감한 픽셀 신호를 생성하는 전자 회로 및 이를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 빛을 감지 하기 위한 전자 회로를 포함한다. 이미지 센서는 카메라, 스캐너 및 스마트폰 등과 같은 전자 장치에서 사용된다. 이미지 센서의 종류에는 CCD(Charge Coupled Device) 이미지 센서와 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서(CMOS Image Sensor, CIS)가 있다. 최근 스마트폰의 보급화로 인해, 스마트폰 카메라에 포함되는 CMOS 이미지 센서의 수요가 증가 하고 있다.
CMOS 이미지 센서의 단위 픽셀들 각각은 미세한 공정에 의해 제작되기 때문에 커플링에 따른 노이즈가 발생될 수 있다. SHBN(Smear Like Horizontal Noise)은 CMOS 이미지 센서에서 발생하는 노이즈 이다. SHBN은 인접한 픽셀들간의 커플링으로 인해 생기는 고정된 수평 패턴의 노이즈를 의미한다.
예로서, 이미지 센서가 저조도 환경에서 밝은 광원을 감지하는 경우, 밴드 형태의 고정 패턴을 포함하는 이미지가 출력될 수 있다. 이와 같은 문제를 해결하기 위해, 사용하지 않는 픽셀을 클램프 회로로 동작하도록 하는 기법이 지속적으로 개발되어 왔다. 그러나, 픽셀 내부의 트랜지스터에 의해 온도 변화에 따른 전압 변동성(variation)이 존재하고, ADC의 동적 범위를 설계하는데 어려움이 있다.
본 개시의 목적은, 픽셀 어레이의 일부 픽셀이 클램프 회로로 동작하는 상황에서 온도 변화에 둔감한 픽셀 신호를 생성하기 위한 전자 회로 및 이를 포함하는 이미지 센서를 제공하는 데 있다.
본 개시의 실시 예에 따른 이미지 센서는, 컬럼 라인에 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이, 및 온도가 증가할수록 전압 레벨이 감소하는 클램프 전압에 기반하여 상기 제1 픽셀을 선택하기 위한 제1 선택 신호를 상기 제1 픽셀에 제공하고, 선택 전압에 기반하여 상기 제2 픽셀을 선택하기 위한 제2 선택 신호를 상기 제2 픽셀에 제공하는 로우 드라이버를 포함하되, 상기 제1 픽셀은 상기 제1 선택 신호에 응답하여 제1 출력 전압을 출력하고, 상기 제2 픽셀은 상기 제2 선택 신호에 응답하여 제2 출력 전압을 출력하고, 상기 제1 출력 전압과 상기 제2 출력 전압은 상기 컬럼 라인을 통하여 픽셀 신호로써 출력되고, 상기 픽셀 신호의 전압은, 상기 제1 픽셀의 제1 출력 전압에 기반하여 상기 제2 픽셀의 제2 출력 전압을 클램핑(clamping)한 전압에 대응하고, 상기 제1 출력 전압의 온도에 따른 변화는, 상기 클램프 전압에 의해 보상된다.
본 개시의 실시 예에 따른 전자 회로는, 온도가 증가할수록 전압 레벨이 감소하는 제1 전압을 생성하는 클램프(clamp) 전압 생성 회로, 및 온도가 증가할수록 전압 레벨이 감소하는 문턱 전압(threshold voltage)을 갖고, 상기 제1 전압에 기반하여 제2 전압을 출력하는 트랜지스터를 포함하고, 상기 문턱 전압에 의한 상기 제2 전압의 온도에 따른 변화는, 상기 제1 전압을 이용하여 보상된다.
본 개시의 실시 예에 따른 전자 장치의 동작 방법은, 온도가 증가할수록 전압 레벨이 감소하는 클램프 전압을 생성하는 단계, 온도가 증가할수록 전압 레벨이 감소하는 문턱 전압을 갖는 트랜지스터에 상기 클램프 전압을 인가하는 단계, 그리고 상기 문턱 전압에 의한 상기 트랜지스터의 출력 전압의 온도에 따른 변화를, 상기 클램프 전압에 기반하여 보상하는 단계를 포함한다.
본 개시의 실시 예에 따른 이미지 센서는, 제1 모드에서, 클램프 전압에 기반하여 제1 출력 전압을 출력하는 제1 트랜지스터, 및 제2 모드에서, 선택 전압 및 플로팅 확산 영역에 축전된 전하들에 기반하여 제2 출력 전압을 출력하는 제2 트랜지스터를 포함하되, 상기 제1 출력 전압에 기반하여 상기 제2 출력 전압을 클램핑(clamping)한 전압 레벨을 갖는 픽셀 신호를 생성하고, 상기 픽셀 신호는 온도 변화와 관계 없이 일정한 전압 레벨을 유지한다.
본 개시에 의하면, 온도 변화에 둔감한 픽셀 신호를 생성할 수 있고, ADC 동적 범위 변경 없이 개선된 화질의 이미지를 제공할 수 있다.
도 1은 본 개시의 실시 예에 따른 이미지 처리 장치의 구성을 예시적으로 보여주는 구성도이다.
도 2는 도 1의 이미지 센서(100)의 예시적인 구성을 좀 더 상세하게 보여주는 구성도이다.
도 3은 도 2의 선택 컨트롤러(121)와 픽셀 어레이(110)를 개략적으로 설명하기 위한 회로도이다.
도 4a 내지 4b는 본 개시의 실시 예에 따른 선택 컨트롤러와 픽셀 어레이의 구성 및 동작을 구체적으로 설명하기 위한 회로도이다.
도 5는 본 개시의 실시 예에 따른 픽셀 어레이의 동작에서 온도에 의존적인 선택 트랜지스터를 보여주는 회로도이다.
도 6은 도 2의 클램프 전압 생성 회로(122)의 일 실시 예를 보여주는 구성도이다.
도 7은 도 6의 밴드갭 레퍼런스 회로(122a)의 구성을 좀 더 상세하게 보여주는 구성도이다.
도 8은 온도에 의존적인 픽셀 전압의 변화를 보여주는 그래프이다
도 9는 본 개시의 일 실시 예에 따른 클램프 전압 생성 회로(122)를 보여주는 구성도이다
도 10은 도 9의 클램프 전압 생성 회로(122)의 예시적인 실시 예에서 온도에 따른 픽셀 전압의 변화를 보여주는 그래프이다.
도 11은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다.
도 12은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다.
도 13은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다.
도 14는 본 개시의 실시 예에 따른 온도 센서를 예시적으로 보여주는 회로도이다.
도 15는 도 11 내지 13의 클램프 전압 생성 회로(122)의 예시적인 실시 예들에서 온도에 따른 픽셀 전압의 변화를 보여주는 그래프이다.
도 16은 온도에 의존적인 픽셀 전압의 변화를 구체적인 수치와 함께 보여주는 그래프이다.
도 17a 내지 17b는 도 9의 클램프 전압 생성 회로(122)의 예시적인 실시 예에서 픽셀 전압의 변화를 구체적인 수치와 함께 보여주는 그래프이다.
도 18a 내지 18b는 이미지 센서에 의해 처리된 결과물을 보여주는 도면이다.
도 19a는 본 개시의 실시 예에 따른 전자 장치의 동작 방법을 보여주는 예시적인 흐름도이다.
도 19b는 본 개시의 실시 예에 따른 전자 장치의 동작 방법을 보여주는 예시적인 흐름도이다.
도 20은 본 개시의 이미지 처리 장치가 구현된 카메라 모듈을 포함하는 전자 장치의 예시적인 구성을 도시한다.
도 21은 도 20의 카메라 모듈의 예시적인 구성을 도시한다.
아래에서는, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 쉽게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다.
상세한 설명에서 사용되는 부 또는 유닛(unit), 모듈(module), 블록(block), ~기(~or, ~er) 등의 용어들을 참조하여 설명되는 구성 요소들 및 도면에 도시된 기능 블록들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드, 및 애플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈 (microelectromechanical system; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다.
본 명세서에서 “클램프(clamp)” 내지 “클램핑(clamping)”이라는 용어가 사용된다. 클램프 내지 클램핑은 전자 회로 등에서 출력되는 출력 전압의 레벨을 기준 레벨과 유사한 레벨로 조정, 유지, 및 제어하는 것 등을 의미할 수 있다. 본 명세서에서 “클램프 회로”라는 용어가 사용된다. 클램프 회로는 클램프 내지 클램핑을 수행하도록 구성되는 전자 회로를 의미할 수 있다.
도 1은 본 개시의 실시 예에 따른 이미지 처리 장치의 구성을 예시적으로 보여주는 구성도이다. 이미지 처리 장치(10)는 스마트폰, 디지털 카메라, 랩톱, 데스크톱과 같은 다양한 전자 장치의 일부로서 구현될 수 있다. 이미지 처리 장치(10)는 렌즈(12), 이미지 센서(100), ISP 프론트 엔드 블록(Image Signal Processor Front End Block)(200), 및 이미지 신호 프로세서(300)를 포함할 수 있다.
렌즈(12)는 촬영의 대상이 되는 객체, 풍경 등에 의해 반사된 빛을 수신할 수 있다. 렌즈(12)는, 예컨대, 액츄에이터(미도시)에 의해 이동할 수 있다. 렌즈(12)의 이동에 따라 렌즈(12)의 위치가 변함으로써, 렌즈(12)의 초점 거리가 변할 수 있다. 그 결과, 객체에 대한 초점이 조절될 수 있다.
이미지 센서(100)는 객체에 대한 컬러 정보를 획득하기 위한 노멀 픽셀들을 포함할 수 있다. 이미지 센서(100)의 노멀 픽셀들은 렌즈(12)를 통해 수신되는 빛에 기초하여 전기 신호를 생성할 수 있다. 뿐만 아니라, 이미지 센서(100)는 객체에 대한 위상 정보를 획득하기 위한 위상 검출 픽셀들을 포함할 수 있다. 초점 거리를 조절하기 위한 위상 검출 픽셀들을 포함할 수 있다. 이미지 센서(100)의 위상 검출 픽셀들은 렌즈(12)를 통해 수신되는 빛에 기초하여 위상 검출 자동 초점(phase detection auto-focus; PDAF)을 수행하는데 이용하는 전기 신호를 생성할 수 있다. 이미지 센서(100)는 객체에 대한 컬러 정보 및 위상 정보를 포함하는 이미지 데이터를 출력할 수 있다. 이미지 센서(100)의 구체적인 구성 및 동작은 도 2에서 상세히 설명된다.
ISP 프론트 엔드 블록(200)은 이미지 센서(100)로부터 출력되는 신호에 대한 다양한 전처리들을 수행할 수 있다. ISP 프론트 엔드 블록(200)은 이미지 센서(100)로부터 출력된 신호에 대한 크로스토크(crosstalk) 보상, 고정 패턴 노이즈(fixed pattern noise; FPN)를 제거하기 위한 오토 다크 레벨 보상(auto dark level compensation; ADLC) 등을 수행할 수 있다.
이미지 신호 프로세서(300)는 ISP 프론트 엔드 블록(200)에 의해 처리된 데이터에 대한 다양한 처리들을 수행할 수 있다. 예를 들어, 이미지 신호 프로세서(300)는 색 보간(Color interpolation), 자동 백색 보정(Auto white balance), 감마 보정(Gamma correction), 색 포화 보정(Color saturation correction), 포맷 변환(Formatting), 불량 픽셀 보정(Bad Pixel Correction), 색도 보정(Hue correction) 등과 같은 다양한 처리를 수행할 수 있다.
도 1은 하나의 렌즈(12), 하나의 이미지 센서(100), 및 하나의 ISP 프론트 엔드 블록(200)을 나타낸다. 그러나, 다른 실시 예에서, 이미지 처리 장치(10)는 복수의 렌즈들, 복수의 이미지 센서들, 및 복수의 ISP 프론트 엔드 블록들을 포함할 수 있다. 이 경우, 복수의 렌즈들은 각각 서로 다른 화각(field of view; FOV)을 가질 수 있다. 또한, 복수의 이미지 센서들은 상이한 기능들, 상이한 성능들, 및/또는 상이한 특성들을 가질 수 있고, 상이한 구성의 픽셀 어레이를 포함할 수 있다.
도 2는 도 1의 이미지 센서(100)의 예시적인 구성을 좀 더 상세하게 보여주는 구성도이다. 이미지 센서(100)는 픽셀 어레이(pixel array)(110), 로우 드라이버(row driver)(120), 램프 신호 생성기(ramp generator)(130), 아날로그 디지털 컨버팅 블록(이하, ADC 블록)(140), 타이밍 컨트롤러(timing controller)(150), 및 버퍼(160)를 포함할 수 있다.
픽셀 어레이(110)는 행과 열을 따라 매트릭스 형태로 배치된 복수의 픽셀(PX)들을 포함할 수 있다. 복수의 픽셀들 각각은 적어도 하나의 광전 변환 소자를 포함할 수 있다. 복수의 픽셀들의 각각은 광전 변환 소자를 이용하여 빛을 감지하고, 감지된 빛을 전기 신호(이하, 픽셀 신호)로 변환시킬 수 있다. 예를 들어, 광전 변환 소자는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다.
픽셀 어레이(110)를 구성하는 복수의 픽셀들은 복수의 픽셀 그룹(PG)들을 포함할 수 있다. 각 픽셀 그룹(PG)은 둘 또는 그 이상의 픽셀들을 포함할 수 있다. 예시적으로, 픽셀 그룹(PG)은 3행 3열로 배치된 9개의 픽셀(PX)들을 포함하거나, 2행 2열로 배치된 4개의 픽셀(PX)들을 포함할 수 있으나, 픽셀 그룹(PG)을 구성하는 픽셀들의 개수는 이에 한정되지 않는다.
픽셀 그룹(PG)을 구성하는 픽셀들은 적어도 하나 또는 그 이상의 플로팅 확산 영역(floating diffusion region)을 공유할 수 있다. 예를 들어, 픽셀 그룹(PG)을 구성하는 픽셀들은 단지 하나의 플로팅 확산 영역을 공유할 수 있다. 이 경우, 각 픽셀 그룹(PG)의 픽셀들의 출력들은 하나의 컬럼 라인(예컨대, CL1)을 통하여 출력될 수 있다. 또는, 픽셀 그룹(PG)을 구성하는 픽셀들은 복수의 플로팅 확산 영역들을 공유할 수 있다. 좀 더 상세하게, 픽셀 그룹(PG)의 1열의 픽셀들은 하나의 플로팅 확산 영역을 공유할 수 있으며, 2열의 픽셀들은 다른 플로팅 확산 영역을 공유할 수 있으며, 3열의 픽셀들은 또 다른 플로팅 확산 영역을 공유할 수 있다. 이 경우, 도면에 도시된 픽셀 그룹(PG)의 1열의 픽셀들의 출력들은 컬럼 라인(CL1)에 공통으로 출력될 수 있고, 2열의 픽셀들의 출력들은 컬럼 라인(CL2)에 공통으로 출력될 수 있고, 3열의 픽셀들의 출력들은 컬럼 라인(CL3)에 공통으로 출력될 수 있다.
픽셀 그룹(PG)은 동일한 컬러와 관련된 정보를 출력하기 위한 동일한 유형의 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹(PG)은 붉은 스펙트럼 영역의 빛을 전기 신호로 변환시키는 레드 픽셀(R)들을 포함하거나, 녹색 스펙트럼 영역의 빛을 전기 신호로 변환시키는 그린 픽셀(Gr, Gb)들을 포함하거나, 파란 스펙트럼 영역의 빛을 전기 신호로 변환시키는 블루 픽셀(B)들을 포함할 수 있다. 이를 위해, 픽셀 그룹(PG)들 상에는 복수의 컬러 필터들이 형성되어, 멀티-컬러 필터 어레이(Multi-color filter array; Multi-CFA)가 형성될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)의 행을 선택하고 구동할 수 있다. 로우 드라이버(120)는 타이밍 컨트롤러(150)에 의해 생성된 어드레스 및/또는 제어 신호를 디코딩하여, 픽셀 어레이(110)의 행을 선택하고 구동하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 신호들, 픽셀을 선택하기 위한 신호, 플로팅 확산 영역을 리셋하기 위한 신호, 컬럼 라인을 선택하기 위한 신호 등을 포함할 수 있다.
본 개시의 실시 예에 따른 로우 드라이버(120)는 선택 컨트롤러(SEL controller)(121), 및 클램프 전압 생성 회로(CLP voltage module)(122)을 포함할 수 있다. 선택 컨트롤러(121)는 픽셀 어레이(110)의 행을 선택하기 위한 제어 신호들과 클램프 전압을 출력하기 위한 제어 신호들을 생성할 수 있다. 선택 컨트롤러(121)의 구체적인 구성 및 동작은 도 3 및 도 4a에서 상세히 설명된다. 클램프 전압 생성 회로(122)은 클램프 전압을 생성할 수 있다. 도 2는 클램프 전압 생성 회로(122)이 로우 드라이버(120)에 포함되는 것으로 도시되었으나, 이에 한정되지 않는다. 따라서, 클램프 전압 생성 회로(122)은 로우 드라이버(120)의 외부에 제공될 수 있다. 클램프 전압 생성 회로(122)의 구체적인 구성 및 동작은 도 6, 도 9, 및 도 11 내지 도 13에서 상세히 설명된다.
램프 신호 생성기(130)는 램프 신호를 생성할 수 있다. 램프 신호 생성기(130)는 타이밍 컨트롤러(150)의 제어 하에 동작할 수 있다. 예를 들어, 램프 신호 생성기(130)는 램프 인에이블 신호, 모드 신호 등과 같은 제어 신호 하에 동작할 수 있다. 램프 신호 생성기(130)는 램프 인에이블 신호가 활성화되면, 모드 신호에 기초하여 설정되는 기울기를 가지는 램프 신호를 생성할 수 있다.
ADC 블록(140)은 픽셀 어레이(110)로부터 출력되는 아날로그 신호(즉, 픽셀 신호)를 디지털 신호로 변환할 수 있다. 예시적으로, ADC 블록(140)은 복수의 ADC들을 포함할 수 있으며, 각 ADC는 비교기(COMP) 및 카운터(CNT)를 포함할 수 있다. 비교기(COMP)는 비교기(COMP)에 연결된 컬럼 라인(즉, CL1~CLn 중 어느 하나)을 통하여 출력되는 픽셀 신호와 램프 신호를 비교할 수 있으며, 비교 결과를 출력할 수 있다. 비교기(COMP)는 픽셀 신호에 대하여 리셋 신호 및 이미지 신호를 획득하고, 그 차이를 유효한 신호 성분으로 추출하는 상관 이중 샘플링(correlated-double sampling; CDS) 기법에 기반하여 동작할 수 있다.
카운터(CNT)는 대응하는 비교기(COMP) 출력 신호의 펄스들을 카운팅 수 있다. 예를 들어, 카운터(CNT)는 타이밍 컨트롤러(150)에 의해 생성된 카운터 클럭 신호, 카운터(CNT)의 리셋(reset)을 제어하는 카운터 리셋 신호, 및 카운터(CNT)의 내부 비트를 반전시키는 반전 신호 등과 같은 다양한 제어 신호들에 의해 동작할 수 있다. 카운터(CNT)는 카운터 클럭 신호에 따라 비교 결과 신호를 카운팅하고, 카운팅 결과를 디지털 신호로써 출력할 수 있다.
카운터(CNT)는 업/다운 카운터(Up/Down Counter) 및 비트-와이즈 카운터(Bit-wise Inversion Counter)등을 포함할 수 있다. 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예컨대, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있다. 비트-와이즈 카운터는 리셋 카운트(reset count)를 수행한 후 이를 반전하여 1의 보수, 즉, 음수 값으로 변환할 수 있다.
타이밍 컨트롤러(150)는 로우 드라이버(120), 램프 신호 생성기(130), ADC 블록(140), 및 카운터(CNT) 각각의 동작 및/또는 타이밍을 제어하기 위한 제어 신호 및/또는 클럭을 생성할 수 있다.
버퍼(160)는 복수의 메모리들(MEM), 및 감지 증폭기(SA)를 포함할 수 있다. 복수의 메모리들(MEM)은 대응하는 ADC로부터 출력된 디지털 신호를 저장할 수 있다. 감지 증폭기(SA)는 저장된 디지털 신호를 감지 및 증폭할 수 있다. 감지 증폭기(SA)는 증폭된 디지털 신호를 이미지 데이터(IDAT)로서 출력할 수 있다. 예를 들어, 이미지 데이터(IDAT)는 객체의 컬러에 관한 정보와 객체의 위상에 관한 정보를 포함할 수 있다. 한편, 편의상, ADC 블록(140)과 버퍼(160)는 상관 이중 샘플링 회로로 칭해질 수도 있다. 몇몇 실시 예에 있어서, 이미지 센서(100)는 버퍼(160)를 포함하지 않을 수 있다. 이 경우, 카운터(CNT)에서 출력된 디지털 신호가 이미지 데이터(IDAT)로서 출력될 수 있다.
도 3은 도 2의 선택 컨트롤러(121)와 픽셀 어레이(110)의 구성을 개략적으로 설명하기 위한 회로도이다. 설명의 편의를 위해, 도 3과 함께, 도 2를 참조하여 선택 컨트롤러(121)와 픽셀 어레이(110)의 구성을 설명한다.
선택 컨트롤러(121)는 제1 서브 선택 컨트롤러(121_1) 및 제2 서브 선택 컨트롤러(121_2)를 포함할 수 있다. 도시의 간략화를 위해, 도 3은 각각의 로우에 연결된 픽셀들 중 하나와 대응하는 서브 선택 컨트롤러만을 도시하였다. 따라서, 선택 컨트롤러(121)는 제1 서브 선택 컨트롤러(121_1) 및 제2 서브 선택 컨트롤러(121_2) 외에도, 복수의 서브 선택 컨트롤러들(미도시)을 더 포함할 수 있다. 제1 서브 선택 컨트롤러(121_1)는 복수의 제어 신호들(CTRL)에 기반하여 선택 전압(VSEL) 또는 클램프 전압(VCLP)을 제1 픽셀(PX1)에 제공할 수 있다. 제1 서브 선택 컨트롤러(121_1) 및 제2 서브 선택 컨트롤러(121_2)의 구성 및 동작은 유사하므로, 제2 서브 선택 컨트롤러(121_2)의 구성 및 동작에 대한 설명은 생략한다.
픽셀 어레이(110)는 동일한 컬럼 라인(CL)에 연결된 제1 픽셀(PX1), 및 제2 픽셀(PX2)을 포함할 수 있다. 제1 픽셀(PX1)은 선택 전압(VSEL) 또는 클램프 전압(VCLP)에 기반하여 제1 출력 전압(VOUT1)을 출력할 수 있다. 예를 들어, 제1 픽셀(PX1)이 클램프 전압(VCLP)을 수신한 경우, 제1 픽셀(PX1)은 클램프 회로로 동작하는 제1 모드로 동작할 수 있다. 제1 픽셀(PX1)이 선택 전압(VSEL)을 수신한 경우, 제1 픽셀(PX1)은 제1 픽셀(PX1)이 수신한 빛의 세기에 대응하는 픽셀 신호를 출력하는 제2 모드로 동작할 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)의 구성 및 동작은 유사하므로, 제2 픽셀(PX2)의 구성 및 동작에 대한 설명은 생략한다.
도 4a 내지 4b는 본 개시의 실시 예에 따른 선택 컨트롤러와 픽셀 어레이의 구성 및 동작을 구체적으로 설명하기 위한 회로도이다. 설명의 편의를 위해, 도 4a 내지 4b와 함께, 도 2를 참조한다. 도시의 간략화를 위해, 하나의 픽셀(예컨대, PX1)에는 하나의 전송 트랜지스터(예컨대, TX1) 및 하나의 포토 다이오드(예컨대, PD1)만이 도시되었으며, 픽셀 그룹(PG)은 플로팅 확산 영역(예컨대, FD1)에 일단이 연결되는 복수의 전송 트랜지스터들 및 복수의 전송 트랜지스터들의 타단들에 연결되는 복수의 포토 다이오드들을 포함할 수 있다.
도 4a를 참조하면, 픽셀 어레이(110)는 동일한 컬럼 라인(CL)에 연결된 제1 픽셀(PX1), 및 제2 픽셀(PX2)을 포함할 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)은 서로 다른 픽셀 그룹(PG)에 포함될 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)은 서로 다른 로우(row)에 연결될 수 있다. 예를 들어, 제1 픽셀(PX1) 및 제2 픽셀(PX2)은 서로 인접한 로우에 연결된 픽셀일 수 있다. 그러나, 제1 픽셀(PX1) 및 제2 픽셀(PX2)의 위치는 이에 한정되지 않고, 제1 픽셀(PX1) 및 제2 픽셀(PX2) 사이에 적어도 하나 이상의 픽셀이 더 제공될 수 있다. 도시의 간략화를 위해, 각각의 로우에 연결된 픽셀들 중 하나만을 도시하였으나, 제1 픽셀(PX1) 및 제2 픽셀(PX2)은 각각의 로우에 연결된 픽셀들 중 하나로 예시될 수 있다.
제1 픽셀(PX1)은 제1 리셋 트랜지스터(RST1), 제1 전송 트랜지스터(TX1), 제1 구동 트랜지스터(DT1), 제1 선택 트랜지스터(ST1), 제1 포토 다이오드(PD1), 및 제1 플로팅 확산 영역(FD1)을 포함할 수 있다.
제1 포토 다이오드(PD1)는 빛에 응답하여 전하를 출력할 수 있다. 빛의 세기(intensity)가 클수록 제1 포토 다이오드(PD1)에 의해 출력되는 전하의 양은 많을 수 있다. 제1 포토 다이오드(PD1)에 의해 출력되는 전하는 제1 전송 트랜지스터(TX1)에 의해 제1 플로팅 확산 영역(FD1)으로 전송될 수 있다. 제1 포토 다이오드(PD1)로부터 전송되는 전하에 의해 제1 플로팅 확산 영역(FD1)의 전압의 레벨은 감소할 수 있다. 즉, 제1 포토 다이오드(PD1)가 응답하는 빛의 세기가 클수록, 제1 플로팅 확산 영역(FD1)의 전압의 레벨은 작을 수 있다. 제1 포토 다이오드(PD1)의 일단은 접지단에 연결될 수 있고, 타단은 제1 전송 트랜지스터(TX1)에 연결될 수 있다.
제1 전송 트랜지스터(TX1)는 제1 포토 다이오드(PD1)에 의해 생성된 전하들을 제1 플로팅 확산 영역(FD1)으로 전송할 수 있다. 예를 들어, 로우 드라이버(도 2, 120)로부터 수신된 제1 전송 신호(VTG1)에 의해 제1 전송 트랜지스터(TX1)가 턴-온(turn on)되는 구간 동안, 제1 포토 다이오드(PD1)로부터 제공된 전하들이 제1 플로팅 확산 영역(FD1)에 축적될 수 있다. 제1 전송 트랜지스터(TX1)의 일단은 제1 포토 다이오드(PD1)에 연결될 수 있고, 타단은 제1 플로팅 확산 영역(FD1)에 연결될 수 있다.
제1 플로팅 확산 영역(FD1)은 제1 포토 다이오드(PD1)에 의해 제공된 전하들을 축적할 수 있다. 예시적으로, 제1 플로팅 확산 영역(FD1)의 정전 용량은 제1 커패시턴스(CFD1)에 대응할 수 있다. 제1 플로팅 확산 영역(FD1)은 제1 구동 트랜지스터(DT1)의 게이트 단과 연결될 수 있다. 그 결과, 제1 플로팅 확산 영역(FD1)에 축전된 전하에 대응하는 전압 포텐셜이 형성될 수 있다.
제1 리셋 트랜지스터(RST1)는 제1 리셋 신호(VRST1)에 의해 턴-온될 수 있고, 제1 플로팅 확산 영역(FD1)에 전원 전압(VDD)을 제공할 수 있다. 그 결과, 제1 플로팅 확산 영역(FD1)에 축전된 전하들은 전원 전압(VDD) 단으로 이동할 수 있고, 제1 플로팅 확산 영역(FD1)의 전압은 리셋될 수 있다. 제1 전송 트랜지스터(TX1)의 일단은 전원 전압(VDD) 단에 연결될 수 있고, 타단은 제1 플로팅 확산 영역(FD1)에 연결될 수 있다.
제1 구동 트랜지스터(DT1)는 제1 플로팅 확산 영역(FD1)의 전압을 증폭하고, 이에 대응하는 전압(예컨대, 제1 출력 전압(VOUT1))을 생성할 수 있다. 제1 구동 트랜지스터(DT1)는 소스 팔로워(source follower) 증폭기로 동작할 수 있다. 제1 구동 트랜지스터(DT1)의 일단은 전원 전압(VDD) 단에 연결될 수 있고, 타단은 제1 선택 트랜지스터(ST1)의 일단에 연결될 수 있다.
제1 선택 트랜지스터(ST1)는 제1 선택 신호(VSEL1)에 의해 구동되어 행 단위로 읽어낼 픽셀을 선택할 수 있다. 제1 선택 트랜지스터(ST1)가 턴-온 됨으로써, 제1 출력 전압(VOUT1)이 컬럼 라인(CL)을 통해 출력될 수 있다.
제1 픽셀(PX1)과 유사하게, 제2 픽셀(PX2)은 제2 리셋 트랜지스터(RST2), 제2 전송 트랜지스터(TX2), 제2 구동 트랜지스터(DT2), 제2 선택 트랜지스터(ST2), 제2 포토 다이오드(PD2), 제2 플로팅 확산 영역(FD2), 및 제2 커패시터(CFD2)를 포함할 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)의 구성은 유사하므로, 제2 픽셀(PX2)의 구성에 대한 설명은 생략한다.
선택 컨트롤러(121)는 선택 제어 트랜지스터들(SCT1, SCT2, SCT3, SCT4, SCT5, SCT6) 및 클램프 제어 트랜지스터들(CT1, CT2)을 포함할 수 있다. 제1 및 제4 선택 제어 트랜지스터(SCT1, SCT4), 및 제1 및 제2 클램프 제어 트랜지스터(CT1, CT2)는 p-채널 모스펫 트랜지스터(p-channel metal-oxide-semiconductor; 이하, PMOS)들, 나머지 트랜지스터들(SCT2, SCT3, SCT5, SCT6)은 n-채널 모스펫 트랜지스터(n-channel metal-oxide-semiconductor; 이하, NMOS)들일 수 있다. 선택 컨트롤러(121)는 제1 픽셀(PX1)에 제1 선택 신호(VSEL1)을 제공하고, 제2 픽셀(PX2)에 제2 선택 신호(VSEL2)를 제공할 수 있다. 예를 들어, 선택 컨트롤러(121)는 선택 트랜지스터들(ST1, ST2)의 게이트 단에 선택 신호들(VSEL1, VSEL2)을 제공할 수 있다. 설명의 편의를 위해, 제1 픽셀(PX1)에 대응하는 선택 컨트롤러(121)의 구성을 기준으로 설명한다. 제2 픽셀(PX2)에 대응하는 선택 컨트롤러(121)의 구성은 유사하므로, 해당하는 구성에 대한 설명은 생략한다.
제1 선택 제어 트랜지스터(SCT1) 및 제3 선택 제어 트랜지스터(SCT3)는 제1 선택 제어 신호(SCTRL1)에 의해 구동될 수 있다. 제2 선택 제어 트랜지스터(SCT2) 및 제1 클램프 제어 트랜지스터(CT1)는 제1 클램프 제어 신호(CCTRL1)에 의해 구동될 수 있다. 여기서, 제1 선택 제어 신호(SCTRL1)는 로직 하이(logic high) 레벨 또는 로직 로우(logic low) 레벨을 가질 수 있다. 마찬가지로, 제1 클램프 제어 신호(CCTRL1)는 로직 하이(logic high) 레벨 또는 로직 로우(logic low) 레벨을 가질 수 있다.
제1 선택 제어 트랜지스터(SCT1)의 일단은 선택 전압(VSEL) 단에 연결될 수 있다. 제1 선택 제어 트랜지스터(SCT1)가 제1 선택 제어 신호(SCTRL1)에 의해 턴-온된 경우, 제1 선택 트랜지스터(ST1)의 게이트 단에 선택 전압(VSEL)을 제공할 수 있다. 이 경우, 제1 선택 신호(VSEL1)는 선택 전압(VSEL)에 대응할 수 있다. 한편, 제1 클램프 제어 트랜지스터(CT1)의 일단은 클램프 전압(VCLP)에 연결될 수 있다. 제1 클램프 제어 트랜지스터(CT1)가 제1 클램프 제어 신호(CCTRL1)에 의해 턴-온된 경우, 제1 선택 트랜지스터(ST1)의 게이트 단에 클램프 전압(VCLP)을 제공할 수 있다. 이 경우, 제1 선택 신호(VSEL1)는 클램프 전압(VCLP)에 대응할 수 있다. 선택 컨트롤러(121)의 구체적인 동작 및 실시 예는 도 4b에서 상세히 설명된다.
픽셀 어레이(110)는 제1 출력 전압(VOUT1) 및 제2 출력 전압(VOUT2)에 기반하여 ADC 블록(도2, 140)에 픽셀 신호(VPIX)를 제공할 수 있다. 전류원(IL)은 제1 픽셀(PX1) 및 제2 픽셀(PX2)로부터 출력되는 전류의 레벨을 제한할 수 있다.
도 4b를 참조하면, 본 개시의 예시적인 실시 예에 따르면, 제1 선택 트랜지스터(ST1)의 게이트 단에 제1 선택 신호(VSEL1)로써 클램프 전압(VCLP)이 제공될 수 있고, 제2 선택 트랜지스터(ST2)의 게이트 단에 제2 선택 신호(VSEL2)로써 선택 전압(VSEL)가 제공될 수 있다. 이 경우, 제1 픽셀(PX1)은 클램프 회로로 동작할 수 있다. 포토 다이오드(PD2)에 입사되는 빛의 세기가 과도하게 센 경우, 플로팅 확산 영역(FD2)의 전압의 레벨은 과도하게 작을 수 있다. 결과적으로, 제2 출력 전압(VOUT2)의 레벨은 과도하게 작을 수 있다. 제2 출력 전압(VOUT2)의 레벨의 하한을 설정하기 위해, 제1 픽셀(PX1)은 클램프 전압(VCLP)에 대응하는 제1 출력 전압(VOUT1)을 출력할 수 있다. 따라서, 클램프 전압(VCLP)은 제2 출력 전압(VOUT2)의 레벨의 하한을 설정하는 전압에 대응할 수 있다.
구체적으로, 제1 픽셀(PX1)은 클램프 전압(VCLP)에 응답하여 제1 출력 전압(VOUT1)을 출력할 수 있다. 제1 전송 트랜지스터(TX1)는 비활성화 레벨에 대응하는 제1 전송 신호(VTG1)에 의해 턴-오프(turn off)될 수 있다. 따라서, 제1 포토 다이오드(PD1)에 의해 출력되는 전하는 제1 플로팅 확산 영역(FD1)에 전달되지 않을 수 있다. 제1 선택 트랜지스터(ST1)는 제1 선택 신호(VSEL1)로써 클램프 전압(VCLP)를 입력 받을 수 있다. 제1 선택 트랜지스터(ST1)은 소스 팔로워로 동작할 수 있다.
선택 컨트롤러(121)는 제1 경로(P1)를 따라 제1 선택 트랜지스터(ST1)에 제1 선택 신호(VSEL1)로써 클램프 전압(VCLP)을 제공할 수 있다. 구체적으로, 로직 하이 레벨(“H”)을 갖는 제1 선택 제어 신호(SCTRL1)에 의해 제1 선택 제어 트랜지스터(SCT1)는 턴-오프, 제3 선택 제어 트랜지스터(SCT3)는 턴-온되고, 로직 로우 레벨(“L”)을 갖는 제1 클램프 제어 신호(CCTRL1)에 의해 제1 클램프 제어 트랜지스터(CT1)는 턴-온, 제2 선택 제어 트랜지스터(SCT2)는 턴-오프될 수 있다. 그 결과, 클램프 전압(VCLP)이 제 1 선택 트랜지스터(ST1)에 제공되기 위한 제1 경로(P1)가 형성될 수 있다.
제2 픽셀(PX2)은 선택 전압(VSEL)에 응답하여 제2 출력 전압(VOUT2)을 출력할 수 있다. 제2 전송 트랜지스터(TX2)는 활성화 레벨에 대응하는 제2 전송 신호(VTG2)에 의해 턴-온될 수 있다. 따라서, 제2 포토 다이오드(PD2)에 의해 출력되는 전하는 제1 플로팅 확산 영역(FD2)에 축적될 수 있다. 제1 구동 트랜지스터(DT1)는 제1 플로팅 확산 영역(FD2)에 축적된 전압(예컨대, VFD1)에 대응하는 전압을 제2 선택 트랜지스터(ST2)의 일단에 제공할 수 있다. 제2 선택 트랜지스터(ST2)는 선택 전압(VSEL)에 대응하는 제2 선택 신호(VSEL2)에 의해 구동되어 제2 출력 전압(VOUT2)을 출력할 수 있다.
선택 컨트롤러(121)는 제2 경로(P2)를 따라 제2 선택 트랜지스터(ST2)에 제2 선택 신호(VSEL2)로써 선택 전압(VSEL)을 제공할 수 있다. 구체적으로, 로직 로우 레벨(“L”)을 갖는 제2 선택 제어 신호(SCTRL2)에 의해 제4 선택 제어 트랜지스터(SCT4)는 턴-온, 제6 선택 제어 트랜지스터(SCT6)는 턴-오프되고, 로직 하이 레벨(“H”)을 갖는 제2 클램프 제어 신호(CCTRL2)에 의해 제2 클램프 제어 트랜지스터(CT2)는 턴-오프, 제5 선택 제어 트랜지스터(SCT5)는 턴-온될 수 있다. 그 결과, 선택 전압(VSEL)이 제 2 선택 트랜지스터(ST2)에 제공되기 위한 제2 경로(P2)가 형성될 수 있다.
본 개시의 예시적인 실시 예에 따르면, 컬럼 라인(CL)이 최종적으로 ADC 블록(도 2, 140)에 제공하는 픽셀 신호(VPIX)는 제1 출력 전압(VOUT1) 및 제2 출력 전압(VOUT2)에 기반할 수 있다. 예를 들어, 제1 출력 전압(VOUT1) 및 제2 출력 전압(VOUT2)은 컬럼 라인(CL)을 통하여 픽셀 신호(VPIX)로써 동시에 출력될 수 있다. 픽셀 신호(VPIX)는 제1 출력 전압(VOUT1) 및 제2 출력 전압(VOUT2) 중 더 큰 전압 레벨을 가질 수 있다. 예를 들어, 제2 포토 다이오드(PD2)에 입사되는 빛의 세기가 약할 경우, 제2 출력 전압(VOUT2)의 레벨은 제1 출력 전압(VOUT1)의 레벨보다 클 수 있다. 따라서, 픽셀 신호(VPIX)는 제2 출력 전압(VOUT2)의 레벨을 가질 수 있다. 반대로, 제2 포토 다이오드(PD2)에 입사되는 빛의 세기가 셀 경우, 제2 출력 전압(VOUT2)의 레벨은 제1 출력 전압(VOUT1)의 레벨보다 작을 수 있다. 따라서, 픽셀 신호(VPIX)는 제1 출력 전압(VOUT1)의 레벨을 가질 수 있다. 즉, 픽셀 신호(VPIX)는 제2 출력 전압(VOUT2)이 제1 출력 전압(VOUT1)에 의해 클램핑된 전압일 수 있다.
도 5는 본 개시의 실시 예에 따른 픽셀 어레이의 동작에서 선택 트랜지스터를 보여주는 회로도이다. 도 4a 내지 4b와 중복되는 설명은 이하 생략한다.
도 5와 함께, 도 4b를 참조하면, 제2 픽셀(PX2)은 입사한 빛의 세기에 대응하는 제2 출력 전압(VOUT2)을 출력할 수 있다. 제1 픽셀(PX1)은 클램프 회로로 동작함으로써, 제2 출력 전압(VOUT2)은 제1 출력 전압(VOUT1)에 의해 클램핑될 수 있다. 제1 선택 트랜지스터(ST1)는 클램프 전압 생성 회로(122)로부터 클램프 전압(VCLP)을 전달받을 수 있다. 여기서, 클램프 전압(VCLP)은 온도 변화에 비의존적이거나 둔감할 수 있다. 그러나, 제1 선택 트랜지스터(ST1)의 문턱 전압(threshold voltage)은 온도에 의존적이며, 다음과 같은 수학식 1의 관계를 따를 수 있다.
Figure pat00001
수학식 1을 참고하면,
Figure pat00002
는 트랜지스터의 문턱 전압으로 정의되고,
Figure pat00003
는 트랜지스터의 초기 문턱 전압으로 정의된다.
Figure pat00004
는 기판 바이어스 효과 파라미터(body effect parameter)로 정의되고,
Figure pat00005
는 트랜지스터의 소스 단과 바디 단 사이의 전압 레벨 차이로 정의된다.
Figure pat00006
는 표면 포텐셜(surface potential)로 정의된다.
Figure pat00007
가 온도에 의존적인 변수이기 때문에,
Figure pat00008
역시 온도에 의존적이다.
Figure pat00009
는 다음과 같은 수학식 2의 관계를 따를 수 있다.
Figure pat00010
수학식 2를 참고하면, q는 전하량으로 정의되고, k는 쿨롱 상수로 정의된다.
Figure pat00011
는 아보가드로 수로 정의되고,
Figure pat00012
는 진성 캐리어 농도(intrinsic carrier concentration)로 정의된다. T는 절대 온도로 정의된다. 따라서,
Figure pat00013
는 절대 온도 T에 비례한다.
Figure pat00014
수학식 3을 참고하면, 수학식 3은 수학식 1 및 수학식 2를 이용하여,
Figure pat00015
를 T에 대해 미분한 식이다. x는 임의의 양의 값으로 정의된다. 따라서,
Figure pat00016
와 T는 음의 상관관계를 갖는다. 즉, 온도가 높아지면, 트랜지스터의 문적 전압의 레벨이 낮아진다. 반대로, 온도가 낮아지면, 트랜지스터의 문턱 전압의 레벨이 높아진다.
온도 변화에 의해 제1 선택 트랜지스터(ST1)의 문턱 전압의 레벨이 변하면, 픽셀 신호(VPIX)의 전압 레벨이 변하고, 전류원(IL)에 흐르는 전류 값이 변할 수 있다. 따라서, ADC 블록(도2, 140)에 입력되는 전압 레벨 또는 전류 값이 온도에 따라 달라질 수 있다.
도 6은 도 2의 클램프 전압 생성 회로(122)의 일 실시 예를 보여주는 구성도이다. 도 6과 함께, 도 5를 참조하면, 클램프 전압 생성 회로(122)은 밴드갭 레퍼런스 회로(bandgap reference circuit)(122a), 및 버퍼 회로(buffer circuit)(122b)를 포함할 수 있다. 클램프 전압 생성 회로(122)은 클램프 전압(VCLP)을 생성할 수 있다. 클램프 제어 트랜지스터(CT1)의 일단은 클램프 전압(VCLP) 단에 연결될 수 있고, 클램프 전압 생성 회로(122)은 클램프 전압(VCLP) 단에 클램프 전압(VCLP)을 제공할 수 있다.
밴드갭 레퍼런스 회로(122a)는 밴드갭 레퍼런스 전압(bandgap reference voltage; 이하, BGR 전압)(VBGR)을 생성할 수 있다. 여기서, BGR 전압(VBGR)은 절대 온도에 둔감한 전압일 수 있다. 밴드갭 레퍼런스 회로(122a)의 구체적인 구성 및 BGR 전압(VBGR)을 생성하는 동작은 도 7을 통하여 상세히 설명될 것이다. 버퍼 회로(122b)는 전압 버퍼(예컨대, 소스 팔로워)로 동작하여, BGR 전압(VBGR)에 대응하는 클램프 전압(VCLP)을 출력할 수 있다. 다만, 도시된 것과 달리, 버퍼 회로(122b)는 밴드갭 레퍼런스 회로(122a)의 내부에 제공될 수 있다.
도 7은 도 6의 밴드갭 레퍼런스 회로(122a)의 예시적인 구성을 좀 더 상세하게 보여주는 구성도이다. 밴드갭 레퍼런스 회로(122a)는 PTAT(proportional to absolute temperature) 전류 생성기(PCG), 미러링된 전류 생성기(MCG), 및 기준 전압 생성기(RVG)를 포함할 수 있다.
PTAT 전류 생성기(PCG)는 제1 저항(R1), 트랜지스터들(Q1, Q2, M1, M2), 및 증폭기(AMP)를 포함할 수 있다. PTAT 전류 생성기(PCG)는 전원 전압(VSS) 및 접지(GND) 전압을 공급받을 수 있다. 예시적인 실시 예에서, 트랜지스터들(Q1, Q2)은 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT)들일 수 있다. 예를 들어, 트랜지스터들(Q1, Q2)은 PNP-형 BJT들일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니며, 트랜지스터들(Q1, Q2)은 NPN-형 BJT일 수 있다. 예시적인 실시 예에서, 트랜지스터들(M1, M2)은 PMOS일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
트랜지스터(Q1)은 제1 입력 노드(N1) 및 접지(GND) 단 사이에 연결되고, 접지(GND) 전압에 응답하여 동작할 수 있다. 예를 들어, 트랜지스터(Q1)은 제1 입력 노드(N1)에 연결된 이미터(emitter) 노드, 접지(GND) 단과 연결된 베이스(base) 노드 및 컬렉터(collector) 노드를 포함할 수 있다.
트랜지스터(Q2)는 제1 저항(R1) 및 접지(GND) 단 사이에 연결되고, 접지(GND) 전압에 응답하여 동작할 수 있다. 예를 들어, 트랜지스터(Q2)는 제1 저항(R1)과 연결된 이미터 노드, 접지(GND) 단과 연결된 베이스 노드 및 컬렉터 노드를 포함할 수 있다.
제1 저항(R1)은 제2 입력 노드(N2) 및 트랜지스터(Q2) 사이에 연결될 수 있다. 증폭기(AMP)는 제1 입력 노드(N1)의 전압 및 제2 입력 노드(N2)의 전압의 차이를 증폭하여 출력 노드(N0)로 출력할 수 있다. 트랜지스터(M1)은 전원 전압(VSS)을 갖는 전원 노드 및 제1 입력 노드(N1) 사이에 연결되고, 출력 노드(N0)의 전압에 응답하여 동작할 수 있다. 트랜지스터(M2)는 전원 전압(VSS)을 갖는 전원 노드 및 제2 입력 노드(N2) 사이에 연결되고, 출력 노드(N0)의 전압에 응답하여 동작할 수 있다. 이 때, 트랜지스터(M2)는 출력 노드(N0)의 전압에 응답하여 PTAT 전류(IPTAT)를 생성할 수 있다. 트랜지스터(M2)는 PTAT 전류(IPTAT)를 제2 입력 노드(N2)로 출력할 수 있다.
미러링된 전류 생성기(MCG)는 트랜지스터(M3)를 포함할 수 있다. 예시적인 실시 예에서, 트랜지스터(M3)은 PMOS일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 미러링된 전류 생성기(MCG)는 전원 전압(VSS) 및 출력 노드(N0)의 전압을 공급받을 수 있다. 트랜지스터(M3)는 출력 노드(N0)의 전압에 응답하여 미러링된 PTAT 전류(IPTAT)를 생성할 수 있다. 트랜지스터(M3)는 미러링된 PTAT 전류(IPTAT)를 제4 노드(N4)로 출력할 수 있다. 제4 노드(N4)는 BGR 전압(VBGR)이 형성되는 노드일 수 있다.
기준 전압 생성기(RVG)는 제2 저항(R2) 및 트랜지스터(Q3)를 포함할 수 있다. 기준 전압 생성기(RVG)는 제4 노드(N4)를 통해 미러링된 PTAT 전류(IPTAT)를 공급받을 수 있다. 기준 전압 생성기(RVG)는 접지(GND) 전압을 공급받을 수 있다. 예시적인 실시 예에서, 트랜지스터(Q3)는 BJT일 수 있다. 예를 들어, 트랜지스터(Q3)는 PNP-형 BJT일 수 있다.
제2 저항(R2)은 제4 노드(N4)와 연결될 수 있다. 제2 저항(R2)은 미러링된 전류 생성기(MCG)로부터 미러링된 PTAT 전류(IPTAT)를 공급받을 수 있다. 트랜지스터(Q3)는 제2 저항(R2) 및 접지(GND) 단 사이에 연결되고, 접지(GND) 전압에 응답하여 동작할 수 있다. 예를 들어, 트랜지스터(Q3)는 제2 저항(R2)과 연결된 이미터 노드, 접지(GND) 단과 연결된 베이스 노드 및 컬렉터 노드를 포함할 수 있다.
기준 전압 생성기(RVG)는 미러링된 PTAT 전류(IPTAT) 및 트랜지스터(Q3)의 전압(VBE3)을 기반으로 절대 온도의 변화에 둔감한 BGR 전압(VBGR)을 생성할 수 있다. 이 때, BGR 전압(VBGR)이 절대 온도에 둔감한 특성은 다음의 수학식 1을 참조하여 보다 상세하게 설명된다.
Figure pat00017
수학식 4는 BGR 전압(VBGR)을 나타내는 수식이다. VBE는 트랜지스터(Q3)의 이미터 노드 및 베이스 노드 사이의 전압 값이다. VBE는 소자의 특성에 기반하여 절대 온도에 반비례하는 값을 가질 수 있다. IPTAT는 미러링된 전류 생성기(MCG)로부터 출력되는 미러링된 PTAT 전류(IPTAT)이다. R2는 제2 저항(R2)의 저항 값이다.
미러링된 PTAT 전류(IPTAT)는 PTAT 전류 생성기(PCG)에서 생성된 PTAT 전류(IPTAT)에 기반한 것이므로, 트랜지스터(Q1)의 이득을 A 그리고 트랜지스터(Q2)의 이득을 n*A라고 할 때, PTAT 전류(IPTAT)는 다음의 수학식 2와 같이 표현될 수 있다.
Figure pat00018
수학식 5는 PTAT 전류(IPTAT)를 나타내는 수식이다. VBE1는 트랜지스터(Q1)의 이미터 노드 및 베이스 노드 사이의 전압 값이다. VBE2는 트랜지스터(Q2)의 이미터 노드 및 베이스 노드 사이의 전압 값이다. R1은 제1 저항(R1)의 저항 값이다. IC는 트랜지스터(Q1)의 컬렉터 노드에 흐르는 전류이다. IS는 트랜지스터(Q1)의 포화 전류(saturation current)이다. n은 트랜지스터(Q1)의 이득에 대한 트랜지스터(Q2)의 이득의 비율이다. VT는 열전압이다. 이 때, 열전압은 절대 온도에 비례하므로, PTAT 전류(IPTAT)는 절대 온도에 비례하는 크기를 가질 수 있다.
Figure pat00019
수학식 6은 수학식 5에 기반하여 수학식 4를 정리한 수식이다. 수학식 6을 참조하면,
Figure pat00020
은 절대 온도에 비례하는 값을 가지며, VBE는 절대 온도가 증가함에 따라 감소하는 값을 가지므로, 절대 온도의 변동이 상쇄될 수 있다. 즉, 수학식 6에서,
Figure pat00021
은 PTAT 항이고, VBE는 CTAT(complementary to absolute temperature) 항이다. 예를 들어, 절대 온도가 증가하는 경우,
Figure pat00022
이 증가하고 VBE가 감소하므로, 절대 온도의 증가가 BGR 전압(VBGR)에 미치는 영향이 상쇄될 수 있다. 반면에, 절대 온도가 감소하는 경우,
Figure pat00023
가 감소하고 VBE가 증가하므로, 절대 온도의 감소가 BGR 전압(VBGR)에 미치는 영향이 상쇄될 수 있다. 즉, BGR 전압(VBGR)은 절대 온도의 변화에 둔감한 값을 가질 수 있다.
도 8은 온도에 의존적인 픽셀 전압의 변화를 보여주는 그래프이다. 도 8과 함께, 도 5를 참조하면, 제1 선택 트랜지스터(ST1)은 소스 팔로워로 동작할 수 있다. 제1 선택 트랜지스터(ST1)는 클램프 전압(VCLP)과 문턱 전압(VTH)에 기반하여 픽셀 신호(VPIX)를 출력할 수 있다. 여기서 픽셀 신호(VPIX)의 전압 레벨은, 클램프 전압(VCLP)의 레벨에서 문턱 전압(VTH)의 레벨만큼 차감한 전압 레벨에 대응할 수 있다.
제1 선택 트랜지스터(ST1)에, 온도의 변화에 둔감한 BGR 전압(VBGR)에 기반하는 클램프 전압(VCLP)이 입력될 수 있다. 따라서, 온도의 증가 또는 감소와는 무관하게, 클램프 전압(VCLP)의 레벨은 일정할 수 있다. 다만, 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)은 수학식 3과 같이 CTAT 특성을 가질 수 있다. 따라서, 온도에 증가할수록 문턱 전압(VTH)의 레벨은 감소할 수 있다. 문턱 전압(VTH)의 CTAT 특성으로 인해, 픽셀 신호(VPIX)는 PTAT 특성을 가질 수 있다. 즉, 온도가 증가할수록 픽셀 신호(VPIX)의 전압 레벨은 증가할 수 있다. 결과적으로, ADC 블록(도 2, 140)에 제공되는 픽셀 신호(VPIX)의 전압 레벨은 온도에 의존적일 수 있다. 따라서, 온도의 변화가 큰 상황에서, 픽셀 신호(VPIX)의 전압 레벨은 ADC 블록(도 2, 140)의 허용 전압 범위를 초과할 수 있다.
도 9는 본 개시의 일 실시 예에 따른 클램프 전압 생성 회로(122)를 보여주는 구성도이다 본 개시의 예시적인 실시 예에 따른 밴드갭 레퍼런스 회로(122a)는 CTAT 특성을 갖는 BGR 전압(VBGR)을 출력할 수 있다. 버퍼 회로(122b)는 CTAT 특성을 갖는 BGR 전압(VBGR)에 기반하여, CTAT 특성을 갖는 클램프 전압(VCLP)를 출력할 수 있다.
도 9와 함께, 도 7을 참조하면, BGR 전압(VBGR)은 PTAT 항과 CTAT 항의 상호 보상 정도에 따라 결정됨(수학식 6 참고)을 알 수 있다. 따라서, PTAT 항인
Figure pat00024
에서
Figure pat00025
의 값을 조절함으로써, BGR 전압(VBGR)이 PTAT 또는 CTAT 특성을 나타낼 수 있다. 예를 들어,
Figure pat00026
을 증가시키면, BGR 전압(VBGR)이 PTAT 특성을 갖게 되고,
Figure pat00027
을 감소시키면, BGR 전압(VBGR)이 CTAT 특성을 갖게 된다. 따라서, 본 개시의 예시적인 실시 예에 따르면, 사용자의 요청 또는 제조사의 설정에 의해 밴드갭 제1 저항(R1)의 값과 제2 저항(R2)의 값을 조절함으로써, 밴드갭 레퍼런스 회로(122a)의
Figure pat00028
값을 감소시킬 수 있다. 결과적으로, 밴드갭 레퍼런스 회로(122a)는 CTAT 특성을 갖는 클램프 전압(VCLP)를 출력할 수 있다.
도 10은 도 9의 클램프 전압 생성 회로(122)의 예시적인 실시 예에서 온도에 따른 픽셀 전압의 변화를 보여주는 그래프이다. 도 8에서 설명한 내용과 중복되는 내용은 생략한다.
도 10과 함께, 도 5 및 도 9를 참조하면, 제1 선택 트랜지스터(ST1)에, CTAT 특성을 갖는 BGR 전압(VBGR)에 기반하는 클램프 전압(VCLP)이 입력될 수 있다. 따라서 온도의 증가하면, 클램프 전압(VCLP)의 레벨은 감소할 수 있다. 또한, 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)은 수학식 3과 같이 CTAT 특성을 가질 수 있다. 따라서, 온도가 증가하면 문턱 전압(VTH)의 레벨은 감소할 수 있다. 클램프 전압(VCLP)및 문턱 전압(VTH)이 모두 CTAT 특성을 나타내므로, 픽셀 신호(VPIX)는 온도 변화에 둔감하거나 온도 변화와 관계없이 일정한 전압 레벨을 유지할 수 있다. 즉, 문턱 전압(VTH)에 의해 발생한 제1 선택 트랜지스터(ST1)가 출력하는 전압의 온도에 따른 변화는, CTAT 특성을 갖는 클램프 전압(VCLP)을 이용하여 보상될 수 있다. 결과적으로, ADC 블록(도 2, 140)에 제공되는 픽셀 신호(VPIX)의 전압 레벨은 온도에 둔감할 수 있다. 따라서, 온도의 변화가 큰 상황에서도, 픽셀 신호(VPIX)의 전압 레벨은 ADC 블록(도 2, 140)의 허용 전압 범위를 초과하지 않을 수 있다.
도 11은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다. 도 6에서 설명한 내용과 중복되는 설명은 생략한다. 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 도 6의 클램프 전압 생성 회로의 구성 요소들 외에도 온도 피드백 회로(122c)를 더 포함할 수 있다.
온도 피드백 회로(122c)는 온도 신호(TS)에 기반하여 온도 보상 전압(VTC)를 출력할 수 있다. 여기서, 온도 피드백 회로(122c)가 온도 신호(TS)를 외부로부터 수신하는 것처럼 도시되었으나, 이에 제한되지 않는다. 예를 들어, 온도 신호(TS)는 온도 변화에 대한 정보를 포함할 수 있다. 온도 피드백 회로(122c)는 온도 변화에 대응하여 온도 보상 전압(VTC)의 레벨을 조절하여 출력할 수 있다. 예를 들어, 온도가 상승한 경우, 온도 피드백 회로(122c)는 상승한 온도에 대응하는 전압 레벨을 갖는 온도 보상 전압(VTC)을 출력할 수 있다. 반대로, 온도가 하락한 경우, 온도 피드백 회로(122c)는 하락한 온도에 대응하는 전압 레벨을 갖는 온도 보상 전압(VTC)을 출력할 수 있다.
밴드갭 레퍼런스 회로(122a)는 온도에 둔감한 BGR 전압(VBGR)을 출력할 수 있다. 버퍼 회로(122b)는 보상된 BGR 전압(VBGR_C)에 기반하여, CTAT 특성을 갖는 클램프 전압(VCLP)을 출력할 수 있다. 보상된 BGR 전압(VBGR_C)은 BGR 전압(VBGR) 및 온도 보상 전압(VTC)에 기반할 수 있다. 온도 보상 전압(VTC)은 온도 변화에 대응하여 BGR 전압(VBGR)을 보상함으로써, CTAT 특성을 갖는 보상된 BGR 전압(VBGR_C)을 생성할 수 있다. 예를 들어, 온도가 상승한 경우, 보상된 BGR 전압(VBGR_C)은 BGR 전압(VBGR)보다 작을 수 있다. 반대로, 온도가 하락한 경우, 보상된 BGR 전압(VBGR_C)은 BGR 전압(VBGR)보다 클 수 있다. 따라서, 문턱 전압(VTH)에 의해 발생한 제1 선택 트랜지스터(ST1)가 출력하는 전압의 온도에 따른 변화는, CTAT 특성을 갖는 클램프 전압(VCLP)을 이용하여 보상될 수 있다.
도 12은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다. 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 도 11의 클램프 전압 생성 회로의 구성 요소들 외에도 ADC(analog-digital converter)(122d)를 더 포함할 수 있다. 도 6 및 도 11에서 설명한 내용과 중복되는 설명은 생략한다.
도 12와 함께, 도 7을 참조하면, ADC(122d)는 PTAT 전압(VPTAT)에 기반하여 온도 신호(TS)를 생성할 수 있다. 수학식 4 및 6을 참고하면, PTAT 전압(VPTAT)은 IPTATR2이고, IPTATR2는 절대 온도에 비례하는 PTAT 특성을 갖는다. 밴드갭 레퍼런스 회로(122a)는 제4 노드(N4) 및 트랜지스터(Q3) 사이에 위치한 제2 저항(R2)에 걸린 전압(즉, PTAT 전압(VPTAT))을 ADC(122d)에 전달할 수 있다. ADC(122d)는 PTAT 전압(VPTAT)과 기준 전압을 비교하여 온도 변화 정도를 나타내는 온도 신호(TS)를 생성할 수 있다. 예를 들어, 온도 신호(TS)는 디지털 코드의 형태일 수 있다.
도 13은 본 개시의 다른 실시 예에 따른 클램프 전압 생성 회로(122)을 보여주는 구성도이다. 도 6 및 도 11에서 설명한 내용과 중복되는 설명은 생략한다. 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 도 11의 클램프 전압 생성 회로의 구성 요소들 외에도 온도 센서(122e)를 더 포함할 수 있다.
온도 센서(122e)는 이미지 센서(도 1, 100)의 온도를 감지할 수 있다. 온도 센서(122e)는 감지한 온도에 기반하여 온도 신호(TS)를 생성할 수 있다. 예를 들어, 온도 센서(122e)는 접촉식 또는 비접촉식 온도 센서 중 어느 하나일 수 있다. 예를 들어, 온도 센서(122e)는 열전대(thermocouple), 저항 온도계(resistance thermometer), 서미스터(thermistor), IC 온도센서(integrated circuit temperature sensor), 또는 자기 온도 센서(magnetic temperature sensor) 등을 포함하는 접촉식 온도 센서 모듈일 수 있다. 예를 들어, 온도 센서(122e)는 서모 파일(thermopile), 또는 초전형 온도 센서(pyroelectric temperature sensor) 등을 포함하는 비접촉식 온도 센서 모듈일 수 있다. 그러나, 온도 센서(122e)는 상술한 예시들에 한정되지 않고, 온도를 감지할 수 있는 모든 형태의 온도 센서일 수 있다. 또한, 클램프 전압 생성 회로(122)은 온도 센서(122e)를 포함하는 것으로 도시되었으나, 이에 제한되지 않는다. 따라서, 온도 센서(122e)는 클램프 전압 생성 회로(122)의 외부에 제공될 수 있다.
도 14는 본 개시의 실시 예에 따른 온도 센서를 예시적으로 보여주는 회로도이다. 도 14와 함께, 도 13을 참조하면, 온도 센서(122e)는 서미스터를 포함하는 회로로 구현될 수 있다.
본 개시의 예시적인 실시 예에 따르면, 온도 센서(122e)는 서미스터(R1), 저항(R2), 증폭기(AMP), 및 아날로그-디지털 컨버터(ADC)를 포함할 수 있다. 서미스터의 일단은 전원 전압(VCC) 단에 연결되고, 타단은 전압 분배 노드(ND)에 연결될 수 있다. 서미스터(R1)는 온도 변화에 따라 저항 값이 변하는 가변 저항 소자이다. 본 개시의 예시적인 실시 예를 설명하기 위해 서미스터(R1)가 예시되었으나, 본 개시의 범위가 이에 한정되는 것은 아니다. 예를 들어, 서미스터(R1)는 온도를 감지하는 별도의 온도 센서, 또는 온도 변화에 따라 출력 파라미터(예컨대, 저항, 커패시터, 인덕터, 전류, 전압 등)가 가변하는 다른 수동 소자 또는 능동 소자로 대체될 수 있다.
예를 들어, 서미스터(R1)는 온도에 따라 저항 값이 지수함수적으로 변화한다. 즉, 고온에서 서미스터(R1)의 저항 값이 급격하게 변화하기 때문에, 고온에서 입력 전압이 급격하게 변화하게 되고, 이로 인하여 정확한 온도 검출이 어려울 수 있다. 이 경우, 전압 분배 노드(ND) 및 접지 단 사이에 저항(R2)을 연결함으로써, 입력 전압(VIN)을 온도에 따라 선형화시킬 수 있다. 즉, 전압 분배 노드(ND) 및 접지 단 사이에 저항(R)을 연결함으로써, 정확한 온도 검출이 달성될 수 있다. 예시적으로, 서미스터(R1) 및 저항(R2)이 직렬 연결됨에 따라, 온도 변화 뿐만 아니라, 공정, 전압, 온도(PVT; process, voltage, and temperature) 변화에 따른 입력 전압의 선형성 및 일정성(또는 일관성)이 달성될 수 있다. 따라서, 서미스터(R1) 및 저항(R2)의 저항 값에 따라 전원 전압(VCC)이 분배될 수 있고, 전압 분배 노드(ND)의 전압 레벨은 입력 전압(VIN)의 레벨에 대응할 수 있다.
증폭기(AMP)는 입력 전압(VIN)에 기반하여 출력 전압(VOUT)을 출력할 수 있다. 예들 들어, 증폭기(AMP)는 + 단을 통해 입력 전압(VIN)을 수신하고, - 단을 통해 피드백 전압(VFB)을 수신할 수 있다. 예를 들어, 증폭기(AMP)의 출력 단은 출력 노드(NOUT)와 연결될 수 있고, 출력 전압(VOUT)을 출력할 수 있다. 도시된 것과 다르게, 출력 노드(NOUT)와 오피 앰프의 - 단 사이의 라인에는, 피드백 전압(VFB)의 조절을 위한 수동 소자 또는 능동 소자가 더 제공될 수 있다.
아날로그-디지털 컨버터(ADC)는 출력 전압(VOUT)에 기반하여 온도 신호(TS)를 생성할 수 있다. 예를 들어, 아날로그-디지털 컨버터(ADC)는 출력 전압(VOUT)과 기준 전압을 비교하여 온도 변화 정도를 나타내는 온도 신호(TS)를 생성할 수 있다. 예를 들어, 온도 신호(TS)는 디지털 코드의 형태일 수 있다.
도 15는 도 11 내지 13의 클램프 전압 생성 회로(122)의 예시적인 실시 예들에서 온도에 따른 픽셀 전압의 변화를 보여주는 그래프이다. 도 8 및 10에서 설명한 내용과 중복되는 내용은 생략한다.
도 15와 함께, 도 5 및 도 11 내지 13을 참조하면, 밴드갭 레퍼런스 회로(122a)는 온도에 둔감한 BGR 전압(VBGR)을 출력할 수 있다. 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)은 수학식 3과 같이 CTAT 특성을 가질 수 있다. 클램프 전압 생성 회로(122)이 BGR 전압(VBGR)에 대응하는 클램프 전압(VCLP)을 그대로 출력한다면, 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)에 의해, 픽셀 신호(VPIX)는 도시된 그래프 파형(VPIX(original))과 같이 PTAT 특성을 나타낼 수 있다. 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 온도 피드백 회로(122c)를 더 포함할 수 있다. 온도 피드백 회로(122c)는 온도 변화에 따라 달라지는 픽셀 신호(VPIX)의 전압 레벨을 보상할 수 있는 온도 보상 전압(VTC)을 출력할 수 있다. 따라서, 보상된 픽셀 신호(VPIX(compensated))는 도시된 것과 같이 온도 변화에 둔감할 수 있다. 결과적으로, ADC 블록(도 2, 140)에 제공되는 픽셀 신호(VPIX)의 전압 레벨은 온도에 둔감할 수 있다. 따라서, 온도의 변화가 큰 상황에서도, 픽셀 신호(VPIX)의 전압 레벨은 ADC 블록(도 2, 140)의 허용 전압 범위를 초과하지 않을 수 있다.
도 16은 온도에 의존적인 픽셀 전압의 변화를 구체적인 수치와 함께 보여주는 그래프이다. x축은 섭씨 온도(°C)를 나타내고, y축은 전압 레벨(mV)을 나타낸다.
도 16과 함께, 도 5 및 6을 참조하면, 본 개시의 예시적인 실시 예에 따른 제1 선택 트랜지스터(ST1)가 온도 변화에 둔감한 클램프 전압(VCLP)을 입력 받은 상황을 전제한다. 따라서, CTAT 특성을 갖는, 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)에 의해 픽셀 신호(VPIX)는 PTAT 특성을 나타낼 수 있다. 도 16의 그래프를 참고하면, 섭씨 영하 40°C일 때, 픽셀 신호(VPIX)의 전압 레벨은 약 300mV이고, 섭씨 120°C일 때, 픽셀 신호(VPIX)의 전압 레벨은 약 360mV이다. 즉, 픽셀 신호(VPIX)의 전압 변동 정도(variation)는 약 60mV에 대응할 수 있다. 따라서 ADC 블록(도 2, 140)의 입력 전압 범위가 900mV인 경우, 픽셀 신호(VPIX)의 전압 변동 정도는 1000 LSB(least significant bit) 이상의 차이를 유발할 수 있다.
도 17a 내지 17b는 도 9의 클램프 전압 생성 회로(122)의 예시적인 실시 예에서 픽셀 전압의 변화를 구체적인 수치와 함께 보여주는 그래프이다. 도 17a에서 제2 픽셀 신호(VPIX2)은 도 16에서 전제한 상황에서의 픽셀 신호의 전압 레벨을 나타낸다. 도 16에서 설명한 내용과 중복되는 내용은 생략한다.
도 17a와 함께, 도 5, 도 6, 도 9를 참조하면, 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 CTAT 특성을 갖는 클램프 전압(VCLP)을 출력할 수 있다. 따라서, 제1 선택 트랜지스터(ST1)의 문턱 전압(VTH)이 CTAT 특성을 갖더라도, 픽셀 신호(VPIX)는 온도 변화에 둔감할 수 있다. 온도 변화에 둔감한 픽셀 신호(VPIX)는 도 17a에서 제1 픽셀 신호(VPIX1)로 도시된다.
도 17b와 함께, 도 9, 및 도 17a를 참조하면, 도 17b는 도 17a에 도시된 제1 픽셀 신호(PIX1)의 그래프 파형을 확대하여 보여준다. 도 16의 그래프를 참고하면, 섭씨 50°C일 때, 픽셀 신호(VPIX)의 전압 레벨은 약 318mV이고, 섭씨 120°C일 때, 픽셀 신호(VPIX)의 전압 레벨은 약 320mV이다. 즉, 제1 픽셀 신호(VPIX1)의 전압 변동 정도(variation)는 2mV 이내일 수 있다. 도 16에서 전제한 상황에서의 픽셀 신호(VPIX)의 전압 변동 정도가 약 60mV인 것 대비, 본 개시의 예시적인 실시 예에 따르면, 픽셀 신호(VPIX)의 전압 변동 정도는 약 30배만큼 감소될 수 있다.
도 18a 내지 18b는 이미지 센서에 의해 처리된 결과물을 보여주는 도면이다. 도 18a 내지 18b와 함께, 도 2 및 도 4b를 참조하면, 과도한 빛이 이미지 센서(100)에 입사되는 경우 제1 출력 전압(VOUT1)에 의해 제2 출력 전압(VOUT2)이 클램핑될 수 있다. 다만, 온도 변화에 의해 픽셀 신호(VPIX)의 전압 레벨이 변하면, ADC 블록(140)에 입력되는 전압 레벨이 변화할 수 있다. ADC 블록(140)에 입력되는 전압 레벨의 변화는, ADC 블록(140)의 동적 범위(dynamic range)의 초과를 유발할 수 있다. ADC 블록(140)의 동적 범위(dynamic range)를 초과하면, 이미지 데이터(IDAT)에 노이즈(예컨대, HN(horizontal noise))가 발생할 수 있다. 도 18a는 저온에서 HN이 발생한 예시에서 이미지 데이터(IDAT)에 대응하는 처리 결과물을 보여준다.
도 18a와 같은 HN을 방지하기 위해, 클램프 전압(VCLP)의 레벨을 상승시킬 수 있다. 도 18b는 클램프 전압(VCLP)의 레벨을 상승시킨 예시에서 이미지 데이터(IDAT)에 대응하는 처리 결과물을 보여준다. 그러나, HN의 방지를 위해 클램프 전압(VCLP)의 레벨을 상승시키면, CFPN(column fixed pattern noise)이 발생할 수 있다. 또한, 픽셀 신호(VPIX)의 전압 레벨 또는 전류원(IL)의 전류 값이 하락함으로써 이미지 센서(100)의 처리 속도가 느려질 수 있다. 본 개시의 예시적인 실시 예에 따르면, 클램프 전압 생성 회로(122)은 클램프 전압(VCLP)의 레벨을 상승시키지 않으면서 온도 변화에 둔감한 픽셀 신호(VPIX)의 전압 레벨 변동성을 줄임으로써, HN을 방지할 수 있다.
도 19a는 본 개시의 실시 예에 따른 전자 장치의 동작 방법을 보여주는 예시적인 흐름도이다. 설명의 편의상, 도 4b, 및 도 9의 도면 부호를 참조하여, 도 19a가 설명된다.
S101 단계에서, 클램프 전압 생성 회로(122)은 CTAT 특성을 나타내는 클램프 전압(VCLP)를 생성할 수 있다. 여기서, 클램프 전압(VCLP)은 밴드갭 레퍼런스 회로(122a)의 저항 값을 조절함으로써 CTAT 특성을 나타낼 수 있다.
S102 단계에서, 클램프 전압(VCLP)은 제1 선택 트랜지스터(ST1)에 인가될 수 있다. 제1 선택 트랜지스터(ST1)는 CTAT 특성을 나타내는 문턱 전압 레벨만큼 차감된 제1 출력 전압(VOUT1)을 출력할 수 있다.
S103 단계에서, 제1 선택 트랜지스터(ST1)의 문턱 전압에 의한 제1 출력 전압(VOUT1)의 온도에 따른 변화는, 클램프 전압(VCLP)에 기반하여 보상될 수 있다. 제1 출력 전압(VOUT1)과 제2 출력 전압(VOUT2)에 기반하여 픽셀 신호(VPIX)가 생성될 수 있다. 온도에 둔감한 픽셀 신호(VPIX)는 ADC 블록(도 2, 140)에 전달될 수 있다.
도 19b는 본 개시의 실시 예에 따른 전자 장치의 동작 방법을 보여주는 예시적인 흐름도이다. 설명의 편의상, 도 5, 도 11 내지 13의 도면 부호를 참조하여, 도 19b가 설명된다.
S201 단계에서, 클램프 전압 생성 회로(122)은 온도 신호(TS)에 기반하여 온도 변화를 감지할 수 있다. 본 개시의 예시적인 실시 예에 따르면, 온도 신호(TS)는 클램프 전압 생성 회로(122)의 외부로부터 수신할 수 있다. 본 개시의 예시적인 실시 예에 따르면, 온도 신호(TS)는 밴드갭 레퍼런스 회로(122a) 내부의 전압 변화를 측정함으로써 제공되거나, 별도의 온도 센서(122e)에 의해 제공될 수 있다.
S202 단계에서, 온도 피드백 회로(122c)는 온도 신호(TS)가 제공하는 온도 변화에 기반하여 온도 보상 전압(VTC)을 생성할 수 있다.
S203 단계에서, 클램프 전압 생성 회로(122)은 BGR 전압(VBGR) 및 온도 보상 전압(VTC)에 기반하여 CTAT 특성의 클램프 전압(VCLP)을 생성할 수 있다.
S204 단계에서, 클램프 전압(VCLP)은 제1 선택 트랜지스터(ST1)에 인가될 수 있다. 제1 선택 트랜지스터(ST1)는 CTAT 특성을 나타내는 문턱 전압 레벨만큼 차감된 제1 출력 전압(VOUT1)을 출력할 수 있다.
S205 단계에서, 제1 선택 트랜지스터(ST1)의 문턱 전압에 의한 제1 출력 전압(VOUT1)의 온도에 따른 변화는, 클램프 전압(VCLP)에 기반하여 보상될 수 있다. 제1 출력 전압(VOUT1)과 제2 출력 전압(VOUT2)에 기반하여 픽셀 신호(VPIX)가 생성될 수 있다. 온도에 둔감한 픽셀 신호(VPIX)는 ADC 블록(도 2, 140)에 전달될 수 있다.
도 20은 본 개시의 이미지 처리 장치가 구현된 카메라 모듈을 포함하는 전자 장치의 예시적인 구성을 도시한다. 도 21은 도 20의 카메라 모듈의 예시적인 구성을 도시한다.
도 20을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 스토리지(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈들(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈들(1100a, 1100b, 1100c)을 포함하는 전자 장치가 예시적으로 도시되어 있으나, 이에 한정되지 않는다. 몇몇 실시 예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈들만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시 예에서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
이하, 도 21을 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시 예에 따라 다른 카메라 모듈들(1100a, 1100b)에 대해서도 동일하게 적용될 수 있다.
도 21을 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element; OPFE)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 스토리지(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시 예에서, 프리즘(1105)은 제 1 방향(X)으로 입사되는 광(L)의 경로를 제 1 방향(X)에 수직인 제 2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제 1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제 2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제 1 방향(X)및 제 2 방향(Y)과 수직인 제 3 방향(Z)로 이동할 수 있다.
몇몇 실시 예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
몇몇 실시 예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시 예에서, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)의 연장 방향과 평행한 제 3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제 2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)을 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 예를 들어, 이미지 센서(1142)는 복수의 픽셀들을 포함할 수 있고, 복수의 픽셀들 중 일부는 클램프 회로로 동작할 수 있다. 또한, 픽셀들 각각이 출력하는 신호의 전압 레벨은 온도 변화에 둔감할 수 있다. 제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 칼리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 칼리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 칼리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi-state) 카메라 형태로 구현될 경우, 칼리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
스토리지(1150)는 이미지 센서(1142)를 통해 센싱 된 이미지 데이터를 저장할 수 있다. 스토리지(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택 된(stacked) 형태로 구현될 수 있다. 몇몇 실시 예에서, 스토리지(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시 예들이 이에 제한되는 것은 아니다.
도 20과 도 21을 함께 참조하면, 몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각은 액츄에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액츄에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 칼리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100b)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티컬(vertical) 형태의 카메라 모듈일 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈들(예를 들어, 1100a, 1100b)은 서로 다른 관측 화각을 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈들(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각의 화각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시 예에서, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈들(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 20을 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈들(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈들(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서들(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다. 이미지 처리 장치(1210)는 복수의 카메라 모듈들(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서들(1212a, 1212b, 1212c)를 포함할 수 있다.
카메라 모듈들(1100a, 1100b, 1100c)의 각각으로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서들(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI (Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(Camera Serial Interface; CSI)를 이용하여 수행될 수 있으나, 실시 예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시 예에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서들(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서들(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 화각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 화각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시 예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시 예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(zoom factor)이고, 각각의 카메라 모듈들(1100a, 1100b, 1100c)이 서로 다른 관측 화각을 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제 1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다.
만약, 줌 신호가 제 1 신호와 다른 제 2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈들(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 그러나, 실시 예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시 예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈들(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인들(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈들(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인들(CSLa, CSLb, CSLc)을 통해 대응되는 카메라 모듈들(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 화각이 카메라 모듈(1100b)의 화각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.
몇몇 실시 예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈들(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호에 기반하여 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시 예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈들(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈들(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제 1 동작 모드 및 제 2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈들(1100a, 1100b, 1100c)은 제 1 동작 모드에서, 제 1 속도로 이미지 신호를 생성(예를 들어, 제 1 프레임 레이트의 이미지 신호를 생성)하여 이를 제 1 속도보다 높은 제 2 속도로 인코딩(예를 들어, 제 1 프레임 레이트보다 높은 제 2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제 2 속도는 제 1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 즉, 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 읽어내어 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈들(1100a, 1100b, 1100c)은 제 2 동작 모드에서, 제 1 속도보다 낮은 제 3 속도로 이미지 신호를 생성(예를 들어, 제 1 프레임 레이트보다 낮은 제 3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩 되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제 1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제 2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제 3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈들(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈들(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
12: 렌즈 100: 이미지 센서
110: 픽셀 어레이 120: 로우 드라이버
121: 선택 컨트롤러 122: 클램프 전압 생성 회로
122a: 밴드갭 레퍼런스 회로 122b: 버퍼 회로
122c: 온도 피드백 회로 122d: ADC
122e: 온도 센서 130: 램프 신호 생성기
140: ADC 블록 150: 타이밍 컨트롤러
160: 버퍼 200: ISP 프론트 엔드 블록
300: 이미지 신호 프로세서

Claims (20)

  1. 컬럼 라인에 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및
    온도가 증가할수록 전압 레벨이 감소하는 클램프 전압에 기반하여 상기 제1 픽셀을 선택하기 위한 제1 선택 신호를 상기 제1 픽셀에 제공하고, 선택 전압에 기반하여 상기 제2 픽셀을 선택하기 위한 제2 선택 신호를 상기 제2 픽셀에 제공하는 로우 드라이버를 포함하되,
    상기 제1 픽셀은 상기 제1 선택 신호에 응답하여 제1 출력 전압을 출력하고, 상기 제2 픽셀은 상기 제2 선택 신호에 응답하여 제2 출력 전압을 출력하고,
    상기 제1 출력 전압과 상기 제2 출력 전압은 상기 컬럼 라인을 통하여 픽셀 신호로써 출력되고,
    상기 픽셀 신호의 전압은, 상기 제1 픽셀의 제1 출력 전압에 기반하여 상기 제2 픽셀의 제2 출력 전압을 클램핑(clamping)한 전압에 대응하고,
    상기 제1 출력 전압의 온도에 따른 변화는, 상기 클램프 전압에 의해 보상되는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 클램프 전압을 생성하는 클램프 전압 생성 회로를 더 포함하는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 클램프 전압 생성 회로는,
    제1 전압을 생성하는 밴드갭 레퍼런스(bandgap reference) 회로; 및
    전압 버퍼로 동작하고, 상기 제1 전압에 기반하여 상기 클램프 전압을 생성하는 버퍼 회로를 포함하는 이미지 센서.
  4. 제 3 항에 있어서,
    상기 제1 전압은 온도가 증가할수록 전압 레벨이 감소하는 이미지 센서.
  5. 제 3 항에 있어서,
    상기 클램프 전압 생성 회로는, 온도 변화에 대한 정보를 포함하는 온도 신호에 기반하여 제2 전압을 생성하고, 상기 온도 변화에 대응하여 상기 제2 전압을 조절하는 온도 피드백 회로를 더 포함하고,
    상기 제1 전압 및 상기 제2 전압에 의해, 상기 클램프 전압은 온도가 증가할수록 전압 레벨이 감소하는 이미지 센서.
  6. 제 1 항에 있어서,
    상기 제1 픽셀은 상기 제1 컬럼 라인과 연결된 제1 선택 트랜지스터를 포함하고,
    상기 제2 픽셀은 상기 제1 컬럼 라인과 연결된 제2 선택 트랜지스터를 포함하고,
    상기 로우 드라이버는 상기 제1 선택 트랜지스터의 게이트 단에 상기 클램프 전압에 기반한 상기 제1 선택 신호를 제공하고, 상기 제2 선택 트랜지스터의 게이트 단에 상기 선택 전압에 기반한 상기 제2 선택 신호를 제공하고,
    상기 제1 선택 트랜지스터는 온도가 증가할수록 전압 레벨이 감소하는 문턱 전압을 갖고, 상기 문턱 전압에 의해 발생하는 상기 제1 출력 전압의 상기 온도에 따른 변화는 상기 클램프 전압에 의해 보상되는 이미지 센서.
  7. 제 1 항에 있어서,
    상기 로우 드라이버는 복수의 제어 신호들에 기반하여 상기 클램프 전압 또는 상기 선택 전압을 제공하는 선택 컨트롤러를 더 포함하는 이미지 센서.
  8. 온도가 증가할수록 전압 레벨이 감소하는 제1 전압을 생성하는 클램프(clamp) 전압 생성 회로; 및
    온도가 증가할수록 전압 레벨이 감소하는 문턱 전압(threshold voltage)을 갖고, 상기 제1 전압에 기반하여 제2 전압을 출력하는 트랜지스터를 포함하고,
    상기 문턱 전압에 의한 상기 제2 전압의 온도에 따른 변화는, 상기 제1 전압을 이용하여 보상되는 전자 회로.
  9. 제 8 항에 있어서,
    상기 클램프 전압 생성 회로는,
    제3 전압을 생성하는 밴드갭 레퍼런스(bandgap reference) 회로; 및
    전압 버퍼로 동작하고, 상기 제3 전압에 기반하여 상기 제1 전압을 생성하는 버퍼 회로를 포함하는 전자 회로.
  10. 제 9 항에 있어서,
    상기 제3 전압은 온도가 증가할수록 전압 레벨이 감소하는 전자 회로.
  11. 제 9 항에 있어서,
    상기 클램프 전압 생성 회로는, 온도 변화에 대한 정보를 포함하는 온도 신호에 기반하여 제4 전압을 생성하는 온도 피드백 회로를 더 포함하는 전자 회로.
  12. 제 11 항에 있어서,
    상기 온도 피드백 회로는 상기 온도 변화에 대응하여 제4 전압의 레벨을 조절하고,
    상기 제3 전압 및 상기 제4 전압에 의해, 상기 제1 전압은 온도가 증가할수록 전압 레벨이 감소하는 전자 회로.
  13. 제 11 항에 있어서,
    온도 변화를 감지하고, 상기 온도 신호를 생성하는 온도 센서를 더 포함하는 전자 회로.
  14. 제 13 항에 있어서,
    상기 온도 센서는 열전대(thermocouple), 저항 온도계(resistance thermometer), 서미스터(thermistor), IC 온도센서(integrated circuit temperature sensor), 자기 온도 센서(magnetic temperature sensor), 서모 파일(thermopile), 및 초전형 온도 센서(pyroelectric temperature sensor) 중 어느 하나를 포함하는 전자 회로.
  15. 제 9 항에 있어서,
    상기 밴드갭 레퍼런스 회로는,
    제1 저항을 포함하고, 온도에 비례하는 제1 전류를 생성하는 제1 전류 생성기;
    상기 제1 전류가 미러링된(mirrored) 제2 전류를 상기 제1 전압이 형성되는 출력 노드로 출력하는 제2 전류 생성기;
    상기 출력 노드와 연결되고 상기 제2 전류를 공급받는 제2 저항,
    상기 저항과 연결된 바이폴라 접합 트랜지스터를 포함하는 전자 회로.
  16. 제 15 항에 있어서,
    상기 클램프 전압 생성 회로는, 온도 변화에 대한 정보를 포함하는 온도 신호에 기반하여 제4 전압을 생성하는 온도 피드백 회로를 더 포함하고,
    상기 제2 저항에 걸린 전압은 온도가 증가할수록 전압 레벨이 증가하고, 상기 증가한 전압 레벨에 기반하여 온도 변화를 감지하는 전자 회로.
  17. 제 15 항에 있어서,
    상기 제3 전압은, 상기 제1 저항의 값 대비 상기 제2 저항의 값을 감소시킴으로써 온도가 증가할수록 전압 레벨이 감소하는 전자 회로
  18. 전자 장치의 동작 방법에 있어서,
    온도가 증가할수록 전압 레벨이 감소하는 클램프 전압을 생성하는 단계;
    온도가 증가할수록 전압 레벨이 감소하는 문턱 전압을 갖는 트랜지스터에 상기 클램프 전압을 인가하는 단계; 그리고
    상기 문턱 전압에 의한 상기 트랜지스터의 출력 전압의 온도에 따른 변화를, 상기 클램프 전압에 기반하여 보상하는 단계를 포함하는 방법.
  19. 제 18 항에 있어서,
    상기 클램프 전압을 생성하는 단계는:
    온도 변화를 감지하는 단계;
    상기 온도 변화에 기반하여 온도 보상 전압을 생성하는 단계; 그리고
    상기 온도 보상 전압, 및 밴드갭 레퍼런스(bandgap reference) 회로가 생성하는 제1 전압에 기반하여 상기 클램프 전압을 생성하는 단계를 포함하는 방법.
  20. 제 19 항에 있어서,
    상기 온도 변화는 상기 밴드갭 레퍼런스 회로의 내부 전압 변화에 기반하여 감지하는 방법.
KR1020210088933A 2021-07-07 2021-07-07 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서 KR20230008370A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210088933A KR20230008370A (ko) 2021-07-07 2021-07-07 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서
US17/678,268 US11792545B2 (en) 2021-07-07 2022-02-23 Electronic circuit for compensating a voltage level against a variation of temperature, and an image sensor including the same
TW111113256A TW202304192A (zh) 2021-07-07 2022-04-07 影像感測器、電子電路及其操作方法
JP2022099543A JP2023010609A (ja) 2021-07-07 2022-06-21 イメージセンサ及び電子回路並びに電子機器の動作方法
CN202210788868.7A CN115604593A (zh) 2021-07-07 2022-07-06 电子电路和包括其的图像传感器和电子装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210088933A KR20230008370A (ko) 2021-07-07 2021-07-07 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20230008370A true KR20230008370A (ko) 2023-01-16

Family

ID=84842008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210088933A KR20230008370A (ko) 2021-07-07 2021-07-07 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Country Status (5)

Country Link
US (1) US11792545B2 (ko)
JP (1) JP2023010609A (ko)
KR (1) KR20230008370A (ko)
CN (1) CN115604593A (ko)
TW (1) TW202304192A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11218659B2 (en) * 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
KR20220046116A (ko) * 2020-10-07 2022-04-14 삼성전자주식회사 증폭기 및 증폭기를 포함하는 전자 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911261B1 (en) * 2009-04-13 2011-03-22 Netlogic Microsystems, Inc. Substrate bias circuit and method for integrated circuit device
JP2011188224A (ja) 2010-03-09 2011-09-22 Sony Corp 温度情報出力装置、撮像装置、温度情報出力方法
KR101178861B1 (ko) 2010-08-13 2012-08-31 에스케이하이닉스 주식회사 이미지 센서
KR101760816B1 (ko) 2010-10-28 2017-07-25 삼성전자주식회사 온도 센서, 이를 포함하는 장치 및 이미지 센싱 시스템
JP5965674B2 (ja) 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
WO2014156028A1 (ja) 2013-03-29 2014-10-02 パナソニック株式会社 固体撮像装置及び撮像装置
JP6527713B2 (ja) 2015-02-24 2019-06-05 ルネサスエレクトロニクス株式会社 固体撮像装置
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
US10523885B2 (en) 2016-12-20 2019-12-31 Foveon, Inc. Column line clamp circuit for imaging array
KR102435614B1 (ko) * 2017-11-17 2022-08-24 삼성전자주식회사 카메라 모듈 내에서 이미지 센서를 위한 클럭 신호를 생성하기 위한 전자 장치 및 방법
US10165210B1 (en) 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
KR102573304B1 (ko) 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
KR20210037302A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법

Also Published As

Publication number Publication date
US11792545B2 (en) 2023-10-17
CN115604593A (zh) 2023-01-13
JP2023010609A (ja) 2023-01-20
US20230020850A1 (en) 2023-01-19
TW202304192A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
KR100732140B1 (ko) 촬상 장치
JP2023010609A (ja) イメージセンサ及び電子回路並びに電子機器の動作方法
US9099367B2 (en) Image sensor and image processing device including the same
US11825227B2 (en) CDS circuit, operating method thereof, and image sensor including CDS circuit
JP4654046B2 (ja) Ｃｍｏｓイメージセンサのクランプ回路
CN112584069A (zh) 图像传感器及其操作方法
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
US20220285413A1 (en) Image sensor
US6952227B2 (en) CMOS image sensor for providing wider dynamic range
US11363231B2 (en) Image sensor
EP2334055A2 (en) Photoelectric-conversion device
US11706536B2 (en) Image sensor including noise compensator and image sensing system including the same
CN113508576A (zh) 图像传感器系统、电子设备和用于操作图像传感器的方法
WO2018092269A1 (ja) 固体撮像素子および撮像装置
US20230011827A1 (en) Image sensor using transfer gate signal having three voltage levels, and method of operating the same
KR20150130186A (ko) 이미지 센서 및 그 적층 구조
US20230008501A1 (en) Image sensor and operating method thereof
US11792549B2 (en) Image sensor with a row driver including a transmission control signal generator
US20220247949A1 (en) Image sensor and electronic device including the same
US20240040281A1 (en) Image sensor, operating method of the same, and pixel including plurality of photodiodes
US20230179884A1 (en) Image sensor device and operation method thereof
US20220353452A1 (en) Analog-to-digital converting circuit using output signal feedback and operation method thereof
US20230154945A1 (en) Image sensor
KR20230073069A (ko) 증폭기, 이를 포함하는 아날로그-디지털 변환기, 이미지 센싱 장치 및 이미지 센싱 장치의 신호 처리 방법
JP2022168854A (ja) イメージセンサ及びアナログ－デジタルコンバータ