JP7155420B2 - 超高ダイナミックレンジcmosセンサ - Google Patents

超高ダイナミックレンジcmosセンサ Download PDF

Info

Publication number
JP7155420B2
JP7155420B2 JP2021521959A JP2021521959A JP7155420B2 JP 7155420 B2 JP7155420 B2 JP 7155420B2 JP 2021521959 A JP2021521959 A JP 2021521959A JP 2021521959 A JP2021521959 A JP 2021521959A JP 7155420 B2 JP7155420 B2 JP 7155420B2
Authority
JP
Japan
Prior art keywords
voltage
floating diffusion
overflow
diffusion node
switching terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021521959A
Other languages
English (en)
Other versions
JP2022505571A (ja
Inventor
ドゥー、ハン・ティー.
ゴン、チェンウアン
リム、ポール・ジー.
マグナニ、アルバート・エム.
Original Assignee
ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド filed Critical ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド
Publication of JP2022505571A publication Critical patent/JP2022505571A/ja
Application granted granted Critical
Publication of JP7155420B2 publication Critical patent/JP7155420B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/741Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

背景
[0001]超高ダイナミックレンジ画像センサは、自動車センシング、マシンビジョン、プロフェッショナルビデオ、科学的画像化、およびその他を含む多数のエリアにおける多くの問題を解決するための鍵である。自動車画像化用途は特に要求されている。多くの場合、非常に広いダイナミックレンジのシーンが存在し、これには、屋外の太陽光のシーン、トンネルおよび木の林冠で覆われた通りのような暗いエリアへの遷移、シーンキャプチャにおいて気を散らすちらつきをもたらす明るいLEDライトなどが含まれる。
[0002]解決策の1つのクラスは、高ダイナミックレンジ画像を生成するために、異なる露光時間を有する複数の露光を利用する。しかしながら、結果として生じるシーンは、モーションブラーに悩まされることがある。
[0003]別のクラスの解決策は、フォトダイオードが異なる光変換効率を有する各ピクセル中の複数のフォトダイオードに依存する。このような複数のフォトダイオードシステムは、フォトダイオード間の異なるスペクトル応答に悩まされ、したがって、個々のフォトダイオード応答を変換し、応答を組み合わせることによって高ダイナミックレンジ出力を提供することは、重大な課題を提起する。
[0004]本開示のシステムは、概して、ビット線に接続された複数のピクセルセンサを有する画像化アレイを含む。各ピクセルセンサは、スイッチング端子を有するオーバーフローキャパシタおよび浮遊拡散ノードを特徴とする容量性オーバーフローピクセルセンサと、行選択信号に応答して浮遊拡散ノードをビット線に接続するバッファ増幅器と、スイッチング端子を接地またはブースト電圧のいずれかに接続するスイッチとを含む。画像化アレイはまた、スイッチを制御し、ビット線に接続されたスイッチコントローラを含み、スイッチコントローラは、ビット線上の電圧を決定し、スイッチコントローラは、ビット線上の電圧に依存して、ピクセルセンサの光への露光の間、スイッチング端子をブースト電圧に接続し、オーバーフローキャパシタ上に蓄積された電荷の読み出しの間、接地またはブースト電圧のいずれかに接続する。
[0005]システムの一態様では、スイッチコントローラは、読み出しの間に、スイッチング端子が接地に接続されたかブースト電圧に接続されたかを示す信号を出力する。
[0006]システムの別の態様では、スイッチコントローラは、ビット線上の電圧を予め定められた基準電圧と比較する比較器を含み、比較器は、ビット線上の電圧が予め定められた基準電圧よりも高い場合、接地電圧の出力を有し、ビット線上の電圧が予め定められた基準電圧以下である場合、ブースト電圧の出力を有する。
[0007]システムの別の態様では、容量性オーバーフローピクセルセンサは、容量性オーバーフローピクセルセンサ中のゲートにわたって最大許容電圧を設定するプロセスで構築され、ここで、浮遊拡散ノードは、装置を露光する前にリセット電圧にリセットされ、ブースト電圧プラスリセット電圧は最大許容電圧未満である。
[0008]システムの別の態様では、浮遊拡散ノードは、浮遊拡散ノード上の電圧振幅を特徴とし、ここで、予め定められた基準電圧は、電圧振幅を最大化するように選ばれる。
[0009]図1は、CMOS画像化アレイの1つの実施形態の概略図である。 [0010]図2は、各ピクセルセンサ中の単一のフォトダイオードと、ピクセルセンサのダイナミックレンジの範囲を拡張するためのオーバーフローキャパシタとを利用する従来技術のピクセルセンサを図示している。 [0011]図3は、システムおよび関連する列読み出し回路の一実施形態にしたがう1つのピクセルセンサを図示している。 [0012]図4は、システムの一実施形態にしたがう1つのピクセルセンサおよびスイッチコントローラを図示している。 [0013]図5は、ピクセルセンサ89の読み出しの間の様々な制御信号のタイミングを図示している。
詳細な説明
[0014]CMOS画像化アレイの1つの実施形態の概略図である図1を参照する。画像化アレイ40は、ピクセルセンサ41の矩形アレイから構築される。各ピクセルセンサは、フォトダイオード46およびインターフェース回路47を含む。インターフェース回路の詳細は、特定のピクセル設計に依存する。しかしながら、ピクセルセンサのすべては、そのピクセルセンサをビット線43に接続するために使用される行線42に接続されるゲートを含む。いつでも使用可能な特定の行は、行デコーダ45に入力される行アドレスによって決定される。行選択線は、フォトダイオードおよびインターフェース回路が構築される基板上の金属層中を水平に走る導体の平行アレイである。
[0015]ビット線のそれぞれは、典型的にはセンス増幅器および列デコーダを含む列処理回路44において終端する。ビット線は、フォトダイオードおよびインターフェース回路が構築される基板上の金属層中を垂直に走る導体の平行アレイである。各センス増幅器は、そのセンス増幅器によって処理されるビット線に現在接続されているピクセルによって生成される信号を読み取る。センス増幅器は、アナログデジタル変換器(ADC)を利用することによってデジタル出力信号を生成することができる。任意の所定の時間に、単一ピクセルセンサが画像化アレイから読み出される。読み出される特定の列は、列デコーダによって利用される列アドレスによって決定され、その列からのセンス増幅器/ADC出力を画像化アレイの外部の回路に接続する。制御信号の順序付けおよび他の機能は、コントローラ30によって実行される。図面を簡略化するために、コントローラ30と様々な制御線との間の接続は図面から省略されている。
[0016]画像化アレイがその利点を提供する方法は、2017年1月25日に出願されたPCT出願PCT/US17/14976において教示される従来技術の拡張範囲ピクセルセンサのアレイを参照してより容易に理解でき、その全体がここに組み込まれている。図2を参照すると、図2は、各ピクセルセンサ中の単一のフォトダイオードと、ピクセルセンサのダイナミックレンジの範囲を拡張するためのオーバーフローキャパシタとを利用する従来技術のピクセルセンサを図示している。
[0017]以下の説明を簡単にするために、70で示されるピクセルセンサ60の部分は、容量性オーバーフローピクセルセンサと呼ばれる。容量性オーバーフローピクセルセンサはフォトダイオード11を含み、そのオーバーフローキャパシタ61は第1および第2のキャパシタ端子によって特徴付けられる。フォトダイオード11は、フォトダイオード転送ゲート12によって浮遊拡散ノード13に接続されている。フォトダイオード11はまた、オーバーフローゲート15によってオーバーフローキャパシタ61の第1の容量性端子に接続される。オーバーフローキャパシタ61の第1の容量性端子はまた、オーバーフローキャパシタゲート62によって浮遊拡散ノード13に接続される。浮遊拡散ノード13は、14で示される寄生容量によって特徴付けられる。浮遊拡散ノード13上の電圧は、ゲート16を導電状態に配置することによって電圧Vrに設定することができる。
[0018]再びピクセルセンサ60を参照すると、浮遊拡散ノード13は、浮遊拡散ノード13上の電位を示す出力電圧を生成するソースフォロワ17に接続される。ソースフォロワ17の出力は、ゲート18によってビット線19に結合することができる。オーバーフローキャパシタ61の第2の容量端子は、ピクセルセンサ60において接地に接続されている。
[0019]ビット線19は、列処理回路55において終端する。列処理回路55は、ビット線増幅器50および2つのサンプルホールド回路を含み、それらの機能については以下でより詳細に説明する。第1のサンプルホールド回路はゲート22およびキャパシタ23を含み、第2のサンプルホールド回路はゲート24およびキャパシタ25を含む。これらのサンプルホールド回路の出力は、ADC51によって処理されて、ビット線19に現在接続されているピクセルセンサの出力値を提供する。サンプルホールド回路が使用される方法は、以下により詳細に説明される。
[0020]オーバーフローキャパシタ61は、ノード67における電位が、ノード67上の電圧およびTX2の電圧によって決定される露光の間にある電位に達した後に、フォトダイオード11によって生成された光電荷を収集する。露光の開始時に、フォトダイオード11およびオーバーフローキャパシタ61は、Vrによって決定されるリセット電圧に設定される。フォトダイオード11上に光電荷が蓄積されると、フォトダイオード11上の電圧は減少する。オーバーフローゲート15上のゲート電圧によって決定される電圧において、過剰電荷は、オーバーフローゲート15を通って、オーバーフローキャパシタ61と、キャパシタ14と、オーバーフローキャパシタゲート62の寄生容量との組み合わせ上に流れ、これは、露光全体を通して導電状態のままである。
[0021]ノード67またはオーバーフローキャパシタ61のいずれかに蓄積された電荷は、以下のように読み取ることができる。一実施形態では、オーバーフローキャパシタ61が最初に読み取られる。露光の間、TX3はハイであり、したがって、オーバーフローキャパシタ61は浮遊拡散ノード13に接続される。浮遊拡散ノード13上の電位は、次の露光の開始直前に浮遊拡散ノード13およびオーバーフローキャパシタ61に印加されたリセット電位間の差である。浮遊拡散ノード13上の電位は、キャパシタ23上に蓄積される。そして、浮遊拡散ノード13およびノード66がリセットされ、リセット電位がキャパシタ25に蓄積される。キャパシタ23および25の電位差はADC51によってデジタル化される。
[0022]次に、フォトダイオード11上の電位が読み取られる。まず、オーバーフローキャパシタ61は、オーバーフローキャパシタゲート62を非導電状態に配置することによって分離され、浮遊拡散ノード13は再びVrにリセットされる。次に、浮遊拡散ノード13上の実際の電位がキャパシタ23に蓄積される。次に、ゲート12が導電状態になり、フォトダイオード11上の電荷が浮遊拡散ノード13に転送される。浮遊拡散ノード13上の電位はキャパシタ25に蓄積される。キャパシタ23および25の電位差はADC51によってデジタル化される。
[0023]オーバーフローキャパシタ61に蓄積できる最大光電荷は、ピクセルセンサ60が露光前にリセットされた後のノード66上の電圧によって決定される。ピクセルセンサ60は、ゲート16、12および62を導電状態に配置することによってリセットされ、次いでゲート16および12を非導電状態に配置することによってフォトダイオード11およびオーバーフローキャパシタ61を分離する。これにより、ノード66および67および13はVrの電位になる。露光が進むと、フォトダイオード11で発生した電子がノード67上の電位を低下させる。ノード67上の電位がオーバーフローゲート15上の電圧によって決定される値まで降下するとき、光電子はオーバーフローキャパシタ61上でオーバーフローする。オーバーフローキャパシタ61上に蓄積された各光電子は、ノード66の電位を低下させる。ノード66または13の電位が、読み出しフェーズの間にビット線19が飽和する電位に達するとき、マキシマムフル井戸(well)キャパシティまたは最大光電荷に達する。ビット線は、その電圧が浮遊拡散ノード13上の電圧に線形に追従しないときに飽和する。
[0024]ピクセルセンサ60のダイナミックレンジは、ピクセルセンサに蓄積できる最大光電荷と読み出し回路によって検出できる最小光電荷との比である。最大光電荷は、読み出し時にオーバーフローキャパシタ61上に蓄積された電荷とフォトダイオード11上に蓄積された電荷との合計である。したがって、図2に示すピクセルのダイナミックレンジを増大させるためには、オーバーフローキャパシタ61の容量を増大させる必要がある。しかしながら、ピクセルセンサごとに1つのこのようなキャパシタがなければならないので、オーバーフローキャパシタのサイズには制限がある。
[0025]システムは、ノードがVrにリセットされた後にノード66における電圧をブーストし、増加した電圧に適応するように読み出し回路を変更することによって、この問題を克服する。図3を参照すると、図3は、システムおよび関係付けられた列読み出し回路の一実施形態にしたがう1つのピクセルセンサを図示している。以下の説明を簡単にするために、図2に示された素子と同様の機能を実行するピクセルセンサ80の素子および対応する列処理回路には同じ参照番号が与えられている。
[0026]ピクセルセンサ80は、接地に接続されていたオーバーフローキャパシタ61の第2のキャパシタ端子が、ここでは、その端子を接地または電位V1のいずれかに接続するスイッチ81に接続されているという点で、ピクセルセンサ60とは異なる。以下の説明では、この端子をスイッチされた端子(switched terminal)と呼ぶ。各ピクセルセンサにはこのようなスイッチが1つある。スイッチ81は、読み出し回路の一部であり、列中の各ピクセルセンサによって共有されるスイッチコントローラ82によって制御される。ピクセルセンサ80の動作は、リセット、電荷蓄積、および読み出しの3つのフェーズからなるものとして見ることができる。リセットの間、スイッチ81はスイッチング端子を接地に接続する。ゲート16,12,62が導電状態となり、ノード13,67,66がVrに設定される。次に、ゲート16および12が非導電状態に設定され、スイッチされた端子が電位V1に接続される。これは、結果として、ノード66の電位はVrからΔVFDだけ増加し、したがって、フォトダイオード11からのオーバーフロー電荷を蓄積するオーバーフローキャパシタ61の蓄積キャパシティは、オーバーフローキャパシタ61の容量のV1倍だけ増加する。式1は、ΔVFDとV1との関連を示す。
[0027]電荷蓄積フェーズの間、ピクセルセンサ80は、上記で説明したピクセルセンサ60と同じ方法で動作する。電荷蓄積フェーズの終わりに、フォトダイオード11およびオーバーフローキャパシタ61に蓄積された電荷が読み出される。ノード67に蓄積された電荷の読み出しは、上述したピクセルセンサ60に使用されたものと同様の方法で行われる。
[0028]オーバーフローキャパシタ61に蓄積された電荷の読み出しは、オーバーフローキャパシタ61に蓄積された電荷のレベルに依存する。オーバーフローキャパシタ61に蓄積された電荷が小さく、スイッチ81がスイッチ端子をV1に接続するケースを考慮する。ノード66の電圧は高く、おそらくVrよりも高い。したがって、ビット線上の電圧は高くなり、ノード66上の電圧がVrよりも高いケースでは、読み出すことができない。したがって、ノード66の電圧が高すぎる場合、スイッチ端子は読み出しのために接地されなければならない。
[0029]オーバーフロー電荷が大きいケースを考慮する。スイッチング端子がV1に接続されているノード66における電圧は、Vrよりも低くなり、したがって、スイッチ端子がV1に接続されていても読み出すことができる。始動電圧がΔVFDだけ増加したためにオーバーフローキャパシタ61に蓄積された電荷が非常に大きい場合、スイッチング端子が接地に接続される場合、ノード66の電位が負になることに留意されたい。したがって、大きなオーバーフロー電荷露光に対して、スイッチング端子は読み出し時にV1に接続される。
[0030]スイッチ81の状態は、ピクセルセンサ80が読み出されているときにビット線19上の電圧を監視するスイッチコントローラ82によって設定される。オーバーフローキャパシタ61に対する読み出しの開始時に、スイッチコントローラ82は、スイッチ81を、スイッチング端子が接地されるように設定する。オーバーフローキャパシタゲート62は導電のままである。ビット線上の電圧が基準電圧未満である場合、スイッチコントローラ82は、スイッチング端子をV1に切り替える。スイッチングコントローラはまた、スイッチング端子が接地またはV1にあったかどうかを示す信号を出力する。
[0031]システムの一実施形態にしたがう1つのピクセルセンサおよびスイッチコントローラを図示する図4を参照する。以下の説明を簡単にするために、図3に示された素子と同様の機能を実行するピクセルセンサ89の素子および対応する列処理回路は、同じ参照番号が与えられている。図3に示すスイッチ81は、ピクセルセンサ89中のゲート84および85によって実現される。スイッチコントローラ82は、出力が接地またはV1である比較器86を備える。比較器86のスイッチングレベルは基準電圧Vrefによって設定される。比較器86は信号CRによって0にリセットされる。
[0032]ピクセルセンサ89の読み出しの間の様々な制御信号のタイミングを図示する図5を参照する。読み出しは2つのフェーズに分けられる。フェーズ91では、オーバーフローキャパシタ61にオーバーフローした光電荷が測定される。フェーズ92では、フォトダイオード11によってノード67に蓄積された電荷が読み取られる。前のフレームのフェーズ92の終わりに、信号Rp、TX3およびTX1がハイになり、フォトダイオード11を空にし、浮遊拡散ノード13およびノード66を電圧Vrに設定する。この期間の間、信号Vc2およびCRはハイであり、したがって、スイッチング端子における電圧は0に等しく、これは比較器86の出力の値である。次に、信号TX1がローとなり、フォトダイオード11への光電荷の積分が開始される。
[0033]次に、信号Rpがローになり、浮遊拡散ノード13を電圧Vrから分離する。信号Vc2もローになり、スイッチング端子を比較器86の出力から分離する。次に、信号Vc1がハイになり、スイッチング端子を電圧V1に接続する。したがって、ノード66および13における電圧は、
ΔVFD=(Cp*V1)/Ctotal・・・(1)
の量だけ増加し、
ここで、Cpはオーバーフローキャパシタ61のキャパシタンスであり、Ctotalはオーバーフローキャパシタ61のキャパシタンス、オーバーフローキャパシタゲート62の寄生キャパシタンス、ノード66における寄生キャパシタンス、および浮遊拡散ノード13の寄生キャパシタンスの合計である。
このとき、ビット線電圧Vbitも
ΔV=ΔVFD*GSF・・・(2)
の量だけ増加し、
ここで、GSFはソースフォロワ利得であり、ΔVFDは浮遊拡散ノード13またはノード66上の電圧の増加である。
[0034]次に、信号Rsがローになり、選択されたピクセルをビット線から分離する。1フレームの積分後、信号Rsがハイになるとき、このピクセルが再び選択される。読み出しプロセスはフェーズ91で開始される。このとき、信号ARがハイレベルとなり、列ビット線増幅器83をリセットする。信号S1およびS2もハイになり、増幅器出力Voutをサンプリングキャパシタ23および25に接続する。信号Vc1はローになり、ノード96を電圧V1から分離する。次に、信号Vc2がハイになり、オーバーフローキャパシタ61のスイッチング端子を比較器86の出力に接続する。この時、信号CRはハイであるので、比較器86の出力は0であり、したがって、スイッチング端子は接地される。その結果、ノード66および浮遊拡散ノード13における電圧はΔVFDの量だけ減少する。ビット線電圧VbitもΔVの量だけ減少する。
[0035]次に、信号CRがローになり、比較器86が基準電圧に対してビット線上の信号をテストすることを可能にする。このとき、比較器86は、ビット線電圧Vbitの値と基準電圧Vrefとを比較する。対象となるケースは2つある。ケース1では、ビット線19上の電圧Vbitは基準電圧Vref以上であり、比較器出力、MODEは0に等しい。ノード66および浮遊拡散ノード13における電圧は変化しない。
[0036]ケース2では、VbitはVrefよりも低く、比較器出力、MODEは電圧V1に等しい。このケースでは、スイッチング端子の電圧は電圧V1に戻る。結果として、ノード66および浮遊拡散ノード13における電圧はΔVFDの量だけ増加する。また、VbitはΔVの量だけ増加する。
[0037]次に、信号ARがローになり、列ビット線増幅器83の出力において基準電圧Voutmを生成する。その後、信号S1はローになり、キャパシタ23上の電圧Voutmを捕捉する。次に、信号Rpのパルスを使用して、ノード66および浮遊拡散ノード13をリセットする。このとき、列増幅器出力はVoutpと等しい。その後、信号S2はローになり、キャパシタ25上の電圧Voutpを捕捉する。フェーズ91の終わりに、電圧VoutpとVoutmとの差がデジタル化される。また、比較器出力MODEを読み出してオーバーフロー電荷を算出する。
[0038]電子数におけるオーバーフロー電荷は、
オーバーフロー電荷=(Cp*MODE+(SwingFD*Ctotal))/q・・・(3)
によって与えられ、
ここで、MODEはケース1では0に等しく、ケース2ではV1に等しい。ここで、SwingFDは浮遊拡散ノード13における電圧振幅であり、qは電子電荷である。SwingFDの値は、
SwingFD=|Voutp-Voutm|/(GA*GSF)・・・(4)
によって与えられ、
ここで、GAおよびGSFはそれぞれ列ビット線増幅器83およびソースフォロワ17の利得である。以下の説明では、「振幅電圧」は、式(4)に示すようにSwingFDと定義される。
[0039]フェーズ91が終了した後、フェーズ92が開始される。フェーズ92の開始時に、信号ARがハイになり、列ビット線増幅器83をリセットする。信号S1およびS2もハイになり、列増幅器出力Voutをサンプリングキャパシタ23および25に接続する。信号TX3はローになり、ノード66を浮遊拡散ノード13から分離する。信号Rpのパルスは浮遊拡散ノード13をリセットするために使用される。信号CRはハイになり、比較器86をリセットする。フェーズ92の間、信号Vc1はローであり、Vc2はハイであり、したがって、スイッチング端子はMODEに接続され、その電圧は0に等しい。次に、信号ARがローになり、列増幅器出力において基準電圧Voutmを生成する。その後、信号S1はローになり、キャパシタ23上の電圧Voutmを捕捉する。次に、信号TX1のパルスを用いて、フォトダイオード11上に残っている光電荷を浮遊拡散ノード13に転送する。このとき、列ビット線増幅器83は、Voutpと等しい出力を有する。その後、信号S2はローになり、キャパシタ25上の電圧Voutpを捕捉する。フェーズ92の終わりに、電圧VoutpとVoutmとの間の差がデジタル化される。
[0040]上述の実施形態は、V1およびVrefの選択に依存する。V1は好ましくはできるだけ高く選ばれる。ただし、V1は、ピクセルセンサ中の接合が機能しなくなる最大電圧未満である。また、V1はVr未満であることが好ましい。1つの例示的な製造プロセスでは、ノード66における降伏電圧は約3.88ボルトである。リセット電圧VrおよびSwingFDがそれぞれ2.4ボルトおよび1.3ボルトに等しい場合、電圧V1は約1.3ボルトである。V1は1.3ボルトに等しいので、電圧VrとV1の合計は依然として3.88ボルト未満である。V1の最小値は0に等しい。このケースでは、ピクセルは超高ダイナミックレンジモードで動作しない。
[0041]基準電圧Vrefは、浮遊拡散ノード13において最大電圧振幅を得るように最適化される。換言すれば、この電圧は、マキシマム井戸キャパシティを得るように最適化される。上記のパラメータにより、Vrefは、浮動拡散ノード13における電圧がVrとSwingFDとの間の差である1.1ボルト未満であるときに比較器86をスイッチさせるように選ばれる。SwingFDに対する最大値は1.3ボルトであるが、これは、この値を超えると、フォトダイオード11からの光電荷が浮遊拡散ノード13に完全に転送されないかもしれないか、またはビット線19が飽和するからである。
[0042]上述の実施形態では、容量性オーバーフローピクセルの出力は、ビット線に結合される前にソースフォロワで増幅された。しかしながら、容量性トランスインピーダンス増幅器を含む他の形態の増幅器またはバッファを、この機能に利用できることを理解されたい。
[0043]上述の実施形態では、オーバーフローキャパシタのスイッチング端子は、接地または接地よりも大きいブースト電圧のいずれかに接続される。しかしながら、「接地」は単に1つの電力レールに対するラベルであり、Vddは接地よりも大きい他方の電力レールに対するラベルであり、ブースト電圧V1はVddと接地との間の中間であることが理解されよう。
[0044]システムの上述の実施形態は、システムの様々な態様を例示するために提供されている。しかしながら、異なる特定の実施形態を提供するために、異なる特定の実施形態に示されるシステムの異なる態様を組み合わせることができることを理解されたい。さらに、システムに対する様々な修正は、前述の説明および添付の図面から明らかになるであろう。
したがって、システムは、以下の特許請求の範囲によってのみ限定されるものである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
ビット線に接続された複数のピクセルセンサを備える装置であって、前記ピクセルセンサのうちの少なくとも1つは、
スイッチング端子を有するオーバーフローキャパシタと、浮遊拡散ノードとを特徴とする容量性オーバーフローピクセルセンサと、
行選択信号に応答して前記浮遊拡散ノードを前記ビット線に接続するバッファ増幅器と、
前記スイッチング端子を接地またはブースト電圧のいずれかに接続するスイッチと、 前記スイッチを制御し、前記ビット線に接続されたスイッチコントローラであって、前記ビット線上の電圧を決定し、前記ビット線上の前記電圧に依存して、前記ピクセルセンサの光への露光の間に前記スイッチング端子を前記ブースト電圧に接続し、前記オーバーフローキャパシタに蓄積された電荷の読み出しの間に前記スイッチング端子を接地または前記ブースト電圧のいずれかに接続するスイッチコントローラとを備える、装置。
[C2]
前記スイッチコントローラは、前記読み出しの間に前記スイッチング端子が接地に接続されたか前記ブースト電圧に接続されたかを示す信号を出力する、C1に記載の装置。
[C3]
前記スイッチコントローラは、前記ビット線上の前記電圧を予め定められた基準電圧と比較する比較器を備え、前記比較器は、前記ビット線上の前記電圧が前記予め定められた基準電圧よりも大きい場合、接地電圧の出力を有し、前記ビット線上の前記電圧が前記予め定められた基準電圧以下である場合、前記ブースト電圧の出力を有する、C1に記載の装置。
[C4]
前記容量性オーバーフローピクセルセンサは、前記容量性オーバーフローピクセルセンサ中のゲートにわたって最大許容電圧を設定するプロセスで構築され、ここで、前記浮遊拡散ノードは、前記装置を露光する前にリセット電圧にリセットされ、前記ブースト電圧プラス前記リセット電圧は、前記最大許容電圧未満である、C1に記載の装置。
[C5]
前記浮遊拡散ノードは、前記浮遊拡散ノード上の電圧振幅を特徴とし、ここで、前記予め定められた基準電圧は、前記電圧振幅を最大化するように選ばれる、C3に記載の装置。

Claims (5)

  1. ビット線に接続された複数のピクセルセンサを備える装置であって、前記ピクセルセンサのうちの少なくとも1つは、
    スイッチング端子を有するオーバーフローキャパシタと、浮遊拡散ノードとを特徴とする容量性オーバーフローピクセルセンサと、
    行選択信号に応答して前記浮遊拡散ノードを前記ビット線に接続するバッファ増幅器と、
    前記スイッチング端子を接地またはブースト電圧のいずれかに接続するスイッチと、
    記ビット線に接続され前記スイッチを制御するスイッチコントローラであって、前記ビット線上の電圧を監視し、前記ビット線上の前記電圧に依存して、前記ピクセルセンサの光への露光の間に前記スイッチング端子を前記ブースト電圧に接続し、前記オーバーフローキャパシタに蓄積された電荷の読み出しの間に前記スイッチング端子を接地または前記ブースト電圧のいずれかに接続するスイッチコントローラとを備える、装置。
  2. 前記スイッチコントローラは、前記読み出しの間に前記スイッチング端子が接地に接続されたか前記ブースト電圧に接続されたかを示す信号を出力する、請求項1に記載の装置。
  3. 前記スイッチコントローラは、前記ビット線上の前記電圧を予め定められた基準電圧と比較する比較器を備え、前記比較器は、前記ビット線上の前記電圧が前記予め定められた基準電圧よりも大きい場合、接地電圧の出力を有し、前記ビット線上の前記電圧が前記予め定められた基準電圧以下である場合、前記ブースト電圧の出力を有する、請求項1に記載の装置。
  4. 前記容量性オーバーフローピクセルセンサは、前記スイッチの前記制御に基づいて、前記オーバーフローキャパシタの前記スイッチング端子を有さない端子の電圧を最大許容電圧設定するプロセスで構築され、ここで、前記浮遊拡散ノードは、前記装置を露光する前にリセット電圧にリセットされ、前記ブースト電圧プラス前記リセット電圧は、前記最大許容電圧未満である、請求項1に記載の装置。
  5. 前記浮遊拡散ノードは、前記浮遊拡散ノード上の電圧振幅を特徴とし、ここで、前記予め定められた基準電圧は、前記電圧振幅を最大化するように選ばれる、請求項3に記載の装置。
JP2021521959A 2018-10-24 2019-10-10 超高ダイナミックレンジcmosセンサ Active JP7155420B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/169,895 2018-10-24
US16/169,895 US10484618B1 (en) 2018-10-24 2018-10-24 Ultra-high dynamic range CMOS sensor
PCT/US2019/055625 WO2020086287A1 (en) 2018-10-24 2019-10-10 Ultra-high dynamic range cmos sensor

Publications (2)

Publication Number Publication Date
JP2022505571A JP2022505571A (ja) 2022-01-14
JP7155420B2 true JP7155420B2 (ja) 2022-10-18

Family

ID=68536149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021521959A Active JP7155420B2 (ja) 2018-10-24 2019-10-10 超高ダイナミックレンジcmosセンサ

Country Status (7)

Country Link
US (1) US10484618B1 (ja)
EP (1) EP3871407B1 (ja)
JP (1) JP7155420B2 (ja)
KR (1) KR102691724B1 (ja)
CN (1) CN113228623B (ja)
CA (1) CA3117002A1 (ja)
WO (1) WO2020086287A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109327666B (zh) * 2018-11-20 2020-11-06 京东方科技集团股份有限公司 像素感应电路及其驱动方法、图像传感器、电子设备
US11089244B2 (en) * 2019-12-09 2021-08-10 BAE Systems Imaging Solutions Inc. Small pixel high dynamic range pixel sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148284A (ja) 2004-11-17 2006-06-08 Sony Corp 固体撮像装置及び固体撮像装置の駆動方法
JP2006262387A (ja) 2005-03-18 2006-09-28 Canon Inc 固体撮像装置及びカメラ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
KR20130062188A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
US9412782B2 (en) * 2013-07-08 2016-08-09 BAE Systems Imaging Solutions Inc. Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9819882B2 (en) * 2015-06-05 2017-11-14 Caeleste Cvba Global shutter high dynamic range sensor
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
US10057530B2 (en) * 2016-03-16 2018-08-21 BAE Systems Imaging Solutions Inc. High dynamic range imaging sensor array
EP3574470A4 (en) 2017-01-25 2020-07-29 BAE Systems Imaging Solutions Inc. EXTENDED DYNAMIC RANGE IMAGING NETWORK
US10939046B2 (en) * 2017-11-30 2021-03-02 BAE Systems Imaging Solutions Inc. LED flicker mitigation for motion pictures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148284A (ja) 2004-11-17 2006-06-08 Sony Corp 固体撮像装置及び固体撮像装置の駆動方法
JP2006262387A (ja) 2005-03-18 2006-09-28 Canon Inc 固体撮像装置及びカメラ

Also Published As

Publication number Publication date
KR102691724B1 (ko) 2024-08-05
EP3871407A4 (en) 2022-06-29
CN113228623A (zh) 2021-08-06
CA3117002A1 (en) 2020-04-30
JP2022505571A (ja) 2022-01-14
EP3871407A1 (en) 2021-09-01
CN113228623B (zh) 2023-09-12
WO2020086287A1 (en) 2020-04-30
US10484618B1 (en) 2019-11-19
EP3871407B1 (en) 2023-09-13
KR20210083292A (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
CN106993141B (zh) 摄像装置
JP4374115B2 (ja) アクティブピクセルセンサ
US9781278B2 (en) Solid-state image sensor and image reading apparatus
EP2832090B1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
CN101296305B (zh) 固态成像设备、其信号处理方法和成像装置
US20050092894A1 (en) High-low sensitivity pixel
CN111343396A (zh) 具有可控转换增益的图像传感器
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US8094220B2 (en) Solid-state imaging apparatus and driving method of solid-state imaging apparatus
JP7155420B2 (ja) 超高ダイナミックレンジcmosセンサ
CN105706361A (zh) 适用于cmos成像传感器的放大器
CN111447385B (zh) 全局快门图像传感器像素结构及其信号采样读取方法
CN111447384B (zh) 高动态范围全局快门像素结构及其信号采样读取方法
JP2006148328A (ja) 固体撮像装置
JP2006217421A (ja) 固体撮像装置
JP3948433B2 (ja) 固体撮像装置
US20230239591A1 (en) Image sensor, image capturing device and capacitance device
US7718945B2 (en) Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section
JP2013179479A (ja) 固体撮像装置及びこれを用いた電子カメラ
JP6213599B2 (ja) 撮像素子及び撮像装置
US20190356871A1 (en) Apparatus and methods for generating high dynamic range images
CN112738430B (zh) 可切换像素结构
CN111953914B (zh) Cmos图像传感器、像素单元及其控制方法
US20200335538A1 (en) Pixel and Imaging Array with Reduced Dark Current Adapted to Low Light Imaging
TW202434796A (zh) 用於影像感測器的像素電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150