CN111953914B - Cmos图像传感器、像素单元及其控制方法 - Google Patents

Abstract

本发明实施例提供一种CMOS图像传感器、像素单元及其控制方法，像素单元包括适于输出第一帧模拟信号的全局曝光结构和扩展结构，扩展结构适于耦接全局曝光结构而输出第二帧模拟信号，并且包括第一控制晶体管、第三电容、第二控制晶体管、第四电容、第三控制晶体管、第五电容，其中，第三电容的存储容量大于第一存储节点的存储容量，第一控制晶体管使第三电容选择性地与第一存储节点并联。本发明实施例的技术方案扩展了像素单元的动态范围。

Description

CMOS图像传感器、像素单元及其控制方法

技术领域

本发明涉及传感器技术领域，尤其涉及一种CMOS图像传感器、像素单元及其控制方法。

背景技术

图像传感器是一种将光信号转化成为电信号的半导体器件。图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器两大类。由于CMOS图像传感器具有功耗小、成本低、易于其它器件集成等优点，已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。

图像传感器的动态范围是图像传感器一项很重要的指标参数。动态范围表示图像传感器在同一幅图像中同时能探测到的最大光强信号和最小光强信号的范围。一般用dB来表示，公式如下：

其中P_max表示可探测的最大光强，P_min表示可探测的最小光强。一般图像传感器的动态范围在60-70dB之间，人眼的动态范围在100-120dB之间，高动态范围图像传感器对于兼顾暗处细节和亮处细节非常重要。

图像传感器的满阱容量(Full Well Capacity，FWC)是指像素所能收集并容纳的最大的电子的数量。对于一般线性响应图像传感器来讲，可探测的最大光强对应满阱容量，最小光强对应图像底噪噪声电子数，所以动态范围也可用满阱容量/底噪噪声电子数来表示。一般来讲，图像传感器的满阱越大，动态范围越高。

CMOS图像传感器的像素单元通常包含一个光电二级管和多个晶体管，根据CMOS图像传感器的像素单元包含晶体管的数目，CMOS图像传感器的像素单元的全局曝光结构包括5晶体管(5T)型、8晶体管(8T)型、9晶体管(9T)型等。

如图1所示，5T型全局曝光CMOS图像传感器的像素单元由抗光晕晶体管(Anti-Blooming)、传输晶体管TX、复位晶体管RST、源跟随器晶体管SF(Source Follower)、行选择管SEL，共5个晶体管组成，还包括光电二极管PPD(Pinned Photodiode)、存储节点FD。

包括5T全局曝光结构的像素单元存在技术缺陷。例如，寄生光感效应大。5T全局曝光结构的像素单元使用FD点为信号暂存节点，这个节点通常是PN结，上面覆盖金属用来减小寄生光感效应。这个节点临近PPD，如果覆盖过金属面积过大，会遮盖到正常感光的PPD上，从而影响PPD的感光效果；5T全局曝光结构的像素单元，先读取复位模拟信号再读取曝光模拟信号，两次不是相关的采样，不能实现相关双采样，因此相减并不能消除掉复位噪声，输出图像的噪声很大。

为了克服上述技术缺陷，现有技术提供了包括两级源极跟随器(即第一级源极跟随器和第二级源极跟随器)的全局曝光结构，该全局曝光结构还包括光电转换元件、传输晶体管、复位晶体管、存储节点FD、第一电容和第二电容。这种全局曝光结构可以实现相关双采样，即，在像素单元曝光后，先读出存储节点FD的复位电平，再读出存储节点FD的采样电平，量化后，将复位量化数据和和采样量化数据相减，由于两次采样产生的复位噪声是相关的，因此可以消除复位噪声。

具有两级源极跟随器的全局曝光结构包括8T型全局曝光结构(其具有8个晶体管)和9T型全局曝光结构(其具有9个晶体管)等。

如图2所示，9T型全局曝光结构的像素单元由传输晶体管TX、复位晶体管RST、第一级源跟随器晶体管SF1、第二级源跟随器晶体管SF2、隔离晶体管AMS、放电晶体管Bias、开关晶体管SWR和SWS、行选择晶体管SEL，共9个晶体管组成，还包括光电二极管PPD、两个采样电容Cr、Cs。

但是，现有全局曝光结构的像素单元不具有高动态范围。

发明内容

本发明解决的技术问题是如何提高全局曝光结构的像素单元的动态范围。

为解决上述技术问题，本发明实施例提供一种CMOS图像传感器的像素单元，包括适于输出第一帧模拟信号的全局曝光结构，其包括光电转换元件、传输晶体管、第一存储节点、第二存储节点、第一电容、第二电容，像素单元还包括：扩展结构，其适于耦接全局曝光结构而输出第二帧模拟信号，扩展结构包括第一控制晶体管、第三电容、第二控制晶体管、第四电容、第三控制晶体管、第五电容，第一控制晶体管的第一端耦接第一存储节点，第三电容的第一端耦接至第一控制晶体管的第二端、第二端耦接第一电源线，第四电容的第一端耦接第二控制晶体管的第二端、第二端耦接第一电源线，第五电容的第一端耦接第三控制晶体管的第二端、第二端耦接第一电源线，第二控制晶体管和第三控制晶体管的第一端均耦接第二存储节点，第一电源线为提供公共接地端电压的电源线；其中，第三电容的存储容量大于第一存储节点的存储容量，第一控制晶体管使第三电容选择性地与第一存储节点并联。

可选地，第三电容的存储容量为第一存储点节的存储容量的N倍，N为大于或等于8的整数。

可选地，包括控制模块，其适于控制第一控制晶体管的导通或截止，以控制曝光期间收集的电荷存储到第一存储节点、或存储到第一存储节点和第三电容上。

可选地，全局曝光结构为9T型全局曝光结构，其还包括：复位晶体管、第一级源极跟随器、隔离晶体管、第四控制晶体管、第五控制晶体管、第六控制晶体管、第二级源极跟随器和行选择晶体管，光电转换元件的阳极端耦接第一电源线、阴极端耦接传输晶体管的第一端，传输晶体管的第二端耦接复位晶体管的第二端，复位晶体管的第一端耦接第二电源线，第一级源极跟随器的栅极耦接第一存储节点、第一端耦接第二电源线，隔离晶体管的第一端耦接第一级源极跟随器的第二端，第四控制晶体管的第一端耦接第二存储节点、第二端耦接第一电源线，第五控制晶体管的第一端耦接第二存储节点、第二端耦接第一电容的第一端，第一电容的第二端耦接第一电源线，第六控制晶体管的第一端耦接第二存储节点、第二端耦接第二电容的第一端，第二电容的第二端耦接第一电源线，第二级源极跟随器的栅极耦接隔离晶体管的第二端、第一端耦接第二电源线，行选择晶体管的第一端耦接第二级源极跟随器的第二端、第二端耦接像素单元的位线，其中，第二电源线为向像素单元提供工作电压的电源线。

可选地，像素单元还包括量化结构，其适于接收第一帧模拟信号、量化第一帧模拟信号并基于所量化的第一帧模拟信号而获得第一帧量化数据，接收第二帧模拟信号、量化第二帧模拟信号并基于所量化的第二帧模拟信号而获得第二帧量化数据，以及相加第一帧量化数据和第二帧量化数据而获得最终量化数据。

可选地，第一帧模拟信号包括第一帧复位模拟信号和第一帧曝光模拟信号，第二帧模拟信号包括第二帧复位模拟信号和第二帧曝光模拟信号，量化结构包括：第一量化子模块，其适于量化第一帧复位模拟信号而获得第一帧复位量化数据、量化第一帧曝光模拟信号而获得第一帧曝光量化数据、相减第一帧复位量化数据和第一帧曝光量化数据而获得第一帧量化数据；第二量化子模块，其适于量化第二帧复位模拟信号而获得第二帧复位量化数据、量化第二帧曝光模拟信号而获得第二帧采样量化数据、相减第二帧复位量化数据和第二帧曝光量化数据而获得第二帧量化数据；处理子模块，其适于相加第一帧量化数据和第二帧量化数据而获得最终量化数据。

本发明实施例还提供一种控制像素单元的方法,包括：将复位晶体管和传输晶体管的栅极控制信号设置为高电平，以复位第一存储节点和光电转换元件，将复位晶体管和传输晶体管的栅极控制信号设置为低电平，以使像素单元开始曝光；曝光结束后，将隔离晶体管、第一控制晶体管和第四控制晶体管的栅极控制信号设置为高电平；将复位晶体管的栅极控制信号设置为高电平，以复位第一存储节点和第三电容；将复位晶体管的栅极控制信号设置为低电平，再将第二控制晶体管的栅极控制信号设置为高电平，以对第四电容进行充电，再将第二控制晶体管的栅极控制信号设置为低电平，以将第二帧复位模拟信号存储在第四电容上；将第一控制晶体管的栅极控制信号设置为低电平，将第五控制晶体管的栅极控制信号设置为高电平，以对第一电容进行充电，再将第五控制晶体管的栅极控制信号设置为低电平，以将第一帧复位模拟信号存储在第一电容上；将传输晶体管栅极控制信号设置为高电平，以将曝光期间收集的电荷从光电转换元件转移到第一存储节点上，转移完成后将传输晶体管栅极控制信号设置为低电平；将第六控制晶体管的栅极控制信号设置为高电平，以对第二电容进行充电，再第六控制晶体管的栅极控制信号设置为低电平，以将第一帧曝光模拟信号存储在第二电容上；将第一控制晶体管的栅极控制信号设置为高电平，再将传输晶体管的栅极控制信号设置为高电平，将存储在光电转换元件的电荷转移到第一存储节点和第三电容上；将第三控制晶体管的栅极控制信号设置为高电平，以对第五电容进行充电，再将第三控制晶体管的栅极控制信号设置为低电平，以将第二帧曝光模拟信号存储在第五电容上。

可选地，将第一控制晶体管、隔离晶体管、第四控制晶体管的栅极控制信号设置为低电平，以开始进入逐行读出阶段；将行选择晶体管栅极控制信号设置为高电平，将第四控制晶体管的栅极控制信号设置为高电平随后又设置为低电平，以复位第二存储节点，随后将第五控制晶体管的栅极控制信号设置为高电平，第二级源极跟随器将第二存储节点的第一帧复位模拟信号传到位线上，以采样第一帧复位模拟信号，接着将第五控制晶体管的栅极控制信号设置为低电平；将第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平，以复位第二存储节点，随后将第六控制晶体管的栅极控制信号设置为高电平，第二级源极跟随器将第二存储节点的第一帧曝光模拟信号传到位线上，以采集第一帧曝光模拟信号，接着将第六控制晶体管的栅极控制信号设置为低电平；将第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平以复位第二存储节点，随后将第二控制晶体管的栅极控制信号设置为高电平，第二级源极跟随器将第二存储节点的第二帧复位模拟信号传到位线上，以采样第二帧复位模拟信号，接着将第二控制晶体管的栅极控制信号设置为低电平；将第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平以复位第二存储节点，随后将第三控制晶体管的栅极控制信号设置为高电平，第二级源极跟随器将第二存储节点的第二帧曝光模拟信号传到位线上，以采样第二帧曝光模拟信号，接着将第三控制晶体管的栅极控制信号设置为低电平。

可选地，量化第一帧复位模拟信号而获得第一帧复位量化数据、量化第一帧曝光模拟信号而获得第一帧曝光量化数据、相减第一帧复位量化数据和第一帧曝光量化数据而获得第一帧量化数据；量化第二帧复位模拟信号而获得第二帧复位量化数据、量化第二帧曝光模拟信号而获得第二帧曝光量化数据、相减第二帧复位量化数据和第二帧曝光量化数据而获得第二帧量化数据；相加第一帧量化数据和第二帧量化数据而获得最终量化数据。

本发明实施例还提供一种CMOS图像传感器,包括行选择电路、列选择电路和像素阵列，像素阵列包括若干个成阵列排布的像素单元，像素单元为上述像素单元。

与现有技术相比，本发明实施例的技术方案在现有两级源极跟随器的全局曝光结构中，增加了扩展结构等，提高了图像传感器像素单元的动态范围。

附图说明

图1是现有技术中5T型全局曝光结构像素单元的结构示意图；

图2是现有技术中9T型全局曝光结构像素单元的结构示意图；

图3是本发明实施例一种CMOS图像传感器的像素单元的结构示意图；

图4是本发明实施例又一种CMOS图像传感器的像素单元的结构示意图；

图5是本发明实施例一种具有9T型全局曝光结构的像素单元的结构示意图；

图6是本发明实施例控制图5所示像素单元的方法示意图；

图7是本发明实施例对图5所示像素单元进行全局操作和逐行读出的时序图；

图8是本发明实施例一种CMOS图像传感器的结构示意图。

具体实施方式

包括现有全局曝光结构的图像传感器中，像素单元的动态范围较小，不具有高动态范围，不能满足全局曝光(Global Shutter)下高动态范围应用的需求。

根据曝光方式的不同，现有CMOS传感器可以分为逐行曝光的CMOS传感器和全局曝光的CMOS传感器。全局曝光指一帧图像里的所有像素，在某一时刻同时开始曝光，在另一时刻同时结束曝光。全局曝光由于各行曝光时间起始点和结束点相同，可以消除逐行曝光的运动模糊的缺陷，并实现清晰的图像输出。5T和9T都属于全局曝光的CMOS传感器。

现有全局曝光结构的像素单元，根据

V＝Q/C (2)

其中，V、Q和C分为别电压、电荷量和电容参数。

由以上公式可以得知，在电荷量一定的情况下，电容越小，电压波动越大，即灵敏度越高。因此为了能够提高感光灵敏度，FD不能做得很大，这就使得像素的满阱容量(FWC)较小，导致像素单元的动态范围较小。

本发明的技术方案利用现有具有两级源极跟随器的全局曝光结构，利用相关双采样，将两次信号相减，消除复位噪声。同时增加了扩展结构，选择性的扩展存储节点。第一帧模拟信号可以为高灵敏度帧，对应图像暗处的细节；第二帧模拟信号可以为低灵敏度帧，对应图像亮处的细节。通过第一控制晶体管使第三电容选择性地与第一存储节点并联，可以达到扩展动态范围的目的。

在本发明的实施例中，全局曝光结构包括7T型、8T型全局曝光结构和9T型等类型的全局曝光结构，该类型的全局曝光结构包括复位电容、采样电容、控制复位电容的晶体管、控制采样电容的晶体管、第一源级跟随器和第二源级跟随器。

在本发明的说明书中，具有相同名称的部件具有相同或相似的功能、位置关系和连接关系；具有相同或类似标记的信号具有相同或相似的功能、发送部件和接收部件。

为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例进行详细说明。

图3是本发明实施例一种CMOS图像传感器的像素单元的结构示意图。该像素单元10包括具有两级源极跟随器的全局曝光结构100、扩展结构200。

全局曝光结构100适于输出第一帧模拟信号的全局曝光结构，其包括光电转换元件PPD、传输晶体管TX、第一存储节点FD、第二存储节点SD、第一电容Cr1、第二电容Cs1等。具体而言，第一帧模拟信号包括第一帧复位模拟信号和第一帧曝光模拟信号；在像素单元10曝光后，读出第一存储节点FD的第一帧复位模拟信号，读出第一存储节点FD的第一帧曝光模拟信号，其中，分别采样的第一帧复位模拟信号和第一帧曝光模拟信号噪声是相关的，即相关双采样，在量化结构300中将该两个信号相减，可以消除第一帧模拟信号的复位噪声。

扩展结构200适于耦接全局曝光结构而输出第二帧模拟信号，扩展结构200包括第一控制晶体管SS1、第三电容C1、第二控制晶体管SWR2、第四电容Cr2、第三控制晶体管SWS2、第五电容Cs2，第一控制晶体管SS1的第一端耦接第一存储节点FD，第三电容C1的第一端耦接至第一控制晶体管SS1的第二端、第二端耦接第一电源线，第四电容Cr2的第一端耦接第二控制晶体管SWR2的第二端、第二端耦接第一电源线，第五电容Cs2的第一端耦接第三控制晶体管SWS2的第二端、第二端耦接第一电源线，第二控制晶体管SWR2和第三控制晶体管SWS2的第一端均耦接第二存储节点SD，第一电源线为提供公共接地端电压的电源线；其中，第三电容C1的存储容量大于第一存储节点FD的存储容量，第一控制晶体管SS1使第三电容C1选择性地与第一存储节点FD并联。

具体而言，第二帧模拟信号包括第二帧复位模拟信号和第二帧曝光模拟信号；在像素单元10曝光后，读出第一存储节点FD和第三电容C1的第二帧复位模拟信号，读出第一存储节点FD和第三电容C1的第二帧曝光模拟信号，其中，分别采样的第二帧复位模拟信号和第二帧曝光模拟信号噪声是相关的，即相关双采样，在量化结构300中将该两个信号相减，可以消除第二帧模拟信号的复位噪声。

在具体实施中，在像素单元10曝光后，具有四个读出操作，即，读出第一存储节点FD的第一帧复位模拟信号(第一读出操作)、读出第一存储节点FD的第一帧曝光模拟信号(第二读出操作)、读出第一存储节点FD和第三电容C1的第二帧复位模拟信号(第三读出操作)、以及读出第一存储节点FD和第三电容C1的第二帧曝光模拟信号(第四读出操作)，这四个读出操作的顺序可以任意。较优地，将第一读出操作和第二读出操作二者连续操作，或者将第三读出操作和第四读出操作二者连续操作，以减少第一控制晶体管SS1打开的次数；更优地，将第一读出操作和第二读出操作二者连续操作，以及将第三读出操作和第四读出操作二者连续操作，以进一步减少第一控制晶体管SS1打开的次数。

在一些实施例中，由控制模块控制第一控制晶体管SS1的导通或截止。控制模块可以为ISP(Image Signal Processor)图像处理器。当光强较小时，第一控制晶体管SS1截止，将曝光期间收集的电荷存储在第一存储节点FD上，此时对应第一帧模拟信号，为高灵敏度帧，存储图像暗处的细节。当光强较大时，由控制模块控制第一控制晶体管SS1的导通，第一存储节点FD和第三电容C1并联，将曝光期间收集的电荷存储在第一存储节点FD和第三电容C1上，此时对应第二帧模拟信号，为低灵敏度帧，存储图像亮处的细节，这使得像素的满阱容量变大，从而提高了像素单元10的动态范围。

第三电容C1的存储容量大于第一存储节点FD的存储容量。例如，第三电容C1的存储容量为第一存储点节的存储容量的N倍，N为大于或等于8的整数。

在具体实施中，通过光电二极管将光信号转成电荷，并通过传输晶体管将该电荷存储在第一存储节点FD上、或者在第一存储节点FD和第三电容C1上。

如公式(1)所示，其中P_max表示可探测的最大光强，对应于第三电容C1和第一存储节点FD的电容值；P_min表示可探测的最小光强，对应于第一存储节点FD的电容值。可以用20lgN来表示动态范围的提高值，N为第三电容C1的电容值与第一存储节点FD的电容值之和是第一存储节点FD的电容值的倍数。

其中，C_FD为第一存储节点FD的电容值，C_C1为第三电容C1的电容值。例如，当第一存储节点FD的电容值与第三电容C1的电容值之和是第一存储节点FD的电容值的32倍时，动态范围可提高约30dB；当第一存储节点FD的电容值与第三电容C1的电容值之和是第一存储节点FD的电容值的100倍时，动态范围可提高约40dB。由于提升动态范围往往以牺牲灵敏度为代价，并且增大第三电容C1也会扩大电路板的尺寸，因此第三电容C1不是做的越大越好。

图4是本发明实施例又一种CMOS图像传感器的像素单元的结构示意图。该像素单元20包括具有两级源极跟随器的全局曝光结构100、扩展结构200和量化结构300。

具体而言，像素单元20还可以包括量化结构300，其适于接收第一帧模拟信号、量化第一帧模拟信号并基于所量化的第一帧模拟信号而获得第一帧量化数据，接收第二帧模拟信号、量化第二帧模拟信号并基于所量化的第一帧模拟信号而获得第二帧量化数据，以及相加第一帧量化数据和第二帧量化数据而获得最终量化数据。

具体而言，第一帧模拟信号包括第一帧复位模拟信号和第一帧曝光模拟信号，第二帧模拟信号包括第二帧复位模拟信号和第二帧曝光模拟信号，量化结构300包括：第一量化子模块，其适于量化第一帧复位模拟信号而获得第一帧复位量化数据、量化第一帧曝光模拟信号而获得第一帧信号量化数据、相减第一帧复位量化数据和第一帧信号量化数据而获得第一帧量化数据；第二量化子模块，其适于量化第二帧复位模拟信号而获得第二帧复位量化数据、量化第二帧曝光模拟信号而获得第二帧信号量化数据、相减第二帧复位量化数据和第二帧信号量化数据而获得第二帧量化数据；处理子模块，其适于相加第一帧量化数据和第二帧量化数据而获得最终量化数据。在具体实施中，由控制模块控制第一控制晶体管SS1的导通或截止。

当第一控制晶体管SS1截止时，可以输出第一帧模拟信号，为高灵敏度帧，可以对应图像暗处的细节。具体而言，第一帧模拟信号包括第一帧复位模拟信号和第一帧曝光模拟信号；在像素单元20曝光后，先读出第一存储节点FD的第一帧复位模拟信号，再读出第一存储节点FD的第一帧曝光模拟信号，其中，分别采样的第一帧复位模拟信号和第一帧曝光模拟信号噪声是相关的，即相关双采样，在量化结构300中将该两个信号相减，可以消除第一帧模拟信号的复位噪声。

当第一控制晶体管SS1导通时，可以输出第二帧模拟信号，为低灵敏度帧，可以对应图像亮处的细节。具体而言，第二帧模拟信号包括第二帧复位模拟信号和第二帧曝光模拟信号；在像素单元20曝光后，先读出第一存储节点FD和第三电容C1的第二帧复位模拟信号，再读出第一存储节点FD和第三电容的第二帧曝光模拟信号，其中分别采样的第二帧复位模拟信号和第二帧第一存储节点FD的电容值的和曝光模拟信号噪声是相关的，即相关双采样，在量化结构300中将该两个信号相减，可以消除第二帧模拟信号的复位噪声。

通过分别量化高灵敏度帧和低灵敏度帧。并将量化后的高灵敏度帧和低灵敏度帧进行融合，使瞬态画面中的亮区域和暗区域的细节信息在同一幅图像中得以体现，得到清晰的图像，扩展了像素的动态范围。

例如，在相加第一帧量化数据和第二帧量化数据时，可以取第二帧量化数据中未饱和的图像数据，而第二帧量化数据中中饱和或过饱和的图像数据可以由第一帧中相应位置处的量化数据乘以一个倍数(第二帧与第一帧的灵敏度比值)来替代，从而融合了第一帧量化数据和第二帧量化数据。

图5是本发明实施例一种具有9T型全局曝光结构的像素单元的结构示意图。该像素单元30包括9T型全局曝光结构110和扩展结构210。

9T型全局曝光结构110除了包括光电转换元件PPD、传输晶体管TX、第一存储节点FD、第二存储节点SD、第一电容Cr1、第二电容Cs1之外，还包括：复位晶体管RST、第一级源极跟随器SF1、隔离晶体管AMS、第四控制晶体管BIAS、第五控制晶体管SWR1、第六控制晶体管SWS1、第二级源极跟随器SF2和行选择晶体管SEL。

光电转换元件PPD的阳极端耦接第一电源线、阴极端耦接传输晶体管TX的第一端，传输晶体管TX的第二端耦接复位晶体管RST的第二端，复位晶体管RST的第一端耦接第二电源线VDD，第一级源极跟随器SF1的栅极耦接第一存储节点FD、第一端耦接第二电源线VDD，隔离晶体管AMS的第一端耦接第一级源极跟随器SF1的第二端，第四控制晶体管BIAS的第一端耦接第二存储节点SD、第二端耦接第一电源线，第五控制晶体管SWR1的第一端耦接隔离晶体管AMS的第二端、第二端耦接第一电容Cr1的第一端，第一电容Cr1的第二端耦接第一电源线，第六控制晶体管SWS1的第一端耦接第二存储节点SD、第二端耦接第二电容Cs1的第一端，第二电容Cs1的第二端耦接第一电源线，第二级源极跟随器SF2的栅极耦接隔离晶体管AMS的第二端、第一端耦接第二电源线VDD，行选择晶体管SEL的第一端耦接第二级源极跟随器SF2的第二端、第二端耦接像素单元30的位线(Bitline)，其中，第二电源线VDD为向像素单元30提供工作电压的电源线。

附图所示实施例中9T型全局曝光结构110的所有晶体管均为NMOS管，但是，在其他实施例中，可以使用PMOS管代替所有的NMOS管。

图6是本发明实施例控制像素单元30的方法，其可以基于图7所示的曝光时序图。方法40包括如下步骤：

步骤S110：将复位晶体管RST和传输晶体管TX的栅极控制信号设置为高电平，以复位第一存储节点FD和光电转换元件PPD，将复位晶体管RST和传输晶体管TX的栅极控制信号设置为低电平，以使像素单元30开始曝光；

步骤S120：曝光结束后，将隔离晶体管AMS、第一控制晶体管SS1和第四控制晶体管BIAS的栅极控制信号设置为高电平；

步骤S130：将复位晶体管RST的栅极控制信号设置为高电平，以复位第一存储节点FD和第三电容C1；

步骤S140：将复位晶体管RST的栅极控制信号设置为低电平，再将第二控制晶体管SWR2的栅极控制信号设置为高电平，以对第四电容Cr2进行充电，再将第二控制晶体管SWR2的栅极控制信号设置为低电平，以将第二帧复位模拟信号存储在第四电容Cr2上；

步骤S150：将第一控制晶体管SS1的栅极控制信号设置为低电平，将第五控制晶体管SWR1的栅极控制信号设置为高电平，以对第一电容Cr1进行充电，再将第五控制晶体管SWR1的栅极控制信号设置为低电平，以将第一帧复位模拟信号存储在第一电容Cr1上；

步骤S160：将传输晶体管TX栅极控制信号设置为高电平，以将曝光期间收集的电荷从光电转换元件PPD转移到第一存储节点FD上，转移完成后将传输晶体管TX栅极控制信号设置为低电平；

步骤S170：将第六控制晶体管SWS1的栅极控制信号设置为高电平，以对第二电容Cs1进行充电，再第六控制晶体管SWS1的栅极控制信号设置为低电平，以将第一帧曝光模拟信号存储在第二电容Cs1上；

步骤S180：将第一控制晶体管SS1的栅极控制信号设置为高电平，再将传输晶体管TX的栅极控制信号设置为高电平，将存储在光电转换元件PPD的电荷转移到第一存储节点FD和第三电容C1上；

步骤S190：将第三控制晶体管SWS2的栅极控制信号设置为高电平，以对第五电容Cs2进行充电，再将第三控制晶体管SWS2的栅极控制信号设置为低电平，以将第二帧曝光模拟信号存储在第五电容Cs2上。

步骤S140的执行中，可以由控制模块控制第一控制晶体管SS1导通，即将第一控制晶体管SS1的栅极控制信号设置为高电平，此时曝光收集到的电荷存储在第一存储节点FD和第三电容C1上，通过此步骤，将存储在第二帧复位模拟信号存储在第四电容Cr2上。

在步骤S150的执行中，可以由控制模块控制第一控制晶体管SS1截止，即将第一控制晶体管SS1的栅极控制信号设置为低电平，此时电荷存储在第一存储节点FD上，通过此步骤，将第一帧复位模拟信号存储在第一电容Cr1上。

在步骤S160、170的执行中，可以将曝光期间收集的电荷从光电转换元件PPD转移到第一存储节点FD，再将第一帧曝光模拟信号存储在第二电容Cs1上。

在步骤S180、190的执行中，可以由控制模块控制第一控制晶体管SS1导通，即将第一控制晶体管SS1的栅极控制信号设置为高电平，此时电荷存储在第一存储节点FD和第三电容C1上。通过此步骤，将第二帧曝光模拟信号存储在第五电容Cs2上。

在本发明的上述实施例中，先后操作第二控制晶体管SWR2、第五控制晶体管SWR1、第六控制晶体管SWS1和第三控制晶体管SWS2，以此来降低第一控制晶体管SS1导通和截止的次数，提高像素单元30的工作效率。

在本发明的其他实施例中，第五控制晶体管SWR1、第六控制晶体管SWS1、第二控制晶体管SWR2和第三控制晶体管SWS2的操作顺序可以随意调整。

具体而言，在像素单元30曝光后，具有四个读出操作，即，基于第五控制晶体管SWR1的导通和截止而读出第一存储节点FD的第一帧复位模拟信号(第一读出操作)、基于第六控制晶体管SWS1的导通和截止而读出第一存储节点FD的第一帧曝光模拟信号(第二读出操作)、基于第二控制晶体管SWR2的导通和截止而读出第一存储节点FD和第三电容C1的第二帧复位模拟信号(第三读出操作)、以及基于第三控制晶体管SWS2的导通和截止而读出第一存储节点FD和第三电容C1的第二帧曝光模拟信号(第四读出操作)。

这四个读出操作的顺序可以任意。较优地，将第一读出操作和第二读出操作二者连续操作，或者将第三读出操作和第四读出操作二者连续操作，以减少第一控制晶体管SS1打开的次数；更优地，将第一读出操作和第二读出操作二者连续操作，以及将第三读出操作和第四读出操作二者连续操作，以进一步减少第一控制晶体管SS1打开的次数。

上述步骤S110-S190属于全局操作阶段，其结束后，可以进入逐行读出阶段。相应地，本发明实施例的方法可以包括以下步骤S210-S250。

步骤S210：将第一控制晶体管SS1、隔离晶体管AMS、第四控制晶体管BIAS的栅极控制信号设置为低电平，以开始进入逐行读出阶段；

步骤S220：将行选择晶体管SEL栅极控制信号设置为高电平，将第四控制晶体管BIAS的栅极控制信号设置为高电平随后又设置为低电平，以复位第二存储节点SD，随后将第五控制晶体管SWR1的栅极控制信号设置为高电平，第二级源极跟随器SF2将第二存储节点SD的第一帧复位模拟信号传到位线上，以采样第一帧复位模拟信号，如图7中s1处示意，接着将第五控制晶体管SWR1的栅极控制信号设置为低电平；

步骤S230：将第四控制晶体管BIAS的栅极控制信号设置为高电平，随后设置为低电平，以复位第二存储节点SD，随后将第六控制晶体管SWS1的栅极控制信号设置为高电平，第二级源极跟随器SF2将第二存储节点SD的第一帧曝光模拟信号传到位线上，以采集第一帧曝光模拟信号，如图7中s2处示意，接着将第六控制晶体管SWS1的栅极控制信号设置为低电平；

步骤S240：将第四控制晶体管BIAS的栅极控制信号设置为高电平，随后设置为低电平以复位第二存储节点SD，随后将第二控制晶体管SWR2的栅极控制信号设置为高电平，第二级源极跟随器SF2将第二存储节点SD的第二帧复位模拟信号传到位线上，以采样第二帧复位模拟信号，如图7中s3处示意，接着将第二控制晶体管SWR2的栅极控制信号设置为低电平；

步骤S250：将第四控制晶体管BIAS的栅极控制信号设置为高电平，随后设置为低电平以复位第二存储节点SD，随后将第三控制晶体管SWS2的栅极控制信号设置为高电平，第二级源极跟随器SF2将第二存储节点SD的第二帧曝光模拟信号传到位线上，以采样第二帧曝光模拟信号，即图7中s4处示意，接着将第三控制晶体管SWS2的栅极控制信号设置为低电平。在步骤S220、步骤S230的执行中，将曝光期间收集的第一帧复位模拟信号和第一帧曝光模拟信号读出到位线，第一帧模拟信号包括先读出的第一帧复位模拟信号和后读出的第一帧曝光模拟信号，第一帧模拟信号，可以为高灵敏度帧，存储图像暗处的细节。

在步骤S240、步骤S250的执行中，将曝光期间收集的第二帧复位模拟信号和第二帧曝光模拟信号读出到位线，第二帧模拟信号包括先读出的第二帧复位模拟信号和后读出的第二帧曝光模拟信号，第二帧模拟信号，可以为低灵敏度帧，存储图像亮处的细节。

本发明的上述实施例中，先后操作第五控制晶体管SWR1、第六控制晶体管SWS1、第二控制晶体管SWR2和第三控制晶体管SWS2。

应理解，在本发明的其他实施例中，第五控制晶体管SWR1、第六控制晶体管SWS1、第二控制晶体管SWR2和第三控制晶体管SWS2的操作顺序可以随意调整。

上述步骤S210-S250属于逐行读出阶段，其结束后，可以进入量化阶段。相应地，本发明实施例的方法可以包括以下步骤S310-S330。

步骤S310：量化第一帧复位模拟信号而获得第一帧复位量化数据、量化第一帧曝光模拟信号而获得第一帧采样量化数据、相减第一帧复位量化数据和第一帧采样量化数据而获得第一帧量化数据；

步骤S320：量化第二帧复位模拟信号而获得第二帧复位量化数据、量化第二帧曝光模拟信号而获得第二帧曝光量化数据、相减第二帧复位量化数据和第二帧曝光量化数据而获得第二帧量化数据；

步骤S330：相加第一帧量化数据和第二帧量化数据而获得最终量化数据。

在步骤S310的执行中，可以在量化结构300中量化第一帧复位模拟信号而获得第一帧复位量化数据、量化第一帧曝光模拟信号而获得第一帧采样量化数据、相减第一帧复位量化数据和第一帧采样量化数据而获得第一帧量化数据，从而消除第一帧模拟信号的复位噪声。

在步骤S320的执行中，可以在量化结构300中量化第二帧曝光模拟信号而获得第二帧采样量化数据、相减第二帧复位量化数据和第二帧采样量化数据而获得第二帧量化数据，从而消除第二帧模拟信号的复位噪声。

在步骤S320的执行中，可以将量化后的高灵敏度帧(第一帧模拟信号)和低灵敏度帧(第二帧模拟信号)进行融合，通过图像融合的方法，使瞬态画面中的亮区域和区域的细节信息在同一幅图像中得以体现，得到清晰的图像，扩展了像素的动态范围。

例如，在相加第一帧量化数据和第二帧量化数据时，可以取第二帧量化数据中未饱和的图像数据，而第二帧量化数据中中饱和或过饱和的图像数据可以由第一帧中相应位置处的量化数据乘以一个倍数(第二帧与第一帧的灵敏度比值)来替代，从而融合了第一帧量化数据和第二帧量化数据。

图8是本发明实施例一种CMOS图像传感器的结构示意图。

CMOS图像传感器400包括行选择电路410、列选择电路420和像素阵列430，像素阵列430包括若干个成阵列排布的像素单元，像素单元可以为上文结合图3至5的像素单元。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种CMOS图像传感器的像素单元，包括适于输出第一帧模拟信号的全局曝光结构，其包括光电转换元件、传输晶体管、第一存储节点、第二存储节点、第一电容和第二电容，其特征在于，所述像素单元还包括：

扩展结构，其适于耦接所述全局曝光结构而输出第二帧模拟信号，所述扩展结构包括第一控制晶体管、第三电容、第二控制晶体管、第四电容、第三控制晶体管和第五电容，所述第一控制晶体管的第一端耦接所述第一存储节点，所述第三电容的第一端耦接至第一控制晶体管的第二端、第二端耦接第一电源线，所述第四电容的第一端耦接所述第二控制晶体管的第二端、第二端耦接所述第一电源线，所述第五电容的第一端耦接所述第三控制晶体管的第二端、第二端耦接所述第一电源线，所述第二控制晶体管和所述第三控制晶体管的第一端均耦接所述第二存储节点，所述第一电源线为提供公共接地端电压的电源线；其中，所述第三电容的存储容量大于所述第一存储节点的存储容量，所述第一控制晶体管使所述第三电容选择性地与所述第一存储节点并联。

2.根据权利要求1所述的像素单元，其特征在于，所述第三电容的存储容量为所述第一存储节点的存储容量的N倍，所述N为大于或等于8的整数。

3.根据权利要求1所述的像素单元，其特征在于，包括控制模块，其适于控制所述第一控制晶体管的导通或截止，以控制曝光期间收集的电荷存储到所述第一存储节点、或存储到所述第一存储节点和所述第三电容上。

4.根据权利要求1所述的像素单元，其特征在于，所述全局曝光结构为9T型全局曝光结构，其还包括：复位晶体管、第一级源极跟随器、隔离晶体管、第四控制晶体管、第五控制晶体管、第六控制晶体管、第二级源极跟随器和行选择晶体管，所述光电转换元件的阳极端耦接所述第一电源线、阴极端耦接所述传输晶体管的第一端，所述传输晶体管的第二端耦接复位晶体管的第二端，所述复位晶体管的第一端耦接第二电源线，所述第一级源极跟随器的栅极耦接所述第一存储节点、第一端耦接所述第二电源线，所述隔离晶体管的第一端耦接所述第一级源极跟随器的第二端，所述第四控制晶体管的第一端耦接所述第二存储节点、第二端耦接所述第一电源线，所述第五控制晶体管的第一端耦接所述第二存储节点、第二端耦接所述第一电容的第一端，所述第一电容的第二端耦接所述第一电源线，所述第六控制晶体管的第一端耦接所述第二存储节点、第二端耦接所述第二电容的第一端，所述第二电容的第二端耦接所述第一电源线，所述第二级源极跟随器的栅极耦接所述隔离晶体管的第二端、第一端耦接所述第二电源线，所述行选择晶体管的第一端耦接所述第二级源极跟随器的第二端、第二端耦接所述像素单元的位线，其中，所述第二电源线为向所述像素单元提供工作电压的电源线。

5.根据权利要求4所述的像素单元，其特征在于，所述像素单元还包括量化结构，其适于接收所述第一帧模拟信号、量化所述第一帧模拟信号并基于所量化的第一帧模拟信号而获得第一帧量化数据，接收所述第二帧模拟信号、量化所述第二帧模拟信号并基于所量化的第二帧模拟信号而获得第二帧量化数据，以及相加所述第一帧量化数据和所述第二帧量化数据而获得最终量化数据。

6.根据权利要求5所述的像素单元，其特征在于，所述第一帧模拟信号包括第一帧复位模拟信号和第一帧曝光模拟信号，所述第二帧模拟信号包括第二帧复位模拟信号和第二帧曝光模拟信号，所述量化结构包括：

第一量化子模块，其适于量化所述第一帧复位模拟信号而获得第一帧复位量化数据、量化所述第一帧曝光模拟信号而获得第一帧曝光量化数据、相减所述第一帧复位量化数据和所述第一帧曝光量化数据而获得所述第一帧量化数据；

第二量化子模块，其适于量化所述第二帧复位模拟信号而获得第二帧复位量化数据、量化所述第二帧曝光模拟信号而获得第二帧曝光量化数据、相减所述第二帧复位量化数据和所述第二帧曝光量化数据而获得所述第二帧量化数据；

处理子模块，其适于相加所述第一帧量化数据和所述第二帧量化数据而获得所述最终量化数据。

7.一种控制如权利要求6所述像素单元的方法，其特征在于，包括：

将所述复位晶体管和传输晶体管的栅极控制信号设置为高电平，以复位所述第一存储节点和所述光电转换元件，将所述复位晶体管和所述传输晶体管的栅极控制信号设置为低电平，以使所述像素单元开始曝光；

曝光结束后，将所述隔离晶体管、所述第一控制晶体管和所述第四控制晶体管的栅极控制信号设置为高电平；

将所述复位晶体管的栅极控制信号设置为高电平，以复位所述第一存储节点和所述第三电容；

将所述复位晶体管的栅极控制信号设置为低电平，再将所述第二控制晶体管的栅极控制信号设置为高电平，以对所述第四电容进行充电，再将所述第二控制晶体管的栅极控制信号设置为低电平，以将所述第二帧复位模拟信号存储在所述第四电容上；

将所述第一控制晶体管的栅极控制信号设置为低电平，将所述第五控制晶体管的栅极控制信号设置为高电平，以对所述第一电容进行充电，再将所述第五控制晶体管的栅极控制信号设置为低电平，以将第一帧复位模拟信号存储在所述第一电容上；

将所述传输晶体管栅极控制信号设置为高电平，以将曝光期间收集的电荷从所述光电转换元件转移到所述第一存储节点上，转移完成后将所述传输晶体管栅极控制信号设置为低电平；

将所述第六控制晶体管的栅极控制信号设置为高电平，以对所述第二电容进行充电，再所述第六控制晶体管的栅极控制信号设置为低电平，以将所述第一帧曝光模拟信号存储在所述第二电容上；

将所述第一控制晶体管的栅极控制信号设置为高电平，再将所述传输晶体管的栅极控制信号设置为高电平，将存储在所述光电转换元件的电荷转移到所述第一存储节点和所述第三电容上；

将所述第三控制晶体管的栅极控制信号设置为高电平，以对所述第五电容进行充电，再将所述第三控制晶体管的栅极控制信号设置为低电平，以将第二帧曝光模拟信号存储在所述第五电容上。

8.根据权利要求7所述的方法，其特征在于，包括：

将所述第一控制晶体管、所述隔离晶体管、所述第四控制晶体管的栅极控制信号设置为低电平，以开始进入逐行读出阶段；

将所述行选择晶体管栅极控制信号设置为高电平，将所述第四控制晶体管的栅极控制信号设置为高电平随后又设置为低电平，以复位所述第二存储节点，随后将所述第五控制晶体管的栅极控制信号设置为高电平，所述第二级源极跟随器将所述第二存储节点的所述第一帧复位模拟信号传到所述位线上，以采样第一帧复位模拟信号，接着将所述第五控制晶体管的栅极控制信号设置为低电平；

将所述第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平，以复位所述第二存储节点，随后将所述第六控制晶体管的栅极控制信号设置为高电平，所述第二级源极跟随器将所述第二存储节点的所述第一帧曝光模拟信号传到所述位线上，以采集所述第一帧曝光模拟信号，接着将所述第六控制晶体管的栅极控制信号设置为低电平；

将所述第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平以复位所述第二存储节点，随后将所述第二控制晶体管的栅极控制信号设置为高电平，所述第二级源极跟随器将所述第二存储节点的所述第二帧复位模拟信号传到所述位线上，以采样所述第二帧复位模拟信号，接着将所述第二控制晶体管的栅极控制信号设置为低电平；

将所述第四控制晶体管的栅极控制信号设置为高电平，随后设置为低电平以复位所述第二存储节点，随后将所述第三控制晶体管的栅极控制信号设置为高电平，所述第二级源极跟随器将所述第二存储节点的所述第二帧曝光模拟信号传到所述位线上，以采样所述第二帧曝光模拟信号，接着将所述第三控制晶体管的栅极控制信号设置为低电平。

9.根据权利要求8所述的方法，其特征在于，包括：

量化所述第一帧复位模拟信号而获得第一帧复位量化数据、量化所述第一帧曝光模拟信号而获得第一帧曝光量化数据、相减所述第一帧复位量化数据和所述第一帧曝光量化数据而获得所述第一帧量化数据；

量化所述第二帧复位模拟信号而获得第二帧复位量化数据、量化所述第二帧曝光模拟信号而获得第二帧曝光量化数据、相减所述第二帧复位量化数据和所述第二帧曝光量化数据而获得所述第二帧量化数据；

相加所述第一帧量化数据和所述第二帧量化数据而获得所述最终量化数据。

10.一种CMOS图像传感器，包括行选择电路、列选择电路和像素阵列，所述像素阵列包括若干个成阵列排布的像素单元，其特征在于，所述像素单元为如权利要求1至6中任一项所述的像素单元。

Images