CN212572732U - 图像传感器和放大电路 - Google Patents

图像传感器和放大电路 Download PDF

Info

Publication number
CN212572732U
CN212572732U CN202021356057.2U CN202021356057U CN212572732U CN 212572732 U CN212572732 U CN 212572732U CN 202021356057 U CN202021356057 U CN 202021356057U CN 212572732 U CN212572732 U CN 212572732U
Authority
CN
China
Prior art keywords
capacitor
transistor
capacitance
coupled
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021356057.2U
Other languages
English (en)
Inventor
T·格蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN212572732U publication Critical patent/CN212572732U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本实用新型涉及图像传感器和放大电路。一种图像传感器可包括成像像素、读出电路、以及耦接在该成像像素与该读出电路之间的放大电路。相关双采样可用于对来自该成像像素的重置电压和信号电压进行采样。该重置电压与该信号电压之间的差值可反映在积分时间期间由该成像像素接收的光量。该放大电路可放大该重置电压与该信号电压之间的差值。该放大电路可包括耦接在第一电容器与第二电容器之间的源极跟随器晶体管，其中该第二电容器具有比该第一电容器大的电容。该放大电路可仅由n型金属氧化物半导体晶体管形成。该放大电路可动态地消耗功率，而不是为了最小功率消耗要求而消耗静态功率。

Description

图像传感器和放大电路
技术领域
本实用新型整体涉及成像设备，并且更具体地，涉及图像传感器和放大电路。
背景技术
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置方式中，图像传感器包括被布置成像素行和像素列的图像像素阵列。
典型图像像素包含用于响应于入射光而生成电荷的光电二极管。图像像素还可包括用于存储在光电二极管中生成的电荷的电荷存储区。图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。
可将电路耦接到每一个像素以从图像像素中读出图像信号。然而，一些常规的图像传感器在读出期间的噪声可高于期望噪声。降低噪声可能需要在成像像素中包括不期望的大电容器。
因此，期望能够提供具有像素中放大器的改进型成像像素以用于在降低噪声的情况下进行读出。
实用新型内容
本实用新型要解决的技术问题为：降低图像传感器在读出期间的噪声。
根据第一方面，提供了一种图像传感器，该图像传感器包括：成像像素；和放大电路，放大电路耦接到成像像素，放大电路包括具有第一电容的第一电容器和具有大于第一电容的第二电容的第二电容器，其中,放大电路包括插置在第一电容器与第二电容器之间的源极跟随器晶体管，并且其中，电荷被配置为从第一电容器流动到第二电容器，从而导致第二电容器上的第一电压变化和第一电容器上大于第一电压变化的第二电压变化。
根据第二方面，提供了一种图像传感器，所述图像传感器包括：成像像素，该成像像素包括光电二极管和浮动扩散区；和放大电路，该放大电路包括：源极跟随器晶体管，该源极跟随器晶体管具有耦接到成像像素的浮动扩散区的栅极端子；第一电容器，该第一电容器具有第一电容；和第二电容器，该第二电容器具有第二电容，其中，源极跟随器晶体管插置在第一电容器与第二电容器之间。
根据第三方面，提供了一种放大电路，该放大电路被配置为放大输入信号的变化，其特征在于，该放大电路包括：源极跟随器晶体管，该源极跟随器晶体管被配置为在栅极端子处接收输入信号；第一电容器，该第一电容器具有第一电容；第二电容器，该第二电容器具有大于第一电容的第二电容，其中，源极跟随器晶体管插置在第一电容器与第二电容器之间。
本实用新型要达到的技术有益效果为：提供的具有像素中放大器的成像像素能够用于在降低噪声的情况下进行读出。
附图说明
图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图。
图2是根据一个实施方案的用于读出图像传感器中的图像信号的示例性像素阵列以及相关联的读出电路的示意图。
图3是根据一个实施方案的具有实现全局快门操作的读出电路的示例性成像像素的电路图。
图4是根据一个实施方案的具有像素中放大电路的示例性成像像素的电路图。
图5是根据一个实施方案的具有包括第一放大电容器和第二放大电容器的像素中放大电路的示例性成像像素的电路图。
图6是根据一个实施方案的示出了两个或更多个成像像素可如何共享放大电路的部分的示例性图像传感器的电路图。
图7是根据一个实施方案的具有包括pMOS源极跟随器晶体管的像素中放大电路的示例性成像像素的电路图。
具体实施方式
本实用新型的实施方案涉及图像传感器。本领域的技术人员应当理解，本实用新型的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述众所周知的操作。
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件生成的电荷相对应。
图1是示例性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、移动电话、摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。
如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个透镜。
相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕获操作期间，每个透镜可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置方式(有时称为片上系统(SOC)布置方式)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可以形成在单独半导体衬底上。例如，相机传感器14和图像处理电路16可以形成在已堆叠的单独衬底上。
成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。
如果需要，系统100可为用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性存储器和非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图2中示出了图1的相机模块12的布置方式的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32，并且还可包括控制电路40和42。控制和处理电路44可耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并可通过控制路径36向图像像素34供应对应行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他期望像素控制信号)。列控制和读出电路42可经由一条或多条导线诸如列线38耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号，并向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。
列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他期望数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。
阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的特定具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(例如，本文中描述为行的特征部可竖直地布置，并且本文中描述为列的特征部可水平地布置)。
像素阵列32可以设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，图像传感器像素(诸如阵列32中的图像像素)可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。
如果需要，阵列32可为堆叠管芯布置方式的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置方式中，阵列32中的每个像素34可在像素内的任何期望节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与期望节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。期望节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为该耦接结构的一部分)。在两个管芯结合之前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何金属对金属结合技术诸如软钎焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。
如上所述，像素电路中被划分到两个管芯之上的期望节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯之上的期望节点可为在浮动扩散区与源极跟随器晶体管的栅极之间的节点(即，浮动扩散节点可以形成在其上形成光电二极管的第一管芯上，同时耦接结构可以将浮动扩散节点连接到第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可以形成在光电二极管未位于其上的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他期望节点。
一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可以被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可以形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第二衬底中。在另一个示例中，阵列32可以被划分在第一衬底和第二衬底之间(使用上述像素划分方案中的一个像素划分方案)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可以形成在第三衬底中。
可能期望图像传感器14的像素具有全局快门能力。在全局快门操作期间，图像传感器中的每一个像素均可同时捕获图像，然后逐行读出来自像素的信号。为了实现全局快门能力，可将存储节点结合到允许存储信号的成像像素中。然而，在背照式图像传感器中，可能难以防止漏光损害存储在像素中的电荷。背照式全局快门图像传感器可因此将信号存储在电压域中。图3中示出了此类布置方式的示例。
图3是示例性成像像素34的像素图。如图所示，成像像素34可包括光敏元件102(例如，光电二极管)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到转移晶体管104。转移晶体管104利用相关联的浮动扩散电容106耦接到浮动扩散(FD)区FD。重置晶体管108可耦接在浮动扩散区FD与电压源110之间。电压源110可提供电压VRST。浮动扩散区FD可为掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂工艺掺杂在硅衬底中的区域)。
源极跟随器晶体管114(SF1)具有栅极端子，该栅极端子耦接到浮动扩散区FD和重置晶体管108的第一端子。源极跟随器晶体管114还具有耦接到电压源112的第一源极-漏极端子。电压源112可提供电源电压VDD。在本申请中，每个晶体管被示出为具有三个端子：源极、漏极和栅极。每个晶体管的源极和漏极端子可根据晶体管的偏置方式和所用晶体管的类型而改变。为简单起见，源极和漏极端子在本文中称为源极-漏极端子或简称为端子。源极跟随器晶体管114的第二源极-漏极端子耦接到采样晶体管116和118。
采样晶体管116可插置在源极跟随器晶体管114与第一存储电容器120之间。采样晶体管118可插置在源极跟随器晶体管114与第一存储电容器122之间。采样晶体管116和118还耦接到源极跟随器晶体管124(SF2)的栅极端子。源极跟随器晶体管124具有耦接到电压源126的第一源极-漏极端子。源极跟随器晶体管124的第二源极-漏极端子通过行选择晶体管128耦接到列输出线130。在电压源110、112和126处提供的偏置电压可相同或者可不同。
转移晶体管104的栅极端子接收控制信号TX。重置晶体管108的栅极端子接收控制信号RST。行选择晶体管128的栅极端子接收控制信号RS。采样晶体管116的栅极端子接收控制信号SMP1。采样晶体管118的栅极端子接收控制信号SMP2。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号TX、RST、RS、SMP1和SMP2。
如图3中所示，光电二极管102、转移晶体管104、浮动扩散区FD、重置晶体管108和偏置电压源端子110有时可统称为像素电路202。源极跟随器晶体管114、偏置电压源端子112、采样晶体管116、采样晶体管118、电容器120、电容器122、源极跟随器晶体管124、偏置电压源端子126、行选择晶体管128和列输出线130有时可统称为读出电路206。像素电路与读出电路之间的这种区别仅仅是示例性的。
在像素34的操作期间，电荷可响应于入射光而聚积在光电二极管102中。聚积在光电二极管中的电荷量可与所接收的入射光的强度和成像像素的曝光时间成比例。在像素的积分时间结束之前，可通过使重置晶体管108生效来将浮动扩散区重置为重置电压。然后，可通过使转移晶体管104生效来将来自光电二极管的电荷转移到浮动扩散区FD。
读出电路206可用于实现双采样技术。在双采样中，在读出期间获得重置值和信号值。然后可在后续处理期间从信号值减去重置值以帮助校正噪声。双采样可以是相关双采样(其中在信号值之前对重置值进行采样)或不相关双采样(其中在对信号值进行采样之后对重置值进行采样)。在图3的像素的操作期间获取的样本中的任一个样本均可使用相关双采样或不相关双采样。一般来讲，本文所述的成像像素中的每一个成像像素(例如，图3至图7的成像像素中的任一个成像像素)均可使用相关双采样或不相关双采样。
图3中的读出电路206可读出成像像素的重置电压和信号电压。例如，在浮动扩散区被重置之后，可通过使晶体管116生效来将重置电平采样到电容器120上。然后，在电荷被转移到浮动扩散区上之后，可通过使晶体管118生效来将信号电平采样到电容器122上。随后可通过使晶体管116和行选择晶体管128生效来对重置电平进行采样。相似地，随后可通过使晶体管118和行选择晶体管128生效来对信号电平进行采样。
图3中所示的类型的读出电路可使用成像像素34实现全局快门成像。重置电平和信号电平可全局地获得并存储在电容器120和122中，然后以逐行方式从电容器120和122中读出。然而，为了使采样的重置电平和信号电平中的噪声最小化，电容器120和122可能需要非常大。大电容器可能不期望地占据成像传感器的衬底上的大量区域。
为了减小所需电容器的尺寸，可将像素中放大电路结合到像素中。图4中示出了具有像素中放大电路的成像像素的示例。如图4中所示，像素34可包括光敏元件102(例如，光电二极管)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到转移晶体管104。转移晶体管104利用相关联的浮动扩散电容106耦接到浮动扩散(FD)区FD。重置晶体管108可耦接在浮动扩散区FD与偏置电压源端子132之间。
光电二极管102、转移晶体管104、浮动扩散区FD和重置晶体管108可统称为像素电路。图4中的像素电路202耦接到放大电路204，而不是如图3中那样将像素电路202直接耦接到读出电路206。
如图4中所示，放大电路204包括源极跟随器晶体管134，该源极跟随器晶体管具有耦接到浮动扩散区FD的栅极端子。源极跟随器晶体管134具有耦接到晶体管136的第一端子。晶体管136具有耦接到源极跟随器晶体管134的第一端子。晶体管136具有耦接到电容器138(C1)和晶体管140的第二端子。电容器138耦接在晶体管136与偏置电压源端子132之间。晶体管140具有耦接到偏置电压源端子132的第一端子以及耦接到晶体管136和电容器138的板的第二端子。源极跟随器晶体管134具有耦接到晶体管142和电容器146的第二端子。电容器146耦接在晶体管134与接地之间。晶体管142(有时称为重置晶体管142)耦接在晶体管134与偏置电压源端子144之间。
晶体管140(有时称为重置晶体管140)可具有接收控制信号S3的栅极端子，晶体管136可具有接收控制信号S1的栅极端子，并且晶体管142可具有接收控制信号S2的栅极端子。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号S1、S2和S3。偏置电压源端子144可提供参考电压VREF。偏置电压源端子132可提供偏置电压VDD。
放大电路204可耦接到读出电路206。图4中的读出电路206可与图3中的读出电路206相同。源极跟随器晶体管114的栅极端子耦接到电容器138。
像素中放大电路204可用于放大来自浮动扩散区FD的信号。在读出操作期间，可通过使晶体管108生效来重置浮动扩散区FD。然后，可通过使晶体管140和142生效来重置电容器C1和C2。使晶体管140生效将电容器C1拉至偏置电压VDD。使晶体管142生效将电容器C2拉至偏置电压VREF。源极跟随器晶体管134可具有对应的阈值电压VTH。
此时，在浮动扩散区以及电容器C1和C2已被重置之后，浮动扩散区FD上的电压可为VFD，C1的电压为VDD，并且C2的电压为VREF。然后，可使晶体管136生效，而使晶体管142和140失效。这导致C2被充电到VFD–VTH。就一阶而言，流入电容器C2的所有电荷均必须来自电容器C1。电荷的次要部分可源自于各个节点处的寄生电容。这可通过使电容器C2大于电容器C1而用于放大。寄生电容器可导致像素间的增益产生细微变化。
电容器的电容等于电容器上的电荷除以板之间的电压(例如，C＝q/V)。浮动扩散电压的变化可反映在电容器C2的电压的变化中。当浮动扩散电压变化时电容器C2上的电荷变化可由dQ2＝C2*dV2给出，其中dQ2是电荷变化，C2是电容器146的电容，并且dV2是电容器146的电压的变化(由VFD的变化引起)。相似地，电容器C1上的电荷变化可由dQ1＝C1*dV1给出，其中dQ1是电荷变化，C1是电容器138的电容，并且dV1是电容器138的电压的变化。因为流入C2的所有电荷均必须来自C1，所以可将dQ1设定为等于dQ2。这意味着C1*dV1＝C2*dV2。求解dV1得到dV1＝C2*dV2/C1的结果。通过使C2大于C1，可相对于电容器146上的电压变化放大电容器138上的电压变化。
考虑其中电容器C2的电容比C1的电容大十倍的示例。在该示例中，C2＝10*C1，从而得出dV1＝(10*C1)*dV2/C1的公式，该公式简化为dV1＝10*dV2。换句话讲，电容器138上的电压变化可为电容器146上的电压变化的十倍。在浮动扩散电压变化0.1V的示例中，C2的电压可变化0.1V，这导致C1的电压变化1.0V。因此浮动扩散电压VFD的变化被放大等于电容器C1与电容器C2之间的电容比率的量。
为了实现相关双采样，可从电容器C1读取重置电平，然后读取信号电平，然后存储重置电平，然后存储信号电平。例如，在浮动扩散区FD、电容器138和电容器146被重置并且晶体管S1失效之后，电容器138的电压电平可等于重置电平。可通过使晶体管116生效以将重置电平(来自C1)存储在电容器120上来对重置电平进行采样。然后可使转移晶体管104生效，从而导致来自光电二极管的电荷被转移到浮动扩散区。这导致浮动扩散区处的对应电压发生变化。如上文所讨论的，VFD的变化反映在电容器146中并在电容器138中被放大。在已发生转移之后，可通过使晶体管118生效以将信号电平(来自C2)存储在电容器122上来对信号电平进行采样。随后可通过使晶体管116和行选择晶体管128生效来将重置电平采样到列输出线130上。相似地，随后可通过使晶体管118和行选择晶体管128生效来将信号电平采样到列输出线130上。
电容器146的电容可为电容器138的电容的两倍以上，为电容器138的电容的三倍以上，为电容器138的电容的五倍以上，为电容器138的电容的八倍以上，为电容器138的电容的十倍以上，为电容器138的电容的二十倍以上，介于电容器138的电容三倍至十五倍之间等。还认识到，在某些布置方式中，电容器146的电容可等于或小于电容器138的电容。
图4中所示的像素中放大电路204可仅使用n型金属氧化物半导体(nMOS)晶体管来实现。与使用n型金属氧化物半导体晶体管和p型金属氧化物半导体(pMOS)晶体管两者的放大电路相比，这可提供制造改进(例如，降低制造复杂性和成本)。另外，放大电路204动态地消耗功率(例如，在需要时仅间歇地消耗功率)，而不是消耗静态功率(例如，总是消耗功率)。因此，图4的放大电路具有最小功率消耗要求。
应当理解，偏置电压源端子132、112和126不需要提供相同的偏置电压。偏置电压源端子132、112和126可提供相同的偏置电压或不同的偏置电压。另外，如果需要，可提供附加的偏置电压源端子。例如，可能期望使重置晶体管108的漏极耦接到与晶体管140的漏极不同的偏置电压。相似地，在图4中，电容器120、122和146被描绘为全部耦接到接地。该示例仅仅是示例性的，并且如果需要，电容器120、122和146可耦接到不同的偏置电压。一般来讲，图4中的每一个部件均可耦接到任何期望的偏置电压(例如，被提供到一个以上部件的偏置电压或被提供到仅该部件的偏置电压)。
在图4中插置在源极跟随器晶体管134与电容器138之间的晶体管136的示例仅仅是示例性的。如果需要，晶体管136可插置在源极跟随器晶体管134与电容器146之间。
存在可使用图4的放大电路的许多另选的布置方式。首先，需注意，图4中的像素电路202的布置方式仅仅是示例性的。一般来讲，放大电路204可用于放大来自任何期望的像素电路的信号。像素电路除浮动扩散区之外还可包括抗光晕晶体管、双转换增益晶体管、双转换增益电容器、一个或多个溢出电容器、一个或多个溢出晶体管、一个或多个电荷存储区等。
相似地，任何期望的读出电路均可用作读出电路206。在图4中具有第一电容器和第二电容器、两个源极跟随器晶体管等的示例仅仅是示例性的。读出电路206可替代地仅包括源极跟随器晶体管、行选择晶体管和列输出线。一般来讲，读出电路206可包括任何期望的部件。
如果需要，可将图4中的电容器138复制一次或多次以允许多个放大的信号存储在放大电路中。图5是这种类型的示例性布置方式的像素图。如图5中所示，像素电路202与图4中的像素电路相同。图5中的大部分放大电路204与图4中的放大电路相同。
放大电路204包括源极跟随器晶体管134，该源极跟随器晶体管具有耦接到浮动扩散区FD的栅极端子。源极跟随器晶体管134具有耦接到晶体管142和电容器146的端子。电容器146耦接在晶体管134与接地之间。晶体管142耦接在晶体管134与偏置电压源端子144之间。
与图4的电路不同，图5的源极跟随器晶体管134具有耦接到晶体管136A和晶体管136B两者的附加端子。晶体管136A具有耦接到源极跟随器晶体管134的第一端子。晶体管136B具有耦接到源极跟随器晶体管134的第一端子。晶体管136A具有耦接到电容器138A(C1A)的第二端子。晶体管136B具有耦接到电容器138B(C1B)的第二端子。电容器138A耦接在晶体管136A与偏置电压源端子132之间。电容器138B耦接在晶体管136A与偏置电压源端子132之间。晶体管140具有耦接到偏置电压源端子132的第一端子以及耦接到晶体管136A和晶体管136B的第二端子。
晶体管140可具有接收控制信号S3的栅极端子，晶体管136A可具有接收控制信号S1A的栅极端子，晶体管136B可具有接收控制信号S1B的栅极端子，并且晶体管142可具有接收控制信号S2的栅极端子。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号S1A、S1B、S2和S3。偏置电压源端子144可提供参考电压VREF。偏置电压源端子132可提供偏置电压VDD。
电容器146的电容可为电容器138A的电容的两倍以上，为电容器138A的电容的三倍以上，为电容器138A的电容的五倍以上，为电容器138A的电容的八倍以上，为电容器138A的电容的十倍以上，为电容器138A的电容的二十倍以上，介于电容器138A的电容三倍至十五倍之间等。
电容器146的电容可为电容器138B的电容的两倍以上，为电容器138B的电容的三倍以上，为电容器138B的电容的五倍以上，为电容器138B的电容的八倍以上，为电容器138B的电容的十倍以上，为电容器138B的电容的二十倍以上，介于电容器138B的电容三倍至十五倍之间等。
电容器138A的电容可与电容器138B的电容相同或者可与电容器138B的电容不同。可通过使晶体管136A和晶体管140生效来重置电容器138A。可通过使晶体管136B和晶体管140生效来重置电容器138B。
第一电容器138A和第二电容器138B的存在可允许在像素34的操作期间存储两个放大的信号。例如，在浮动扩散区FD之后，电容器138A、电容器138B和电容器146被重置。当晶体管136A生效时，电容器C2的电压的变化可反映在电容器C1A中。当晶体管136B生效时，电容器C2的电压的变化可反映在电容器C1B中。这样，可在第一电容器中对重置电平进行采样，并且可在第二电容器中对信号电平进行采样。另选地，可任选地在第一电容器和第二电容器中对第一信号电平和第二信号电平进行采样。
放大电路204可耦接到读出电路206。图5中的读出电路206可包括源极跟随器晶体管152，该源极跟随器晶体管具有耦接到晶体管136A和136B的栅极端子。源极跟随器晶体管152具有耦接到偏置电压源端子158的第一端子和耦接到行选择晶体管154的第二端子。行选择晶体管154插置在源极跟随器晶体管152与列输出线156之间。
为了将来自电容器138A的信号采样到列输出线156上，可使晶体管136A和行选择晶体管154生效。为了将来自电容器138B的信号采样到列输出线156上，可使晶体管136B和行选择晶体管154生效。
类似于如结合图4所讨论的，图5中的每一个部件均可耦接到任何期望的偏置电压(例如，被提供到一个以上部件的偏置电压或被提供到仅该部件的偏置电压)。
在图像传感器中的两个或更多个成像像素之间可共享放大电路的部分。图6示出了共享放大电路的部分的两个相邻成像像素的示例。如图6中所示，每一个成像像素的放大电路可与图4中的放大电路相同，其中源极跟随器晶体管134耦接到浮动扩散区FD，晶体管136耦接在源极跟随器晶体管134与电容器138、重置晶体管140之间等。然而，如图6中所示，在像素34-1与像素34-2之间可共享晶体管142、偏置电压源端子144和电容器146。
在任何期望数量的像素之间(例如，两个像素、三个像素、四个像素、四个以上像素、十个以上像素、二十个以上像素之间、两个像素至五个像素之间等)可共享晶体管142、偏置电压源端子144和电容器146。在相邻行中的像素之间、相邻列中的像素之间、非相邻行中的像素之间、非相邻列中的像素之间等可共享晶体管142、偏置电压源端子144和电容器146。
类似于如结合图4所讨论的，图6中的每一个部件均可耦接到任何期望的偏置电压(例如，被提供到一个以上部件的偏置电压或被提供到仅该部件的偏置电压)。
在图7中所示的另选的布置方式中，pMOS晶体管(而不是nMOS晶体管)可用于形成放大电路的源极跟随器晶体管。如图7中所示，像素34包可括光敏元件102(例如，光电二极管)。光敏元件102具有耦接到地的第一端子。光敏元件102的第二端子耦接到转移晶体管104。转移晶体管104利用相关联的浮动扩散电容106耦接到浮动扩散(FD)区FD。重置晶体管108可耦接在浮动扩散区FD与偏置电压源端子110之间。
光电二极管102、转移晶体管104、浮动扩散区FD和重置晶体管108可统称为像素电路202。图7的像素再次包括类似于图4的放大电路的放大电路204。然而，图7的放大电路具有pMOS源极跟随器晶体管。
如图7中所示，放大电路204包括pMOS源极跟随器晶体管162，该pMOS源极跟随器晶体管具有耦接到浮动扩散区FD的栅极端子。源极跟随器晶体管162具有耦接到晶体管172的第一端子。晶体管172具有耦接到源极跟随器晶体管162的第一端子。晶体管172具有耦接到电容器178(C1)和晶体管174的第二端子。电容器178耦接在晶体管172与偏置电压源端子180之间。晶体管174具有耦接到偏置电压源端子176的第一端子以及耦接到晶体管172和电容器178的板的第二端子。源极跟随器晶体管162具有耦接到晶体管170和电容器164的第二端子。电容器164耦接在晶体管162与偏置电压源端子164之间。晶体管170耦接在晶体管162与偏置电压源端子168之间。
晶体管174可具有接收控制信号S3的栅极端子，晶体管172可具有接收控制信号S1的栅极端子，并且晶体管170可具有接收控制信号S2的栅极端子。可由行控制电路(例如，图2中的行控制电路40)通过控制路径(例如，图2中的控制路径36)来提供控制信号S1、S2和S3。偏置电压源端子110、176、180、166和168可各自提供任何期望的偏置电压(例如，接地电压、电源电压、参考电压等)。
放大电路204可耦接到读出电路206。图7中的读出电路206可与图4中的读出电路206相同，或者可与图5中的读出电路206相同。读出电路可包括源极跟随器晶体管，该源极跟随器晶体管具有耦接到电容器178的栅极端子。
像素中放大电路204可用于放大来自浮动扩散区FD的信号。首先，可通过使晶体管108生效来重置浮动扩散区FD。可通过使晶体管170和174生效来重置电容器C1和C2。
然后，可使晶体管172生效，而使晶体管170和174失效。这导致C2被充电到VFD+VTH。流入电容器C2的所有电荷均必须来自电容器C1。这可通过使电容器C2远大于电容器C1而用于放大，如上文结合图4所讨论的。电容器164的电容可为电容器178的电容的两倍以上，为电容器178的电容的三倍以上，为电容器178的电容的五倍以上，为电容器178的电容的八倍以上，为电容器178的电容的十倍以上，为电容器178的电容的二十倍以上，介于电容器178的电容三倍至十五倍之间等。
为了实现相关双采样，可从电容器C1读取重置电平，然后读取信号电平，然后存储重置电平，然后存储信号电平。例如，在浮动扩散区FD、电容器164和电容器178被重置并且晶体管172失效之后，电容器178的电压电平可等于重置电平并且可由读出电路206读出。然后可使转移晶体管104失效，从而导致来自光电二极管的电荷被转移到浮动扩散区。这导致浮动扩散区处的对应电压发生变化。VFD的变化反映在电容器164中并在电容器178中被放大。在已经发生转移之后，可由读出电路206对来自电容器C1的信号电平进行采样。
如前所述，源极跟随器晶体管162是pMOS晶体管。放大电路204中的其他晶体管可以是pMOS晶体管或nMOS晶体管。
类似于如结合图4所讨论的，图7中的每一个部件均可耦接到任何期望的偏置电压(例如，被提供到一个以上部件的偏置电压或被提供到仅该部件的偏置电压)。
应当再次强调，本文(例如，在图3至图7中)所示的像素电路的布置方式仅仅是示例性的。一般来讲，前述布置方式中的任一布置方式中的像素电路除浮动扩散区之外还可包括抗光晕晶体管、双转换增益晶体管、双转换增益电容器、一个或多个溢出电容器、一个或多个溢出晶体管、一个或多个电荷存储区等。相似地，可在前述布置方式中使用任何期望的读出电路。
根据一个实施方案，一种图像传感器可包括成像像素；以及放大电路，该放大电路耦接到成像像素，该放大电路包括具有第一电容的第一电容器和具有大于第一电容的第二电容的第二电容器。该放大电路可包括插置在第一电容器与第二电容器之间的源极跟随器晶体管，并且电荷可被配置为从第一电容器流动到第二电容器，从而产生第二电容器上的第一电压变化和第一电容器上大于第一电压变化的第二电压变化。
根据另一个实施方案，第二电容可为第一电容的至少三倍，并且第二电压变化可比第一电压变化大，第二电容与第一电容的比率为成比例的因子。
根据另一个实施方案，该图像传感器还可包括读出电路，该读出电路耦接到第一电容器。
根据另一个实施方案，该读出电路可被配置为在第二电压变化之前对来自第一电容器的第一电压进行采样，并且该读出电路可被配置为在第二电压变化之后对来自第一电容器的第二电压进行采样。
根据另一个实施方案，该成像像素可具有浮动扩散区，并且该源极跟随器晶体管可具有耦接到浮动扩散区的栅极端子。
根据另一个实施方案，该成像像素可具有耦接到放大电路的浮动扩散区。
根据另一个实施方案，该成像像素可包括被配置为重置浮动扩散区的第一重置晶体管，该放大电路可包括被配置为重置第一电容器的第二重置晶体管，并且该放大电路可包括被配置为重置第二电容器的第三重置晶体管。
根据一个实施方案，一种图像传感器可包括：成像像素，该成像像素包括光电二极管和浮动扩散区；以及放大电路，该放大电路包括：源极跟随器晶体管，该源极跟随器晶体管具有耦接到成像像素的浮动扩散区的栅极端子；第一电容器，该第一电容器具有第一电容；以及第二电容器，该第二电容器具有第二电容。该源极跟随器晶体管可插置在第一电容器与第二电容器之间。
根据另一个实施方案，该源极跟随器晶体管可为第一源极跟随器晶体管，并且该栅极端子可为第一栅极端子。该图像传感器还可包括读出电路，该读出电路包括第二源极跟随器晶体管，该第二源极跟随器晶体管具有耦接到第一电容器的第二栅极端子。
根据另一个实施方案，该第二电容可大于该第一电容。
根据另一个实施方案，该放大电路还可包括晶体管，该晶体管插置在源极跟随器晶体管与第一电容器和第二电容器中的所选的电容器之间。
根据另一个实施方案，该放大电路还可包括第一重置晶体管，该第一重置晶体管耦接到第一电容器；以及第二重置晶体管，该第二重置晶体管耦接到第二电容器。
根据另一个实施方案，该第一重置晶体管可耦接在第一电容器与第一偏置电压源端子之间，并且该第二重置晶体管可耦接在第二电容器与第二偏置电压源端子之间。
根据另一个实施方案，该源极跟随器晶体管可为p型金属氧化物半导体晶体管，并且该晶体管、该第一重置晶体管和该第二重置晶体管可为n型金属氧化物半导体晶体管。
根据另一个实施方案，该源极跟随器晶体管、该晶体管、该第一重置晶体管和该第二重置晶体管可为n型金属氧化物半导体晶体管。
根据另一个实施方案，该放大电路还可包括第一晶体管，该第一晶体管插置在源极跟随器晶体管与第一电容器之间；第三电容器，该第三电容器具有第三电容；以及第二晶体管，该第二晶体管插置在源极跟随器晶体管和第三电容器之间。
根据另一个实施方案，该第一放大电路可包括第一重置晶体管，该第一重置晶体管被配置为重置第一电容器和第三电容器；以及第二重置晶体管，该第二重置晶体管被配置为重置第二电容器。
根据另一个实施方案，该图像传感器还可包括附加的成像像素，该附加的成像像素包括附加的光电二极管和附加的浮动扩散区。该放大电路还可包括附加的源极跟随器晶体管，该附加的源极跟随器晶体管具有耦接到附加的成像像素的附加的浮动扩散区的栅极端子；以及第三电容器，该第三电容器具有第三电容。该附加的源极跟随器晶体管可插置在第三电容器与第二电容器之间。
根据一个实施方案，被配置为放大输入信号的变化的放大电路可包括源极跟随器晶体管，该源极跟随器晶体管被配置为在栅极端子处接收输入信号；第一电容器，该第一电容器具有第一电容；以及第二电容器，该第二电容器具有大于第一电容的第二电容。该源极跟随器晶体管可插置在第一电容器与第二电容器之间。
根据另一个实施方案，该放大电路还可包括第一晶体管，该第一晶体管插置在源极跟随器晶体管与第一电容器和第二电容器中的所选的电容器之间，并且当第一晶体管失效时输入信号的变化导致电荷从第一电容器流动到第二电容器，从而导致第二电容器上的第一电压变化和第一电容器上大于第一电压变化的第二电压变化。
根据另一个实施方案，该第二电容可为该第一电容的至少三倍。
根据另一个实施方案，该放大电路还可包括第一偏置电压源端子；第二晶体管，该第二晶体管耦接在第一偏置电压源端子与第一电容器之间；第二偏置电压源端子；以及第三晶体管，该第三晶体管耦接在第二偏置电压源端子与第二电容器之间。
前述内容仅仅是对本实用新型原理的示例性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，其特征在于，所述图像传感器包括：
成像像素；和
放大电路，所述放大电路耦接到所述成像像素，所述放大电路包括具有第一电容的第一电容器和具有大于所述第一电容的第二电容的第二电容器，其中,所述放大电路包括插置在所述第一电容器与所述第二电容器之间的源极跟随器晶体管，并且其中，电荷被配置为从所述第一电容器流动到所述第二电容器，从而导致所述第二电容器上的第一电压变化和所述第一电容器上大于所述第一电压变化的第二电压变化。
2.根据权利要求1所述的图像传感器，其特征在于，所述第二电容为所述第一电容的至少三倍，并且其中，所述第二电压变化比所述第一电压变化大一因子，所述因子和所述第二电容与所述第一电容的比率成比例。
3.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：
读出电路，所述读出电路耦接到所述第一电容器，其中，所述读出电路被配置为在所述第二电压变化之前对来自所述第一电容器的第一电压进行采样，并且其中，所述读出电路被配置为在所述第二电压变化之后对来自所述第一电容器的第二电压进行采样。
4.根据权利要求1所述的图像传感器，其特征在于，所述成像像素具有浮动扩散区，并且其中，所述源极跟随器晶体管具有耦接到所述浮动扩散区的栅极端子。
5.根据权利要求1所述的图像传感器，其特征在于，所述成像像素具有耦接到所述放大电路的浮动扩散区，其中，所述成像像素包括第一重置晶体管，所述第一重置晶体管被配置为重置所述浮动扩散区，其中，所述放大电路包括被配置为重置所述第一电容器的第二重置晶体管，并且其中，所述放大电路包括被配置为重置所述第二电容器的第三重置晶体管。
6.一种图像传感器，其特征在于，所述图像传感器包括：
成像像素，所述成像像素包括光电二极管和浮动扩散区；和
放大电路，所述放大电路包括：
源极跟随器晶体管，所述源极跟随器晶体管具有耦接到所述成像像素的所述浮动扩散区的栅极端子；
第一电容器，所述第一电容器具有第一电容；和
第二电容器，所述第二电容器具有第二电容，其中，所述源极跟随器晶体管插置在所述第一电容器与所述第二电容器之间。
7.根据权利要求6所述的图像传感器，其特征在于，所述放大电路还包括：
晶体管，所述晶体管插置在所述源极跟随器晶体管与所述第一电容器和所述第二电容器中的所选的电容器之间；
第一重置晶体管，所述第一重置晶体管耦接到所述第一电容器；和
第二重置晶体管，所述第二重置晶体管耦接到所述第二电容器，其中，所述第一重置晶体管耦接在所述第一电容器与第一偏置电压源端子之间，其中，所述第二重置晶体管耦接在所述第二电容器与第二偏置电压源端子之间，其中，所述源极跟随器晶体管是p型金属氧化物半导体晶体管，并且其中，所述晶体管、所述第一重置晶体管和所述第二重置晶体管是n型金属氧化物半导体晶体管。
8.根据权利要求6所述的图像传感器，其特征在于，所述放大电路还包括：
第一晶体管，所述第一晶体管插置在所述源极跟随器晶体管与所述第一电容器之间；
第三电容器，所述第三电容器具有第三电容；
第二晶体管，所述第二晶体管插置在所述源极跟随器晶体管与所述第三电容器之间；
第一重置晶体管，所述第一重置晶体管被配置为重置所述第一电容器和所述第三电容器；和
第二重置晶体管，所述第二重置晶体管被配置为重置所述第二电容器。
9.根据权利要求6所述的图像传感器，其特征在于，所述图像传感器还包括：
附加的成像像素，所述附加的成像像素包括附加的光电二极管和附加的浮动扩散区，其中，所述放大电路还包括：
附加的源极跟随器晶体管，所述附加的源极跟随器晶体管具有耦接到所述附加的成像像素的所述附加的浮动扩散区的栅极端子；和
第三电容器，所述第三电容器具有第三电容，其中，所述附加的源极跟随器晶体管插置在所述第三电容器与所述第二电容器之间。
10.一种放大电路，所述放大电路被配置为放大输入信号的变化，其特征在于，所述放大电路包括：
源极跟随器晶体管，所述源极跟随器晶体管被配置为在栅极端子处接收所述输入信号；
第一电容器，所述第一电容器具有第一电容；
第二电容器，所述第二电容器具有大于所述第一电容的第二电容，其中，所述源极跟随器晶体管插置在所述第一电容器与所述第二电容器之间。
CN202021356057.2U 2019-07-10 2020-07-10 图像传感器和放大电路 Active CN212572732U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962872620P 2019-07-10 2019-07-10
US62/872,620 2019-07-10
US16/661,209 US10958861B2 (en) 2019-07-10 2019-10-23 Image sensors with in-pixel amplification circuitry
US16/661,209 2019-10-23

Publications (1)

Publication Number Publication Date
CN212572732U true CN212572732U (zh) 2021-02-19

Family

ID=74103371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021356057.2U Active CN212572732U (zh) 2019-07-10 2020-07-10 图像传感器和放大电路

Country Status (2)

Country Link
US (1) US10958861B2 (zh)
CN (1) CN212572732U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456326B2 (en) * 1994-01-28 2002-09-24 California Institute Of Technology Single chip camera device having double sampling operation
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
JP3844699B2 (ja) 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP5102115B2 (ja) * 2008-06-05 2012-12-19 キヤノン株式会社 撮像装置、及び撮像システム
WO2016084511A1 (ja) * 2014-11-25 2016-06-02 オリンパス株式会社 撮像素子、撮像装置、内視鏡および内視鏡システム
WO2016158484A1 (ja) * 2015-04-03 2016-10-06 ソニー株式会社 固体撮像装置および電子機器
JP6405455B2 (ja) * 2015-04-23 2018-10-17 オリンパス株式会社 撮像装置、内視鏡、および内視鏡システム

Also Published As

Publication number Publication date
US10958861B2 (en) 2021-03-23
US20210014444A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US10756129B2 (en) Image sensors having imaging pixels with ring-shaped gates
US7326904B2 (en) In-pixel kTC noise suppression using circuit techniques
US7626620B2 (en) Photoelectric conversion unit stacked structure
US10412326B2 (en) Global shutter imaging pixels
US9917120B2 (en) Pixels with high dynamic range and a global shutter scanning mode
US9570486B2 (en) Solid-state imaging device and switching circuit
US8390712B2 (en) Image sensing pixels with feedback loops for imaging systems
US8324550B2 (en) High dynamic range imaging systems
US11805331B2 (en) Image sensors having high dynamic range imaging pixels
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
JP3667094B2 (ja) 固体撮像装置
CN111526307A (zh) 图像传感器
CN113206963A (zh) 具有多个光电二极管的高动态范围成像像素
CN113382183A (zh) 图像传感器及操作图像传感器的方法
KR20210102644A (ko) 이미지 센서 및 이를 포함하는 이미지 장치
US20120097842A1 (en) Imaging pixels with shielded floating diffusions
CN215072655U (zh) 图像传感器
US20220239855A1 (en) Image sensors having readout circuitry with a switched capacitor low-pass filter
CN212572732U (zh) 图像传感器和放大电路
CN211959369U (zh) 图像传感器
CN211352319U (zh) 图像传感器和用于图像传感器的电路
CN114975494A (zh) 具有耦合栅极结构的图像像素
CN114650374A (zh) 具有黑电平校正的图像传感器
CN112291490B (zh) 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法
US20240205562A1 (en) Image sensors having high dynamic range pixels

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant