JP2000092394A - 非破壊読み出し型２次元固体撮像装置 - Google Patents
非破壊読み出し型２次元固体撮像装置Info
- Publication number
- JP2000092394A JP2000092394A JP10279313A JP27931398A JP2000092394A JP 2000092394 A JP2000092394 A JP 2000092394A JP 10279313 A JP10279313 A JP 10279313A JP 27931398 A JP27931398 A JP 27931398A JP 2000092394 A JP2000092394 A JP 2000092394A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- circuit
- pixel array
- dimensional solid
- fixed pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 7
- 238000003384 imaging method Methods 0.000 claims description 21
- 230000001629 suppression Effects 0.000 claims description 13
- 230000001066 destructive effect Effects 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で感度を向上させることの可能
な、非破壊読み出し型２次元固体撮像装置を提供する。 【解決手段】 非破壊読み出し可能な画素を２次元状に
配列してなる画素アレイ１と、該画素アレイの各画素信
号を読み出すための垂直及び水平走査回路２，４と、水
平ブランキング期間中に各画素につき複数回にわたり画
素信号を読み出すように前記走査回路を駆動する駆動制
御回路５と、前記画素アレイの各列に対応してそれぞれ
設けられ、前記各画素から水平ブランキング期間中に複
数回読み出された画素信号を積分して出力する積分器３
−１，３−２，・・・とで非破壊読み出し型２次元固体
撮像装置を構成する。
な、非破壊読み出し型２次元固体撮像装置を提供する。 【解決手段】 非破壊読み出し可能な画素を２次元状に
配列してなる画素アレイ１と、該画素アレイの各画素信
号を読み出すための垂直及び水平走査回路２，４と、水
平ブランキング期間中に各画素につき複数回にわたり画
素信号を読み出すように前記走査回路を駆動する駆動制
御回路５と、前記画素アレイの各列に対応してそれぞれ
設けられ、前記各画素から水平ブランキング期間中に複
数回読み出された画素信号を積分して出力する積分器３
−１，３−２，・・・とで非破壊読み出し型２次元固体
撮像装置を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、非破壊読み出し
型の２次元固体撮像装置に関し、特に高Ｓ／Ｎで感度を
向上させることの可能な非破壊読み出し型２次元固体撮
像装置に関する。
型の２次元固体撮像装置に関し、特に高Ｓ／Ｎで感度を
向上させることの可能な非破壊読み出し型２次元固体撮
像装置に関する。
【０００２】
【従来の技術】従来、一般的な２次元固体撮像装置にお
いては、２次元状に配列された画素アレイに対して垂直
及び水平走査回路を配置し、各画素から順次画素信号を
直接読み出すように構成されている。また、２次元画素
アレイの列毎にゲインコントロール型のアンプを設け、
暗い被写体のときにはゲインを上げ、明るい被写体のと
きにはゲインを下げて、画素信号が後段の信号処理回路
の適正入力範囲に入るように構成したものも知られてい
る。
いては、２次元状に配列された画素アレイに対して垂直
及び水平走査回路を配置し、各画素から順次画素信号を
直接読み出すように構成されている。また、２次元画素
アレイの列毎にゲインコントロール型のアンプを設け、
暗い被写体のときにはゲインを上げ、明るい被写体のと
きにはゲインを下げて、画素信号が後段の信号処理回路
の適正入力範囲に入るように構成したものも知られてい
る。
【０００３】
【発明が解決しようとする課題】ところで、アンプを用
いずに直接画素信号を出力させるようにした２次元固体
撮像装置においては、感度が低いため、低輝度被写体に
は対応が難しいという問題点がある。一方、列毎にゲイ
ンコントロール型のアンプを設けた２次元固体撮像装置
においては、ゲインをコントロールすることにより、暗
い被写体から明るい被写体まで対応できるが、暗い被写
体の場合、Ｓ／Ｎが悪く、また画素ピッチでゲインコン
トロールアンプを設計するのが難しいという問題点があ
る。
いずに直接画素信号を出力させるようにした２次元固体
撮像装置においては、感度が低いため、低輝度被写体に
は対応が難しいという問題点がある。一方、列毎にゲイ
ンコントロール型のアンプを設けた２次元固体撮像装置
においては、ゲインをコントロールすることにより、暗
い被写体から明るい被写体まで対応できるが、暗い被写
体の場合、Ｓ／Ｎが悪く、また画素ピッチでゲインコン
トロールアンプを設計するのが難しいという問題点があ
る。
【０００４】本発明は、従来の２次元固体撮像装置にお
ける上記問題点を解消するためになされたもので、簡単
な構成で感度を向上させることの可能な非破壊読み出し
型２次元固体撮像装置を提供することを目的とする。
ける上記問題点を解消するためになされたもので、簡単
な構成で感度を向上させることの可能な非破壊読み出し
型２次元固体撮像装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に係る発明は、非破壊読み出し可能な画素
を２次元状に配列してなる画素アレイと、該画素アレイ
の各画素信号を読み出すための垂直及び水平走査回路
と、水平ブランキング期間中に各画素につき複数回にわ
たり画素信号を読み出すように前記走査回路を駆動する
駆動制御回路と、前記画素アレイの各列に対応してそれ
ぞれ設けられ、前記各画素から水平ブランキング期間中
に複数回読み出された画素信号を積分して出力する積分
手段とで非破壊読み出し型２次元固体撮像装置を構成す
るものである。
め、請求項１に係る発明は、非破壊読み出し可能な画素
を２次元状に配列してなる画素アレイと、該画素アレイ
の各画素信号を読み出すための垂直及び水平走査回路
と、水平ブランキング期間中に各画素につき複数回にわ
たり画素信号を読み出すように前記走査回路を駆動する
駆動制御回路と、前記画素アレイの各列に対応してそれ
ぞれ設けられ、前記各画素から水平ブランキング期間中
に複数回読み出された画素信号を積分して出力する積分
手段とで非破壊読み出し型２次元固体撮像装置を構成す
るものである。
【０００６】このように構成した非破壊読み出し型２次
元固体撮像装置においては、画素アレイの各列に対応し
てそれぞれ設けられ、各画素から水平ブランキング期間
中に複数回読み出された画素信号を積分して出力する積
分手段を備えており、複数回読み出された画素信号を単
に積分して出力させることにより、簡単な構成で容易に
高感度化を図ることの可能な２次元固体撮像装置を実現
することができる。
元固体撮像装置においては、画素アレイの各列に対応し
てそれぞれ設けられ、各画素から水平ブランキング期間
中に複数回読み出された画素信号を積分して出力する積
分手段を備えており、複数回読み出された画素信号を単
に積分して出力させることにより、簡単な構成で容易に
高感度化を図ることの可能な２次元固体撮像装置を実現
することができる。
【０００７】また、請求項２に係る発明は、非破壊読み
出し可能な画素を２次元状に配列してなる画素アレイ
と、該画素アレイの各画素信号を読み出すための垂直及
び水平走査回路と、前記画素アレイの各列に対応してそ
れぞれ設けられた固定パターン雑音抑圧回路と、該固定
パターン雑音抑圧回路の出力を保持する手段と、水平ブ
ランキング期間中に前記固定パターン雑音抑圧回路によ
る各画素信号の固定パターン雑音の抑圧動作及び前記保
持手段による該固定パターン雑音抑圧回路の出力の保持
動作を複数回行うように前記走査回路、固定パターン雑
音抑圧回路及び保持手段を駆動制御する駆動制御回路
と、前記画素アレイの各列に対応してそれぞれ設けら
れ、前記保持手段から水平ブランキング期間中に複数回
読み出された信号を積分して出力する積分手段とで非破
壊読み出し型２次元固体撮像装置を構成するものであ
る。
出し可能な画素を２次元状に配列してなる画素アレイ
と、該画素アレイの各画素信号を読み出すための垂直及
び水平走査回路と、前記画素アレイの各列に対応してそ
れぞれ設けられた固定パターン雑音抑圧回路と、該固定
パターン雑音抑圧回路の出力を保持する手段と、水平ブ
ランキング期間中に前記固定パターン雑音抑圧回路によ
る各画素信号の固定パターン雑音の抑圧動作及び前記保
持手段による該固定パターン雑音抑圧回路の出力の保持
動作を複数回行うように前記走査回路、固定パターン雑
音抑圧回路及び保持手段を駆動制御する駆動制御回路
と、前記画素アレイの各列に対応してそれぞれ設けら
れ、前記保持手段から水平ブランキング期間中に複数回
読み出された信号を積分して出力する積分手段とで非破
壊読み出し型２次元固体撮像装置を構成するものであ
る。
【０００８】このように構成した非破壊読み出し型２次
元固体撮像装置においては、更に固定パターン雑音抑圧
回路を備えていて、固定パターン雑音を抑圧した画素信
号を積分して出力させるようにしているので、簡単な構
成で容易に固定パターン雑音を抑圧すると共に高感度化
を図ることの可能な２次元固体撮像装置を実現すること
ができる。
元固体撮像装置においては、更に固定パターン雑音抑圧
回路を備えていて、固定パターン雑音を抑圧した画素信
号を積分して出力させるようにしているので、簡単な構
成で容易に固定パターン雑音を抑圧すると共に高感度化
を図ることの可能な２次元固体撮像装置を実現すること
ができる。
【０００９】
【発明の実施の形態】次に、実施の形態について説明す
る。図１は、本発明に係る非破壊読み出し型２次元固体
撮像装置の実施の形態を示す概略ブロック構成図であ
る。図１において、１は非破壊読み出し可能な画素を２
次元状に配列してなる画素アレイ、２は垂直走査回路、
３は画素アレイ１の列方向に配列された各画素に共通に
接続された各垂直信号線に接続された積分器３−１，３
−２，・・・からなる積分回路部、４は水平選択スイッ
チを含む水平走査回路、５は垂直走査回路２，水平走査
回路４及び積分回路部３の動作を制御する駆動パルスを
発生する駆動制御回路であり、前記積分回路部３は各画
素から水平ブランキング期間中に複数回読み出された画
素信号を積分し、水平走査期間に水平走査回路４を介し
て出力するように構成されている。
る。図１は、本発明に係る非破壊読み出し型２次元固体
撮像装置の実施の形態を示す概略ブロック構成図であ
る。図１において、１は非破壊読み出し可能な画素を２
次元状に配列してなる画素アレイ、２は垂直走査回路、
３は画素アレイ１の列方向に配列された各画素に共通に
接続された各垂直信号線に接続された積分器３−１，３
−２，・・・からなる積分回路部、４は水平選択スイッ
チを含む水平走査回路、５は垂直走査回路２，水平走査
回路４及び積分回路部３の動作を制御する駆動パルスを
発生する駆動制御回路であり、前記積分回路部３は各画
素から水平ブランキング期間中に複数回読み出された画
素信号を積分し、水平走査期間に水平走査回路４を介し
て出力するように構成されている。
【００１０】次に、各積分器３−１，３−２，・・・の
構成例を図２に基づいて説明する。この構成例は電圧モ
ードの積分器で、スイッチトキャパシタ回路で構成され
ている。図２において、11は画素から読み出された画素
信号電圧ＶINが入力される入力端子、12は入力端子11に
接続された第１の切替スイッチで、ｏ端子には基準電圧
源を、ｅ端子には直列キャパシタ13の一端が接続されて
いる。14は直列キャパシタ13の他端に接続された第２の
切替スイッチで、ｅ端子は基準電圧源に接続されてい
る。15は第２の切替スイッチ14のｏ端子に反転入力端子
を、非反転入力端子を基準電圧源に接続した演算増幅
器、16は該演算増幅器15の出力端子17と反転入力端子間
に接続された帰還キャパシタ、18は帰還キャパシタ16に
並列に接続されたリセットスイッチである。
構成例を図２に基づいて説明する。この構成例は電圧モ
ードの積分器で、スイッチトキャパシタ回路で構成され
ている。図２において、11は画素から読み出された画素
信号電圧ＶINが入力される入力端子、12は入力端子11に
接続された第１の切替スイッチで、ｏ端子には基準電圧
源を、ｅ端子には直列キャパシタ13の一端が接続されて
いる。14は直列キャパシタ13の他端に接続された第２の
切替スイッチで、ｅ端子は基準電圧源に接続されてい
る。15は第２の切替スイッチ14のｏ端子に反転入力端子
を、非反転入力端子を基準電圧源に接続した演算増幅
器、16は該演算増幅器15の出力端子17と反転入力端子間
に接続された帰還キャパシタ、18は帰還キャパシタ16に
並列に接続されたリセットスイッチである。
【００１１】次に、このように構成されている電圧モー
ドの積分器の動作を、図３に示すタイミングチャートを
参照しながら説明する。まず時刻ｔ1 において、リセッ
ト信号によりリセットスイッチ18をＯＮとして帰還キャ
パシタ16をリセットする。次いで、時刻ｔ2 において第
１及び第２の切替スイッチ12，14をｅ端子側に切り替
え、直列キャパシタ13に入力電圧ＶINを印加する。次い
で、時刻ｔ3 において、第１及び第２の切替スイッチ1
2，14をｏ端子側に切り替え、直列キャパシタ13を演算
増幅器15へ接続する。これにより、演算増幅器15の出力
端子17より、出力電圧ＶOUT としてＣ1 ／Ｃ2 ・ＶINが
出力される。但し、Ｃ1 は直列キャパシタ13の容量、Ｃ
2 は帰還キャパシタ16の容量である。次いで、時刻ｔ4
以降において、第１及び第２の切替スイッチ12，14をｅ
端子とｏ端子へ交互に順次切り替え、これにより出力端
子17より交互切替回数をｎとすると、積分出力電圧ｎ・
Ｃ1 ／Ｃ2 ・ＶINが出力される。この際、出力電圧Ｖ
OUT は上記のように積分されｎ倍となって高感度化され
るが、一方ノイズはｎ1/2 倍となるので、Ｓ／Ｎはｎ
1/2倍となり、高Ｓ／Ｎの出力信号が得られる。
ドの積分器の動作を、図３に示すタイミングチャートを
参照しながら説明する。まず時刻ｔ1 において、リセッ
ト信号によりリセットスイッチ18をＯＮとして帰還キャ
パシタ16をリセットする。次いで、時刻ｔ2 において第
１及び第２の切替スイッチ12，14をｅ端子側に切り替
え、直列キャパシタ13に入力電圧ＶINを印加する。次い
で、時刻ｔ3 において、第１及び第２の切替スイッチ1
2，14をｏ端子側に切り替え、直列キャパシタ13を演算
増幅器15へ接続する。これにより、演算増幅器15の出力
端子17より、出力電圧ＶOUT としてＣ1 ／Ｃ2 ・ＶINが
出力される。但し、Ｃ1 は直列キャパシタ13の容量、Ｃ
2 は帰還キャパシタ16の容量である。次いで、時刻ｔ4
以降において、第１及び第２の切替スイッチ12，14をｅ
端子とｏ端子へ交互に順次切り替え、これにより出力端
子17より交互切替回数をｎとすると、積分出力電圧ｎ・
Ｃ1 ／Ｃ2 ・ＶINが出力される。この際、出力電圧Ｖ
OUT は上記のように積分されｎ倍となって高感度化され
るが、一方ノイズはｎ1/2 倍となるので、Ｓ／Ｎはｎ
1/2倍となり、高Ｓ／Ｎの出力信号が得られる。
【００１２】次に、積分器の他の構成例を図４に基づい
て説明する。この積分器は電流モードの積分器で、スイ
ッチカレント回路で構成されている。図４において、21
は入力端子で、画素からの読み出し信号電流ＩINが入力
されるようになっている。22は一端を入力端子21に接続
し、φ1 により駆動される第１のスイッチ、23は該第１
のスイッチ22の他端に接続された第１のメモリセルで、
ＮＭＯＳトランジスタとキャパシタとφ1Sで駆動される
スイッチとで構成されている。24は第１のスイッチ22の
他端に接続された電流源、25は同じく前記第１のスイッ
チ22の他端に一端を接続したφ2 により駆動される第２
のスイッチ、26は第２のスイッチ25の他端に接続された
第２のメモリセルで、ＰＭＯＳトランジスタとキャパシ
タとφ2Sで駆動されるスイッチとで構成されている。27
は第２のスイッチ25の他端に接続された電流源、28は同
じく第２のスイッチ25の他端に一端を接続されたφ3 に
より駆動される第３のスイッチで、該第３のスイッチ28
の他端が出力端子29となっている。
て説明する。この積分器は電流モードの積分器で、スイ
ッチカレント回路で構成されている。図４において、21
は入力端子で、画素からの読み出し信号電流ＩINが入力
されるようになっている。22は一端を入力端子21に接続
し、φ1 により駆動される第１のスイッチ、23は該第１
のスイッチ22の他端に接続された第１のメモリセルで、
ＮＭＯＳトランジスタとキャパシタとφ1Sで駆動される
スイッチとで構成されている。24は第１のスイッチ22の
他端に接続された電流源、25は同じく前記第１のスイッ
チ22の他端に一端を接続したφ2 により駆動される第２
のスイッチ、26は第２のスイッチ25の他端に接続された
第２のメモリセルで、ＰＭＯＳトランジスタとキャパシ
タとφ2Sで駆動されるスイッチとで構成されている。27
は第２のスイッチ25の他端に接続された電流源、28は同
じく第２のスイッチ25の他端に一端を接続されたφ3 に
より駆動される第３のスイッチで、該第３のスイッチ28
の他端が出力端子29となっている。
【００１３】次に、このように構成されている電流モー
ドの積分器の動作を、図５に示したタイミングチャート
に基づいて説明する。まず、時刻ｔ11において、φ1S，
φ2，φ2Sを“Ｈ”にして、第１及び第２のメモリセル2
3，26のスイッチをＯＮとすると共に、第２のスイッチ2
5をＯＮとして、第１及び第２のメモリセル23，26をリ
セットする。次いで時刻ｔ12において、φ1 ，φ1Sを
“Ｈ”として第１のスイッチ22及び第１のメモリセル23
のスイッチをＯＮとして、入力電流ＩINを第１のメモリ
セル23に記憶させる。次いで時刻ｔ13において、φ2 ，
φ2Sを“Ｈ”として、第２のスイッチ25及び第２のメモ
リセル26のスイッチをＯＮとして、第１のメモリセル23
に記憶されていた入力電流ＩINを第２のメモリセル26へ
転送させ記憶させる。次いで時刻ｔ14において、φ3 を
“Ｈ”として第３のスイッチ28をＯＮとし、出力端子29
より出力電流ＩOUT ＝ＩINを出力させる。
ドの積分器の動作を、図５に示したタイミングチャート
に基づいて説明する。まず、時刻ｔ11において、φ1S，
φ2，φ2Sを“Ｈ”にして、第１及び第２のメモリセル2
3，26のスイッチをＯＮとすると共に、第２のスイッチ2
5をＯＮとして、第１及び第２のメモリセル23，26をリ
セットする。次いで時刻ｔ12において、φ1 ，φ1Sを
“Ｈ”として第１のスイッチ22及び第１のメモリセル23
のスイッチをＯＮとして、入力電流ＩINを第１のメモリ
セル23に記憶させる。次いで時刻ｔ13において、φ2 ，
φ2Sを“Ｈ”として、第２のスイッチ25及び第２のメモ
リセル26のスイッチをＯＮとして、第１のメモリセル23
に記憶されていた入力電流ＩINを第２のメモリセル26へ
転送させ記憶させる。次いで時刻ｔ14において、φ3 を
“Ｈ”として第３のスイッチ28をＯＮとし、出力端子29
より出力電流ＩOUT ＝ＩINを出力させる。
【００１４】次に、時刻ｔ15において、φ1 ，φ1S，φ
2 を“Ｈ”とし第１及び第２のスイッチ22，25並びに第
１のメモリセル23をＯＮとして、第１のメモリセル23に
新たな入力電流ＩINと第２のメモリセル26に記憶されて
いる電流ＩINを転送して、ＩIN＋ＩIN＝２ＩINを記憶さ
せる。次いで時刻ｔ16において、φ2 ，φ2Sを“Ｈ”と
して、第２のスイッチ25及び第２のメモリセル26のスイ
ッチをＯＮとし、第１のメモリセル23に記憶されていた
電流２ＩINを第２のメモリセル26へ転送して記憶させ
る。次いで時刻ｔ17において、φ3 を“Ｈ”として第３
のスイッチ28をＯＮとし、出力端子29より出力電流Ｉ
OUT ＝２ＩINを出力させる。次いで時刻ｔ18において、
φ1 ，φ1S，φ2 を“Ｈ”とし第１及び第２のスイッチ
22，25並びに第１のメモリセル23のスイッチをＯＮとし
て、第１のメモリセル23に新たな入力電流ＩINと第２の
メモリセル26に記憶されている電流２ＩINを転送して、
ＩIN＋２ＩIN＝３ＩINを記憶させる。次いで時刻ｔ19に
おいて、φ2 ，φ2Sを“Ｈ”として、第２のスイッチ25
及び第２のメモリセル26のスイッチをＯＮとし、第１の
メモリセル23に記憶されていた電流３ＩINを第２のメモ
リセル26へ転送して記憶させる。次いで時刻ｔ20におい
て、φ3 を“Ｈ”として第３のスイッチ28をＯＮとし、
出力端子29より出力電流ＩOUT ＝３ＩINを出力させる。
2 を“Ｈ”とし第１及び第２のスイッチ22，25並びに第
１のメモリセル23をＯＮとして、第１のメモリセル23に
新たな入力電流ＩINと第２のメモリセル26に記憶されて
いる電流ＩINを転送して、ＩIN＋ＩIN＝２ＩINを記憶さ
せる。次いで時刻ｔ16において、φ2 ，φ2Sを“Ｈ”と
して、第２のスイッチ25及び第２のメモリセル26のスイ
ッチをＯＮとし、第１のメモリセル23に記憶されていた
電流２ＩINを第２のメモリセル26へ転送して記憶させ
る。次いで時刻ｔ17において、φ3 を“Ｈ”として第３
のスイッチ28をＯＮとし、出力端子29より出力電流Ｉ
OUT ＝２ＩINを出力させる。次いで時刻ｔ18において、
φ1 ，φ1S，φ2 を“Ｈ”とし第１及び第２のスイッチ
22，25並びに第１のメモリセル23のスイッチをＯＮとし
て、第１のメモリセル23に新たな入力電流ＩINと第２の
メモリセル26に記憶されている電流２ＩINを転送して、
ＩIN＋２ＩIN＝３ＩINを記憶させる。次いで時刻ｔ19に
おいて、φ2 ，φ2Sを“Ｈ”として、第２のスイッチ25
及び第２のメモリセル26のスイッチをＯＮとし、第１の
メモリセル23に記憶されていた電流３ＩINを第２のメモ
リセル26へ転送して記憶させる。次いで時刻ｔ20におい
て、φ3 を“Ｈ”として第３のスイッチ28をＯＮとし、
出力端子29より出力電流ＩOUT ＝３ＩINを出力させる。
【００１５】以上のようにして、画素の信号電流ＩINを
ｎ回読み出し積分することにより、出力電流ＩOUT をｎ
倍とし高感度化を図ることができる。この場合もノイズ
はｎ1/2 倍となるので、Ｓ／Ｎはｎ1/2 倍となる。
ｎ回読み出し積分することにより、出力電流ＩOUT をｎ
倍とし高感度化を図ることができる。この場合もノイズ
はｎ1/2 倍となるので、Ｓ／Ｎはｎ1/2 倍となる。
【００１６】上記実施の形態では、画素信号を直接積分
器で積分処理するようにしたものを示したが、一般に非
破壊読み出し型固体撮像装置としては増幅型画素が用い
られ、増幅型画素を用いた場合は、出力信号にＦＰＮ
（固定パターンノイズ）が混入し画質が劣化するので、
ＦＰＮ抑圧回路が用いられている。図６はＦＰＮ抑圧回
路を備えた図１に示した実施の形態の変形例を示す概略
ブロック構成図である。図６において、31−１，31−
２，・・・は画素アレイの列毎に配設された電圧モード
あるいは電流モードのＦＰＮ抑圧回路と該抑圧回路の出
力を保持する手段とからなるＦＰＮ抑圧・保持回路で、
水平ブランキング期間にＦＰＮ抑圧・保持回路31−１，
31−２，・・・に保持されているＦＰＮを抑圧した画素
信号を積分器３−１，３−２，・・・で積分し、水平走
査期間に水平走査回路４′による水平選択スイッチ32−
１，32−２，・・・を介して出力させることにより、Ｆ
ＰＮが抑圧され高感度化された出力信号を得ることがで
きる。この場合も、ＦＰＮ抑圧・保持回路及び積分器並
びに各走査回路は、図示しない駆動制御回路で制御さ
れ、水平ブランキング期間中に複数回のＦＰＮ抑圧・保
持回路によるＦＰＮ抑圧動作及び保持動作、並びに積分
器による複数回の積分動作が行われるようになってい
る。
器で積分処理するようにしたものを示したが、一般に非
破壊読み出し型固体撮像装置としては増幅型画素が用い
られ、増幅型画素を用いた場合は、出力信号にＦＰＮ
（固定パターンノイズ）が混入し画質が劣化するので、
ＦＰＮ抑圧回路が用いられている。図６はＦＰＮ抑圧回
路を備えた図１に示した実施の形態の変形例を示す概略
ブロック構成図である。図６において、31−１，31−
２，・・・は画素アレイの列毎に配設された電圧モード
あるいは電流モードのＦＰＮ抑圧回路と該抑圧回路の出
力を保持する手段とからなるＦＰＮ抑圧・保持回路で、
水平ブランキング期間にＦＰＮ抑圧・保持回路31−１，
31−２，・・・に保持されているＦＰＮを抑圧した画素
信号を積分器３−１，３−２，・・・で積分し、水平走
査期間に水平走査回路４′による水平選択スイッチ32−
１，32−２，・・・を介して出力させることにより、Ｆ
ＰＮが抑圧され高感度化された出力信号を得ることがで
きる。この場合も、ＦＰＮ抑圧・保持回路及び積分器並
びに各走査回路は、図示しない駆動制御回路で制御さ
れ、水平ブランキング期間中に複数回のＦＰＮ抑圧・保
持回路によるＦＰＮ抑圧動作及び保持動作、並びに積分
器による複数回の積分動作が行われるようになってい
る。
【００１７】
【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項１に係る発明によれば、画素アレイの各列に
対応してそれぞれ設けられ、各画素から水平ブランキン
グ期間中に複数回読み出された画素信号を積分して出力
する積分手段を備えており、複数回読み出された画素信
号を単に積分することにより、簡単な構成で容易に高感
度化を図ることの可能な２次元固体撮像装置を実現する
ことができる。また請求項２に係る発明によれば、固定
パターン雑音抑圧回路を備えていて、固定パターン雑音
を抑圧した画素信号を積分して出力させるようにしてい
るので、簡単な構成で容易に固定パターン雑音を抑圧す
ると共に高感度化を図ることの可能な２次元固体撮像装
置を実現することができる。
に、請求項１に係る発明によれば、画素アレイの各列に
対応してそれぞれ設けられ、各画素から水平ブランキン
グ期間中に複数回読み出された画素信号を積分して出力
する積分手段を備えており、複数回読み出された画素信
号を単に積分することにより、簡単な構成で容易に高感
度化を図ることの可能な２次元固体撮像装置を実現する
ことができる。また請求項２に係る発明によれば、固定
パターン雑音抑圧回路を備えていて、固定パターン雑音
を抑圧した画素信号を積分して出力させるようにしてい
るので、簡単な構成で容易に固定パターン雑音を抑圧す
ると共に高感度化を図ることの可能な２次元固体撮像装
置を実現することができる。
【図１】本発明に係る非破壊読み出し型２次元固体撮像
装置の実施の形態を示す概略ブロック構成図である。
装置の実施の形態を示す概略ブロック構成図である。
【図２】図１に示した実施の形態における積分器の具体
的な構成例を示す回路構成図である。
的な構成例を示す回路構成図である。
【図３】図２に示した積分器の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図４】図１に示した積分器の他の構成例を示す回路構
成図である。
成図である。
【図５】図４に示した積分器の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図６】図１に示した実施の形態の変形例を示すブロッ
ク構成図である。
ク構成図である。
１ 画素アレイ ２ 垂直走査回路 ３ 積分回路部 ３−１，３−２，・・・ 積分器 ４ 水平走査回路 ５ 駆動制御回路 11 入力端子 12 第１の切替スイッチ 13 直列キャパシタ 14 第２の切替スイッチ 15 演算増幅器 16 帰還キャパシタ 17 出力端子 18 リセットスイッチ 21 入力端子 22 第１のスイッチ 23 第１のメモリセル 24 電流源 25 第２のスイッチ 26 第２のメモリセル 27 電流源 28 第３のスイッチ 29 出力端子 31−１，31-2，・・・ ＦＰＮ抑圧・保持回路 32−１，32-2，・・・ 水平選択スイッチ
Claims (4)
- 【請求項１】 非破壊読み出し可能な画素を２次元状に
配列してなる画素アレイと、該画素アレイの各画素信号
を読み出すための垂直及び水平走査回路と、水平ブラン
キング期間中に各画素につき複数回にわたり画素信号を
読み出すように前記走査回路を駆動する駆動制御回路
と、前記画素アレイの各列に対応してそれぞれ設けら
れ、前記各画素から水平ブランキング期間中に複数回読
み出された画素信号を積分して出力する積分手段とを備
えていることを特徴とする非破壊読み出し型２次元固体
撮像装置。 - 【請求項２】 非破壊読み出し可能な画素を２次元状に
配列してなる画素アレイと、該画素アレイの各画素信号
を読み出すための垂直及び水平走査回路と、前記画素ア
レイの各列に対応してそれぞれ設けられた固定パターン
雑音抑圧回路と、該固定パターン雑音抑圧回路の出力を
保持する手段と、水平ブランキング期間中に前記固定パ
ターン雑音抑圧回路による各画素信号の固定パターン雑
音の抑圧動作及び前記保持手段による該固定パターン雑
音抑圧回路の出力の保持動作を複数回行うように前記走
査回路、固定パターン雑音抑圧回路及び保持手段を駆動
制御する駆動制御回路と、前記画素アレイの各列に対応
してそれぞれ設けられ、前記保持手段から水平ブランキ
ング期間中に複数回読み出された信号を積分して出力す
る積分手段とを備えていることを特徴とする非破壊読み
出し型２次元固体撮像装置。 - 【請求項３】 前記積分手段は、電流モードの積分動作
を行うように構成されていることを特徴とする請求項１
又は２に係る非破壊読み出し型２次元固体撮像装置。 - 【請求項４】 前記積分手段は、電圧モードの積分動作
を行うように構成されていることを特徴とする請求項１
又は２に係る非破壊読み出し型２次元固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931398A JP4116710B2 (ja) | 1998-09-16 | 1998-09-16 | 非破壊読み出し型２次元固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931398A JP4116710B2 (ja) | 1998-09-16 | 1998-09-16 | 非破壊読み出し型２次元固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092394A true JP2000092394A (ja) | 2000-03-31 |
| JP4116710B2 JP4116710B2 (ja) | 2008-07-09 |
Family
ID=17609436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27931398A Expired - Fee Related JP4116710B2 (ja) | 1998-09-16 | 1998-09-16 | 非破壊読み出し型２次元固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4116710B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328213A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2010264250A (ja) * | 2010-06-09 | 2010-11-25 | Canon Inc | Ｘ線撮影装置 |
| US9544521B2 (en) | 2014-07-07 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
-
1998
- 1998-09-16 JP JP27931398A patent/JP4116710B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328213A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2010264250A (ja) * | 2010-06-09 | 2010-11-25 | Canon Inc | Ｘ線撮影装置 |
| US9544521B2 (en) | 2014-07-07 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4116710B2 (ja) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1662773B1 (en) | Solid-state image sensor and method of driving same | |
| US8194163B2 (en) | Solid-state pickup apparatus, its driving method and camera system | |
| US8089530B2 (en) | Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| JPS63296478A (ja) | 固体撮像装置 | |
| JPH06284347A (ja) | 固体撮像装置 | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| US20090262210A1 (en) | Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus | |
| JPH10190038A (ja) | 光電変換装置 | |
| JP2005229373A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2005347793A (ja) | 撮像装置 | |
| JP2010028434A (ja) | 固体撮像装置 | |
| JP3000782B2 (ja) | 固体撮像装置 | |
| JPH11266403A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| JP4116710B2 (ja) | 非破壊読み出し型２次元固体撮像装置 | |
| JP2000324397A (ja) | 固体撮像素子 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2008270995A (ja) | 固体撮像装置 | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JP3851770B2 (ja) | 増幅型固体撮像装置 | |
| JP4227274B2 (ja) | 固体撮像装置 | |
| JPH09252436A (ja) | 固体撮像装置 | |
| JP4229770B2 (ja) | 増幅型固体撮像装置 | |
| US8872951B2 (en) | Method and system for operating an image data collection device | |
| JP2784782B2 (ja) | Ｃｃｄ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |