JP4019409B2 - 固体撮像素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の単位画素に蓄積された信号電荷を点順次走査方式によって読み出すＣＭＯＳイメージセンサ等の固体撮像素子に関する。
【０００２】
【従来の技術】
図９および図１０は、この種のＣＭＯＳイメージセンサの従来例を示すブロック図であり、図９は単位画素の走査回路の概要を示し、図１０は単位画素の構造を示している。
このＣＭＯＳイメージセンサは、２次元配列の画素マトリクスによって撮像した信号を点順次走査方式で読み出すものであり、画素マトリクスの垂直（Ｖ）方向及び水平（Ｈ）方向に沿って配置された各スキャナを使って読み込む画素を選択する。
まず、図１０において、各単位画素１０には、それぞれ光電変換手段と電荷蓄積手段を兼ねるフォトダイオードＰＤを有するとともに、このフォトダイオードＰＤに蓄積した信号電荷をＦＤ（フローティングデフュージョン）に読み出すための読み出しトランジスタＴｔ、この読み出しゲートＴｔを選択するための読み出し選択トランジスタＴｘｙ、信号電荷を増幅する増幅トランジスタＴａ、ＦＤをリセットするためのリセットトランジスタＴｒ、画素列を選択する水平選択トランジスタＴｘの合計５つのＭＯＳトランジスタが設けられており、各単位画素の信号電荷を点順次で読み出す点順次読み出し５Ｔｒ方式を構成している。
【０００３】
そして、読み出しトランジスタＴｔとリセットトランジスタＴｒは、フォトダイオードＰＤと駆動電圧ＡＶＤとの間に直列に接続されており、リセットトランジスタＴｒのソースと読み出しトランジスタＴｔのドレインの間に信号電荷を転送するためのＦＤが設けられ、このＦＤが増幅トランジスタＴａのゲートに接続されている。
また、読み出しトランジスタＴｔのゲートには読み出し選択トランジスタＴｘｙのソースが接続されている。
また、増幅トランジスタＴａと水平選択トランジスタＴｘはＡＶＤと水平（Ｈ）信号線の間に直列に接続されている。
また、図示の例では、Ｈ信号線の両側に垂直選択トランジスタＴｙが設けられており、Ｈ信号線に送出された信号が垂直選択トランジスタＴｙを介して選択的に垂直（Ｖ）信号線に送出される。
【０００４】
そして、図９に示すように、このような単位画素をマトリクス配列した画素領域１１の外側には、Ｖ方向に沿って垂直電荷転送用スキャナＶＳＬ、ＶＳＲが左右両側にそれぞれ設けられ、さらに左側の垂直電荷転送用スキャナＶＳＬに平行に電子シャッタ用スキャナＳＳが設けられている。
また、画素領域１１の下側には、Ｈ方向に沿って水平電荷転送用スキャナＨＳが設けられている。
これらのスキャナＶＳＬ、ＶＳＲ、ＳＳ、ＨＳは、それぞれシフトレジスタと図示しないドライバ等より構成されており、基準クロックに基づく所定タイミングのパルス信号を画素領域１１の各トランジスタに供給し、点順次による画素読み出しを行うものである。
なお、本例では、垂直電荷転送用スキャナＶＳＬ、ＶＳＲ、および電子シャッタ用スキャナＳＳからのパルス信号は論理回路２０のオア回路２０１（ＮＯＡゲートおよびインバータ）を通して各単位画素１０に選択的に供給して垂直方向に水平画素ラインを選択し、水平電荷転送用スキャナＨＳは、水平方法の同期クロックによって水平画素ライン内の各画素１０を順番に選択していく。
【０００５】
また、Ｖ信号線の出力側には、Ｉ／Ｖ変換器３０やアンプ３１等の信号処理回路が設けられており、Ｉ／Ｖ変換器３０によって電流から電圧に変換された出力信号がさらにＣＤＳ（相関２重サンプリング）によってノイズ除去等を施され、アンプ３１より出力される。
また、タイミングジェネレータＴＧは、以上の各回路を駆動するためのタイミングパルスを発生するものである。
なお、図９では省略しているが、その他の構成として、オートゲインコントローラ（ＡＧＣ）、プログラマブルゲインコントローラ（ＰＧＡ）、アナログデジタルコンバータ（ＡＤＣ）、デジタルシグナルプロセッサ（ＤＳＰ）等の回路を有する場合もある。
【０００６】
次に、このような従来のイメージセンサにおける画素選択動作について説明する。
たとえば、ｎ行ｍ列目の画素のＶ方向読み出し選択信号（ｖＳＥＬ（ｎ））、Ｈ方向読み出し選択信号（ｈＳＥＬ（ｍ））が共にＯＮの時点で、読み出しトランジスタＴｔを駆動させて信号をフォトダイオードＰＤからフローティングデフュージョンＦＤに読み出す。
ここで、電子シャッタを駆動させていない状態では、１画素の露光時間は垂直電荷転送用スキャナＶＳＬ、ＶＳＲのスキャン開始パルスＶＳＴの周期となる。
なお、電子シャッタとは画素の電荷蓄積時間を１垂直同期期間の間に１水平同期期間毎に制御するもので、Ｖ方向スキャナに平行して電子シャッタスキャナＳＳを並置しており、スキャン開始パルスＶＳＴに対して１Ｈ単位で任意に遅らせたスキャン開始パルスＳＳＴによって駆動する。
【０００７】
各垂直電荷転送用スキャナＶＳＬ、ＶＳＲの出力ＶＳＯＵＴと電子シャッタスキャナＳＳの出力ＳＳＯＵＴは、論理回路２０によってオアで接続され、Ｖ方向読み出し選択信号ｖＳＥＬとなっており、どちらかがアクティブ状態になると、このＶ方向読み出し選択信号ｖＳＥＬが選択され、Ｈ方向読み出し選択信号ｈＳＥＬとともに、ＯＮになった時点でフォトダイオードＰＤに蓄積した電荷が読み出しトランジスタＴｔを経由してＦＤに転送される。
ただし、電子シャッタスキャナ出力ＳＳＯＵＴによって画素が選択されても、画素からＩ／Ｖ変換器３０への出力スイッチがＯＦＦのままなので、ＦＤ転送された電荷はそのままリセットされる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来のイメージセンサでは、電子シャッタスキャナ出力ＳＳＯＵＴは、スキャン開始パルスＳＳＴのみの制御によって出力していたので、全ての有効画素の蓄積電荷が均一にリセットされてしまっていた。
このため、画面に極端なコントラストが存在する場合、自動露出（ＡＥ）の制御方法によっては暗い部分がつぶれてしまう、もしくは、電子シャッタが駆動せずに明るい部分が白く飛んでしまうという問題があり、ダイナミックレンジを高くすることができなかった。
【０００９】
そこで本発明の目的は、有効画素を選択して電子シャッタを切ることができ、画像信号のダイナミックレンジを容易に高くすることができる固体撮像素子を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の単位画素をマトリクス状に配置した有効画素領域と、前記有効画素領域内の各単位画素を水平ライン単位で選択する垂直電荷転送用スキャナと、前記水平ラインの各単位画素を画素単位で選択する水平電荷転送用スキャナと、前記有効画素領域の電子シャッタ動作を実行する電子シャッタスキャナとを有する固体撮像素子において、電子シャッタ機能として前記有効画素領域内の任意形状の領域に対して選択的に電子シャッタ動作を実行する電子シャッタ有効領域選択手段を設け、前記電子シャッタ有効領域選択手段は、電子シャッタスキャナから画素領域に出力される電子シャッタスキャナ出力信号と、外部から入力される電子シャッタ制御信号とを用いて前記有効画素領域の一部だけに電子シャッタが有効になるように制御する手段であり、前記電子シャッタスキャナ出力信号と電子シャッタ制御信号との論理積をとることにより、前記有効画素領域の一部だけに電子シャッタが有効になるように制御することを特徴とする。
【００１１】
本発明では、固体撮像素子の電子シャッタ機能として、有効画素領域内の任意形状の領域に対して選択的に電子シャッタ動作を実行する電子シャッタ有効領域選択手段を設けたことから、有効画素領域内の任意の領域で露光量を調節することができるので、画像信号のダイナミックレンジを見かけ上高くすることができ、例えばＡＥ処理等に対して高い画質を維持することができる。
【００１２】
【発明の実施の形態】
以下、本発明による固体撮像素子の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
図１および図２は、本発明の第１の実施の形態による点順次走査方式のＣＭＯＳイメージセンサの具体例を示すブロック図であり、図１は単位画素の走査回路の概要を示し、図２は単位画素の構造を示している。
また、図３および図４は、本発明の第２の実施の形態による点順次走査方式のＣＭＯＳイメージセンサの具体例を示すブロック図であり、図３は単位画素の走査回路の概要を示し、図４は単位画素の構造を示している。
なお、これらの図１〜図４において、図９および図１０に示す従来例と共通の要素については同一符号を付して説明する。
【００１３】
以下、本発明の各実施の形態によるＣＭＯＳイメージセンサの構成について説明する。
まず、図１および図２に示す第１の実施の形態は、図９および図１０に示す従来例の論理回路２０にアンド回路２０２を追加し、電子シャッタスキャナＳＳの出力信号ＳＳＯＵＴと、外部端子からの入力による電子シャッタ制御信号ＰＲ（スキャン開始パルスＳＳＴに同期している）との論理積をとって各単位画素１０に供給するようにしたものである。
このようにしてＶ方向の画素選択信号ｖＳＥＬを制御し、任意の領域の画素だけの蓄積電荷が電子シャッタスキャナ出力信号ＳＳＯＵＴによってリセットされるようにする。
【００１４】
ただし、この第１の実施の形態による方式は、画素良医の一部領域における電子シャッタのＯＮ／ＯＦＦを切り替えただけであり、電子シャッタがＯＦＦのときは露光が固定されてしまうため十分な範囲でダイナミックレンジを改善することができない。
そこで、第２の実施の形態として、２つの電子シャッタモードを持つようにして任意の領域でどちらかの電子シャッタスピードを選択するようにしたものが図３および図４に示す構成である。
【００１５】
すなわち、この第２の実施の形態では、垂直電荷転送用スキャナＶＳＬおよび第１の電子シャッタスキャナＳＳ（１）の外側に、もうひとつの第２の電子シャッタスキャナＳＳ（２）を設け、それぞれの電子シャッタスキャナＳＳ（１）、ＳＳ（２）のスキャン開始パルスＳＳＴ（１）、ＳＳＴ（２）に対して同期した電子シャッタ制御信号ＰＲ（１）、ＰＲ（２）をアンド回路２０２でつなぎ、これらと垂直電荷転送用スキャナＶＳＬの出力信号ＶＳＯＵＴとをオア回路２０１でつないで垂直選択信号ｖＳＥＬを制御する。
電子シャッタ制御信号ＰＲ（１）、ＰＲ（２）の制御により、任意の画素に対し、電子シャッタなしの場合に加えて、電子シャッタスピードを電子シャッタスキャナＳＳ（１）によるシャッタスピード、電子シャッタスキャナＳＳ（２）によるシャッタスピードのいずれかの電子シャッタスピードに任意に選択できるようにする。
【００１６】
また、図１および図３に示す構成では、撮像した画像信号を取り込んでシャッタ動作を最適化するためのフィードバックループとして、アナログフロントエンド（Ｆ／Ｅ）、ＤＡＣ、ＤＰＳのラインが設けられている。
なお、その他の構成、例えば単位画素内の構成等は、図９および図１０に示す従来例と同様であるので説明は省略する。
【００１７】
次に、以上のような各実施の形態によるイメージセンサにおける各電子シャッタ制御信号ＰＲ、ＰＲ（１）、ＰＲ（２）の駆動方法について説明する。
本例において電子シャッタ制御信号ＰＲの駆動方法としては、次の２通りを用いることができる。
（方法１）ＤＳＰ内部で入力画像の演算処理を行い、ＤＳＰから電子シャッタ制御信号ＰＲ、ＰＲ（１）、ＰＲ（２）を直接出力する方法
図１に示すアナログＦ／Ｅで取り込んだ画像信号をＤＡＣでデジタル画像データに変換し、これをＤＳＰに入力して演算処理することにより、任意波形のＰＲ、ＰＲ（１）、ＰＲ（２）に合成して出力する。
この方法は、演算に大きいパワーを割くので、処理速度は遅くなるが、入力画像に対応した複雑な電子シャッタ制御信号ＰＲを生成することができるので、電子シャッタ有効領域の形状を複雑にしたい場合や、１フィールド単位で形状、大きさを変化させたいような場合に有効である。
【００１８】
（方法２）ＤＳＰ内部で（方法１）と同様に入力画像の演算処理を行った後、ＤＳＰからタイミングジェネレータＴＧに制御信号を送り、特定のモードの電子シャッタ制御信号ＰＲ、ＰＲ（１）、ＰＲ（２）を出力させる方法
図１に示すアナログＦ／Ｅで取り込んだ画像信号をＤＡＣでデジタル画像データに変換し、これをＤＳＰに入力して演算処理することにより、タイミングジェネレータＴＧに制御信号を出力する。
この方法は、タイミングジェネレータＴＧで波形を形成するので、複雑な信号を出すことができないのが、ＤＳＰの演算の負荷が軽く、予めタイミングジェネレータＴＧ内でプログラミングされている形状で選択領域を切り出すので、高速に制御したい場合に有効である。
【００１９】
次に、以上ような構成を有するイメージセンサの電子シャッタ動作について説明する。
まず、図５（Ａ）（Ｂ）は、図１および図２に示す構成で電子シャッタ制御信号ＰＲを発生させたときの動作例を示すタイミングチャートであり、図５（Ａ）はＨ期間のレンジで表した場合であり、図５（Ｂ）はＶ期間のレンジで表した場合である。
図５（Ａ）に示すように、電子シャッタ制御信号ＰＲをＨ方向の有効期間の１部分のみ駆動させると、その部分のみ電子シャッタモードがアクティブになり、それ以外の部分は電子シャッタが動かない状態になる。
また、図５（Ｂ）に示すように、Ｈ期間と同様に、ある一部分のみを電子シャッタモードをアクティブにすると、有効画素領域内で電子シャッタが有効になっている部分と無効になっている部分とに分けることができる。
【００２０】
また、同様に図６（Ａ）（Ｂ）は、図３および図４に示す構成で電子シャッタ制御信号ＰＲ（１）、ＰＲ（２）を発生させたときの動作例を示すタイミングチャートであり、図６（Ａ）はＨ期間のレンジで表した場合であり、図６（Ｂ）はＶ期間のレンジで表した場合である。
図示のように、Ｈ期間内の有効領域の１部分のみで電子シャッタスキャナＳＳ（２）によって電子シャッタ制御信号ＰＲ（１）を駆動して電子シャッタモードをアクティブにしてやり、それ以外の部分は電子シャッタスキャナ出力信号ＳＳＯＵＴ（１）が無効になる状態にする。
また、電子シャッタ制御信号ＰＲ（２）についても同様に、電子シャッタスキャナＳＳ（２）で設定した電子シャッタを有効にしたい領域について駆動し、電子シャッタモードを有効にする。
【００２１】
なお、この際、ある領域でＳＳ（１）、ＳＳ（２）の両方が有効になると、電子シャッタスピードが速いほうが優先される。
また、逆にどちらにしても無効な状態にすると、電子シャッタが無効になり、露光時間が１垂直同期期間となる。
また、Ｖ方向について述べると、電子シャッタ制御信号ＰＲ（１）、電子シャッタ制御信号ＰＲ（２）はそれぞれスキャン開始パルスＳＳＴ（１）、スキャン開始パルスＳＳＴ（２）と同期を取るので、スキャン開始パルスＳＳＴ（１）とスキャン開始パルスＳＳＴ（２）の位相差だけ位相がずれた信号になる。
【００２２】
図７は、図６に示すタイミングに従って実際に画像を出力したときの様子を示す説明図であり、一例として窓際の様子を撮影したものを示している。
このような場合、電子シャッタが有効になっていると、図７（Ａ）に示すように周辺が黒くつぶれてしまい、一方で、図７（Ｂ）に示すように電子シャッタが無効だと窓の外が飽和してしまう。
これに対し、第２の実施の形態による構成では、両方に最適な露光を与えることができるので、図７（Ｃ）に示すように、窓の外も、その周辺も識別できる画を撮影することができる。
また、図８に示すように、電子シャッタを有効／無効にする領域が定型ではなく、任意の形状であっても、本例では露出の補正を画素単位で行えるために、露出の最適化が可能となる。
【００２３】
以上説明したように本実施の形態によるイメージセンサでは、撮像エリアの内部で任意の領域で露光量を調節することができるので、画素のダイナミックレンジを見かけ上高くすることができる。
したがって、例えば家の中で窓のある風景や、逆光での撮影等、コントラストが非常に高い場合の使用時に従来の撮像素子にあるようにＡＥの処理によって画面の明るい部分が飽和して白く飛んでしまう、または逆に暗い部分が黒く沈む問題がなくなる。
また、露光時間を画素領域中の任意の場所で変えることができることを利用して、たとえばある任意の範囲のシャッタスピードを早くして周囲が被写体ブレで流れて中央の被写体のみ静止の画を作る、あるいは、その逆の画像や、画面中央からのフェードイン／フェードアウト等の特殊効果を実現することが可能である。
さらに、画像演算処理機能を向上させることにより、１画素単位の速度で電子シャッタ制御信号ＰＲを制御し、特定の色の画素だけ電子シャッタをかけることによってＡＥの代用にすることや、画面上に任意の色や浮き出しを設けることにより、文字や記号（これらを総合してキャラクタという）によるロゴや各種のイラストを挿入することも可能である。
【００２４】
なお、以上の例では、複数の電子シャッタスキャナを設ける場合の例として２つまでの構成（ｎ＝２）を説明したが、３つ以上の電子シャッタスキャナを設けることも可能であり、また、垂直方向の電子シャッタスキャナだけでなく、水平方向の電子シャッタスキャナを設けることも可能である。
また、電子シャッタスキャナ出力信号と電子シャッタ制御信号とを用いるための論理回路２０の具体的構成については、上述の例に限定されるものではなく、さらに種々の変形が可能である。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、固体撮像素子の電子シャッタ機能として、有効画素領域内の任意形状の領域に対して選択的に電子シャッタ動作を実行する電子シャッタ有効領域選択手段を設けたことから、有効画素領域内の任意の領域で露光量を調節することができるので、画像信号のダイナミックレンジを見かけ上高くすることができ、例えばＡＥ処理等に対して高い画質を維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による点順次走査方式のＣＭＯＳイメージセンサの概要を示すブロック図である。
【図２】図１に示すＣＭＯＳイメージセンサの単位画素の構造を示すブロック図である。
【図３】本発明の第２の実施の形態による点順次走査方式のＣＭＯＳイメージセンサの概要を示すブロック図である。
【図４】図３に示すＣＭＯＳイメージセンサの単位画素の構造を示すブロック図である。
【図５】図１および図２に示す構成で電子シャッタ制御信号ＰＲを発生させたときの動作例を示すタイミングチャートである。
【図６】図３および図４に示す構成で電子シャッタ制御信号ＰＲ（１）、ＰＲ（２）を発生させたときの動作例を示すタイミングチャートである。
【図７】図６に示すタイミングに従って実際に画像を出力したときの様子を示す説明図である。
【図８】電子シャッタを有効／無効にする領域が定型ではなく任意の形状である場合に図６に示すタイミングに従って実際に画像を出力したときの様子を示す説明図である。
【図９】従来の点順次走査方式のＣＭＯＳイメージセンサの概要を示すブロック図である。
【図１０】図９に示すＣＭＯＳイメージセンサの単位画素の構造を示すブロック図である。
【符号の説明】
１０……単位画素、１１……画素領域、２０……論理回路、２０１……アンド回路、２０２……オア回路、ＰＤ……フォトダイオード、Ｔｔ……読み出しトランジスタ、Ｔｘｙ……読み出し選択トランジスタ、Ｔａ……増幅トランジスタ、Ｔｒ……リセットトランジスタ、Ｔｘ……水平選択トランジスタ、Ｔｙ……垂直選択トランジスタ。

Claims (12)

1. 複数の単位画素をマトリクス状に配置した有効画素領域と、前記有効画素領域内の各単位画素を水平ライン単位で選択する垂直電荷転送用スキャナと、前記水平ラインの各単位画素を画素単位で選択する水平電荷転送用スキャナと、前記有効画素領域の電子シャッタ動作を実行する電子シャッタスキャナとを有する固体撮像素子において、
   電子シャッタ機能として前記有効画素領域内の任意形状の領域に対して選択的に電子シャッタ動作を実行する電子シャッタ有効領域選択手段を設け、
   前記電子シャッタ有効領域選択手段は、電子シャッタスキャナから画素領域に出力される電子シャッタスキャナ出力信号と、外部から入力される電子シャッタ制御信号とを用いて前記有効画素領域の一部だけに電子シャッタが有効になるように制御する手段であり、
   前記電子シャッタスキャナ出力信号と電子シャッタ制御信号との論理積をとることにより、前記有効画素領域の一部だけに電子シャッタが有効になるように制御する、
   ことを特徴とする固体撮像素子。
2. 前記電子シャッタスキャナ出力信号に対応した電子シャッタ制御信号は、電子シャッタスキャナのスキャン開始パルスと同期することを特徴とする請求項１記載の固体撮像素子。
3. ｎ番目の電子シャッタスキャナによる電子シャッタスキャナ出力信号と、それに対応したｎ番目の電子シャッタ制御信号との論理積をとることにより、ｎ番目の電子シャッタスキャナによる電子シャッタ速度が有効となる画素領域を設定することを特徴とする請求項２記載の固体撮像素子。
4. ｎ番目の電子シャッタスキャナによる電子シャッタスキャナ出力信号に対応したｎ番目の電子シャッタ制御信号は、ｎ番目の電子シャッタスキャナのスキャン開始パルスと同期することを特徴とする請求項３記載の固体撮像素子。
5. 前記電子シャッタ制御信号は、入力された画像データを信号処理回路によって演算処理し、信号処理回路から任意波形の電子シャッタ制御信号に合成して出力することを特徴とする請求項１記載の固体撮像素子。
6. 前記信号処理回路はＤＳＰであることを特徴とする請求項５記載の固体撮像素子。
7. 前記ｎ番目の電子シャッタ制御信号は、入力された画像データを信号処理回路によって演算処理し、信号処理回路から任意波形の電子シャッタ制御信号に合成して出力することを特徴とする請求項３記載の固体撮像素子。
8. 前記信号処理回路はＤＳＰであることを特徴とする請求項７記載の固体撮像素子。
9. 前記電子シャッタ制御信号は、入力された画像データを信号処理回路によって演算処理し、信号処理回路からの制御信号によってタイミング発生器を制御し、予め設定されているモードの電子シャッタ制御信号を出力することを特徴とする請求項１記載の固体撮像素子。
10. 前記信号処理回路はＤＳＰであることを特徴とする請求項９記載の固体撮像素子。
11. 前記ｎ番目の電子シャッタ制御信号は、入力された画像データを信号処理回路によって演算処理し、信号処理回路からの制御信号によってタイミング発生器を制御し、予め設定されているモードの電子シャッタ制御信号を出力することを特徴とする請求項３記載の固体撮像素子。
12. 前記信号処理回路はＤＳＰであることを特徴とする請求項１１記載の固体撮像素子。

Images