JP4365912B2 - 撮像装置及びそれを用いた撮像システム - Google Patents
撮像装置及びそれを用いた撮像システム Download PDFInfo
- Publication number
- JP4365912B2 JP4365912B2 JP32815498A JP32815498A JP4365912B2 JP 4365912 B2 JP4365912 B2 JP 4365912B2 JP 32815498 A JP32815498 A JP 32815498A JP 32815498 A JP32815498 A JP 32815498A JP 4365912 B2 JP4365912 B2 JP 4365912B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- main electrode
- pixel
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 80
- 230000003321 amplification Effects 0.000 claims description 26
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 24
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 19
- 230000033001 locomotion Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像を処理するための撮像装置及びそれを用いた撮像システムに関する。
【０００２】
【従来の技術】
撮像装置の一つとして、セル単位に増幅装置を設けた増幅型撮像装置が提案されている。この装置は、各セルにフォトダイオードを設け、そこで検出した電荷をＭＯＳ構造のトランジスタで増幅するものである。図１８は、撮像装置の従来の構成を示す図である。図１８では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【０００３】
セル・アンプ７１は、図２０のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ８２より構成される。
【０００４】
図１９は図１８、２０の如く構成される撮像装置を動作させるタイミング・チャートである。先ず、水平アドレス線７５を図１９のＳＧ７５（１）のようにハイ・レベルにすると、このラインの垂直選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が垂直信号線７４に現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、ＳＧ７７（２），ＳＧ７７（３）−の信号に同期した電圧信号を１水平ライン分だけ水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６をハイ・レベルにするリセット信号ＳＧ７６（１）を印加し、このラインのリセット・トランジスタ８０をオンして光電荷をリセットする。
【０００５】
上記動作を、行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【０００６】
図２１は、上述した撮像装置３３を用いた撮像システムの構成例である。ここで、４はこの撮像装置の電力供給を賄う電池の如き電源である。そして、１はレンズである。撮像素子３３は上述したように、レンズ１によって結像された光信号を電気信号に変換する。５はこの電気信号を自動的に適性値に増幅するＡＧＧアンプであり、６はそのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。７は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。３９はこの撮像素子の制御を司るＣＰＵであり、３８はＣＰＵ３９からの制御信号により各機能ブロックの動作タイミングを発生するＴＧである。
【０００７】
なお、光量は光電荷の蓄積時間とその出力信号の平均値により定量的に求める方法が知られている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来の撮像装置では行毎にリセット及び読み出しが同時に行われている。そのために、同じ行に存在する複数の画素間でリセットを行う時期や読み出しを行う時期をずらすようなことは出来ず、従来の撮像装置ではさまざまな面で制約を受けることになる。
【０００９】
【課題を解決するための手段】
本発明は、上記に示した課題を解決するためのもので、入射光を光電変換する光電変換素子と、前記光電変換素子から光電変換出力を受け増幅して出力する増幅トランジスタと、前記増幅トランジスタの入力部をリセットするリセットトランジスタと、からなる単位画素を行方向および列方向に複数配置して形成された撮像装置において、
同じ行に配置された複数の前記画素の蓄積時間をそれぞれ独立に制御可能な制御手段を有することを特徴とする撮像装置を提供する。
また本発明は、その制御手段が、前記画素からの出力を行毎に読み出す手段と、
同じ行に配置された複数の前記画素の前記リセットトランジスタをそれぞれ独立に制御する手段とを有することを特徴とする撮像装置を提供する。
【００１０】
また上記に記載の撮像装置と、前記撮像装置に供給する電力の残量を検出する検出手段と、前記検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１１】
また、上記の記載の撮像装置と、前記撮像装置内の複数の前記画素のそれぞれの露光量を検出する露光量検出手段と、前記露光量検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１２】
また、上記に記載の撮像装置と、撮像領域の被写体の動きを検出する動き検出手段と、前記動検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を図面を用いて説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す撮像装置の図である。図１では例として、４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００１５】
セル・アンプ７１は、図２０のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ８２より構成される。ここで、フォトダイオード７０とセルアンプ７１で１画素が形成されている。本実施例では、、光電荷のリセットをおこなう信号線７６が７６（１−１），７６（１−２）および７６（１−３）のように複数本設けられている。
【００１６】
図２は図１のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、リセット・トランジスタリセット線７６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−１）を印加し、光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。つぎに水平アドレス線７５を図２のＳＧ７５（１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線７６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−２）を印加し、次の画素の光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００１７】
上記図２に示したような動作に水平アドレス線７５とリセット線７６（１−Ｘ）のタイミング調整を行うことにより、１回の撮像で撮影した時間がそれぞれ異なる複数の画像を得ることが可能となる。
【００１８】
図３は図１のように構成される撮像装置を動作させるためのタイミングチャートの別の１例である。先ず、リセット・トランジスタ線７６（１−１）をハイレベルにするリセット信号ＳＧ７６（１−１）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。次に、リセットトランジスタ線７６（１−２）をハイレベルにするリセット信号ＳＧ７６（１−２）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。このように順次リセットを行い１行中すべてのリセットが終わった後に、水平アドレス線７５（１）をハイレベルにするリセット信号ＳＧ７５（１）を印加し、１水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部７３から水平選択信号ＳＧ（１）、ＳＧ（２）・・・と順次に水平出力選択トランジスタに印加し信号出力線７８へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスのすべての信号を読み出す。
【００１９】
蓄積時間の開始はリセットが行われた後なので、上記図３に示したような１画素毎リセットの開始時間をずらした動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００２０】
（第２の実施の形態）
図４は、本発明の第２の実施形態を示す図である。図４では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００２１】
セル・アンプ７１は、図２のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されてその検出信号を増幅する増幅トランジスタ８２より構成される。ここで、フォトダイオード７０とセル・アンプ７１で１画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線７５が７５（１−１），７５（１−２）および７５（１−３）のように複数本設けられている。
【００２２】
図５は図４のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、水平アドレス線７５を図５のＳＧ７５（１−１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、ＳＧ７５（１−１）をオフにした後、ＳＧ７５（１−２）をハイ・レベルにする。次いで、水平駆動部７３から水平選択信号ＳＧ７７（２）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６をハイ・レベルにするリセット信号ＳＧ７６（１）を印加し、このラインのリセット・トランジスタ８０をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００２３】
蓄積時間の終了は読み出しが開始される時なので、上記図４に示したような１画素毎の読み出し開始時間を異ならせた動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００２４】
また、図４のように構成される撮像装置で例えばＳＧ７５（１−１）を印加し、ＳＧ７５（１−２）を印加しないような動作を行うことにより、１画面中で任意の画素からの信号を読み出すことが可能となる。
【００２５】
（第３の実施の形態）
図１は、本発明の第３の実施形態を示す撮像装置の図である。図６では例として、４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００２６】
図７のように、セル・アンプ７１で、８３は、ＰＤ７０で蓄積された電荷を増幅ＭＯＳトランジスタ８２のゲートを浮遊構造としたフローティング・デフュージョン（以下、ＦＤと略す）に転送する為の電位障壁操作用転送ゲートの役割りを果たす転送ＭＯＳトランジスタである。また、８０は該ＦＤ７０の電荷を同様の作用により、リセットする為のリセットトランジスタである。そして、ライン選択用のＭＯＳトランジスタとして８１が設けられている。なお、これらのＭＯＳトランジスタのゲートは、各々、ＰＤ７０の電荷を転送する転送信号線８６、ＦＤをリセットするリセット信号線７６、および選択信号線７５に接続されている。
【００２７】
ここでフォトダイオード７０とセル・アンプ７１で１画素が形成される。但し、本実施例では、光電荷のリセットをおこなう信号線７６が７６（１−１），７６（１−２）および７６（１−３）のように複数本設けられている。
【００２８】
図８は図６のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、リセット・トランジスタリセット線７６（１−１）と転送信号線８６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−１）、転送信号ＳＧ８６（１−１）を印加し、光電荷リセット・トランジスタ８０と転送トランジスタ８３をオンして光電荷をリセットする。つぎに転送信号ＳＧ８６（１−１）と水平アドレス線７５を図２のＳＧ７５（１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線７６（１−２）と転送信号線８６（１−２）をハイ・レベルにするリセット信号ＳＧ７６（１−２）、転送信号ＳＧ８６（１−２）を印加し、次の画素の光電荷リセット・トランジスタ８０と転送トランジスタ８３をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００２９】
上記図８に示したような動作に水平アドレス線７５、転送信号ＳＧ８６（１−Ｘ）、および、リセット線７６（１−Ｘ）のタイミング調整を行うことにより、１回の撮像で時間がそれぞれ異なる複数の画像を得ることが可能となる。
【００３０】
図９は図６のように構成される撮像装置を動作させるためのタイミングチャートの別の１例である。先ず、リセット・トランジスタ線７６（１−１）、転送信号線８６（１−１）をハイレベルにするリセット信号ＳＧ７６（１−１）、転送信号ＳＧ８６（１−１）を印加し、光電荷リセットトランジスタ８０、転送トランジスタ８３をオンして光電荷をリセットする。次に、リセットトランジスタ線７６（１−２）、転送信号ＳＧ８６（１−２）をハイレベルにするリセット信号ＳＧ７６（１−２）、転送信号ＳＧ８６（１−２）を印加し、光電荷リセットトランジスタ８０、転送トランジスタ８３をオンして光電荷をリセットする。このように順次リセットを行い１水平ラインすべてのリセットが終わった後に、転送信号８６（１−１），８６（１−２），８６（１−３）、および水平アドレス線７６（１）をハイレベルにする信号ＳＧ８６（１−１），ＳＧ８６（１−２），ＳＧ８６（１−３），および、ＳＧ７５（１）を印加し、１水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部７３から水平選択信号ＳＧ（１）、ＳＧ（２）・・・と順次に水平出力選択トランジスタに印加し信号出力線７８へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスのすべての信号を読み出す。
【００３１】
蓄積時間の開始はリセットが行われた後なので、上記図９に示したような１画素毎リセットの開始時間をずらした動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００３２】
（第４の実施形態）
図６は、本発明の第４の実施形態を示す図である。図では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００３３】
図７のように、セル・アンプ７１で、８３は、ＰＤ７０で蓄積された電荷を増幅ＭＯＳトランジスタ８２のゲートを浮遊構造としたフローティング・デフュージョン（以下、ＦＤと略す）に転送する為の電位障壁操作用転送ゲートの役割りを果たす転送ＭＯＳトランジスタである。また、８０は該ＦＤ７０の電荷を同様の作用により、リセットする為のリセットトランジスタである。そして、ライン選択用のＭＯＳトランジスタとして８１が設けられている。なお、これらのＭＯＳトランジスタのゲートは、各々、ＰＤ７０の電荷を転送する転送信号線８６、ＦＤをリセットするリセット信号線７６、および選択信号線７５に接続されている。
【００３４】
ここでフォトダイオード７０とセルアンプ７１で１画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線７５が７５（１−１），７５（１−２）および７５（１−３）のように複数本設けられている。
【００３５】
図１１は図１０のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、水平アドレス線７５，転送信号線８６を図１１のＳＧ７５（１−１），ＳＧ８６（１）のようにハイ・レベルにすると、選択トランジスタ８１，転送トランジスタ８３がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、ＳＧ７５（１−１）をオフにした後、ＳＧ７５（１−２），ＳＧ８６（１−２）をハイ・レベルにする。次いで、水平駆動部７３から水平選択信号ＳＧ７７（２）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６，転送信号線８６をハイ・レベルにするリセット信号ＳＧ７６（１），転送信号ＳＧ８６（１−１），ＳＧ８６（１−２），ＳＧ８６（１−３）を印加し、このラインのリセット・トランジスタ８０，転送トランジスタ８３をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００３６】
蓄積時間の終了は読み出しが開始される後なので、上記図１０に示したような１画素毎の読み出し開始時間を異ならせた動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００３７】
また、図１０のように構成される撮像装置で例えばＳＧ７５（１−１），ＳＧ８６（１−１を印加し、ＳＧ７５（１−２），ＳＧ８６（１−２）を印加しないような動作を行うことにより、１画面中で任意の画素からの信号を読み出すことが可能となる。
【００３８】
実施形態３又は４においては１水平ラインで共通の転送信号線にして、ＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中の転送トランジスタ８３を個々に独立に制御するようにしてもよい。
【００３９】
また、実施形態１〜４で、１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１はそれぞれ複数のリセット信号線、水平アドレス線によって個々に独立に制御されているが、１水平ラインでそれぞれ共通のリセット信号線、選択信号線にして、ＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１を個々に独立に制御するようにしてもよい。
【００４０】
また、実施形態１又は２で用いた撮像装置及び実施形態３又は４で用いた撮像装置では、リセットトランジスタ８０、選択トランジスタ８１のいずれか１方が画素毎に独立に制御されているが、１つの撮像装置内にリセットトランジスタ８０、選択トランジスタ８１の両方ともに画素毎に独立に制御できるように、１水平ラインのリセットトランジスタ８０、選択トランジスタ８１を制御するための複数のリセット信号線、水平アドレス線を設けても良い。またＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１を個々に独立に制御するようにしてもよい。
【００４１】
上記説明したように、画素毎にリセットトランジスタ８０、選択トランジスタ８１の両方を制御できるようにすることによって、例えば画素毎の露光量を変化させること等がさらに正確に行える。
【００４２】
また、上記実施形態１〜４の撮像装置内の画素は図６又は図２０に示した構成に限るものではなく、フォトダイオードをリセットするための手段と、フォトダイオードの信号を読み出すための手段を持つ画素であればよい。
【００４３】
また、上記実施形態１〜４においては、リセットトランジスタがリセット手段に、選択トランジスタが読出手段に、垂直駆動部が制御手段にそれぞれ相当している。
【００４４】
（実施形態５）
本実施形態では、上記実施形態１〜４で説明した撮像装置を消費電力の軽減の目的のための用途に用いた撮像装置について説明する。
【００４５】
図１２は、上述した上記実施形態１、２又は３、４で用いた撮像装置５３を用いた撮像システムの構成例である。ここで、４はこの撮像システムの電力供給を賄う電池の如き電源である。そして、１はレンズである。撮像装置３３は上述したように、レンズによって結像された光信号を電気信号に変換する。５は電気信号を自動的に適正値に増幅するＡＧＣアンプであり、６はそのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。７は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。５９はこの撮像システムの制御を司るＣＰＵであり、５８はＣＰＵ３９からの制御信号により各機能ブロックの動作タイミングを発生するＴＧ（タイミングジェネレータ）である。本実施例では省電力モード信号を受けて、図１３に示す５８内の垂直読み出しプログラマブルタイミング制御部２１、水平読み出しプログラマブルタイミング制御部２０およびリセットプログラマブル制御部２３に光量に応じたタイミングを上記のように設定する。これにより電力残量が少ないときには、なるべくセルアンプ７１の動作回数を減らすことで電力消費を抑える。すなわち、露光の間隔を長く設定しており、各ＭＯＳの動作周波数を下げている。消費電力これは、ＣＶ2ｆ×個数に比例して増加するためである。
【００４６】
図１４は、電力残量を検出するための１例である電力残量検出装置の構成を示すものである。ここで１０１、１０２は抵抗であり、該撮像素子の電力供給信号線ＳＩＧ１０１から電流を受け電圧を発生する。省電力モードＳＩＧ１００は、この電圧と基準としての電圧１０２をコンパレータ１０３により比較して得る。これらの検出にはＡ／Ｄ変換を併用した方法他が知られており、特に方法に制約を受けるものではない。また、プログラマブルなタイミング発生に関しては、垂直読み出しプログラマブルタイミング制御部２１では、図１５に示す如き構成をとる。１１１は基準クロックであり、１０９、１１０はＣＰＵ５９からの設定を受け基準クロック１１１を計測する。そして、水平アドレス線７５に所望の信号を水平アドレス・タイミング部１０７から出力する。図示はしないが、リセットプログラマブル制御部および２３水平読み出しプログラマブルタイミング制御部２０に関しても同様な構成をとる。実施形態５においては、電力残量検出装置が検出手段に、ＣＰＵ及びＴＧが処理手段に相当している。
【００４７】
（実施形態６）
本実施形態では、上記の実施形態1，2又は３，４で用いた撮像装置を画素毎の露光量制御に用いた撮像システムについて説明する。
【００４８】
図16は、上述した1，2又は３，４で用いた撮像装置53を用いた撮像システムの構成例である。ここで、１はレンズ、54は撮像装置からの信号から画素毎の露光量を検出する露光量検出部、59は露光量検出部からの情報に基づいて画素毎の露光時間を制御するように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、露光量の多い部分の画素（明るい部分の光を受像）では、露光時間を短くし、露光量の多い部分の画素（暗い部分の光を受像）では露光時間を長くするように制御することにより、被写体に明るい部分と暗い部分がある場合で、どちらの部分も鮮明に撮像したい場合に有効となる。実施形態６においては、露光量検出部が露光量検出手段に、ＣＰＵ及びＴＧが処理手段に相当している。
【００４９】
（実施形態７）
本実施形態では、上記の実施形態1，2又は３，４で用いた撮像装置を画素毎の読み出し制御に用いた撮像システムについて説明する。
【００５０】
図１７は、上述した1，2又は３，４で用いた撮像装置53を用いた撮像システムの構成例である。ここで、１はレンズ、55は撮像装置53からの１フレ−ム前の信号と１フレ−ム後の信号を受け取りどの部分が変化しているか（動いているか）を検出する動き検出部であり、59は動き検出部からの情報に基づいて動きがあった部分の画素の信号を読み出すように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、動画像を送信する場合に、動きがあった部分のみ送信することができ、送信情報量の圧縮となるとともに、消費電力の軽減にもつながる。実施形態７においては、動き検出部が動き検出手段に、ＣＰＵ及びＴＧが処理手段に相当する。
【００５１】
【発明の効果】
以上のように、本発明の撮像装置ではさまざまな用途に向けて使用することが可能となる。
【図面の簡単な説明】
【図１】実施形態１で説明した撮像装置の図である。
【図２】実施形態１で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図３】実施形態１で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図４】実施形態２で説明した撮像装置の図である。
【図５】実施形態２で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図６】実施形態３で説明した撮像装置の図である。
【図７】セルアンプの構成を示す図である。
【図８】実施形態３で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図９】実施形態３で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図１０】実施形態４で説明した撮像装置の図である。
【図１１】実施形態４で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図１２】実施形態５で説明した撮像システムの図である。
【図１３】撮像システム内のTGを説明するための図である。
【図１４】電源残量検出部の構成図である。
【図１５】撮像システム内のTGを説明するための図である。
【図１６】実施形態６で説明した撮像システムの図である。
【図１７】実施形態７で説明した撮像システムの図である。
【図１８】従来の撮像装置を示す図である。
【図１９】従来の撮像装置を駆動させるためのタイミングチャ−トである。
【図２０】セルアンプの構成を示す図である。
【図２１】従来の撮像システムの図である。
【符号の説明】
１ レンズ
４ 電源
５ ＡＧＣ
６ Ａ／Ｄ
７ 映像信号処理部
８ フレーム・メモリ
２０ 水平読み出しプログラマブル・タイミング制御部
２１ 垂直プログラマブル・タイミング制御部
２２ リセット・プログラマブル・タイミング制御部
２４ Ａ／Ｄ変換タイミング制御部
３３ 撮像装置
３８ ＴＧ
３９ ＣＰＵ
４０ 水平読み出しタイミング制御部
４１ 垂直タイミング制御部
４３ リセット・タイミング制御部
４４ Ａ／Ｄ変換タイミング制御部
５４ 露光量検出部
５５ 動き検出部
５８ ＴＧ
５９ ＣＰＵ
７０ 光電変換素子
７１ セルアンプ
７２ 垂直駆動部
７３ 水平駆動部
７４ 読み出し信号線
７５ 水平アドレス線
７６ リセット線
７７ 水平出力選択装置
７８ 信号出力線
８０ リセット・トランジスタ
８１ 選択トランジスタ
８２ 読み出しトランジスタ
８３ 転送トランジスタ
８６ 転送信号線
１０１ 抵抗
１０２ 抵抗
１０３ コンパレーター
１０７ 水平アドレス・タイミング制御信号
１０８ リセット・タイミング制御部
１０９ プログラマブル分周期
１１０ プログラマブル分周期
１１１ 基本クロック
ＳＧ７５ 水平アドレス信号
ＳＧ７６ リセット信号
ＳＧ７７ 水平読み出し選択信号
ＳＧ１０１ 電力信号線
ＳＧ１０２ 電力検出基準電圧信号
【発明の属する技術分野】
本発明は、画像を処理するための撮像装置及びそれを用いた撮像システムに関する。
【０００２】
【従来の技術】
撮像装置の一つとして、セル単位に増幅装置を設けた増幅型撮像装置が提案されている。この装置は、各セルにフォトダイオードを設け、そこで検出した電荷をＭＯＳ構造のトランジスタで増幅するものである。図１８は、撮像装置の従来の構成を示す図である。図１８では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【０００３】
セル・アンプ７１は、図２０のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ８２より構成される。
【０００４】
図１９は図１８、２０の如く構成される撮像装置を動作させるタイミング・チャートである。先ず、水平アドレス線７５を図１９のＳＧ７５（１）のようにハイ・レベルにすると、このラインの垂直選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が垂直信号線７４に現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、ＳＧ７７（２），ＳＧ７７（３）−の信号に同期した電圧信号を１水平ライン分だけ水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６をハイ・レベルにするリセット信号ＳＧ７６（１）を印加し、このラインのリセット・トランジスタ８０をオンして光電荷をリセットする。
【０００５】
上記動作を、行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【０００６】
図２１は、上述した撮像装置３３を用いた撮像システムの構成例である。ここで、４はこの撮像装置の電力供給を賄う電池の如き電源である。そして、１はレンズである。撮像素子３３は上述したように、レンズ１によって結像された光信号を電気信号に変換する。５はこの電気信号を自動的に適性値に増幅するＡＧＧアンプであり、６はそのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。７は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。３９はこの撮像素子の制御を司るＣＰＵであり、３８はＣＰＵ３９からの制御信号により各機能ブロックの動作タイミングを発生するＴＧである。
【０００７】
なお、光量は光電荷の蓄積時間とその出力信号の平均値により定量的に求める方法が知られている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来の撮像装置では行毎にリセット及び読み出しが同時に行われている。そのために、同じ行に存在する複数の画素間でリセットを行う時期や読み出しを行う時期をずらすようなことは出来ず、従来の撮像装置ではさまざまな面で制約を受けることになる。
【０００９】
【課題を解決するための手段】
本発明は、上記に示した課題を解決するためのもので、入射光を光電変換する光電変換素子と、前記光電変換素子から光電変換出力を受け増幅して出力する増幅トランジスタと、前記増幅トランジスタの入力部をリセットするリセットトランジスタと、からなる単位画素を行方向および列方向に複数配置して形成された撮像装置において、
同じ行に配置された複数の前記画素の蓄積時間をそれぞれ独立に制御可能な制御手段を有することを特徴とする撮像装置を提供する。
また本発明は、その制御手段が、前記画素からの出力を行毎に読み出す手段と、
同じ行に配置された複数の前記画素の前記リセットトランジスタをそれぞれ独立に制御する手段とを有することを特徴とする撮像装置を提供する。
【００１０】
また上記に記載の撮像装置と、前記撮像装置に供給する電力の残量を検出する検出手段と、前記検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１１】
また、上記の記載の撮像装置と、前記撮像装置内の複数の前記画素のそれぞれの露光量を検出する露光量検出手段と、前記露光量検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１２】
また、上記に記載の撮像装置と、撮像領域の被写体の動きを検出する動き検出手段と、前記動検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を図面を用いて説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す撮像装置の図である。図１では例として、４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００１５】
セル・アンプ７１は、図２０のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ８２より構成される。ここで、フォトダイオード７０とセルアンプ７１で１画素が形成されている。本実施例では、、光電荷のリセットをおこなう信号線７６が７６（１−１），７６（１−２）および７６（１−３）のように複数本設けられている。
【００１６】
図２は図１のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、リセット・トランジスタリセット線７６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−１）を印加し、光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。つぎに水平アドレス線７５を図２のＳＧ７５（１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線７６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−２）を印加し、次の画素の光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００１７】
上記図２に示したような動作に水平アドレス線７５とリセット線７６（１−Ｘ）のタイミング調整を行うことにより、１回の撮像で撮影した時間がそれぞれ異なる複数の画像を得ることが可能となる。
【００１８】
図３は図１のように構成される撮像装置を動作させるためのタイミングチャートの別の１例である。先ず、リセット・トランジスタ線７６（１−１）をハイレベルにするリセット信号ＳＧ７６（１−１）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。次に、リセットトランジスタ線７６（１−２）をハイレベルにするリセット信号ＳＧ７６（１−２）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。このように順次リセットを行い１行中すべてのリセットが終わった後に、水平アドレス線７５（１）をハイレベルにするリセット信号ＳＧ７５（１）を印加し、１水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部７３から水平選択信号ＳＧ（１）、ＳＧ（２）・・・と順次に水平出力選択トランジスタに印加し信号出力線７８へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスのすべての信号を読み出す。
【００１９】
蓄積時間の開始はリセットが行われた後なので、上記図３に示したような１画素毎リセットの開始時間をずらした動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００２０】
（第２の実施の形態）
図４は、本発明の第２の実施形態を示す図である。図４では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００２１】
セル・アンプ７１は、図２のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されてその検出信号を増幅する増幅トランジスタ８２より構成される。ここで、フォトダイオード７０とセル・アンプ７１で１画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線７５が７５（１−１），７５（１−２）および７５（１−３）のように複数本設けられている。
【００２２】
図５は図４のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、水平アドレス線７５を図５のＳＧ７５（１−１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、ＳＧ７５（１−１）をオフにした後、ＳＧ７５（１−２）をハイ・レベルにする。次いで、水平駆動部７３から水平選択信号ＳＧ７７（２）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６をハイ・レベルにするリセット信号ＳＧ７６（１）を印加し、このラインのリセット・トランジスタ８０をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００２３】
蓄積時間の終了は読み出しが開始される時なので、上記図４に示したような１画素毎の読み出し開始時間を異ならせた動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００２４】
また、図４のように構成される撮像装置で例えばＳＧ７５（１−１）を印加し、ＳＧ７５（１−２）を印加しないような動作を行うことにより、１画面中で任意の画素からの信号を読み出すことが可能となる。
【００２５】
（第３の実施の形態）
図１は、本発明の第３の実施形態を示す撮像装置の図である。図６では例として、４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００２６】
図７のように、セル・アンプ７１で、８３は、ＰＤ７０で蓄積された電荷を増幅ＭＯＳトランジスタ８２のゲートを浮遊構造としたフローティング・デフュージョン（以下、ＦＤと略す）に転送する為の電位障壁操作用転送ゲートの役割りを果たす転送ＭＯＳトランジスタである。また、８０は該ＦＤ７０の電荷を同様の作用により、リセットする為のリセットトランジスタである。そして、ライン選択用のＭＯＳトランジスタとして８１が設けられている。なお、これらのＭＯＳトランジスタのゲートは、各々、ＰＤ７０の電荷を転送する転送信号線８６、ＦＤをリセットするリセット信号線７６、および選択信号線７５に接続されている。
【００２７】
ここでフォトダイオード７０とセル・アンプ７１で１画素が形成される。但し、本実施例では、光電荷のリセットをおこなう信号線７６が７６（１−１），７６（１−２）および７６（１−３）のように複数本設けられている。
【００２８】
図８は図６のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、リセット・トランジスタリセット線７６（１−１）と転送信号線８６（１−１）をハイ・レベルにするリセット信号ＳＧ７６（１−１）、転送信号ＳＧ８６（１−１）を印加し、光電荷リセット・トランジスタ８０と転送トランジスタ８３をオンして光電荷をリセットする。つぎに転送信号ＳＧ８６（１−１）と水平アドレス線７５を図２のＳＧ７５（１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線７６（１−２）と転送信号線８６（１−２）をハイ・レベルにするリセット信号ＳＧ７６（１−２）、転送信号ＳＧ８６（１−２）を印加し、次の画素の光電荷リセット・トランジスタ８０と転送トランジスタ８３をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００２９】
上記図８に示したような動作に水平アドレス線７５、転送信号ＳＧ８６（１−Ｘ）、および、リセット線７６（１−Ｘ）のタイミング調整を行うことにより、１回の撮像で時間がそれぞれ異なる複数の画像を得ることが可能となる。
【００３０】
図９は図６のように構成される撮像装置を動作させるためのタイミングチャートの別の１例である。先ず、リセット・トランジスタ線７６（１−１）、転送信号線８６（１−１）をハイレベルにするリセット信号ＳＧ７６（１−１）、転送信号ＳＧ８６（１−１）を印加し、光電荷リセットトランジスタ８０、転送トランジスタ８３をオンして光電荷をリセットする。次に、リセットトランジスタ線７６（１−２）、転送信号ＳＧ８６（１−２）をハイレベルにするリセット信号ＳＧ７６（１−２）、転送信号ＳＧ８６（１−２）を印加し、光電荷リセットトランジスタ８０、転送トランジスタ８３をオンして光電荷をリセットする。このように順次リセットを行い１水平ラインすべてのリセットが終わった後に、転送信号８６（１−１），８６（１−２），８６（１−３）、および水平アドレス線７６（１）をハイレベルにする信号ＳＧ８６（１−１），ＳＧ８６（１−２），ＳＧ８６（１−３），および、ＳＧ７５（１）を印加し、１水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部７３から水平選択信号ＳＧ（１）、ＳＧ（２）・・・と順次に水平出力選択トランジスタに印加し信号出力線７８へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスのすべての信号を読み出す。
【００３１】
蓄積時間の開始はリセットが行われた後なので、上記図９に示したような１画素毎リセットの開始時間をずらした動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００３２】
（第４の実施形態）
図６は、本発明の第４の実施形態を示す図である。図では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。
【００３３】
図７のように、セル・アンプ７１で、８３は、ＰＤ７０で蓄積された電荷を増幅ＭＯＳトランジスタ８２のゲートを浮遊構造としたフローティング・デフュージョン（以下、ＦＤと略す）に転送する為の電位障壁操作用転送ゲートの役割りを果たす転送ＭＯＳトランジスタである。また、８０は該ＦＤ７０の電荷を同様の作用により、リセットする為のリセットトランジスタである。そして、ライン選択用のＭＯＳトランジスタとして８１が設けられている。なお、これらのＭＯＳトランジスタのゲートは、各々、ＰＤ７０の電荷を転送する転送信号線８６、ＦＤをリセットするリセット信号線７６、および選択信号線７５に接続されている。
【００３４】
ここでフォトダイオード７０とセルアンプ７１で１画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線７５が７５（１−１），７５（１−２）および７５（１−３）のように複数本設けられている。
【００３５】
図１１は図１０のように構成される撮像装置を動作させるタイミング・チャートの１例である。先ず、水平アドレス線７５，転送信号線８６を図１１のＳＧ７５（１−１），ＳＧ８６（１）のようにハイ・レベルにすると、選択トランジスタ８１，転送トランジスタ８３がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、ＳＧ７５（１−１）をオフにした後、ＳＧ７５（１−２），ＳＧ８６（１−２）をハイ・レベルにする。次いで、水平駆動部７３から水平選択信号ＳＧ７７（２）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６，転送信号線８６をハイ・レベルにするリセット信号ＳＧ７６（１），転送信号ＳＧ８６（１−１），ＳＧ８６（１−２），ＳＧ８６（１−３）を印加し、このラインのリセット・トランジスタ８０，転送トランジスタ８３をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。
【００３６】
蓄積時間の終了は読み出しが開始される後なので、上記図１０に示したような１画素毎の読み出し開始時間を異ならせた動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。
【００３７】
また、図１０のように構成される撮像装置で例えばＳＧ７５（１−１），ＳＧ８６（１−１を印加し、ＳＧ７５（１−２），ＳＧ８６（１−２）を印加しないような動作を行うことにより、１画面中で任意の画素からの信号を読み出すことが可能となる。
【００３８】
実施形態３又は４においては１水平ラインで共通の転送信号線にして、ＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中の転送トランジスタ８３を個々に独立に制御するようにしてもよい。
【００３９】
また、実施形態１〜４で、１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１はそれぞれ複数のリセット信号線、水平アドレス線によって個々に独立に制御されているが、１水平ラインでそれぞれ共通のリセット信号線、選択信号線にして、ＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１を個々に独立に制御するようにしてもよい。
【００４０】
また、実施形態１又は２で用いた撮像装置及び実施形態３又は４で用いた撮像装置では、リセットトランジスタ８０、選択トランジスタ８１のいずれか１方が画素毎に独立に制御されているが、１つの撮像装置内にリセットトランジスタ８０、選択トランジスタ８１の両方ともに画素毎に独立に制御できるように、１水平ラインのリセットトランジスタ８０、選択トランジスタ８１を制御するための複数のリセット信号線、水平アドレス線を設けても良い。またＩＤによる識別選択信号又はＩＤによる時系列信号によって１水平ライン中のリセットトランジスタ８０、選択トランジスタ８１を個々に独立に制御するようにしてもよい。
【００４１】
上記説明したように、画素毎にリセットトランジスタ８０、選択トランジスタ８１の両方を制御できるようにすることによって、例えば画素毎の露光量を変化させること等がさらに正確に行える。
【００４２】
また、上記実施形態１〜４の撮像装置内の画素は図６又は図２０に示した構成に限るものではなく、フォトダイオードをリセットするための手段と、フォトダイオードの信号を読み出すための手段を持つ画素であればよい。
【００４３】
また、上記実施形態１〜４においては、リセットトランジスタがリセット手段に、選択トランジスタが読出手段に、垂直駆動部が制御手段にそれぞれ相当している。
【００４４】
（実施形態５）
本実施形態では、上記実施形態１〜４で説明した撮像装置を消費電力の軽減の目的のための用途に用いた撮像装置について説明する。
【００４５】
図１２は、上述した上記実施形態１、２又は３、４で用いた撮像装置５３を用いた撮像システムの構成例である。ここで、４はこの撮像システムの電力供給を賄う電池の如き電源である。そして、１はレンズである。撮像装置３３は上述したように、レンズによって結像された光信号を電気信号に変換する。５は電気信号を自動的に適正値に増幅するＡＧＣアンプであり、６はそのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。７は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。５９はこの撮像システムの制御を司るＣＰＵであり、５８はＣＰＵ３９からの制御信号により各機能ブロックの動作タイミングを発生するＴＧ（タイミングジェネレータ）である。本実施例では省電力モード信号を受けて、図１３に示す５８内の垂直読み出しプログラマブルタイミング制御部２１、水平読み出しプログラマブルタイミング制御部２０およびリセットプログラマブル制御部２３に光量に応じたタイミングを上記のように設定する。これにより電力残量が少ないときには、なるべくセルアンプ７１の動作回数を減らすことで電力消費を抑える。すなわち、露光の間隔を長く設定しており、各ＭＯＳの動作周波数を下げている。消費電力これは、ＣＶ2ｆ×個数に比例して増加するためである。
【００４６】
図１４は、電力残量を検出するための１例である電力残量検出装置の構成を示すものである。ここで１０１、１０２は抵抗であり、該撮像素子の電力供給信号線ＳＩＧ１０１から電流を受け電圧を発生する。省電力モードＳＩＧ１００は、この電圧と基準としての電圧１０２をコンパレータ１０３により比較して得る。これらの検出にはＡ／Ｄ変換を併用した方法他が知られており、特に方法に制約を受けるものではない。また、プログラマブルなタイミング発生に関しては、垂直読み出しプログラマブルタイミング制御部２１では、図１５に示す如き構成をとる。１１１は基準クロックであり、１０９、１１０はＣＰＵ５９からの設定を受け基準クロック１１１を計測する。そして、水平アドレス線７５に所望の信号を水平アドレス・タイミング部１０７から出力する。図示はしないが、リセットプログラマブル制御部および２３水平読み出しプログラマブルタイミング制御部２０に関しても同様な構成をとる。実施形態５においては、電力残量検出装置が検出手段に、ＣＰＵ及びＴＧが処理手段に相当している。
【００４７】
（実施形態６）
本実施形態では、上記の実施形態1，2又は３，４で用いた撮像装置を画素毎の露光量制御に用いた撮像システムについて説明する。
【００４８】
図16は、上述した1，2又は３，４で用いた撮像装置53を用いた撮像システムの構成例である。ここで、１はレンズ、54は撮像装置からの信号から画素毎の露光量を検出する露光量検出部、59は露光量検出部からの情報に基づいて画素毎の露光時間を制御するように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、露光量の多い部分の画素（明るい部分の光を受像）では、露光時間を短くし、露光量の多い部分の画素（暗い部分の光を受像）では露光時間を長くするように制御することにより、被写体に明るい部分と暗い部分がある場合で、どちらの部分も鮮明に撮像したい場合に有効となる。実施形態６においては、露光量検出部が露光量検出手段に、ＣＰＵ及びＴＧが処理手段に相当している。
【００４９】
（実施形態７）
本実施形態では、上記の実施形態1，2又は３，４で用いた撮像装置を画素毎の読み出し制御に用いた撮像システムについて説明する。
【００５０】
図１７は、上述した1，2又は３，４で用いた撮像装置53を用いた撮像システムの構成例である。ここで、１はレンズ、55は撮像装置53からの１フレ−ム前の信号と１フレ−ム後の信号を受け取りどの部分が変化しているか（動いているか）を検出する動き検出部であり、59は動き検出部からの情報に基づいて動きがあった部分の画素の信号を読み出すように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、動画像を送信する場合に、動きがあった部分のみ送信することができ、送信情報量の圧縮となるとともに、消費電力の軽減にもつながる。実施形態７においては、動き検出部が動き検出手段に、ＣＰＵ及びＴＧが処理手段に相当する。
【００５１】
【発明の効果】
以上のように、本発明の撮像装置ではさまざまな用途に向けて使用することが可能となる。
【図面の簡単な説明】
【図１】実施形態１で説明した撮像装置の図である。
【図２】実施形態１で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図３】実施形態１で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図４】実施形態２で説明した撮像装置の図である。
【図５】実施形態２で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図６】実施形態３で説明した撮像装置の図である。
【図７】セルアンプの構成を示す図である。
【図８】実施形態３で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図９】実施形態３で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図１０】実施形態４で説明した撮像装置の図である。
【図１１】実施形態４で説明した撮像装置を駆動させるためのタイミングチャ−トである。
【図１２】実施形態５で説明した撮像システムの図である。
【図１３】撮像システム内のTGを説明するための図である。
【図１４】電源残量検出部の構成図である。
【図１５】撮像システム内のTGを説明するための図である。
【図１６】実施形態６で説明した撮像システムの図である。
【図１７】実施形態７で説明した撮像システムの図である。
【図１８】従来の撮像装置を示す図である。
【図１９】従来の撮像装置を駆動させるためのタイミングチャ−トである。
【図２０】セルアンプの構成を示す図である。
【図２１】従来の撮像システムの図である。
【符号の説明】
１ レンズ
４ 電源
５ ＡＧＣ
６ Ａ／Ｄ
７ 映像信号処理部
８ フレーム・メモリ
２０ 水平読み出しプログラマブル・タイミング制御部
２１ 垂直プログラマブル・タイミング制御部
２２ リセット・プログラマブル・タイミング制御部
２４ Ａ／Ｄ変換タイミング制御部
３３ 撮像装置
３８ ＴＧ
３９ ＣＰＵ
４０ 水平読み出しタイミング制御部
４１ 垂直タイミング制御部
４３ リセット・タイミング制御部
４４ Ａ／Ｄ変換タイミング制御部
５４ 露光量検出部
５５ 動き検出部
５８ ＴＧ
５９ ＣＰＵ
７０ 光電変換素子
７１ セルアンプ
７２ 垂直駆動部
７３ 水平駆動部
７４ 読み出し信号線
７５ 水平アドレス線
７６ リセット線
７７ 水平出力選択装置
７８ 信号出力線
８０ リセット・トランジスタ
８１ 選択トランジスタ
８２ 読み出しトランジスタ
８３ 転送トランジスタ
８６ 転送信号線
１０１ 抵抗
１０２ 抵抗
１０３ コンパレーター
１０７ 水平アドレス・タイミング制御信号
１０８ リセット・タイミング制御部
１０９ プログラマブル分周期
１１０ プログラマブル分周期
１１１ 基本クロック
ＳＧ７５ 水平アドレス信号
ＳＧ７６ リセット信号
ＳＧ７７ 水平読み出し選択信号
ＳＧ１０１ 電力信号線
ＳＧ１０２ 電力検出基準電圧信号
Claims (3)
- 複数の画素が行列状に配列された画素部と、
前記画素部の列に対応して設けられた読み出し線と、
を有する固体撮像装置であって、
前記複数の画素の各々は、
入射光を光電変換する光電変換素子と、
一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲート電極に受けて増幅する増幅トランジスタと、
一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタのゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電極との導通または非導通を切り替える転送トランジスタと、
一方の主電極が前記増幅トランジスタのゲート電極および前記転送トランジスタの他方の主電極とに接続されたリセットトランジスタと、
一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通または非導通に切り替わる選択トランジスタと、を備え、
前記画素部の同一行に設けられた複数の前記画素の前記選択トランジスタは共通の信号によって制御されるとともに、
前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよびリセットトランジスタは画素毎にそれぞれ異なる信号によって制御され、
前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記選択トランジスタが非導通の状態で前記転送トランジスタおよび前記リセットトランジスタが同時に導通された後に、前記転送トランジスタおよび前記選択トランジスタが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われ
さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること
を特徴とする撮像装置。 - 複数の画素が行列状に配列された画素部と、
前記画素部の列に対応して設けられた読み出し線と、
を有する固体撮像装置であって、
前記複数の画素の各々は、
入射光を光電変換する光電変換素子と、
一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲート電極に受けて増幅する増幅トランジスタと、
一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタのゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電極との導通または非導通を切り替える転送トランジスタと、
一方の主電極が前記増幅トランジスタのゲート電極およびと前記転送トランジスタの他方の主電極とに接続されたリセットトランジスタと、
一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通または非導通に切り替わる選択トランジスタと、を備え、
前記画素部の同一行に設けられた複数の前記画素の前記選択トランジスタは共通の信号によって制御されるとともに、
前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよびリセットトランジスタは画素毎にそれぞれ異なる信号によって制御され、
前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記選択トランジスタが非導通の状態で前記転送トランジスタおよび前記リセットトランジスタとが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われた後に、前記画素部の同一行の複数の前記画素について前記転送トランジスタおよび前記選択トランジスタが同時に導通され、
さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること
を特徴とする撮像装置。 - 複数の画素が行列状に配列された画素部と、
前記画素部の列に対応して設けられた読み出し線と、
を有する固体撮像装置であって、
前記複数の画素の各々は、
入射光を光電変換する光電変換素子と、
一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲート電極に受けて増幅する増幅トランジスタと、
一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタのゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電極との導通または非導通を切り替える転送トランジスタと、
一方の主電極が前記増幅トランジスタのゲート電極および前記転送トランジスタの他方の主電極とに接続されたリセットトランジスタと、
一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通または非導通に切り替わる選択トランジスタと、を備え、
前記画素部の同一行に設けられた複数の前記画素の前記リセットトランジスタは共通の信号によって制御されるとともに、
前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよび選択トランジスタは画素毎にそれぞれ異なる信号によって制御され、
前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記転送トランジスタおよび前記選択トランジスタとが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われた後に、前記画素部の同一行の複数の前記画素について前記選択トランジスタが非導通の状態で前記転送トランジスタおよび前記リセットトランジスタが同時に導通され、
さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること
を特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32815498A JP4365912B2 (ja) | 1998-11-18 | 1998-11-18 | 撮像装置及びそれを用いた撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32815498A JP4365912B2 (ja) | 1998-11-18 | 1998-11-18 | 撮像装置及びそれを用いた撮像システム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000152095A JP2000152095A (ja) | 2000-05-30 |
| JP2000152095A5 JP2000152095A5 (ja) | 2007-04-19 |
| JP4365912B2 true JP4365912B2 (ja) | 2009-11-18 |
Family
ID=18207098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32815498A Expired - Fee Related JP4365912B2 (ja) | 1998-11-18 | 1998-11-18 | 撮像装置及びそれを用いた撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4365912B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4738667B2 (ja) * | 2001-08-10 | 2011-08-03 | キヤノン株式会社 | 撮像装置 |
| JP4047028B2 (ja) * | 2002-02-21 | 2008-02-13 | セイコーインスツル株式会社 | イメージセンサー |
| JP3993541B2 (ja) * | 2003-07-30 | 2007-10-17 | 真人 佐々木 | ２次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法 |
| WO2014069394A1 (ja) * | 2012-10-30 | 2014-05-08 | 株式会社島津製作所 | リニアイメージセンサ及びその駆動方法 |
| JP6317622B2 (ja) | 2014-05-13 | 2018-04-25 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| DE112017005244T5 (de) | 2016-10-17 | 2019-07-11 | Sony Corporation | Bildverarbeitungsvorrichtung, Bildverarbeitungsverfahren und Bildaufnahmevorrichtung |
| US10540733B2 (en) * | 2017-11-16 | 2020-01-21 | The Boeing Company | Frameless random-access image sensing |
-
1998
- 1998-11-18 JP JP32815498A patent/JP4365912B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000152095A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240064412A1 (en) | Method and apparatus providing pixel array having automatic light control pixels and image capture pixels | |
| JP4251811B2 (ja) | 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ | |
| TWI424744B (zh) | 固態影像拾取器件及其驅動方法，以及電子裝置 | |
| JP5188275B2 (ja) | 固体撮像装置、その駆動方法及び撮像システム | |
| US8026961B2 (en) | Solid-state image pickup apparatus having effective and non-effective pixel portions, and driving method therefor | |
| JP4185771B2 (ja) | 固体撮像装置 | |
| JP5224914B2 (ja) | 固体撮像装置 | |
| US7907193B2 (en) | Image capturing apparatus | |
| JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP2007329658A (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP4365912B2 (ja) | 撮像装置及びそれを用いた撮像システム | |
| JP2008092067A (ja) | 固体撮像装置 | |
| JP2000209508A (ja) | 固体撮像装置 | |
| JP5067843B2 (ja) | 撮像装置 | |
| JPS58127476A (ja) | 固体撮像装置 | |
| US8872951B2 (en) | Method and system for operating an image data collection device | |
| KR100771117B1 (ko) | 이미지 센서 및 이의 제어 방법 | |
| JP2001054019A (ja) | 撮像装置 | |
| JP2001268442A (ja) | 固体撮像装置 | |
| JP2004048553A (ja) | 固体撮像装置およびその信号読み出し方法 | |
| JP2008017420A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2006093973A (ja) | 固体撮像装置及びそれを用いたカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |