JP3993541B2

JP3993541B2 - ２次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法

Info

Publication number: JP3993541B2
Application number: JP2003203805A
Authority: JP
Inventors: 真人佐々木; 利文青木; 康夫新井
Original assignee: Individual
Current assignee: Individual
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2007-10-17
Anticipated expiration: 2023-07-30
Also published as: JP2005051352A; WO2005013608A1

Description

【０００１】
【発明の属する技術分野】
本発明は、２次元シャッター機能を有する２次元マクロセル制御イメージセンサ及び撮像方法、並びにこれら２次元マクロセル制御イメージセンサ及び撮像方法を利用した撮像素子に関する。
【０００２】
【従来の技術】
高速度撮影のためにＣＣＤやＣＭＯＳイメージセンサなどの固体撮像素子にも写真カメラ同様に露光を電子的に制御する電子シャッター機能が必要である。従来の固体撮像素子の電子シャッターには、画素全体を一つのゲート信号にて一括して露光時間を制御する全体同期シャッターと呼ばれる方式と、画素の一行ずつを時間的にずらしながら、簾のように随時ゲート制御して露光時間を制御するローリングシャッター方式とがあった。
【０００３】
カメラ画像から変位を抽出したり、物体の速度を求めたりする際、従来の電子シャッターでは、撮像物体が画素を通過する時間に比べ、背景ノイズだけを受光撮像する時間が長くなってしまい、撮像イメージの信号ノイズ比を劣化させてしまう原因となっていた。このため、従来においては、撮像物体を撮影感度以上に明るく照らす必要があった。
【０００４】
【発明が解決しようとする課題】
本発明は、２次元に区分された領域毎にシャッター機能を発現せしめ、撮像物体を高速度かつ高感度で撮影することができるイメージセンサ及び撮像方法、並びに撮像素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
複数のＣＭＯＳ画素回路が内蔵され、Ｘ方向及びＹ方向に配置されてなる複数のマクロセルユニットと、
撮像物体の移動に同期させたＸアドレス制御信号及びＹアドレス制御信号を受信するためのＸＹアドレス制御信号読み込み手段と、
前記Ｘアドレス制御信号に基づき、前記Ｘ方向に配置された前記複数のマクロセルユニットの一つにおける前記ＣＭＯＳ画素回路の少なくとも一つをオンさせて露光するためのＸアドレス制御手段と、
前記Ｙアドレス制御信号に基づき、前記Ｙ方向に配置された前記複数のマクロセルユニットの一つにおける前記ＣＭＯＳ画素回路の少なくとも一つをオンさせて露光するためのＹアドレス制御手段とを具え、
２次元シャッター機能を呈することを特徴とする、２次元マクロセル制御イメージセンサに関する。
【０００６】
また、本発明は、
撮像物体の移動に同期させたＸアドレス制御信号及びＹアドレス制御信号を受信する工程と、
前記Ｘアドレス制御信号及び前記Ｙアドレス制御信号に基づき、Ｘ方向及びＹ方向に配置された複数のマクロセルユニットの一つにおけるＣＭＯＳ画素回路をオンさせて露光して２次元シャッター機能を生ぜしめる工程と、
前記オン状態の前記ＣＭＯＳ画素回路の電流値を画素出力として読み取る工程と、
を具えることを特徴とする、撮像方法に関する。
【０００７】
本発明によれば、複数のＣＭＯＳ画素回路が内蔵されたマクロセルユニットを複数用い、これらをＸ方向及びＹ方向にそれぞれ所定数配置し、撮像物体の移動に同期させたＸアドレス制御信号及びＹアドレス制御信号で、前記撮像物体の移動位置に対応した、前記マクロセルユニットにおけるＣＭＯＳ画素回路をオンして露光するようにしている。したがって、前記撮像物体の移動に同期させ、前記撮像物体の移動に追随するようにして前記複数のＣＭＯＳ画素回路をオンして露光できるようになる。
【０００８】
したがって、前記オン状態のＣＭＯＳ画素回路からの画素出力を定量することにより、前記マクロセルユニット内に設けられた前記複数のＣＭＯＳ画素回路のそれぞれが２次元に区分されたシャッターとして機能するようになるため、前記撮像物体の移動に追随して高速度で撮影できるようになる。この結果、背景ノイズを受光撮像する時間が不用意に長くなることがなく、前記撮像物体の撮像イメージの信号ノイズ比を向上させることができるようになる。
【０００９】
本発明において、前記ＣＭＯＳ画素回路は、フォトダイオードと、このフォトダイオードの受光量に比例した電荷を蓄積するためのコンデンサとを有することができる。また、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用ＭＯＳ型トランジスタを有することができる。さらに、前記ＣＭＯＳ画素回路は、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出すための、画素出力取出スイッチ用ＭＯＳ型トランジスタを有することができ、リセット用ＭＯＳ型トランジスタを有することができる。
【００１０】
なお、本発明の撮像素子は、上述した２次元マクロセル制御イメージセンサ及び撮像方法を利用したことを特徴とする。
【００１１】
本発明のその他の特徴、及び利点については以下の発明の実施の形態で説明する。
【００１２】
【発明の実施の形態】
図１は、本発明の２次元マクロセル制御イメージセンサの一例における構成を概略的に示す図であり、図２は、図１に示す２次元マクロセル制御イメージセンサの、マクロセルユニットにおけるＣＭＯＳ画素回路の一例を示す回路図である。
【００１３】
図１に示す２次元マクロセル制御イメージセンサ１０は、複数のマクロセルユニット１１と、ＸＹアドレス制御信号読み込み手段としてのリードシーケンサー１３と、Ｘアドレス制御手段としての複数のＸアドレスシーケンサー１４と、Ｙアドレス制御手段としての複数のＹアドレスシーケンサー１５とを具えている。
【００１４】
本例において、マクロセルユニット１１は、行方向に１２８個、列方向に１２８個、すなわち１２８×１２８個の配列で配置されている。また、複数のＸアドレスシーケンサー１４は、それぞれ列方向に配置されたマクロセルユニット１１と対応するようにして配置されている。さらに、複数のＹアドレスシーケンサー１５は、それぞれ行方向に配置されたマクロセルユニット１１と対応するようにして配置されている。
【００１５】
なお、マクロセルユニット１１の１２８×１２８個の配置密度は、以下に示すように、撮像物体の移動に素早く追随してその移動位置を高速度で読み取ることができるトリガーセンサの画素数に対応させたものである。
【００１６】
また、各マクロセルユニット１１内には、複数のＣＭＯＳ画素回路１２が行方向に２４個、列方向に２４個、すなわち２４×２４個の配列で配置されている。これによって、イメージセンサ１０全体として（１２８×２４）×（１２８×２４）＝９．４Ｍ画素となり、９Ｍ以上の画素数が要求される高解像度撮像素子などに好適に用いることができるようになる。
【００１７】
さらに、マクロセルユニット１１と、Ｘアドレスシーケンサー１４との間には、コラムアンプ１４及び出力アンプ１６が設けられている。
【００１８】
一方、図２に示すように、各ＣＭＯＳ画素回路１２は、フォトダイオードＤ、コンデンサＣ、電荷蓄積スイッチ用ＭＯＳ型トランジスタＴ１、画素出力取出スイッチ用ＭＯＳ型トランジスタＴ２、及びリセット用ＭＯＳ型トランジスタＴ３を有している。
【００１９】
次に、図１に示す２次元マクロセル制御イメージセンサ１０を用いた場合の撮像方法（操作）について説明する。最初に、イメージセンサ１０のリセットをオフとし、シャッターをオンとして、イメージセンサ１０を露光状態とする。このとき、図２に示すＣＭＯＳ画素回路１２において、トランジスタＴ３はオフ状態となる。
【００２０】
次いで、図１に示すイメージセンサ１０と別途に設けられた、例えば、撮像物体の移動に素早く追随し、その移動位置を高速度で読み取ることのできるトリガーセンサなどからイメージセンサ１０に送られた、前記撮像物体の移動に同期したＸアドレス制御信号及びＹアドレス制御信号をリードしーケンサー１３で読み込む。その後、前記Ｘアドレス制御信号及び前記Ｙアドレス制御信号はデコードされてＸアドレスシーケンサー１４及びＹアドレスシーケンサー１５に送られる。
【００２１】
次いで、Ｘアドレスシーケンサー１４及びＹアドレスシーケンサー１５は、前記Ｘアドレス制御信号及び前記Ｙアドレス制御信号に対応したマクロセルユニット１１のＣＭＯＳ画素回路１２をオンにする。
【００２２】
このとき、図２に示すＣＭＯＳ画素回路１２において、トランジスタＴ１はそのゲートに対して電源線Ｌ１より所定のゲート電圧が印加されることによってオンとなる。したがって、フォトダイオードＤでの受光量に比例した電荷がコンデンサＣに蓄積されるようになる。
【００２３】
次いで、電源線Ｌ２を介してトランジスタＴ２のゲートに所定のゲート電圧が印加されることにより、トランジスタＴ２がオンとなり、コンデンサＣに蓄積された電荷に起因した電流が画素出力として、電源線Ｌ４より外部に取り出される。前記電流（画素出力）は、コラムアンプ１６に送られ、次いで出力アンプ１７を介してイメージセンサ１０より外部に取り出される。したがって、前記電流値を計測することにより、前記画素出力の読出しが完了する。
【００２４】
なお、画素出力の読出し後は、イメージセンサ１０のリセットをオンとする。このとき、読出しの行われなかったＣＭＯＳ画素回路では、図２において、電源線Ｌ３を介して所定のゲート電圧がトランジスタＴ３のゲートに印加され、トランジスタＴ３はオンとなる。したがって、コンデンサＣに蓄積された電荷は、トランジスタＴ３を介して外部に放出されるようになる。
【００２５】
以上説明したように、図１に示す２次元マクロセル制御イメージセンサ１０を用いて撮像を行う場合、撮像物体の移動位置に対応したマクロセルユニット１１のＣＭＯＳ画素回路１２のみをオンとし、前記撮像物体の撮像に起因した画素出力を読み取るようにしている。したがって、ＣＭＯＳ画素回路１２は２次元的に区分されたシャッターとして機能する。この結果、撮像物体の移動に追随して高速度で撮影できるようになり、背景ノイズを受光撮像する時間が不用意に長くなることがなく、前記撮像物体の撮像イメージの信号ノイズ比を向上させることができるようになる。
【００２６】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、２次元に区分された領域毎にシャッター機能を発現せしめ、撮像物体を高速度かつ高感度で撮影することができるイメージセンサ及び撮像方法、並びに撮像素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の２次元マクロセル制御イメージセンサの一例における構成を概略的に示す図である。
【図２】図１に示す２次元マクロセル制御イメージセンサの、マクロセルユニットにおけるＣＭＯＳ画素回路の一例を示す回路図である。
【符号の説明】
１０２次元マクロセル制御イメージセンサ
１１マクロセルユニット
１２ＣＭＯＳ画素回路
１３リードシーケンサー
１４Ｘアドレスシーケンサー
１５Ｙアドレスシーケンサー
１６コラムアンプ
１７出力アンプ
Ｄフォトダイオード
Ｃコンデンサ
Ｔ１電荷蓄積スイッチ用ＭＯＳ型トランジスタ
Ｔ２画素出力取出スイッチ用ＭＯＳ型トランジスタ
Ｔ３リセット用ＭＯＳ型トランジスタ

Claims

複数のＣＭＯＳ画素回路が内蔵され、Ｘ方向及びＹ方向に配置されてなる複数のマクロセルユニットと、
撮像物体の移動に同期させたＸアドレス制御信号及びＹアドレス制御信号を受信するためのＸＹアドレス制御信号読み込み手段と、
前記Ｘアドレス制御信号に基づき、前記Ｘ方向に配置された前記複数のマクロセルユニットの一つにおける前記ＣＭＯＳ画素回路の少なくとも一つをオンさせて露光するためのＸアドレス制御手段と、
前記Ｙアドレス制御信号に基づき、前記Ｙ方向に配置された前記複数のマクロセルユニットの一つにおける前記ＣＭＯＳ画素回路の少なくとも一つをオンさせて露光するためのＹアドレス制御手段とを具え、
２次元シャッター機能を呈することを特徴とする、２次元マクロセル制御イメージセンサ。
前記ＣＭＯＳ画素回路は、フォトダイオードと、このフォトダイオードの受光量に比例した電荷を蓄積するためのコンデンサとを有することを特徴とする、請求項１に記載の２次元マクロセル制御イメージセンサ。
前記ＣＭＯＳ画素回路は、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用ＭＯＳ型トランジスタを有することを特徴とする、請求項２に記載の２次元マクロセル制御イメージセンサ。
前記ＣＭＯＳ画素回路は、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出すための、画素出力取出スイッチ用ＭＯＳ型トランジスタを有することを特徴とする、請求項２又は３に記載の２次元マクロセル制御イメージセンサ。
前記ＣＭＯＳ画素回路は、リセット用ＭＯＳ型トランジスタを有することを特徴とする、請求項２〜４のいずれか一に記載の２次元マクロセル制御イメージセンサ。
前記複数のマクロセルユニットは、前記Ｘ方向及び前記Ｙ方向に、それぞれ１２８個配置したことを特徴とする、請求項１〜５のいずれか一に記載の２次元マクロセル制御イメージセンサ。
前記複数のＣＭＯＳ画素回路は、前記マクロセルユニット中において、前記Ｘ方向及び前記Ｙ方向に、それぞれ２４個配置したことを特徴とする、請求項１〜６のいずれか一に記載の２次元マクロセル制御イメージセンサ。
前記Ｘアドレス制御手段は、前記複数のマクロセルユニットの、前記Ｘ方向に配置されたそれぞれに対して設けられたシーケンサーを有することを特徴とする、請求項１〜７のいずれか一に記載の２次元マクロセル制御イメージセンサ。
前記Ｙアドレス制御手段は、前記複数のマクロセルユニットの、前記Ｙ方向に配置されたそれぞれに対して設けられたシーケンサーを有することを特徴とする、請求項１〜８のいずれか一に記載の２次元マクロセル制御イメージセンサ。
請求項１〜１９のいずれか一に記載の２次元マクロセル制御イメージセンサを具えることを特徴とする撮像素子。
撮像物体の移動に同期させたＸアドレス制御信号及びＹアドレス制御信号を受信する工程と、
前記Ｘアドレス制御信号及び前記Ｙアドレス制御信号に基づき、Ｘ方向及びＹ方向に配置された複数のマクロセルユニットの一つにおけるＣＭＯＳ画素回路をオンさせて露光して２次元シャッター機能を生ぜしめる工程と、
前記オン状態の前記ＣＭＯＳ画素回路の電流値を画素出力として読み取る工程と、
を具えることを特徴とする、撮像方法。
前記ＣＭＯＳ画素回路は、フォトダイオードと、コンデンサとを有し、前記ＣＭＯＳ画素回路のオンに応答して、前記フォトダイオードの受光量に比例した電荷を前記コンデンサに蓄積することを特徴とする、請求項１１に記載の撮像方法。
前記ＣＭＯＳ画素回路は、前記フォトダイオード及び前記コンデンサ間において、電荷蓄積スイッチ用ＭＯＳ型トランジスタを有し、前記ＣＭＯＳ画素回路のオンに応答して、電荷蓄積スイッチ用ＭＯＳ型トランジスタがオンとなり、前記フォトダイオードの受光量に比例した電荷を前記コンデンサに蓄積することを特徴とする、請求項１２に記載の撮像方法。
前記ＣＭＯＳ画素回路は、画素出力取出スイッチ用ＭＯＳ型トランジスタを有し、前記コンデンサに蓄積された電荷に起因した電流値を画素出力として外部に取り出し、前記ＣＭＯＳ画素回路における受光を定量的に検知することを特徴とする、請求項１２又は１３に記載の撮像方法。
前記ＣＭＯＳ画素回路は、リセット用ＭＯＳ型トランジスタを有し、前記ＣＭＯＳ画素回路を非受光状態とすることを特徴とする、請求項１２〜１４のいずれか一に記載の撮像方法。
前記複数のマクロセルユニットは、前記Ｘ方向及び前記Ｙ方向に、それぞれ１２８個配置したことを特徴とする、請求項１１〜１５のいずれか一に記載の撮像方法。
前記複数のＣＭＯＳ画素回路は、前記マクロセルユニット中において、前記Ｘ方向及び前記Ｙ方向に、それぞれ２４個配置したことを特徴とする、請求項１１〜１６のいずれか一に記載の撮像方法。