JP2020171054A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2020171054A
JP2020171054A JP2020116269A JP2020116269A JP2020171054A JP 2020171054 A JP2020171054 A JP 2020171054A JP 2020116269 A JP2020116269 A JP 2020116269A JP 2020116269 A JP2020116269 A JP 2020116269A JP 2020171054 A JP2020171054 A JP 2020171054A
Authority
JP
Japan
Prior art keywords
unit
image
electronic device
region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020116269A
Other languages
English (en)
Inventor
孝 塩野谷
Takashi Shionoya
孝 塩野谷
敏之 神原
Toshiyuki Kambara
敏之 神原
政一 関口
Masaichi Sekiguchi
政一 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2020116269A priority Critical patent/JP2020171054A/ja
Publication of JP2020171054A publication Critical patent/JP2020171054A/ja
Priority to JP2023025831A priority patent/JP2023054229A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】同一被写体に対して、制御パラメータの異なる複数種類の画像を生成する生成部及び電子機器を提供する。【解決手段】電子機器1において、光を電荷に変換する光電変換部を含む画素と、画素に接続され、画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックと、複数の画素ブロックのうち複数の第1画素ブロックが有する画素から読み出された第1信号に基づく第1画像データ及び複数の画素ブロックのうち複数の第2画素ブロックが有する画素から読み出された第2信号に基づく第2画像データを生成する生画像成部を有する画像処理部と、を備える。【選択図】図5

Description

本発明は、電子機器に関する。
裏面照射型撮像チップと信号処理チップとが積層された撮像素子(以下、この撮像素子を積層型撮像素子という。)を備えた電子機器が提案されている(例えば特許文献1参照)。積層型撮像素子は、裏面照射型撮像チップと信号処理チップとが、複数画素をまとめたブロック単位ごとにマイクロバンプを介して接続されるように積層されている。
特開2006−49361号公報
しかし、従来の積層型撮像素子を備えた電子機器において、複数のブロック単位ごとに撮像して画像を取得する提案は多くなく、積層型撮像素子を備えた電子機器の使い勝手が十分ではなかった。
本発明の態様では、同一被写体に対して複数種類の画像を生成することを目的とする。
本発明の一態様に係る電子機器は、光を電荷に変換する光電変換部を含む画素と、画素に接続され、画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックを備えてよい。電子機器は、複数の画素ブロックのうち複数の第1画素ブロックが有する画素から読み出された第1信号に基づく第1画像データと、複数の画素ブロックのうち複数の第2画素ブロックが有する画素から読み出された第2信号に基づく第2画像データと、を生成する生成部を備えてよい。
本発明の一態様に係る電子機器は、光を電荷に変換する光電変換部を含む画素と、画素に接続され、画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックを備えてよい。電子機器は、複数の画素ブロックのうち複数の第1画素ブロックが有する画素から読み出された第1信号に基づく第1画像と、複数の画素ブロックのうち複数の第2画素ブロックが有する画素から読み出された第2信号に基づく第2画像と、を表示する表示部を備えてよい。
本発明の態様によれば、同一被写体に対して複数種類の画像を生成することができる。
積層型撮像素子の断面図である。 撮像チップの画素配列と単位グループを説明する図である。 撮像チップの単位グループに対応する回路図である。 撮像素子の機能的構成を示すブロック図である。 第1実施形態に係る電子機器の構成を示すブロック図である。 電子機器の一例であるデジタルカメラの外観を示す図である。 画像処理部及びシステム制御部の機能ブロック図である。 各ブロックにおける配列パターンを示す図である。 システム制御部が実行する撮影動作を説明するためのフローチャートである。 配列パターン設定処理を説明するためのフローチャートである。 第2静止画モードが実行されるときの第2配列パターンの設定例を示す図である。 第1静止画モードと第2静止画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。 第1表示部及び第2表示部に静止画を表示する場合の表示例を示す図である。 第2動画モードが実行されるときの第2配列パターンの設定例を示す図である。 第2動画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。 第1表示部に動画を表示し、第2表示部に静止画を表示する場合の表示例を示す図である。 各ブロックにおける第5配列パターンを示す図である。 各ブロックにおける第6配列パターンを示す図である。 第2実施形態における電荷蓄積のタイミングを示すタイミングチャートである。 第2実施形態における第1表示部及び第2表示部に静止画を表示する場合の表示例を示す図である。 第3実施形態に係る撮像装置及び電子機器の構成を示すブロック図である。
以下、本発明の実施形態について図面を参照して説明する。ただし、本発明はこれに限定されるものではない。また、図面においては、実施形態を説明するため、一部分を大きくまたは強調して記載するなど適宜縮尺を変更して表現している。
<第1実施形態>
図1は、積層型撮像素子の断面図である。なお、この積層型撮像素子100は、本願出願人が先に出願した特願2012−139026号に記載されているものである。撮像素子100は、入射光に対応した画素信号を出力する撮像チップ113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111、及びメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。
なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面左方向をX軸プラス方向、Z軸及びX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。
撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層106は、配線層108の裏面側に配されている。PD層106は、二次元的に配され、入射光に応じた電荷を蓄積する複数のフォトダイオード(Photodiode;以下、PDという。)104、及び、PD104に対応して設けられたトランジスタ105を有する。
PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、可視光のうち特定の波長領域を通過させるフィルタである。このカラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD104、及びトランジスタ105の組が一つの画素を形成する。
カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD104へ向けて入射光を集光する。
配線層108は、PD層106からの画素信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子及び能動素子が設けられてもよい。配線層108の表面には複数のバンプ109が配される。これら複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされる。そして、撮像チップ113と信号処理チップ111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
同様に、信号処理チップ111及びメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされる。そして、信号処理チップ111とメモリチップ112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ109は、例えば後述する一つの単位グループに対して一つ程度設ければよい。従って、バンプ109の大きさは、PD104のピッチよりも大きくてもよい。また、画素が配列された画素領域(図2に示す画素領域113A)以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けてもよい。
信号処理チップ111は、表面及び裏面にそれぞれ設けられた回路を互いに接続するTSV(Through−Silicon Via;シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられる。また、TSV110は、撮像チップ113の周辺領域や、メモリチップ112に設けられてもよい。
図2は、撮像チップの画素配列と単位グループを説明する図である。図2では、特に、撮像チップ113を裏面側から観察した様子を示す。撮像チップ113において画素が配列された領域を画素領域113Aという。画素領域113Aには2000万個以上もの画素がマトリックス状に配列されている。図2に示す例では、隣接する4画素×4画素の16画素が一つの単位グループ131を形成する。図2の格子線は、隣接する画素がグループ化されて単位グループ131を形成する概念を示す。単位グループ131を形成する画素の数はこれに限られず1000個程度、例えば32画素×64画素でもよいし、それ以上でもそれ以下でもよい。
画素領域113Aの部分拡大図に示すように、単位グループ131は、緑色画素Gb,Gr、青色画素B、及び赤色画素Rの4画素から成るいわゆるベイヤー配列を、上下左右に4つ内包する。緑色画素は、カラーフィルタ102として緑色フィルタを有する画素であり、入射光のうち緑色波長帯の光を受光する。同様に、青色画素は、カラーフィルタ102として青色フィルタを有する画素であって青色波長帯の光を受光する。赤色画素は、カラーフィルタ102として赤色フィルタを有する画素であって赤色波長帯の光を受光する。
図3は、撮像チップの単位グループに対応する回路図である。図3において、代表的に点線で囲む矩形が、1画素に対応する回路を表す。なお、以下に説明する各トランジスタの少なくとも一部は、図1のトランジスタ105に対応する。
上述したように、単位グループ131は、16画素から形成される。それぞれの画素に対応する16個のPD104は、それぞれ転送トランジスタ302に接続される。各転送トランジスタ302のゲートには、転送パルスが供給されるTX配線307に接続される。本実施形態において、TX配線307は、16個の転送トランジスタ302に対して共通接続される。
各転送トランジスタ302のドレインは、対応する各リセットトランジスタ303のソースに接続されるとともに、転送トランジスタ302のドレインと各リセットトランジスタ303のソース間のいわゆるフローティングディフュージョンFD(電荷検出部)が増幅トランジスタ304のゲートに接続される。各リセットトランジスタ303のドレインは電源電圧が供給されるVdd配線310に接続される。各リセットトランジスタ303のゲートはリセットパルスが供給されるリセット配線306に接続される。本実施形態において、リセット配線306は、16個のリセットトランジスタ303に対して共通接続される。
各々の増幅トランジスタ304のドレインは電源電圧が供給されるVdd配線310に接続される。また、各々の増幅トランジスタ304のソースは、対応する各々の選択トランジスタ305のドレインに接続される。各々の選択トランジスタ305のゲートには、選択パルスが供給されるデコーダ配線308に接続される。本実施形態において、デコーダ配線308は、16個の選択トランジスタ305に対してそれぞれ独立に設けられる。そして、各々の選択トランジスタ305のソースは、共通の出力配線309に接続される。負荷電流源311は、出力配線309に電流を供給する。すなわち、選択トランジスタ305に対する出力配線309は、ソースフォロアにより形成される。なお、負荷電流源311は、撮像チップ113側に設けてもよいし、信号処理チップ111側に設けてもよい。
ここで、電荷の蓄積開始から蓄積終了後の画素出力までの流れを説明する。リセット配線306を通じてリセットパルスがリセットトランジスタ303に印加される。これと同時に、TX配線307を通じて転送パルスが転送トランジスタ302に印加される。これにより、PD104及びフローティングディフュージョンFDの電位はリセットされる。
PD104は、転送パルスの印加が解除されると、受光する入射光を電荷に変換して蓄積する。その後、リセットパルスが印加されていない状態で再び転送パルスが印加されると、PD104において蓄積された電荷はフローティングディフュージョンFDへ転送される。これにより、フローティングディフュージョンFDの電位は、リセット電位から電荷蓄積後の信号電位になる。そして、デコーダ配線308を通じて選択パルスが選択トランジスタ305に印加されると、フローティングディフュージョンFDの信号電位の変動が、増幅トランジスタ304及び選択トランジスタ305を介して出力配線309に伝わる。このような回路の動作により、リセット電位と信号電位とに対応する画素信号は、単位画素から出力配線309に出力される。
図3に示すように、本実施形態においては、単位グループ131を形成する16画素に対して、リセット配線306とTX配線307が共通である。すなわち、リセットパルスと転送パルスはそれぞれ、16画素すべてに対して同時に印加される。従って、単位グループ131を形成するすべての画素は、同一のタイミングで電荷蓄積を開始し、同一のタイミングで電荷蓄積を終了する。ただし、蓄積された電荷に対応する画素信号は、それぞれの選択トランジスタ305に選択パルスが順次印加されることにより、選択的に出力配線309に出力される。また、リセット配線306、TX配線307、出力配線309は、単位グループ131毎に別個に設けられる。
このように単位グループ131を基準として回路を構成することにより、単位グループ131ごとに電荷蓄積時間を制御することができる。換言すると、単位グループ131間で、異なった電荷蓄積時間による画素信号をそれぞれ出力させることができる。更に言えば、一方の単位グループ131に1回の電荷蓄積を行わせている間に、他方の単位グループ131に何回もの電荷蓄積を繰り返させてその都度画素信号を出力させることにより、これらの単位グループ131間で異なるフレームレートで動画用の各フレームを出力することもできる。
図4は、撮像素子の機能的構成を示すブロック図である。アナログのマルチプレクサ411は、単位グループ131を形成する16個のPD104を順番に選択する。そして、マルチプレクサ411は、16個のPD104のそれぞれの画素信号を当該単位グループ131に対応して設けられた出力配線309へ出力させる。マルチプレクサ411は、PD104とともに、撮像チップ113に形成される。
マルチプレクサ411を介して出力されたアナログ信号の画素信号は、信号処理チップ111に形成されたアンプ412により増幅される。そして、アンプ412で増幅された画素信号は、信号処理チップ111に形成された、相関二重サンプリング(CDS;Correlated Double Sampling)・アナログ/デジタル(Analog/Digital)変換を行う信号処理回路413により、相関二重サンプリングの信号処理が行われるとともに、A/D変換(アナログ信号からデジタル信号への変換)が行われる。画素信号が信号処理回路413において相関二重サンプリングの信号処理が行われることにより、画素信号のノイズが低減される。A/D変換された画素信号は、デマルチプレクサ414に引き渡され、それぞれの画素に対応する画素メモリ415に格納される。デマルチプレクサ414及び画素メモリ415は、メモリチップ112に形成される。
演算回路416は、画素メモリ415に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路416は、信号処理チップ111に設けられてもよいし、メモリチップ112に設けられてもよい。なお、図4では1つの単位グループ131の分の接続を示すが、実際にはこれらが単位グループ131ごとに存在して、並列で動作する。ただし、演算回路416は単位グループ131ごとに存在しなくてもよい。例えば、一つの演算回路416がそれぞれの単位グループ131に対応する画素メモリ415の値を順に参照しながらシーケンシャルに処理してもよい。
上記した通り、単位グループ131のそれぞれに対応して出力配線309が設けられている。撮像素子100は、撮像チップ113、信号処理チップ111、及びメモリチップ112を積層している。このため、これら出力配線309にバンプ109を用いたチップ間の電気的接続を用いることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。
次に、撮像素子100の画素領域113A(図2参照)に設定されるブロックについて説明する。本実施形態において、撮像素子100の画素領域113Aは、複数のブロックに分割される。複数のブロックは、1ブロックにつき単位グループ131を少なくとも1つ含むように定義される。各ブロックはそれぞれ異なる制御パラメータで各ブロックに含まれる画素が制御される。つまり、あるブロックに含まれる画素群と、別のブロックに含まれる画素群とで、制御パラメータが異なる画素信号が取得される。制御パラメータとしては、例えば、電荷の蓄積時間又は蓄積回数、フレームレート、ゲイン、間引き率、画素信号を加算する加算行数又は加算列数、デジタル化のビット数などがあげられる。さらに、制御パラメータは、画素からの画像信号取得後の画像処理におけるパラメータであってもよい。
ここで、電荷の蓄積時間とは、PD104が電荷の蓄積を開始してから終了するまでの時間のことをいう。また、電荷の蓄積回数とは、単位時間あたりにPD104が電荷を蓄積する回数のことをいう。また、フレームレートとは、動画において単位時間あたりに処理(表示又は記録)されるフレーム数を表す値のことをいう。フレームレートの単位はfps(Frames Per Second)で表される。フレームレートが高くなる程、動画における被写体(すなわち撮像される対象物)の動きが滑らかになる。
また、ゲインとは、アンプ412の利得率(増幅率)のことをいう。このゲインを変更することにより、ISO感度を変更することができる。このISO感度は、ISOで策定された写真フィルムの規格であり、写真フィルムがどの程度弱い光まで記録することができるかを表す。ただし、一般に、撮像素子100の感度を表現する場合もISO感度が用いられる。この場合、ISO感度は撮像素子100が光をとらえる能力を表す値となる。ゲインを上げるとISO感度も向上する。例えば、ゲインを倍にすると電気信号(画素信号)も倍になり、入射光の光量が半分でも適切な明るさとなる。しかし、ゲインを上げると、電気信号に含まれるノイズも増幅されるため、ノイズが多くなってしまう。
また、間引き率とは、所定領域においてすべての画素数に対する画素信号の読み出しを行わない画素数の割合をいう。例えば、所定領域の間引き率が0である場合は、その所定領域内のすべての画素から画素信号の読み出しが行われることを意味する。また、所定領域の間引き率が0.5である場合は、その所定領域内の半分の画素から画素信号を読み出しが行われることを意味する。具体的には、単位グループ131がベイヤー配列である場合、垂直方向についてベイヤー配列の単位の一つ置き、すなわち、画素単位の2画素ずつ(2行ずつ)交互に画素信号が読み出される画素と読み出されない画素とが設定される。なお、画素信号の読み出しの間引きが行われると画像の解像度が低下する。しかし、撮像素子100には2000万以上の画素が配置されているため、例えば間引き率0.5で間引きを行ったとしても、1000万以上の画素で画像を表示することができる。このため、使用者(撮影者)にとって解像度の低下は気にならないものと考えられる。
また、加算行数とは、垂直方向に隣接する画素の画素信号を加算する場合に、その加算する垂直方向の画素の数(行数)をいう。また、加算列数とは、水平方向に隣接する画素の画素信号を加算する場合に、その加算する水平方向の画素の数(列数)をいう。このような加算の処理は、例えば演算回路416において行われる。演算回路416が垂直方向又は水平方向に隣接する所定数の画素の画素信号を加算する処理を行うことにより、所定の間引き率で間引いて画素信号を読み出す処理と同じような効果を奏する。なお、上記した加算の処理において、演算回路416が加算した行数または列数で加算値を割ることにより平均値を算出するようにしてもよい。
また、デジタル化のビット数とは、信号処理回路413がA/D変換においてアナログ信号をデジタル信号に変換したときのビット数をいう。デジタル信号のビット数が多くなる程、輝度や色変化などがより詳細に表現される。
本実施形態において、蓄積条件とは、撮像素子100における電荷の蓄積に関する条件のことをいう。具体的には、蓄積条件は、上記した制御パラメータのうち、電荷の蓄積時間又は蓄積回数、フレームレート、及びゲインのことをいう。フレームレートは電荷の蓄積時間や蓄積回数に応じて変化し得るので、フレームレートが蓄積条件に含まれる。また、ゲインに応じて適正露出の光量は変化し、適正露出の光量に応じて電荷の蓄積時間又は蓄積回数も変化し得る。このため、ゲインは蓄積条件に含まれる。
また、撮像条件とは、被写体の撮像に関する条件をいう。具体的には、撮像条件は、上記した蓄積条件を含む制御パラメータのことをいう。撮像条件は、撮像素子100を制御するための制御パラメータ(例えば、電荷の蓄積時間又は蓄積回数、フレームレート、ゲイン)のほかに、撮像素子100からの信号の読み出しを制御するための制御パラメータ(例えば、間引き率)、撮像素子100からの信号を処理するための制御パラメータ(例えば、画素信号を加算する加算行数又は加算列数、デジタル化のビット数、後述する画像処理部30が画像処理を実行するための制御パラメータ)も含まれる。
図5は、第1実施形態に係る電子機器の構成を示すブロック図である。図5に示す電子機器1は、例えば撮像機能を備えたデジタルカメラ、スマートフォン、携帯電話、パーソナルコンピュータなどの機器で構成される。図5に示すように、電子機器1は、レンズ部10、撮像部20、画像処理部30、ワークメモリ40、表示部50、操作部55、記録部60、及びシステム制御部70を備える。レンズ部10は、複数のレンズ群から構成された撮像光学系である。このレンズ部10は、被写体からの光束を撮像部20へ導く。このレンズ部10は、電子機器1と一体構成であってもよく、また電子機器1に対して着脱可能な交換式レンズであってもよい。また、このレンズ部10は、フォーカスレンズを内蔵していてもよく、またズームレンズを内蔵していてもよい。
撮像部20は、撮像素子100及び駆動部21を有している。駆動部21は、システム制御部70からの指示に従って、撮像素子100の駆動を制御する制御回路である。ここで、駆動部21は、リセットパルス及び転送パルスをそれぞれリセットトランジスタ303及び転送トランジスタ302に印加するタイミング(又はタイミングの周期)を制御することにより、制御パラメータである電荷の蓄積時間又は蓄積回数を制御する。また、駆動部21は、リセットパルス、転送パルス、及び選択パルスをそれぞれリセットトランジスタ303、転送トランジスタ302、及び選択トランジスタ305に印加するタイミング(又はタイミングの周期)を制御することにより、フレームレートを制御する。また、駆動部21は、リセットパルス、転送パルス、及び選択パルスを印加する画素を設定することにより、間引き率を制御する。
また、駆動部21は、アンプ412のゲイン(利得率、増幅率ともいう。)を制御することにより、撮像素子100のISO感度を制御する。また、駆動部21は、演算回路416に指示を送ることにより、画素信号を加算する加算行数又は加算列数を設定する。また、駆動部21は、信号処理回路413に指示を送ることにより、デジタル化のビット数を設定する。さらに、駆動部21は、撮像素子100の画素領域(撮像領域)113Aにおけるブロックの設定を行う。このように、駆動部21は、撮像素子100に対して複数のブロックごとに異なる撮像条件で撮像させて画素信号を出力させる撮像素子制御部の機能を担う。システム制御部70は、駆動部21に対するブロックの位置、形状、範囲などの指示を行う。
撮像素子100は、撮像素子100からの画素信号を画像処理部30へ引き渡す。画像処理部30は、ワークメモリ40をワークスペースとして、各画素の画素信号からなるRAWデータに対して種々の画像処理を施し、画像データを生成する。この画像処理部30は第1画像処理部30Aと第2画像処理部30Bとが設けられている。画像処理の負荷が高い場合は、第1画像処理部30A及び第2画像処理部30Bに対して、それぞれ処理が割り当てられる。そして、第1画像処理部30A及び第2画像処理部30Bは、それぞれ、割り当てられた処理を並列に実行する。
本実施形態においては、後述するように、システム制御部70(具体的には、図7に示す分割部71)は、撮像素子100の画素領域(撮像領域)113Aを少なくとも第1領域と第2領域とに分割する。また、システム制御部70(具体的には、図7に示す駆動制御部72)は、第1領域と第2領域とで異なる撮像条件によって撮像を行うように撮像素子100を駆動制御する。この場合、例えば、第1画像処理部30Aは、第1領域からの信号の画像処理を実行する。また、第2画像処理部30Bは、第2領域からの信号の画像処理を実行する。なお、撮像素子100の画素領域(撮像領域)113Aは、第1領域と第2領域との2つの領域に分割される場合に限らず、第1領域、第2領域、第3領域・・・というような複数の領域に分割され得る。そして、複数の領域についての画像処理は、適宜、第1画像処理部30Aと第2画像処理部30Bとに割り当てられる。画像処理の割り当ては、分割される領域の数や範囲などによって予め決められていてもよく、また、システム制御部70が分割される領域の数や範囲などに基づいて決定してもよい。
画像処理部30は、種々の画像処理を実行する。例えば、画像処理部30は、ベイヤー配列で得られた信号に対して色信号処理(色調補正)を行うことによりRGB画像信号を生成する。また、画像処理部30は、RGB画像信号に対して、ホワイトバランス調整、シャープネス調整、ガンマ補正、階調調整などの画像処理を行う。また、画像処理部30は、必要に応じて、所定の圧縮形式(JPEG形式、MPEG形式等)で圧縮する処理を行う。画像処理部30は、生成した画像データを記録部60に出力する。また、画像処理部30は、生成した画像データを表示部50に出力する。
本実施形態では、画像処理部30は、上記した処理のほかに、画像データから主要被写体を検出する処理を行う。ここで、「主要被写体」とは、撮像される対象物である被写体のうち、使用者(撮影者)に注目される被写体又は使用者に注目されると推定される被写体のことをいう。主要被写体は、画像データ中に1つだけ存在する場合に限らず、複数存在する場合もある(例えば図14参照)。
画像処理部30が画像処理を行う際に参照されるパラメータも制御パラメータ(撮像条件)に含まれる。例えば、色信号処理(色調補正)、ホワイトバランス調整、階調調整、圧縮率などのパラメータが制御パラメータに含まれる。電荷の蓄積時間などに応じて撮像素子100から読み出される信号が変化し、その信号の変化に応じて画像処理を行う際に参照されるパラメータも変化する。画像処理部30は、ブロック単位ごとに異なる制御パラメータを設定し、これらの制御パラメータに基づいて色信号処理などの画像処理を実行する。
画像処理部30は、撮像部20から時系列的に得られる複数のフレームのうち所定タイミングごとのフレームを抽出する。または、画像処理部30は、撮像部20から時系列的に得られる複数のフレームのうち所定タイミングごとのフレームを廃棄する。これにより、データ量を減らすことができるため、後段処理の負荷を軽減することができる。また、画像処理部30は、撮像部20から時系列的に得られる複数のフレームに基づいて、各フレーム間に補間する1又は複数のフレームを算出する。そして、画像処理部30は、算出した1又は複数のフレームを各フレーム間に追加する。これにより、動画再生時においてより滑らかな動きの動画を再生することができる。また、駆動部21が間引き率を制御するように構成しているが、このような構成に限られない。例えば、駆動部21はすべての画素から画素信号を読み出すが、画像処理部30又は演算回路416は読み出した画素信号のうち所定の画素信号を廃棄することにより、間引き率を制御するようにしてもよい。
ワークメモリ40は、画像処理部30による画像処理が行われる際に画像データなどを一時的に記憶する。表示部50は、例えば液晶表示パネルによって構成されている。この表示部50は、図5に示すように、第1表示部51、第1タッチパネル52、第2表示部53、及び第2タッチパネル54を有している。
第1表示部51は、撮像部20で撮像された画像(静止画、動画、ライブビュー画像)や各種情報を表示する。第1タッチパネル52は、第1表示部51の表示画面上に形成されている。この第1タッチパネル52は、使用者が画像(後述するサムネイル画像:図13参照)の選択などを行う際に、使用者が触れた位置を示す信号をシステム制御部70に出力する。第2表示部53は、撮像部20で撮像された画像(静止画、動画、ライブビュー画像)や各種情報を表示する。第2タッチパネル54は、第2表示部53の表示画面上に形成されている。この第2タッチパネル54は、使用者が画像の選択などを行う際に、使用者が触れた位置を示す信号をシステム制御部70に出力する。
操作部55は、使用者によって操作されるレリーズスイッチ、動画スイッチ、各種の操作スイッチなどである。この操作部55は、使用者による操作に応じた信号をシステム制御部70に出力する。記録部60は、メモリカードなどの2つの記憶媒体(第1記録媒体61及び第2記録媒体62)を装着可能な2つのカードスロットを有する。記録部60は、カードスロットに装着された記録媒体(第1記録媒体61及び第2記録媒体62)に画像処理部30において生成された画像データや各種データを記憶する。本実施形態においては、上述したように、第1画像処理部30Aと第2画像処理部30Bとは、それぞれ、第1領域からの信号に基づく画像処理と第2領域からの信号に基づく画像処理とを並列に実行する。この場合、第1記録媒体61は、レリーズスイッチや動画スイッチの操作に応じて、第1領域からの信号に基づく画像データを記憶する。また、第2記録媒体62は、レリーズスイッチや動画スイッチの操作に応じて、第2領域からの信号に基づく画像データを記憶する。また、記録部60は、内部メモリを有する。記録部60は、画像処理部30において生成された画像データや各種データを内部メモリに記録することも可能である。
システム制御部70は、電子機器1の全体の処理及び動作を制御する。このシステム制御部70はCPU(Central Processing Unit)70Aを有する。本実施形態において、システム制御部70は、撮像素子100(撮像チップ113)の撮像面(画素領域113A)を複数のブロックに分け、ブロック間において異なる電荷蓄積時間(又は電荷蓄積回数)、フレームレート、ゲインで画像を取得させる。このため、システム制御部70は、ブロックの位置、形状、範囲、及び各ブロック用の蓄積条件を駆動部21に対して指示する。また、システム制御部70は、ブロック間で異なる間引き率、画素信号を加算する加算行数又は加算列数、及びデジタル化のビット数で画像を取得させる。このため、システム制御部70は、各ブロック用の撮像条件(間引き率、画素信号を加算する加算行数又は加算列数、及びデジタル化のビット数)を駆動部21に対して指示する。また、画像処理部30は、ブロック間で異なる撮像条件(色信号処理、ホワイトバランス調整、階調調整、圧縮率などの制御パラメータ)で画像処理を実行する。このため、システム制御部70は、各ブロック用の撮像条件(色信号処理、ホワイトバランス調整、階調調整、圧縮率などの制御パラメータ)を画像処理部30に指示する。
また、システム制御部70は、画像処理部30において生成された画像データを記録部60に記録させる。また、システム制御部70は、画像処理部30において生成された画像データを表示部50に出力させることにより、表示部50(第1表示部51及びタッチパネル52のいずれか一方又は双方)に画像を表示させる。または、システム制御部70は、記録部60に記録されている画像データを読み出して表示部50に出力させることにより、表示部50(第1表示部51及びタッチパネル52のいずれか一方又は双方)に画像を表示させる。表示部50に表示される画像としては、静止画、動画、ライブビュー画像が含まれる。ここで、ライブビュー画像は、画像処理部30で生成された画像データを表示部50に順次出力して表示部50に表示される画像である。ライブビュー画像は、撮像部20により撮像されている被写体の画像を使用者が確認するために用いられる。ライブビュー画像は、スルー画やプレビュー画像とも呼ばれる。
図6は、電子機器の一例であるデジタルカメラの外観を示す図である。なお、図6において、電子機器(デジタルカメラ)1を背面から見た場合の外観を示している。図6に示すように、第1表示部51は、方形状の表示画面を有する表示パネルである。この第1表示部51は、電子機器1の背面に設けられている。第1タッチパネル52は、第1表示部51の表示画面上に形成されている。
また、第2表示部53は、方形状の表示画面を有する表示パネルである。この第2表示部53の端部が、電子機器1の背面かつ第1表示部51の下方に設けられたヒンジ(図示せず)によって回転可能に連結されている。第2表示部53がヒンジを支点として回転することにより、第1表示部51が第2表示部53によって開閉される。
電子機器1の上面には、レリーズスイッチ55a、モードダイヤル55b、及び動画スイッチ55cが設けられている。レリーズスイッチ55aは、静止画を撮像する際に使用者によって押されるスイッチである。なお、レリーズスイッチ55aの半押し操作が行われることによって、AF(Automatic Focusing)やAE(Automatic Exposure)などの撮影準備が行われる。モードダイヤル55bは、ポートレート、風景、夜景などの各種シーンモードを設定する際に使用者によって回転されるダイヤルである。動画スイッチ55cは、動画を撮像する際に使用者によって押されるスイッチである。また、電子機器1の背面かつ第1表示部51の側方には、マルチセレクタ55dが設けられている。マルチセレクタ55dは、第1表示部51又は第2表示部53に表示されるメニュー(撮影モードを設定するためのメニュー)を、使用者が上下左右の矢印キーとOKスイッチにより選択するためのキー及びスイッチである。なお、操作部55は、レリーズスイッチ55a、モードダイヤル55b、動画スイッチ55c、及びマルチセレクタ55dを有している。なお、操作部55は、これら以外のスイッチなどを有していてもよい。
図7は、図5に示す画像処理部及びシステム制御部の機能ブロック図である。図7に示すように、第1画像処理部30Aは画像生成部31A及び検出部32Aを含んでいる。画像生成部31Aは、撮像部20から出力される第1領域の各画素の画素信号からなるRAWデータに対して種々の画像処理を施すことにより画像データを生成する。また、検出部32Aは、画像生成部31Aで生成した画像データから主要被写体を検出する。本実施形態において、検出部32Aは、画像生成部31Aが生成するライブビュー画像から時系列的に得られる複数の画像データを比較して、移動する被写体(移動被写体)を主要被写体として検出する。また、検出部32Aは、例えば特開2010−16621号公報(US2010/0002940号)に記載されているような顔検出機能を用いて主要被写体の検出を行う。また、検出部32Aは、顔検出に加えて、例えば特開2010−16621号公報(US2010/0002940号)に記載されているように、画像データに含まれる人体を主要被写体として検出する。
また、第2画像処理部30Bは画像生成部31Bを含んでいる。画像生成部31Bは、撮像部20から出力される第2領域の各画素の画素信号からなるRAWデータに対して種々の画像処理を施すことにより画像データを生成する。なお、第2画像処理部30Bは検出部を含んでいないが、検出部を含んでもよい。また、第1画像処理部30Aが検出部32Aを含まず、第2画像処理部30Bが検出部を含む構成でもよい。本実施形態において、画像生成部31Aと画像生成部31Bを総称して画像生成部31と記すことがある。
また、システム制御部70は、分割部71、駆動制御部72、及び表示制御部73を含んでいる。分割部71は、撮像素子100の画素領域(撮像領域)113Aをブロック単位で複数の領域に分割する。この分割部71は、画素領域113Aの各ブロックにおける所定の配列パターンに基づいて画素領域113Aを複数の領域に分割する(図8(A)〜(D)参照)。駆動制御部72は、複数の領域についての撮像条件を設定する。また、駆動制御部72は、使用者によるレリーズスイッチ55aや動画スイッチ55cの操作に応じて撮像素子100の駆動制御を実行する。また、駆動制御部は、ライブビュー画像の撮像時(すなわち、電源投入後の撮影動作の開始後)においても、撮像素子100の駆動制御を実行する。表示制御部73は、画像生成部31によって生成された画像データを表示部50に出力させ、第1表示部51及び第2表示部53のいずれか一方又は双方に画像(静止画、動画、ライブビュー画像)を表示させる制御を行う。
なお、システム制御部70において、分割部71、駆動制御部72、及び表示制御部73は、CPU70Aが制御プログラムに基づいて処理を実行することにより実現される。
次に、分割部71により設定される各ブロックにおける配列パターンについて説明する。図8は、各ブロックにおける配列パターンを示す図である。ここで、図8(A)は、各ブロックにおける第1配列パターンを示す。また、図8(B)は、各ブロックにおける第2配列パターンを示す。また、図8(C)は、各ブロックにおける第3配列パターンを示す。また、図8(D)は、各ブロックにおける第4配列パターンを示す。
図8(A)に示す第1配列パターンは、画素領域113Aが第1領域と第2領域とに2分割される配列パターンである。この第1配列パターンでは、画素領域113Aにおいて、第1領域が奇数の列(2m−1)のブロックで構成され、第2領域が偶数の列(2m)のブロックで構成されている。すなわち、画素領域113Aにおける各ブロックが奇数列と偶数列とに分割されている。mは正の整数(m=1,2,3,・・・)である。
図8(B)に示す第2配列パターンも、画素領域113Aが第1領域と第2領域とに2分割される配列パターンである。この第2配列パターンでは、画素領域113Aにおいて、第1領域が奇数の行(2n−1)のブロックで構成され、第2領域が偶数の行(2n)のブロックで構成されている。すなわち、画素領域113Aにおける各ブロックが奇数行と偶数行とに分割されている。nは正の整数(n=1,2,3,・・・)である。
図8(C)に示す第3配列パターンも、画素領域113Aが第1領域と第2領域とに2分割される配列パターンである。この第3配列パターンでは、画素領域113Aにおいて、奇数の列(2m−1)における奇数の行(2n−1)のブロックと、偶数の列(2m)における偶数の行(2n)のブロックとで第1領域が構成されている。また、偶数の列(2m)における奇数の行(2n−1)のブロックと、奇数の列(2m−1)における偶数の行(2n)のブロックとで第2領域が構成されている。すなわち、画素領域113Aにおける各ブロックが市松模様となるように分割されている。m及びnは正の整数(m=1,2,3,・・・、n=1,2,3,・・・)である。図8(A)〜(C)に示してあるように、本実施形態において、第1領域および第2領域は、必ずしも連続的なブロックのみから構成されておらず、離散的なブロックから構成されている。
図8(D)に示す第4配列パターンは、画素領域113Aが第1領域と第2領域と第3領域とに3分割される配列パターンである。この第4配列パターンでは、画素領域113Aにおいて、第1領域が3の倍数の列から2列前の列(3m−2)のブロックで構成され、第2領域が3の倍数の列から1列前の列(3m−1)のブロックで構成され、第3領域が3の倍数の列(3m)のブロックで構成されている。mは正の整数(m=1,2,3,・・・)である。
なお、図8において、領域ごとのブロックの配置を見えやすくするために、画素領域113Aにおいて少ない数のブロックを設定しているが、図8に示すブロックの数よりも多い数のブロックを設定するようにしてもよい。
次に、第1実施形態に係る撮影動作について説明する。図9は、システム制御部が実行する撮影動作を説明するためのフローチャートである。また、図10は、配列パターン設定処理を説明するためのフローチャートである。図9に示す処理において、電子機器1に電源が投入されると、システム制御部70が撮影動作を開始する。また、図9において示していないが、撮影が開始されると、表示制御部73は、撮像部20で撮像されたライブビュー画像を第1表示部51に表示するとともに、撮影モードを設定するためのメニューを第2表示部53に表示する。このとき、ライブビュー画像は被写体の動きの滑らかな画像である必要がないため、駆動制御部72は、低いフレームレートで撮像するように撮像素子100を駆動制御する。なお、表示制御部73は、ライブビュー画像を第2表示部53に表示し、メニューを第1表示部51に表示してもよい。また、表示制御部73は、ライブビュー画像及びメニューを同一の表示部(第1表示部51又は第2表示部53)に表示してもよい。
使用者は、マルチセレクタ55dを操作して、第2表示部53に表示されているメニューを選択することにより撮影モードを選択する。分割部71は、使用者によるマルチセレクタ55dの操作によって選択された撮影モードを確認する(ステップS1)。
ここで、撮影モードとして、静止画を撮影する静止画モードと、動画を撮影する動画モードとが設けられている。また、静止画モードとして、第1静止画モードと、第2静止画モードとが設けられている。また、動画モードとして、第1動画モードと、第2動画モードとが設けられている。
第1静止画モードとは、分割部71が撮像素子100の画素領域(撮像領域)113Aを分割せずに、撮像素子100が画素領域113Aを1つの領域として被写体の静止画を撮影する撮影モードをいう。この第1静止画モードは、一般的に行われている通常の静止画撮影モードである。第2静止画モードとは、分割部71が画素領域113Aを複数の領域に分割し、撮像素子100が複数の領域のそれぞれにおいて同一被写体の静止画を撮影する撮影モードをいう。この第2静止画モードでは、複数の領域のそれぞれにおいて同一被写体の静止画を連続して撮像する処理を並列に実行することができる。従って、第1静止画モードにおいて連写を行う場合よりも、第2静止画モードにおいて静止画の連写を行う場合の方が、単位時間あたり数多くの静止画を撮影することができる。すなわち、第2静止画モードの方が第1静止画モードよりも高速連写を行うことができる。第2静止画モードのことを、高速連写モード又は静止画−静止画ミックスモードともいう。
第1動画モードとは、分割部71が撮像素子100の画素領域(撮像領域)113Aを分割せずに、撮像素子100が画素領域113Aを1つの領域として被写体の動画を撮影する撮影モードをいう。この第1動画モードは、一般的に行われている通常の動画撮影モードである。第2動画モードとは、分割部71が画素領域113Aを複数の領域に分割し、撮像素子100が複数の領域のうち一の領域において被写体の静止画を撮影し、複数の領域のうち他の領域において同一の被写体の動画を撮影する撮影モードをいう。第2動画モードのことを、静止画−動画同時撮影モード又は静止画−動画ミックスモードともいう。
なお、使用者が撮影モードを選択する場合に、マルチセレクタ55dの操作に代えて、第2タッチパネル54におけるメニューに対応する位置をタッチさせるようにしてもよい。
分割部71は、使用者により選択された撮影モードが静止画モードであるか否かを判定する(ステップS2)。分割部71は、撮影モードが静止画モードであると判定した場合は、静止画モードが第1静止画モードであるか否かを判定する(ステップS3)。分割部71は、静止画モードが第1静止画モードであると判定した場合は、撮影モードを第1静止画モードに設定する処理を行う(ステップS4)。一方、分割部71は、静止画モードが第1静止画モードでないと判定した場合、すなわち、第2静止画モードであると判定した場合は、撮影モードを第2静止画モードに設定する処理を行う(ステップS5)。
ステップS4又はステップS5の処理において、分割部71は、図10に示す配列パターン設定処理を実行する。図10に示す処理において、分割部71は、画像処理部30(第1画像処理部30A)に対して主要被写体の検出を指示する(ステップS21)。検出部32Aは、ライブビュー画像から時系列的に得られる複数の画像データを比較して、移動被写体と非移動被写体(移動していない被写体)とを検出する。そして、検出部32Aは、検出結果を画像データとともにシステム制御部70に出力する。分割部71は、検出部32Aの検出結果に基づいて主要被写体の有無を確認する。そして、分割部71は、画素領域113Aにおいて主要被写体及び撮影モードに応じた領域を設定する(ステップS22)。
具体的には、分割部71は、撮影モードが第1静止画モードであるときは、画素領域113Aを複数の領域に分割しない。すなわち、分割部71は、すべての画素領域113Aを1つの領域として設定する。このとき、分割部71は、駆動部21に対してすべての画素領域113Aを1つの領域として設定することを指示する指示信号を出力する。
一方、分割部71は、撮影モードが第2静止画モードであるときは、図8(A)〜(D)に示した配列パターンのいずれかを選択する。そして、分割部71は、検出部32Aの検出結果に基づいて、主要被写体が移動被写体であるか否かを確認する。分割部71は、主要被写体が移動被写体でなく非移動被写体である場合は、図8(C)に示した第3配列パターンに従って第1領域と第2領域とを設定する。分割部71は、主要被写体が移動被写体である場合は、移動被写体の移動方向を確認する。移動被写体の移動方向が主に上下方向である場合、例えば、主要被写体が滑り台をすべる子供や滝などである場合は、分割部71は、図8(A)に示した第1配列パターンに従って第1領域と第2領域とを設定する。移動被写体の移動方向が主に左右方向である場合、例えば、主要被写体が走っている人物などである場合や流し撮りを行っている場合は、分割部71は、図8(B)に示した第2配列パターンに従って第1領域と第2領域とを設定する。さらに、移動被写体の上下方向の移動速度が速い場合は、分割部71は、図8(D)に示した第4配列パターンに従って第1領域と第2領域と第3領域とを設定する。なお、分割部71は、ステップS22において、駆動部21に対して各領域(第1領域及び第2領域、第1領域〜第3領域)のブロックの位置などを指示する指示信号を出力する。
図11は、第2静止画モードが実行されるときの第2配列パターンの設定例を示す図である。なお、図11においては、ブロックの配置を見えやすくするために、各ブロックを大きくして表現している。しかし、実際には図11に示すブロックの大きさよりも小さなブロックが画素領域113Aに設定される。図11に示す例では、検出部32Aは、主要被写体(移動被写体)として、サッカーをしている人物O1,O2と、サッカーボールO3とを検出する。分割部71は、検出部32Aの検出結果に基づいて、主要被写体O1〜O3が移動被写体であり、移動被写体の移動方向が主に左右方向であると判定する。その結果、分割部71は、図8(B)に示した第2配列パターンに従って第1領域と第2領域とを設定する。このとき、分割部は、第1領域と第2領域とが主要被写体O1〜O3を含むように画素領域113Aの分割を行う。
図10の説明に戻り、駆動制御部72は、検出部32Aの検出結果に基づいて、ステップS22で設定した領域(図11に示す例では、第1領域及び第2領域)の撮像条件を設定する(ステップS23)。具体的には、駆動制御部72は、主要被写体に応じた撮像条件(電荷蓄積時間、ゲインなど)を指示する指示信号を駆動部21に出力する。また、駆動制御部72は、主要被写体に応じた撮像条件(色信号処理、ホワイトバランス調整、階調調整、圧縮率などのパラメータ)を指示する指示信号を画像処理部30に出力する。例えば、駆動制御部72は、検出部32Aにより移動被写体が検出された場合には、ゲイン(ISO感度)を高くするとともに、電荷蓄積時間(すなわち、露光時間、シャッタースピード)を速くする。また、駆動制御部72は、検出部32Aにより移動被写体が検出されなかった場合には、ゲインを低くするとともに、電荷蓄積時間を遅くする。
図9の説明に戻り、駆動制御部72は、使用者によりレリーズスイッチ55aの操作(半押し操作に続く、全押し操作)が行われたか否かを判定する(ステップS6)。駆動制御部72は、レリーズスイッチ55aの操作が行われたと判定した場合は、静止画モード(第1静止画モード又は第2静止画モード)による撮像を撮像部20に実行させる(ステップS7)。
図12は、第1静止画モードと第2静止画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。図12(A)に示す第1静止画モード(通常の連写モード)においては、上記したように、すべての画素領域113Aが1つの領域として設定されている。第1静止画モードでは、駆動制御部72は、レリーズスイッチ55aの操作(全押し操作)が行われている間、すべての画素領域113Aに対して静止画の撮像を繰り返し実行するように、駆動部21に対して指示信号を出力する。図12(A)において、駆動部21は、時刻t1で画素領域113Aに対する電荷蓄積を開始させ、時刻t3で画素領域113Aに対する電荷蓄積を終了させる。駆動部21は、画素領域113Aの各画素から画素信号を読み出し、各画素に蓄積された電荷をリセットする。その後、駆動部21は、時刻t4で画素領域113Aに対する電荷蓄積を開始させ、時刻t7で画素領域113Aに対する電荷蓄積を終了させる。駆動部21は、レリーズスイッチ55aの操作が行われている間、このような撮像素子100の駆動制御を繰り返し実行する。
図12(A)に示す例では、駆動部21は時刻t1からt15までの間に4回の撮像を連続して実行している。時刻t1からt3までの時間、時刻t4からt7までの時間、時刻t8からt11までの時間、及び時刻t12からt15までの時間が電荷蓄積時間(露光時間)である。この電荷蓄積時間(露光時間)は、ステップS23の撮像条件の設定処理において設定される。また、撮像素子100から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31(例えば画像生成部31A)は、分割部71から出力された撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31は、各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより画像データを生成する。
図12(B)に示す第2静止画モード(高速連写モード)においては、分割部21が例えば第1領域と第2領域とを設定する。第2静止画モードでは、駆動制御部72は、レリーズスイッチ55aの操作(全押し操作)が行われている間、第1領域に対して静止画の撮像を繰り返し実行するとともに、第2領域に対して静止画の撮像を繰り返し実行するように、駆動部21に対して指示信号を出力する。図12(B)において、駆動部21は、時刻t1で第1領域に対する電荷蓄積を開始させ、時刻t3で第1領域に対する電荷蓄積を終了させる。駆動部21は、第1領域の各画素から画素信号を読み出し、各画素に蓄積された電荷をリセットする。その後、駆動部21は、時刻t4で第1領域に対する電荷蓄積を開始させ、時刻t7で第1領域に対する電荷蓄積を終了させる。駆動部21は、レリーズスイッチ55aの操作が行われている間、このような撮像素子100の駆動制御を繰り返し実行する。
また、図12(B)において、駆動部21は、時刻t2で第2領域に対する電荷蓄積を開始させ、時刻t5で第2領域に対する電荷蓄積を終了させる。駆動部21は、第2領域の各画素から画素信号を読み出し、各画素に蓄積された電荷をリセットする。その後、駆動部21は、時刻t6で第2領域に対する電荷蓄積を開始させ、時刻t9で第2領域に対する電荷蓄積を終了させる。駆動部21は、レリーズスイッチ55aの操作が行われている間、このような撮像素子100の駆動制御を繰り返し実行する。
図12(B)に示す例では、駆動部21は第1領域において時刻t1からt15までの間に4回の撮像を連続して実行している。また、第1領域における4回の撮像と並列に、駆動部21は第2領域において時刻t2からt16までの間に4回の撮像を連続して実行している。従って、駆動部21は第1領域及び第2領域において時刻t1からt16までの間に8回の撮像を連続して実行していることになる。
時刻t1からt3までの時間、時刻t4からt7までの時間、時刻t8からt11までの時間、及び時刻t12からt15までの時間が第1領域における電荷蓄積時間(露光時間)である。この電荷蓄積時間(露光時間)は、ステップS23の撮像条件の設定処理において設定される。また、時刻t2からt5までの時間、時刻t6からt9までの時間、時刻t10からt13までの時間、及び時刻t14からt16までの時間が第2領域における電荷蓄積時間(露光時間)である。この電荷蓄積時間(露光時間)も、ステップS23の撮像条件の設定処理において設定される。
また、撮像素子100の第1領域から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Aは、分割部71から出力された第1領域の撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Aは、第1領域の各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第1領域の画像データを生成する。
また、撮像素子100の第2領域から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Bは、分割部71から出力された第2領域の撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Bは、第2領域の各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第2領域の画像データを生成する。さらに、画像生成部31(画像合成部31A又は31B)は、第1領域の画像データと第2領域の画像データとを合成する。
図12(B)に示す第2静止画モードにおいて、駆動制御部72は、第1領域の撮像開始のタイミングと第2領域の撮像開始のタイミングとを異ならせて(ずらして)駆動部21に撮像素子100を駆動制御させている。従って、図12(A)に示す第1静止画モードにおいて、例えば1秒間に30コマの静止画の撮像が可能であるとすれば、図12(B)に示す第2静止画モードにおいては、第1静止画モードのほぼ倍の1秒間に60コマ近くの撮像が可能となる。この場合、画素領域113Aが第1領域と第2領域とに分けられているので、静止画の画素数は半分となってしまう。しかし、2000万画素の半分としても1000万画素の静止画が撮像されることになる。従って、使用者にとって十分な画質が確保されていると考えられる。
なお、第2静止画モードにおいて、分割部71が図8(D)に示す第4配列パターンに従って画素領域113Aに第1領域〜第3領域を設定する場合は、画素領域113Aに第1領域及び第2領域を設定する場合よりも、さらに高速連写を実現することができる。例えば、第1静止画モードにおいて、1秒間に30コマの静止画の撮像が可能であるとすれば、第2静止画モードにおいて画素領域113Aに3つの領域を設定する場合は、第1静止画モードのほぼ3倍の1秒間に90コマ近くの撮像が可能となる。撮像素子100は今後も高画素化になることが予想される。このため、画素領域113Aを3分割し、1枚の静止画の画素数が1/3になったとしても、使用者にとって画質の低下よりも連写の高速性の方が重視される。
図9の説明に戻り、表示制御部73は、画像処理部30が生成した画像データを表示部50に出力することにより、第1表示部51又は第2表示部53に静止画を表示させる(ステップS8)。駆動制御部72が第1静止画モードで静止画を撮像した場合は、表示制御部73は、第1表示部51に静止画を表示させる。一方、駆動制御部72が第2静止画モードで静止画を撮像した場合は、表示制御部73は、第1表示部51に高速に複数回連続して撮像した複数の静止画をサムネイル画像として表示する。また、表示制御部73は、使用者によって選択されたサムネイル画像を第2表示部53に拡大して表示する。
図13は、第1表示部及び第2表示部に静止画を表示する場合の表示例を示す図である。図13に示すように、表示制御部73は、第1表示部51に8つのサムネイル画像(静止画)511〜518を並べて表示している。例えば、サムネイル画像511は図12(B)の1回目の撮像による静止画である。同様に、サムネイル画像512〜518は、それぞれ図12(B)の2回目〜8回目の撮像による静止画である。
また、図13に示すように、第1タッチパネル52において、8つのタッチ領域511a〜518aが8つのサムネイル画像511〜518のそれぞれに重なるように形成される。各タッチ領域511a〜518aは、使用者により押された(タッチされた)ことを検出すると、押された位置(いずれのタッチ領域であるか)を示す検出信号をシステム制御部70に出力する。
表示制御部73は、使用者によって押されたタッチ領域に対応するサムネイル画像を第2表示部53に拡大して表示させる。図13に示す例では、使用者がタッチ領域513aを押したことにより、タッチ領域513aに対応するサムネイル画像513が第2表示部53に拡大して表示されている。
図9の説明に戻り、分割部71は、ステップS2において撮影モードが静止画モードでないと判定した場合、すなわち、撮影モードが動画モードであると判定した場合は、動画モードが第1動画モードであるか否かを判定する(ステップS10)。分割部71は、動画モードが第1動画モードであると判定した場合は、撮影モードを第1動画モードに設定する処理を行う(ステップS11)。一方、分割部71は、動画モードが第1動画モードでないと判定した場合、すなわち、第2動画モードであると判定した場合は、撮影モードを第2動画モードに設定する処理を行う(ステップS12)。
ステップS11又はステップS12の処理において、分割部71は、図10に示す配列パターン設定処理を実行する。図10に示す処理において、分割部71は、画像処理部30(第1画像処理部30A)に対して主要被写体の検出を指示する(ステップS21)。検出部32Aは、ライブビュー画像から時系列的に得られる複数の画像データを比較して、移動被写体と非移動被写体とを検出する。また、本実施形態では、検出部32Aは、画像データの中から目、口、肌の色などで顔を認識し、顔を主要被写体として検出する。さらに、本実施形態では、検出部32Aは、顔検出に加えて、画像データに含まれる人体(人物)を主要被写体として検出する。そして、検出部32Aは、検出結果を画像データとともにシステム制御部70に出力する。分割部71は、検出部32Aの検出結果に基づいて主要被写体の有無を確認する。そして、分割部71は、画素領域113Aにおいて主要被写体及び撮影モードに応じた領域を設定する(ステップS22)。
具体的には、分割部71は、撮影モードが第1動画モードであるときは、画素領域113Aを複数の領域に分割しない。すなわち、分割部71は、すべての画素領域113Aを1つの領域として設定する。このとき、分割部71は、駆動部21に対してすべての画素領域113Aを1つの領域として設定することを指示する指示信号を出力する。
一方、分割部71は、撮影モードが第2動画モードであるときは、図8(A)〜(D)のいずれかに示した配列パターンを選択する。そして、分割部71は、検出部32Aの検出結果に基づいて、主要被写体が移動被写体であるか否かを確認する。分割部71は、主要被写体が移動被写体でなく非移動被写体である場合は、図8(C)に示した第3配列パターンに従って第1領域と第2領域とを設定する。分割部71は、主要被写体が移動被写体である場合は、移動被写体の移動方向を確認する。移動被写体の移動方向が主に上下方向である場合は、分割部71は、図8(A)に示した第1配列パターンに従って第1領域と第2領域とを設定する。移動被写体の移動方向が主に左右方向である場合は、分割部71は、図8(B)に示した第2配列パターンに従って第1領域と第2領域とを設定する。さらに、移動被写体の上下方向の移動速度が速い場合は、分割部71は、図8(D)に示した第4配列パターンに従って第1領域と第2領域と第3領域とを設定する。なお、分割部71は、ステップS22において、駆動部21に対して各領域(第1領域及び第2領域、第1領域〜第3領域)のブロックの位置などを指示する指示信号を出力する。
図14は、第2動画モードが実行されるときの第2配列パターンの設定例を示す図である。なお、図14においては、ブロックの配置を見えやすくするために、各ブロックを大きくして表現している。しかし、実際には図14に示すブロックの大きさよりも小さなブロックが画素領域113Aに設定される。図14に示す例では、検出部32Aは、主要被写体(移動被写体)として、サッカーをしている人物O1,O2と、サッカーボールO3とを検出する。また、検出部32Aは、画像データに含まれる人物O1,O2を主要被写体として検出する。分割部71は、検出部32Aの検出結果に基づいて、主要被写体O1〜O3が移動被写体であり、移動被写体の移動方向が主に左右方向であると判定する。その結果、分割部71は、図8(B)に示した第2配列パターンに従って第1領域と第2領域とを設定する。また、分割部71は、主要被写体O1,O2が人物であると判定する。その結果、分割部71は、第2領域のうち、主要被写体O1,O2を囲む領域200,201を第2領域Aとし、主要被写体O1,O2を囲む領域200,201以外の領域を第2領域Bとして設定する。
図10の説明に戻り、駆動制御部72は、検出部32Aの検出結果に基づいて、ステップS22で設定した領域(図14に示す例では、第1領域、第2領域A、及び第2領域B)の撮像条件を設定する(ステップS23)。具体的には、駆動制御部72は、主要被写体に応じた撮像条件(フレームレート、ゲインなど)を指示する指示信号を駆動部21に出力する。また、駆動制御部72は、主要被写体に応じた撮像条件(色信号処理、ホワイトバランス調整、階調調整、圧縮率などのパラメータ)を指示する指示信号を画像処理部30に出力する。
例えば、駆動制御部72は、検出部32Aにより移動被写体が検出された場合には、第1領域のゲイン(ISO感度)を高くするとともに、第1領域の電荷蓄積時間を速くする。また、駆動制御部72は、検出部32Aにより移動被写体が検出されなかった場合には、第1領域のゲインを低くするとともに、第1領域の電荷蓄積時間を遅くする。また、駆動制御部72は、検出部32Aにより移動被写体が検出された場合には、移動被写体の領域(主要被写体O1,O2を囲む領域200,201、つまり第2領域A)については、フレームレートを高くする。また、非移動被写体の領域(主要被写体O1,O2を囲む領域200,201以外の領域、つまり第2領域B)については、フレームレートを第2領域Aよりも低くする。
図9の説明に戻り、駆動制御部72は、使用者により動画スイッチ55cの操作が行われたか否かを判定する(ステップS13)。駆動制御部72は、動画スイッチ55cの操作が行われたと判定した場合は、動画モード(第1動画モード又は第2動画モード)による撮像を撮像部20に実行させる(ステップS14)。なお、第1動画モードによる撮像については、通常の動画撮影と同様であるため、詳しい説明を省略する。
図15は、第2動画モードにおける電荷蓄積のタイミングを示すタイミングチャートである。図15に示す第2動画モード(静止画−動画ミックスモード)においては、例えば第1領域と第2領域Aと第2領域Bとが設定される。第2動画モードでは、駆動制御部72は、動画スイッチ55cの操作が行われている間、第1領域に対して静止画の撮像を繰り返し実行するとともに、第2領域A及び第2領域Bに対して動画の撮像を実行するように、駆動部21に対して指示信号を出力する。図15において、駆動部21は、動画スイッチ55cの操作が行われている間、第1領域における各画素について電荷蓄積時間T1で静止画を撮像させる。また、駆動部21は、動画スイッチ55cの操作が行われている間、第2領域Aにおける各画素について電荷蓄積時間T2Aで動画を撮像させる。また、駆動部21は、動画スイッチ55cの操作が行われている間、第2領域Bにおける各画素について電荷蓄積時間T2Aよりも長い電荷蓄積時間T2Bで動画を撮像させる。フレームレートは電荷の蓄積時間に応じて変化する。このため、電荷蓄積時間T2Aで撮像が実行される場合と電荷蓄積時間T2Bで撮像が実行される場合とで、それぞれ、動画のフレームレートが異なる。例えば、第2領域Aの電荷蓄積時間T2Aに対応するフレームレートは60fpsであり、第2領域Bの電荷蓄積時間T2Bに対応するフレームレートは30fpsである。電荷蓄積時間やフレームレートは、ステップS23の撮像条件の設定処理において設定される。
また、撮像素子100の第1領域から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Aは、分割部71から出力された第1領域の撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Aは、第1領域の各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第1領域の画像データを生成する。
また、撮像素子100の第2領域Aから読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Bは、分割部71から出力された第2領域Aの撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Bは、第2領域Aの各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第2領域Aの画像データを生成する。
さらに、撮像素子100の第2領域Bから読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Bは、分割部71から出力された第2領域Bの撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Bは、第2領域Bの各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第2領域Bの画像データを生成する。また、画像生成部31(画像生成部31A又は31B)は、第2領域Aの画像データと第2領域Bの画像データとを合成する。さらに、画像生成部31(画像生成部31A又は31B)は、第1領域の画像データと第2領域Aの画像データと第2領域Bの画像データとを合成する。
このように、第2領域Aのフレームレートが第2領域Bのフレームレートよりも高くしているので、動画における人物の主要被写体O1,O2の動きが滑らかになる。
図9の説明に戻り、表示制御部73は、画像処理部30が生成した動画の画像データを表示部50に出力することにより、第1表示部51に動画を表示させる(ステップS8)。また、表示制御部73は、画像処理部30が生成した静止画の画像データを表示部50に出力することにより、第2表示部53に静止画を表示させる(ステップS8)。
図16は、第1表示部に動画を表示し、第2表示部に静止画を表示する場合の表示例を示す図である。図16に示すように、表示制御部73は、画像生成部31が生成した第2領域Aと第2領域Bとを合成した動画(2人の人物がサッカーをしている動画)を第1表示部51に表示している。また、表示制御部73は、画像生成部31が生成した第1領域の静止画を表示している。
以上に説明したように、第1実施形態では、撮像素子100を駆動制御する駆動制御部72と、撮像素子100の撮像領域113Aを少なくとも第1領域と第2領域とに分割する分割部71と、同一被写体に対して第1領域の撮像による第1画像と、第2領域の撮像による第2画像とのそれぞれを生成する画像生成部31と、を備える構成とされている。このような構成によれば、同一被写体に対して複数種類の画像(複数の静止画、静止画と動画など)を生成することができる。従って、被写体や撮影状況に応じた複数種類の画像を生成することができ、撮像素子100を備えた電子機器1の使い勝手が向上する。
また、駆動制御部72は、第1領域の撮像開始のタイミングと、第2領域の撮像開始のタイミングを異ならせて撮像素子100を駆動制御する。このような構成によれば、同一被写体に対して様々なタイミングにおいて複数種類の画像を生成することができる。また、単位時間あたりに数多くの画像を生成することができる。従って、使用者は好機な撮像タイミングを逃さずに撮像を行うことができる。
また、駆動制御部72は、第1領域の撮像中に第2領域の撮像を行うので、第1領域の撮像と第2領域の撮像とを並列に実行することができ、同一被写体に対して露光時間の一部が重複する画像を撮像することができる。従って、今まで撮像できなかったタイミングで同一被写体の撮像を行うことができる。また、駆動制御部72は、撮像素子100の第1領域と第2領域との撮像条件として、フレームレート、ゲイン、露光時間のうち、少なくとも1つを異ならせる。このような構成によれば、使用者は異なる撮像条件で撮像された複数種類の画像を取得することができる。
また、画像生成部31は、第1領域の撮像と、第2領域の撮像との少なくとも一方に基づいて、静止画を生成するので、同一被写体に対して複数種類の静止画を生成することができる。また、画像生成部31は、第1領域の撮像と、第2領域の撮像とのいずれかに基づいて動画を生成するので、同一被写体に対して静止画と動画とを生成することができる。また、画像生成部31は、第1画像と第2画像とに対してホワイトバランス、階調、色調補正のうち、少なくとも1つを異ならせた補正を行うので、使用者は異なるパラメータに基づいて画像処理された複数種類の画像を取得することができる。
また、分割部71は、第1領域を複数の離散的な領域(複数の離散的なブロック)から形成するので、画像において部分的に解像度が低下してしまうことがなくなる。また、分割部71は、第1領域と、第2領域とを可変に分割するので、撮影モードや被写体の種類などの様々な状況に応じた領域に分割することができる。
また、画像生成部31で生成した画像から主要被写体を検出する検出部32Aを備え、分割部71は、第1領域と第2領域とが主要被写体を含むように分割を行うので、主要被写体に対して第1領域の画像と第2領域の画像とを生成することができる。また、画像生成部31によって生成された画像を表示部50に表示させる表示制御部73を有するので、使用者は表示部50に表示された画像を確認することができる。また、撮像素子100は、裏面照射型撮像チップと信号処理チップとが積層された構造であるので、撮像素子100を収容するための容積を小さくすることができる。また、システム制御部70からの指示に基づいて撮像素子100の駆動制御を行うことができ、システム制御部70の負担が軽減されるとともに、撮像素子100の電子機器1への搭載が容易となる。
なお、図5に示す第1実施形態に係る電子機器1において、表示部50は電子機器の外部に設けられる構成であってもよい。この場合、システム制御部70及び表示部50のそれぞれには、有線又は無線で信号(画像データや制御信号など)を送受信する通信部が設けられる。また、画像処理部30とシステム制御部70は一体で構成されてもよい。この場合、1つ又は複数のCPUを有するシステム制御部が制御プログラムに基づいて処理を実行することにより画像処理部30の機能とシステム制御部70の機能を担う。また、画像処理部30は2つの画像処理部30A,30Bを備えていたが、1つの画像処理部だけを備えている構成でもよい。
次に、第1実施形態の変形例について説明する。図8(A)〜(C)では、第1領域の面積と第2領域の面積とが同じ面積となるように各ブロックの配列パターンが設定されていた。すなわち、第1領域の画素数と第2領域の画素数とが同じ画素数となるように各ブロックの配列パターンが設定されていた。また、図8(D)では、第1領域の面積と第2領域の面積と第3領域の面積とが同じ面積となるように各ブロックの配列パターンが設定されていた。すなわち、第1領域の画素数と第2領域の画素数と第3領域の画素数とが同じ画素数となるように各ブロックの配列パターンが設定されていた。しかし、各領域の面積(画素数)が異なるように各ブロックの配列パターンが設定されてもよい。
図17は、各ブロックにおける第5配列パターンを示す図である。図17に示す第5配列パターンは、画素領域113Aが第1領域と第2領域とに2分割される配列パターンである。この第5配列パターンでは、画素領域113Aにおいて、第2領域が3の倍数の列(3m)のブロックで構成され、第1領域が第2領域以外のブロック、すなわち、3の倍数の例以外の列(3m−2,3m−1)のブロックで構成されている。mは正の整数(m=1,2,3,・・・)である。このような配列パターンの場合、第1領域の面積と第2領域の面積との比が2:1となる。
図18は、各ブロックにおける第6配列パターンを示す図である。図18に示す第6配列パターンも、画素領域113Aが第1領域と第2領域とに2分割される配列パターンである。この第6配列パターンでは、画素領域113Aにおいて、奇数の列(2m−1)における4の倍数の行から1行前の行(4n−1)のブロックと、偶数の列(2m)における4の倍数の行から3行前の行(4n−3)のブロックとで第2領域が構成され、第1領域が第2領域以外のブロックで構成されている。m及びnは正の整数(m=1,2,3,・・・、n=1,2,3,・・・)である。このような配列パターンの場合、第1領域の面積と第2領域の面積との比が3:1となる。
図10のステップS22において、分割部71は、使用者によって選択された撮影モードが第2動画モードであると判定した場合は、図17に示す第5配列パターン又は図18に示す第6配列パターンに従って、第1領域と第2領域とを設定する。また、分割部71は、検出部32Aの検出結果に基づいて、主要被写体が非移動被写体であると判定した場合は、図18に示す第6配列パターンに従って、第1領域と第2領域とを設定する。また、分割部71は、検出部32Aの検出結果に基づいて、主要被写体が移動被写体であり、その移動被写体の移動方向が主に上下方向であると判定した場合は、図17に示す第5配列パターンに従って、第1領域と第2領域とを設定する。
そして、ステップS14において、駆動制御部72は、駆動部21に指示信号を出力することにより、駆動部21に対して、第1領域において静止画を撮像させ、第2領域において動画を撮像させる。第1領域と第2領域とが第5配列パターンに従って設定された場合は、静止画の方が動画よりも画素数が2倍となる。すなわち、静止画の方が動画よりも解像度が2倍となる。また、第1領域と第2領域とが第6配列パターンに従って設定された場合は、静止画の方が動画よりも画素数が3倍となる。すなわち、静止画の方が動画よりも解像度が3倍となる。これは、静止画が動画に比べて、より精細な画質が要求される。また、動画の場合は、被写体が動いていることが多いので、画質の低下が静止画よりも目立たない。このような理由から、動画よりも静止画に対して多くの領域を割り当てるようにしている。なお、画素領域113Aの画素数が2000万画素であるとした場合、動画の画素数(第2領域の画素数)が1/3や1/4に低下したとしても、666万画素や500万画素が確保される。このような画素数は市販のビデオカメラの画素数と比較しても遜色ない画素数である。
<第2実施形態>
上記した第1実施形態では、図12(B)に示すように、第2静止画モードにおいて、第1領域の撮像開始のタイミングと第2領域の撮像開始のタイミングとを異ならせていた。これに対して、第2実施形態では、第2静止画モードにおいて、第1領域の撮像開始のタイミングと第2領域の撮像開始のタイミングとを同一とし、第1領域の露光時間(すなわち電荷蓄積時間)と第2領域の露光時間とを異ならせる。
図19は、第2実施形態における電荷蓄積のタイミングを示すタイミングチャートである。図19に示す第2静止画モードにおいては、第1領域と第2領域とが設定されている。図19に示すように、駆動部21は、レリーズスイッチ55aの操作が行われている間、第1領域における各画素について電荷蓄積時間(露光時間)T11で静止画を繰り返し撮像させる。また、駆動部21は、レリーズスイッチ55aの操作が行われている間、第2領域における各画素について電荷蓄積時間(露光時間)T12で静止画を繰り返し撮像させる。ここで、第1領域の撮像開始のタイミングと第2領域の撮像開始のタイミングは同一となっている。一方、第1領域の電荷蓄積時間T11と第2領域の電荷蓄積時間T12とは異なっている。すなわち、電荷蓄積時間T11よりも電荷蓄積時間T12の方が長くなるように設定されている。電荷蓄積時間は、ステップS23の撮像条件の設定処理において設定される。
撮像素子100の第1領域から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Aは、分割部71から出力された第1領域の撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Aは、第1領域の各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第1領域の画像データを生成する。
また、撮像素子100の第2領域から読み出された各画素の画素信号は、アンプ412において分割部71から指示されたゲインで増幅された後、画像処理部30に出力される。画像生成部31Bは、分割部71から出力された第2領域の撮像条件を指示する指示信号に基づいて、色信号処理などの画像処理で用いるパラメータを確認する。そして、画像生成部31Bは、第2領域の各画素の画素信号からなるRAWデータに対して、パラメータに基づいて種々の画像処理を行うことにより第2領域の画像データを生成する。また、画像生成部31(画像合成部31A又は31B)は、第1領域の画像データと第2領域の画像データとを合成する。
図20は、第2実施形態における第1表示部及び第2表示部に静止画を表示する場合の表示例を示す図である。図20において、表示制御部73は、第2表示部53の表示画面の左側領域53Lにおいて、第1領域の静止画(夜間に撮像した人物の画像)を表示する。また、表示制御部73は、第2表示部53の表示画面の右側領域53Rにおいて、第2領域の静止画を表示する。また、表示制御部73は、第1表示部51の中央領域51Gにおいて、第1領域の静止画と第2領域の静止画とを合成した静止画を表示する。
一般に、幅広いダイナミックレンジの画像を記録し表示するための画像合成技術として、HDR(High Dynamic
Range)撮像が広く知られている。HDR撮像では、撮像条件(例えば露出)を変化させつつ複数枚の画像を撮像し、それらを合成することにより白飛びや黒つぶれの少ない画像を生成する。しかし、従来のHDRでは、例えば撮像条件の異なる2枚の画像を撮像する撮像時間が異なっているため、被写体が移動したり、使用者(撮影者)が電子機器1を動かしたりしてしまうことがある。この場合、複数枚の画像は同一の被写体の画像ではないため、画像合成が困難である。これに対して、第2実施形態では、撮像条件の異なる2枚の画像の撮像時間を同じ時刻(又は略同じ時刻)とすることができる。従って、第2実施形態の構成により従来のHDR撮像の問題点を解決することができる。なお、HDRモードは、使用者によるマルチセレクタ55dの操作などに応じて選択可能に構成する。
<第3実施形態>
第3実施形態では、上記した第1実施形態における電子機器1を、撮像装置1Aと電子機器1Bとに分離した構成としている。
図21は、第3実施形態に係る撮像装置及び電子機器の構成を示すブロック図である。図21に示す構成において、撮像装置1Aは、被写体の撮像を行う装置である。この撮像装置1Aは、レンズ部10、撮像部20、画像処理部30、ワークメモリ40、操作部55、記録部60、及び第1システム制御部75を備える。なお、撮像装置1Aのうち、10、撮像部20、画像処理部30、ワークメモリ40、操作部55、及び記録部60の構成は、図5に示した構成と同様である。従って、同一構成には同一符号を付し、重複する説明を省略する。
また、電子機器1Bは、画像(静止画、動画、ライブビュー画像)の表示を行う装置である。この電子機器1Bは、表示部50及び第2システム制御部(制御部)70Bを備える。なお、電子機器1Bのうちの表示部50の構成は、図5に示した構成と同様である。従って、同一構成には同一符号を付し、重複する説明を省略する。
第1システム制御部75は、第1通信部75Aを有している。また、第2システム制御部76は、第2通信部76Bを有している。第1通信部75Aと第2通信部76Bとは、互いに有線又は無線で信号を送受信する。また、第1システム制御部75は、図7に示す構成のうち、例えば分割部71及び駆動制御部72に相当する構成を有している。また、第2システム制御部76は、図7に示す構成のうち、例えば表示制御部73に相当する構成のみ有している。
図7に示す構成(分割部71、駆動制御部72、及び表示制御部73)は、第1システム制御部75と第2システム制御部76のいずれに設けられてもよい。図7に示すすべての構成は、第1システム制御部75又は第2システム制御部76に設けられてもよく、また図7に示す構成の一部が第1システム制御部75に設けられ、図7に示す構成の一部以外の構成が第2システム制御部76に設けられてもよい。
なお、撮像装置1Aは、例えば撮像機能と通信機能を備えたデジタルカメラ、スマートフォン、携帯電話、パーソナルコンピュータなどで構成され、電子機器1Bは、例えば通信機能を備えたスマートフォン、携帯電話、携帯型パーソナルコンピュータなどの携帯端末で構成される。
図21に示す第1システム制御部75は、CPU(図示せず)が制御プログラムに基づいて処理を実行することにより実現される。また、図21に示す第2システム制御部76は、CPU(図示せず)が制御プログラムに基づいて処理を実行することにより実現される。
なお、図21に示す構成において、画像処理部30と第1システム制御部75とは一体で構成されてもよい。この場合、1つ又は複数のCPUを有するシステム制御部が制御プログラムに基づいて処理を行うことにより画像処理部30の機能と第1システム制御部75の機能を担う。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は、上記実施の形態に記載の範囲には限定されない。本発明の趣旨を逸脱しない範囲で、上記実施の形態に、多様な変更または改良を加えることが可能である。また、上記の実施形態で説明した要件の1つ以上は、省略されることがある。そのような変更または改良、省略した形態も本発明の技術的範囲に含まれる。また、上記した実施形態や変形例の構成を適宜組み合わせて適用することも可能である。
例えば、上記した第1実施形態及び第2実施形態において、電子機器1は、撮像部20と、画像生成部31を含む画像処理部30と、分割部71及び駆動制御部72を含むシステム制御部70とを備えていれば、レンズ部10や記録部60などを備えていなくてもよい。すなわち、これらの構成は電子機器1と別構成とされていてもよい。また、上記した第3実施形態において、撮像装置1Aについても、レンズ部10や記録部60などは別構成とされていてもよい。
また、上記した各実施形態において、カラーフィルタ102の配列がベイヤー配列とされていたが、この配列以外の配列であってもよい。また、単位グループ131を形成する画素の数は、少なくとも1つの画素を含んでいればよい。また、ブロックも少なくとも1画素を含んでいればよい。従って、1画素ごとに異なる撮像条件で撮像を実行することも可能である。
また、上記した各実施形態において、駆動部21は、一部又はすべての構成が撮像チップ113に搭載されてもよいし、一部又はすべての構成が信号処理チップ111に搭載されてもよい。また、画像処理部30の一部の構成が撮像チップ113又は信号処理チップ111に搭載されてもよい。また、システム制御部70の一部の構成が撮像チップ113又は信号処理チップ111に搭載されてもよい。
また、上記した各実施形態において、撮像条件として、ゲイン、電荷蓄積時間(露光時間、シャッタースピード)、フレームレートのすべてが変更可能に構成されているが、これらの少なくとも1つを変更可能であればよい。また、撮像条件が自動的に設定される場合についてのみ説明したが、使用者による操作部55などの操作に応じて設定されるようにしてもよい。
また、上記した各実施形態において、ブロックの配列パターンとして、図8(A)〜(D)、図17、及び図18に例示したが、これらの配列パターンに限られない。また、使用者が、操作部55などを操作することによりブロックの配列パターンを選択するようにしてもよい。また、撮像部20で撮像された静止画や動画を表示する箇所は、第1表示部51であっても第2表示部53であってもよい。また、上記した各実施形態では、ブロックの領域の大きさが予め設定されている場合について説明したが、使用者がブロックの領域の大きさを設定するように構成してもよい。
また、上記した第1実施形態において、分割部71は、ライブビュー画像に基づいて被写体を認識し、領域の設定を行っていた。しかし、分割部71は、レリーズスイッチ55aや動画スイッチ55cの半押し操作が行われたときに、そのときの画像に基づいて被写体を認識し、領域の設定を行いようにしてもよい。
また、上記した第1実施形態において、流し撮りを行うための撮影モードを設けてもよい。流し撮りとは、移動被写体がブレず、背景(非移動被写体)がブレることにより移動被写体のスピード感を表現する撮影方法である。流し撮りの撮影モードでは、第1領域において電荷蓄積時間(露光時間)が長く背景が流れる流し撮り画像を撮像し、第2領域において電荷蓄積時間が第1領域の電荷蓄積時間よりも短い通常の流し撮り画像を撮像する。そして、画像生成部31(又は使用者)は、第1領域の流し撮り画像と第2領域の流し撮り画像とを適宜合成する。
1,1B…電子機器、1A…撮像装置、20…撮像部、30…画像処理部、31,31A,31B…画像生成部、32A…検出部、50…表示部、51…第1表示部、52…第1タッチパネル、53…第2表示部、54…第2タッチパネル、70…システム制御部、70A…第1システム制御部、70B…第2システム制御部(制御部)、71…分割部、72…駆動制御部、73…表示制御部、100…撮像素子

Claims (20)

  1. 光を電荷に変換する光電変換部を含む画素と、前記画素に接続され、前記画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックと、
    前記複数の画素ブロックのうち複数の第1画素ブロックが有する前記画素から読み出された第1信号に基づく第1画像データと、前記複数の画素ブロックのうち複数の第2画素ブロックが有する前記画素から読み出された第2信号に基づく第2画像データと、を生成する生成部と、を備える電子機器。
  2. 請求項1に記載の電子機器において、
    前記画素は、前記制御配線に接続され、前記光電変換部で変換された電荷を転送するための転送部を含む電子機器。
  3. 請求項1に記載の電子機器において、
    前記画素は、前記光電変換部で変換された電荷が転送されるフローティングディフュージョンと、前記制御配線に接続され、前記フローティングディフュージョンの電位をリセットするリセット部を含む電子機器。
  4. 請求項1から請求項3のいずれか一項に記載の電子機器において、
    前記第1画素ブロックと前記第2画素ブロックとは、前記行方向において交互に並んで配置される電子機器。
  5. 請求項1から請求項4のいずれか一項に記載の電子機器において、
    アナログ信号をデジタル信号に変換するために用いられる複数の変換部を備え、
    前記生成部は、前記複数の変換部のうち第1変換部を用いてデジタル信号に変換された前記第1信号に基づいて前記第1画像データを生成し、前記複数の変換部のうち第2変換部を用いてデジタル信号に変換された前記第2信号に基づいて前記第2画像データを生成する電子機器。
  6. 請求項5に記載の電子機器において、
    前記光電変換部は、第1半導体チップに配置され、
    前記複数の変換部は、第2半導体チップに配置される電子機器。
  7. 請求項6に記載の電子機器において、
    前記第1半導体チップは、前記第2半導体チップに積層される電子機器。
  8. 請求項5に記載の電子機器において、
    デジタル信号を記憶する複数の記憶部を備え、
    前記生成部は、前記複数の記憶部のうち第1記憶部に記憶された前記第1信号に基づいて前記第1画像データを生成し、前記複数の記憶部のうち第2記憶部に記憶された前記第2信号に基づいて前記第2画像データを生成する電子機器。
  9. 請求項8に記載の電子機器において、
    前記光電変換部は、第1半導体チップに配置され、
    前記複数の変換部は、第2半導体チップに配置され、
    前記複数の記憶部は、第3半導体チップに配置される電子機器。
  10. 請求項9に記載の電子機器において、
    前記第1半導体チップは、前記第2半導体チップに積層され、
    前記第2半導体チップは、前記第3半導体チップに積層される電子機器。
  11. 光を電荷に変換する光電変換部を含む画素と、前記画素に接続され、前記画素を制御するための制御信号が出力される制御配線と、を有し、行方向において並んで配置される複数の画素ブロックと、
    前記複数の画素ブロックのうち複数の第1画素ブロックが有する前記画素から読み出された第1信号に基づく第1画像と、前記複数の画素ブロックのうち複数の第2画素ブロックが有する前記画素から読み出された第2信号に基づく第2画像と、を表示する表示部と、を備える電子機器。
  12. 請求項11に記載の電子機器において、
    前記画素は、前記制御配線に接続され、前記光電変換部で変換された電荷を転送するための転送部を含む電子機器。
  13. 請求項11に記載の電子機器において、
    前記画素は、前記光電変換部で変換された電荷が転送されるフローティングディフュージョンと、前記制御配線に接続され、前記フローティングディフュージョンの電位をリセットするリセット部を含む電子機器。
  14. 請求項11から請求項13のいずれか一項に記載の電子機器において、
    前記第1画素ブロックと前記第2画素ブロックとは、前記行方向において交互に並んで配置される電子機器。
  15. 請求項11から請求項14のいずれか一項に記載の電子機器において、
    アナログ信号をデジタル信号に変換するために用いられる複数の変換部を備え、
    前記表示部は、前記複数の変換部のうち第1変換部を用いてデジタル信号に変換された前記第1信号に基づいて生成された前記第1画像を表示し、前記複数の変換部のうち第2変換部を用いてデジタル信号に変換された前記第2信号に基づいて生成された前記第2画像を表示する電子機器。
  16. 請求項15に記載の電子機器において、
    前記光電変換部は、第1半導体チップに配置され、
    前記複数の変換部は、第2半導体チップに配置される電子機器。
  17. 請求項16に記載の電子機器において、
    前記第1半導体チップは、前記第2半導体チップに積層される電子機器。
  18. 請求項15に記載の電子機器において、
    デジタル信号を記憶する複数の記憶部を備え、
    前記表示部は、前記複数の記憶部のうち第1記憶部に記憶された前記第1信号に基づいて生成された前記第1画像を表示し、前記複数の記憶部のうち第2記憶部に記憶された前記第2信号に基づいて生成された前記第2画像を表示する電子機器。
  19. 請求項18に記載の電子機器において、
    前記光電変換部は、第1半導体チップに配置され、
    前記複数の変換部は、第2半導体チップに配置され、
    前記複数の記憶部は、第3半導体チップに配置される電子機器。
  20. 請求項19に記載の電子機器において、
    前記第1半導体チップは、前記第2半導体チップに積層され、
    前記第2半導体チップは、前記第3半導体チップに積層される電子機器。
JP2020116269A 2020-07-06 2020-07-06 電子機器 Pending JP2020171054A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020116269A JP2020171054A (ja) 2020-07-06 2020-07-06 電子機器
JP2023025831A JP2023054229A (ja) 2020-07-06 2023-02-22 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020116269A JP2020171054A (ja) 2020-07-06 2020-07-06 電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018126520A Division JP2018148590A (ja) 2018-07-03 2018-07-03 電子機器、及び撮像素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023025831A Division JP2023054229A (ja) 2020-07-06 2023-02-22 電子機器

Publications (1)

Publication Number Publication Date
JP2020171054A true JP2020171054A (ja) 2020-10-15

Family

ID=72746072

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020116269A Pending JP2020171054A (ja) 2020-07-06 2020-07-06 電子機器
JP2023025831A Pending JP2023054229A (ja) 2020-07-06 2023-02-22 電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023025831A Pending JP2023054229A (ja) 2020-07-06 2023-02-22 電子機器

Country Status (1)

Country Link
JP (2) JP2020171054A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228747A (ja) * 1998-12-03 2000-08-15 Olympus Optical Co Ltd 画像処理装置
JP2005051352A (ja) * 2003-07-30 2005-02-24 Univ Of Tokyo 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228747A (ja) * 1998-12-03 2000-08-15 Olympus Optical Co Ltd 画像処理装置
JP2005051352A (ja) * 2003-07-30 2005-02-24 Univ Of Tokyo 2次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2023054229A (ja) 2023-04-13

Similar Documents

Publication Publication Date Title
JP7192843B2 (ja) 撮像素子及び電子機器
JP6372488B2 (ja) 電子機器
JP6075393B2 (ja) 電子機器及び制御プログラム
JP6375607B2 (ja) 電子機器、電子機器の制御方法、及び制御プログラム
JP6561428B2 (ja) 電子機器、制御方法、及び制御プログラム
JP6409883B2 (ja) 電子機器及び制御プログラム
JP2020171054A (ja) 電子機器
JP7176591B2 (ja) 電子機器
JP6885374B2 (ja) 電子機器
JP2018148590A (ja) 電子機器、及び撮像素子
JP2018117375A (ja) 電子機器、電子機器の制御方法、及び制御プログラム
JP7283488B2 (ja) 撮像素子及び電子機器
JP6822507B2 (ja) 電子機器
JP2019092219A (ja) 撮像装置、撮像装置の制御方法、及び制御プログラム
JP2018042286A (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221122