JP2004159155A - エリアイメージセンサ - Google Patents
エリアイメージセンサ Download PDFInfo
- Publication number
- JP2004159155A JP2004159155A JP2002323695A JP2002323695A JP2004159155A JP 2004159155 A JP2004159155 A JP 2004159155A JP 2002323695 A JP2002323695 A JP 2002323695A JP 2002323695 A JP2002323695 A JP 2002323695A JP 2004159155 A JP2004159155 A JP 2004159155A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- transfer
- signal
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】見た目通りに歪みのない動画像を得ることができるようにする。
【解決手段】各画素の構成要素として、フォトダイオード１０と、フォトダイオード１０の画素信号を有効／無効にするリセットトランジスタＴＲｒと、有効とされた画素信号を増幅して出力するセンスアンプ用トランジスタＴＲａと、センスアンプ用トランジスタＴＲａの動作をオン／オフするスイッチングトランジスタＴＲｓとを備えたエリアイメージセンサであって、フォトダイオード１０とリセットトランジスタＴＲｒとの間に設けられ、画素信号を一時的に蓄積するキャパシタＣと、フォトダイオード１０とキャパシタＣとの間に設けられ、このキャパシタＣに対して画素信号を転送するとともに、その転送をオン／オフするトランスファトランジスタＴＲｔとを各画素に備えたことを特徴とする。
【選択図】 図２
【解決手段】各画素の構成要素として、フォトダイオード１０と、フォトダイオード１０の画素信号を有効／無効にするリセットトランジスタＴＲｒと、有効とされた画素信号を増幅して出力するセンスアンプ用トランジスタＴＲａと、センスアンプ用トランジスタＴＲａの動作をオン／オフするスイッチングトランジスタＴＲｓとを備えたエリアイメージセンサであって、フォトダイオード１０とリセットトランジスタＴＲｒとの間に設けられ、画素信号を一時的に蓄積するキャパシタＣと、フォトダイオード１０とキャパシタＣとの間に設けられ、このキャパシタＣに対して画素信号を転送するとともに、その転送をオン／オフするトランスファトランジスタＴＲｔとを各画素に備えたことを特徴とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本願発明は、たとえばデジタルカメラなどに組み込まれたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のエリアイメージセンサに関する。
【０００２】
【従来の技術】
従来のＣＭＯＳ型エリアイメージセンサは、一般的には、各画素列に平行して１本ずつ信号線を有するとともに、各画素行に平行して１本ずつアドレス線を有する。各信号線には、各画素を構成する撮像素子が列単位に共通接続され、各アドレス線には、行単位に撮像素子が共通接続されている。１つの撮像素子は、フォトダイオード、リセットトランジスタ、センスアンプ用トランジスタ（ソースフォロワアンプトランジスタ）、ならびにスイッチングトランジスタ（アクセストランジスタ）などで構成される。信号線には、スイッチングトランジスタの出力端が接続され、アドレス線には、スイッチングトランジスタのゲートが接続されている（たとえば、特許文献１参照）。
【０００３】
このようなＣＭＯＳ型エリアイメージセンサでは、被写体を動画像として捉える場合、アドレス線が１本ずつ順に選択走査される。１回の選択走査では、全ての信号線を通じて１行分の画素信号がＡＤコンバータなどの周辺回路に読み出される。全行にわたる選択走査を終えると、１フレーム分の画像データが生成される。このような選択走査を短時間に繰り返し行うことで複数フレーム分の連続した画像データ、すなわち動画像を得ている。このとき、フォトダイオードが光電変換により画素信号を蓄積する動作（これを、以下「露光」と呼ぶ）は、全行にわたり同一の露光時間をもって周期的に行われるも、選択走査のタイミングに合わせて行ごとに露光開始時点と露光終了時点とが異なる。つまり、１行ごとに異なる露光タイミングとされ、多少なりとも時間的ずれのある画素信号が行順に読み出される。
【０００４】
【特許文献１】
特開２００１−０３６８１６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記したように従来のＣＭＯＳ型エリアイメージセンサでは、時間的ずれのある画素信号を行順に読み出してしまうので、特に動画像を捉える際には、被写体の動きが速ければ速いほど大きく横ずれしたような画像データとなってしまい、動画像に歪みが生じやすいという特有の問題があった。
【０００６】
【発明の開示】
本願発明は、このような事情のもとで考え出されたものであって、見た目通りに歪みのない動画像を得ることができるエリアイメージセンサを提供することを、その課題としている。
【０００７】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明によれば、画素行画素列をなす多数の画素を有し、各画素の構成要素として、光電変換素子と、上記光電変換素子の画素信号を有効／無効にするリセットトランジスタと、有効とされた画素信号を増幅して出力するセンスアンプと、上記センスアンプの動作をオン／オフするスイッチングトランジスタとを備えたエリアイメージセンサであって、上記光電変換素子と上記リセットトランジスタとの間に設けられ、画素信号を一時的に蓄積する少なくとも１つのキャパシタと、上記光電変換素子と上記キャパシタとの間に設けられ、このキャパシタに対して画素信号を転送するとともに、その転送をオン／オフする少なくとも１つのトランスファトランジスタとを上記各画素に備えたことを特徴とする、エリアイメージセンサが提供される。
【０００９】
好ましい実施の形態としては、上記キャパシタは、その主電極が上記トランスファトランジスタの出力端と上記リセットトランジスタの入力端との双方に接続されているとともに、他方の電極が接地電極とされ、上記トランスファトランジスタの入力端は、上記光電変換素子の出力端に接続されている構成とすることができる。
【００１０】
他の好ましい実施の形態としては、上記キャパシタと上記トランスファトランジスタとは、それらの主電極と出力端とが接続された構成で、かつ、キャパシタの他方の電極が接地電極とされた構成を１組として、第１組と第２組との２組分設けられており、上記第１組のトランスファトランジスタの入力端は、上記光電変換素子の出力端に接続され、上記第１組のキャパシタの主電極は、上記第２組のトランスファトランジスタの入力端に接続され、上記第２組のキャパシタの主電極は、上記リセットトランジスタの入力端に接続されている構成とすることができる。
【００１１】
上記第１組のトランスファトランジスタの入力端および上記光電変換素子の出力端には、画素信号を全画素一括して有効／無効にするといった別のリセットトランジスタの入力端が接続されている構成とすることができる。
【００１２】
また、上記各画素列には、上記スイッチングトランジスタの出力端から増幅後の画素信号を読み出すための信号線が設けられているとともに、上記各画素行には、上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタのそれぞれをオン／オフするための転送制御線、リセット線、アドレス線が設けられている構成とすることができる。
【００１３】
上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタは、それぞれ上記転送制御線、上記リセット線、上記アドレス線を通じて所定のタイミングでオン／オフ制御される構成とすることができる。
【００１４】
本願発明によれば、被写体を動画像として捉える場合、たとえばアドレス線を１本ずつ順に選択走査して行単位に画素信号を読み出すことができる。このとき、トランスファトランジスタやリセットトランジスタを適当なタイミングでオン／オフ制御することにより、光電変換素子の露光時間や露光タイミングを全画素同一にして時間的ずれのない画素信号とすることができる。また、アドレス線を選択走査する際には、それに先だち光電変換素子からキャパシタに画素信号を移しておくことができる。アドレス線を選択走査すると、センスアンプやスイッチングトランジスタさらには信号線を通じてキャパシタから画素信号が読み出される。つまり、時間的ずれのない画素信号が行順に読み出される。
【００１５】
したがって、本願発明によれば、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、特に動画像を捉える際には、被写体の動きがどれだけ速くても１フレーム分の画像データが横ずれすることなく、見た目通りに歪みのない動画像を得ることができる。
【００１６】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１７】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００１８】
図１は、本願発明の一実施形態に係るエリアイメージセンサの構成図である。エリアイメージセンサ１は、たとえばデジタルカメラ用のＣＭＯＳ型イメージセンサであって、横長長方形状の撮像部１Ａを備える。撮像部１Ａとその周辺回路は、多数のフォトダイオード１０…、多数のスイッチング回路２０…、多数のアナログ／デジタルコンバータ（以下、「ＡＤコンバータ」と呼ぶ）３０…、シフトレジスタ４０、垂直走査回路５０、縦方向に延びる信号線Ｌ…、および横方向に延びるアドレス線Ａ…などで概略構成される。
【００１９】
フォトダイオード１０とスイッチング回路２０とは、互いに接続されて対をなし、撮像素子として機能する。この撮像素子を１つずつ区切る単位区画が１ピクセル（画素）に相当し、撮像部１Ａは、多数の画素行画素列からなる。信号線Ｌ…は、画素列ごとに１本ずつ引かれている。各行の信号線Ｌ…には、１行全てのスイッチング回路２０…の出力端２０Ａ…が共通接続されている。また、信号線Ｌ…の出力端には、ＡＤコンバータ３０…が接続され、ＡＤコンバータ３０…の出力端は、シフトレジスタ４０に接続されている。アドレス線Ａ…は、画素行ごとに１本ずつ引かれている。各行のアドレス線Ａ…には、１行全てのスイッチング回路２０…の開閉端２０Ｂ…が接続されている。これら全てのアドレス線Ａ…は、垂直走査回路５０に接続されている。
【００２０】
なお、撮像素子（画素）などの並び具合については、横方向に並ぶ一まとまりの撮像素子群を「画素行」と呼び、「画素行」に直交して縦方向に並ぶ一まとまりの撮像素子群を「画素列」と呼ぶ。たとえば、上から順に「第１行，第２行，…」とし、左から順に「第１列，第２列，…」とする。信号線Ｌ…については、左から順に第１列目，第２列目，…が「Ｌ１，Ｌ２，…」となるように符号を付す。アドレス線Ａ…については、上から順に第１行目，第２行目，…が「Ａ１，Ａ２，…」となるように符号を付す。
【００２１】
図２は、１画素分の構成を示す回路図である。この図に示すように、スイッチング回路２０は、トランスファトランジスタＴＲｔ、キャパシタＣ、リセットトランジスタＴＲｒ、センスアンプ用トランジスタＴＲａ、およびスイッチングトランジスタＴＲｓを組み合わせてなる。画素行に沿う線としては、アドレス線Ａ１のほか、転送制御線Ｔやリセット線Ｒが引かれている。転送制御線Ｔおよびリセット線Ｒは、垂直走査回路５０に接続されている。画素列に沿う線としては、信号線Ｌ１のほか、バイアス線Ｂが引かれている。なお、図１では、転送制御線Ｔ、リセット線Ｒ、バイアス線Ｂを省略している。
【００２２】
フォトダイオード１０は、出力端としてのカソードがトランスファトランジスタＴＲｔのソース（入力端）に接続され、アノードが接地電極とされている。トランスファトランジスタＴＲｔは、Ｎチャネル接合型のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）からなり、出力端としてのドレインがキャパシタＣの主電極に接続され、ゲートが転送制御線Ｔに接続されている。キャパシタＣの主電極は、リセットトランジスタＴＲｒのソース（入力端）とセンスアンプ用トランジスタＴＲａのゲートとの共通接点Ｐ１に接続され、キャパシタＣの他方の電極が接地電極とされている。リセットトランジスタＴＲｒは、Ｎチャネル接合型のＦＥＴからなり、ゲートがリセット線Ｒに接続されている。センスアンプ用トランジスタＴＲａは、Ｐチャネル接合型のＦＥＴからなり、ドレインがバイアス線Ｂに接続され、出力端としてのソースがスイッチングトランジスタＴＲｓのドレインに接続されている。スイッチングトランジスタＴＲｓは、Ｐチャネル接合型のＦＥＴからなり、出力端としてのソースが信号線Ｌ１に接続され、ゲートがアドレス線Ａ１に接続されている。このようなスイッチングトランジスタＴＲｓと信号線Ｌ１との接点がスイッチング回路２０の出力端２０Ａに相当し、スイッチングトランジスタＴＲｓとアドレス線Ａ１との接点がスイッチング回路２０の開閉端２０Ｂに相当する。
【００２３】
フォトダイオード１０は、受光量に応じた電荷を生成し、これを画素信号として蓄積する。このようなフォトダイオード１０の動作を「露光」と呼ぶ。
【００２４】
トランスファトランジスタＴＲｔは、転送制御線Ｔを通じてゲートがオンされると、フォトダイオード１０に蓄えられた画素信号をキャパシタＣへと転送する。つまり、露光は、トランスファトランジスタＴＲｔのゲートがオンからオフにされた時点で開始され（露光開始時点）、次にゲートがオフからオンにされると（露光終了時点）、それまでにフォトダイオード１０に蓄えられた画素信号（電荷）がすべて出力されることで実現される。
【００２５】
キャパシタＣは、トランスファトランジスタＴＲｔを通じてフォトダイオード１０から送られてきた画素信号を一時的に蓄積する。
【００２６】
リセットトランジスタＴＲｒは、リセット線Ｒを通じてゲートがオフにされている間、接点Ｐ１からセンスアンプ用トランジスタＴＲａへの画素信号の移動を自由とする。逆に、リセットトランジスタＴＲｒのゲートをオンにすると、キャパシタＣから接点Ｐ１を経由してリセットトランジスタＴＲｒのドレインへと画素信号が導かれる。つまり、リセットトランジスタＴＲｒをオンにすると、キャパシタＣの画素信号が回路外に放出（リセット）されて無効とされる。その一方、リセットトランジスタＴＲｒがオフの間は、画素信号がそのまま有効とされる。
【００２７】
センスアンプ用トランジスタＴＲａは、ソースフォロワとして機能する。つまり、ゲートに入力された画素信号を増幅し、増幅後の画素信号をスイッチングトランジスタＴＲｓへと出力する。
【００２８】
スイッチングトランジスタＴＲｓは、アドレス線Ａ１を通じてゲートをオンすると、センスアンプ用トランジスタＴＲａに画素信号を増幅させ、このセンスアンプ用トランジスタＴＲａから出力された増幅後の画素信号を信号線Ｌ１に送り出す。画素信号は、信号線Ｌ１を通じてＡＤコンバータ３０に伝えられる。
【００２９】
ＡＤコンバータ３０は、クロック信号（後述する水平同期信号）に同期してアナログ信号としての画素信号をデジタルの画素データに変換して出力する。その動作は、アドレス線Ａを通じてスイッチングトランジスタＴＲｓのゲートをオンするごとに行われる。
【００３０】
シフトレジスタ４０は、フリップフロップ回路などで個別に構成されたレジスタ４１，…を備える。各レジスタ４１は、ＡＤコンバータ３０の出力端に接続されている。レジスタ４１…は、画素列に対応した数だけ備えられ、それらが直列に接続されている。このようなシフトレジスタ４０は、各ＡＤコンバータ３０，…から各レジスタ４１，…に画素データを一時的に取り込んだ後、シフトパルスに同期しながら１つずつ順に画素データを出力する。これにより、画素行単位に画素データが得られる。また、全画素行にわたる画素データが得られると、１フレーム分の画像データが生成される。さらに、複数フレーム分の画像データが連続的に生成されることで動画像が得られる。
【００３１】
垂直走査回路５０は、垂直同期信号や水平同期信号などに動作タイミングを合わせ、行単位に１本ずつアドレス線Ａ，…を通電状態（Ｈレベル）として選択走査する。たとえば、１本のアドレス線Ａ１を選択走査すると、そのアドレス線Ａ１を通じて第１行目全てのスイッチングトランジスタＴＲｓがオンする。また、垂直走査回路５０は、転送制御線Ｔ，…やリセット線Ｒ，…についても所定のタイミングで通電状態（Ｈレベル）とする。たとえば、第１行目に対応する転送制御線ＴをＨレベルにすると、その転送制御線Ｔを通じて第１行目全てのトランスファトランジスタＴＲｔがオンする。第１行目に対応するリセット線ＲをＨレベルにすると、そのリセット線Ｒを通じて第１行目全てのリセットトランジスタＴＲｒがオンする。なお、転送制御線Ｔ，…やリセット線Ｒ，…については、全行同時にＨレベルやＬレベルにすることもできる。このような動作のタイミングについては、以下に詳述する。
【００３２】
次に、動画像を捉える際のエリアイメージセンサ１の動作について説明する。
【００３３】
図３ないし図５は、動画像入力時の動作タイミングを示すタイムチャートである。特に、図３は、従来と同様に１行ずつ露光タイミングをずらしたノーマル入力モード、図４は、全画素同一の露光タイミングで比較的短い露光時間としたグローバルシャッタ入力モード、図５は、全画素同一の露光タイミングとしつつも比較的長い露光時間としたグローバルシャッタ入力モードを示している。各図には、２本のアドレス線Ａ２，Ａ３に対応した第２，第３行目に係る動作タイミングを示す。このような動作タイミングは、他の行でも同様に適用される。なお、図３のノーマル入力モードは、あくまでも比較参考例にすぎず、実際にはそのような動作モードは採用されない。
【００３４】
仮に、ノーマル入力モードで動画像を捉える場合、図３に示すように、垂直走査回路５０は、垂直同期信号をネゲートしてから次にネゲートするまでを１サイクルとしつつ、水平同期信号をアサートするごとに各アドレス線Ａ１〜Ａ６の選択走査順を示すアドレス値をアドレスカウンタに書き込む。この垂直同期信号の１サイクルが画像データの１フレーム分に相当する。また、水平同期信号の１サイクルが１行分の信号処理時間に相当する。
【００３５】
たとえば、垂直走査回路５０がアドレスカウンタからアドレス値「Ａ２」を読み出して再びアドレス値「Ａ２」を読み出すまでは、第２行目のフォトダイオード１０，…が露光状態（チャージ中）にある。また、アドレスカウンタからアドレス値「Ａ３」を読み出して再びアドレス値「Ａ３」を読み出すまでは、第３行目のフォトダイオード１０，…が露光状態にある。これらの露光による第２，第３行目の画素信号は、第１フレーム（１Ｆ）の一部をなす。
【００３６】
そして、垂直走査回路５０は、アドレス値「Ａ２」を読み出した時点で第２行目の転送制御線Ｔに転送信号を送り出す。また、垂直走査回路５０は、アドレス値「Ａ３」を読み出した時点で第３行目の転送制御線Ｔに転送信号を送り出す。これにより、第２行目では、フォトダイオード１０の画素信号がトランスファトランジスタＴＲｔを通じてキャパシタＣに送られ、さらに水平同期信号の１サイクル分遅れて第３行目でも、同様にしてフォトダイオード１０の画素信号がキャパシタＣに送られる。
【００３７】
このとき、各行においては、転送信号の送出タイミング（トランスファトランジスタＴＲｔがオンするタイミング）に合わせてリセット線Ｒ上のリセット信号がＬレベルとされる。また、各行においてリセット信号がＬレベルになった直後には、各アドレス線Ａ２，Ａ３にＨレベルのアドレス線選択信号が送り出される。その結果、各行では、画素信号がキャパシタＣに蓄えられ（チャージ）、その直後、画素信号は、アドレス線選択信号の送出タイミング（スイッチングトランジスタＴＲｓがオンするタイミング）に応じてセンスアンプ用トランジスタＴＲａに入力されることで増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。
【００３８】
信号線Ｌを通じてＡＤコンバータ３０が画素信号を受けると、このＡＤコンバータ３０によって水平同期信号の１サイクル時間内に画素信号がデジタルの画像データに変換される。さらに、画像データは、同一サイクル時間内にシフトレジスタ４０によって１行分のシリアルデータとして出力される。このような一連の動作を行単位、さらにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した画像データ、すなわち動画像が得られる。
【００３９】
ところで、ノーマル入力モードでは、図３からも明らかなように、露光タイミングが行ごとに異なる。その結果、時間的ずれのある画素信号を行順に読み出してしまい、横ずれしたような画像データとなって動画像に歪みが生じてしまう。そのため、実際には、以下のグローバルシャッタ入力モードを採用している。
【００４０】
たとえば、図４に示すように、短時間露光方式のグローバルシャッタ入力モードとした場合、垂直走査回路５０は、トリガ信号の入力に応じて全行同時にリセット線Ｒ，…上にＨレベルの全リセット信号を一瞬送出する。それと同時に、垂直走査回路５０は、全行の転送制御線Ｔ，…上にもＨレベルの全転送信号を一瞬送出する。すると、全画素のフォトダイオード１０，…およびキャパシタＣ，…に蓄えられた画素信号がリセットトランジスタＴＲｒ，…を通じて放出され、全画素のフォトダイオード１０，…およびキャパシタＣ，…がリセットされる。
【００４１】
その後、垂直走査回路５０は、垂直同期信号をネゲートする前にＨレベルの全転送信号を一瞬再送出する。これにより、トランスファトランジスタＴＲｔが短時間にわたりオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。そして、全画素では、全転送信号の再送出時点でフォトダイオード１０，…からトランスファトランジスタＴＲｔを通じてキャパシタＣ，…に画素信号が移り、これらのキャパシタＣ，…に画素信号が一時的に蓄えられた状態とされる。
【００４２】
そうした後、垂直走査回路５０は、ノーマル入力モードと同様のタイミングで１行ごとにアドレス線選択信号を送出する。すると、全画素同時露光による画素信号がセンスアンプ用トランジスタＴＲａへと送られて増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。その後のＡＤコンバータ３０やシフトレジスタ４０の動作は、ノーマル入力モードと同様とされ、一連の動作を繰り返し行うことで動画像が得られる。
【００４３】
要するに、短時間露光方式のグローバルシャッタ入力モードでは、図４からも明らかなように、露光時間が比較的短いながらも露光タイミングが全行にわたり同一タイミングとされる。したがって、行ごとに読み出すタイミングは異なるものの時間的ずれの無い画素信号が行順に読み出され、１フレーム全体にわたり何ら矛盾のない画像データを生成することができる。すなわち、瞬間的に見た通りの動画像を得ることができる。
【００４４】
また、図５に示すように、長時間露光方式のグローバルシャッタ入力モードとした場合、垂直走査回路５０は、垂直同期信号をネゲートする直前に全行同時として、リセット線Ｒ，…および転送制御線Ｔ，…のそれぞれにＨレベルの全リセット信号と全転送信号とを一瞬送出する。すると、全画素同時にフォトダイオード１０，…からキャパシタＣ，…に画素信号が移り、キャパシタＣ，…に画素信号が蓄えられる。また、フォトダイオード１０，…は、再び露光を始める。
【００４５】
その後、垂直走査回路５０は、再び垂直同期信号をネゲートする直前になるまで全リセット信号および全転送信号を送出することはない。これにより、トランスファトランジスタＴＲｔが１フレーム分の相当長い時間にわたってオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。つまり、全画素のフォトダイオード１０，…は、たとえば第１フレームのためのＡＤ変換などが行われている間、次の第２フレームの画素信号を得るために１フレーム分の時間をかけて露光を行う。
【００４６】
以上のようにして全画素のフォトダイオード１０，…により露光が行われている間、垂直走査回路５０は、先のノーマル入力モードなどと同様のタイミングで１行ごとにアドレス線選択信号を送出する。すると、キャパシタＣ，…に蓄えられた全画素同時露光による画素信号がセンスアンプ用トランジスタＴＲａへと送られて増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。その後のＡＤコンバータ３０やシフトレジスタ４０の動作は、先のノーマル入力モードなどと同様とされ、一連の動作を繰り返し行うことで動画像が得られる。
【００４７】
このような長時間露光方式のグローバルシャッタ入力モードでは、図５からも明らかなように、１フレーム分の露光時間としつつ露光タイミングが全行にわたり同一タイミングとされる。したがって、露光時間分の十分な信号レベルで時間的ずれの無い画素信号が得られ、１フレーム全体にわたり横ずれなく明度の点でも不足のない画像データを生成することができる。すなわち、瞬間的に見た通りの比較的明るい動画像を得ることができる。
【００４８】
したがって、この実施形態によれば、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、特に動画像を捉える際には、被写体の動きがどれだけ速くても１フレーム分の画像データが横ずれすることなく、見た目通りに歪みのない動画像を得ることができる。
【００４９】
また、ノーマル入力モードでは、各行の時間的ずれをできるだけ小さくするために、水平同期信号の周波数（クロック周波数）を高めてＡＤ変換などをより高速化することもある。そうすると、ＡＤコンバータ３０などの消費電力が多くなってしまう。その点、実際のグローバルシャッタ入力モードでは、クロック周波数を高めなくても各行の画素信号に時間的ずれが全く生じないので、省電力化の点でも有利な効果を発揮することができる。
【００５０】
次に、他の実施形態について説明する。なお、先の実施形態と同様の点については、同一符号を付してその説明を省略する。
【００５１】
図６は、他の実施形態に係る１画素分の構成を示す回路図である。他の実施形態では、フォトダイオード１０と共通接点Ｐ１との間に、トランスファトランジスタＴＲｔの出力端（ドレイン）とキャパシタＣの主電極とを接続した組を２組設けている。図６に仮想線で囲むように、フォトダイオード１０に近い方を第１組、他方を第２組とする。第１組のトランスファトランジスタとキャパシタとは、それらの符号をそれぞれＴＲｔ１、Ｃ１とする。第２組のトランスファトランジスタとキャパシタとは、それらの符号をそれぞれＴＲｔ２、Ｃ２とする。また、フォトダイオード１０の出力端（カソード）には、第１組のトランスファトランジスタＴＲｔ１の入力端（ソース）とともに、符号ＴＲｒ２のリセットトランジスタとは別のリセットトランジスタＴＲｒ１の入力端（ソース）が接続されている。これらの単体としての機能は、先の実施形態によるものと同様である。なお、特に図示しないが、リセットトランジスタＴＲｒ１のゲートは、符号Ｒのリセット線とは別の第１リセット線に接続され、第１組のトランスファトランジスタＴＲｔ１のゲートは、符号Ｔの転送制御線とは別の第１転送制御線に接続されている。リセット線Ｒや転送制御線Ｔについては、第１と区別すべく第２リセット線Ｒ、第２転送制御線Ｔとする。
【００５２】
図７は、他の実施形態における動画像入力時の動作タイミングを示すタイムチャートである。この図は、全画素同一の露光タイミングとしたグローバルシャッタ入力モードを示している。また、２本のアドレス線Ａ２，Ａ３に対応した第２，第３行目に係る動作タイミングを示す。このような動作タイミングは、他の行でも同様に適用される。
【００５３】
他の実施形態によるグローバルシャッタ入力モードでは、垂直走査回路５０は、図４に示すタイミングと同じタイミングとした上で全行同時に第１リセット線上にＨレベルの第１リセット信号を一瞬送出する。それと同時に、垂直走査回路５０は、全行にわたる第１転送制御線上にもＨレベルの第１転送信号を一瞬送出する。すると、全画素のフォトダイオード１０，…で同時に露光が開始される。
【００５４】
その後、垂直走査回路５０は、垂直同期信号をネゲートする前にＨレベルの第１転送信号を一瞬再送出する。これにより、第１組のトランスファトランジスタＴＲｔ１が短時間にわたりオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。そして、全画素では、第１転送信号の再送出時点でフォトダイオード１０，…から第１組のトランスファトランジスタＴＲｔ１を通じて同組のキャパシタＣ１，…に画素信号が移り、これらのキャパシタＣ１，…に画素信号が一時的に蓄えられた状態とされる。
【００５５】
そうした後、垂直走査回路５０は、たとえばアドレス値「Ａ２」を読み出した時点で第２行目の第２転送制御線Ｔに第２転送信号を送り出す。また、垂直走査回路５０は、アドレス値「Ａ３」を読み出した時点で第３行目の第２転送制御線Ｔに第２転送信号を送り出す。これにより、第２行目では、第１組のキャパシタＣ１に蓄えられた画素信号が第２組のトランスファトランジスタＴＲｔ２を通じて第２組のキャパシタＣ２に送られ、さらに水平同期信号の１サイクル分遅れて第３行目でも、同様にして第１組のキャパシタＣ１に蓄えられた画素信号が第２組のキャパシタＣ２に送られる。
【００５６】
このとき、各行においては、第２転送信号の送出タイミング（第２組のトランスファトランジスタＴＲｔ２がオンするタイミング）に合わせて第２リセット線Ｒ上の第２リセット信号がＬレベルとされる。また、各行において第２リセット信号がＬレベルになった直後には、各アドレス線Ａ２，Ａ３にＨレベルのアドレス線選択信号が送り出される。その結果、各行では、画素信号が第２組のキャパシタＣ２に蓄えられ（チャージ）、その直後、画素信号は、アドレス線選択信号の送出タイミング（スイッチングトランジスタＴＲｓがオンするタイミング）に応じてセンスアンプ用トランジスタＴＲａに入力されることで増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。
【００５７】
信号線Ｌを通じてＡＤコンバータ３０が画素信号を受けると、このＡＤコンバータ３０によって水平同期信号の１サイクル時間内に画素信号がデジタルの画像データに変換される。さらに、画像データは、同一サイクル時間内にシフトレジスタ４０によって１行分のシリアルデータとして出力される。このような一連の動作を行単位、さらにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した画像データ、すなわち動画像が得られる。
【００５８】
要するに、他の実施形態に係るグローバルシャッタ入力モードでは、図７からも明らかなように、露光により生成された画素信号がフォトダイオード１０、第１組のキャパシタＣ１、第２組のキャパシタＣ２の順に送られるも、露光タイミングが全行にわたり同一タイミングとされる。したがって、時間的ずれの無い画素信号が行順に読み出され、１フレーム全体にわたり何ら矛盾のない画像データを生成することができる。すなわち、瞬間的に見た通りの動画像を得ることができる。
【００５９】
したがって、他の実施形態によっても、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、先述した実施形態と同様に見た目通りの歪みのない動画像を得ることができる。
【００６０】
上記の各実施形態による効果は、たとえばデジタルカメラの液晶モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り込む際に特に有効とされる。
【００６１】
なお、本願発明は、上記の各実施形態に限定されるものではない。
【００６２】
エリアイメージセンサ１は、デジタルカメラに限らず、たとえばデジタルビデオカメラや撮影機能付きの携帯型電話機などにも適用することができ、さらには工業用の検査装置などにも広く適用できる。
【００６３】
また、エリアイメージセンサ１は、カラー入力方式あるいはモノクロ入力方式を問わず、いずれの入力方式にも適用できる。
【００６４】
撮像部１Ａは、厳密な画素行画素列をなす構造でなくても良く、たとえばハニカム構造などであっても良い。
【００６５】
垂直走査回路５０は、たとえばアドレス線Ａ…を１本おきに飛び越し走査するとしても良い。そうした場合、フレームレートを高めてデータ量を削減することができる。
【００６６】
その他の点については、本願発明の範囲内で種々の変更が可能である。たとえば、１画素当たりのキャパシタＣやトランスファトランジスタＴＲｔの数は、それぞれ３以上としても良い。
【図面の簡単な説明】
【図１】本願発明の一実施形態に係るエリアイメージセンサの構成図である。
【図２】１画素分の構成を示す回路図である。
【図３】動画像入力時の動作タイミングを示すタイムチャートである。
【図４】動画像入力時の動作タイミングを示すタイムチャートである。
【図５】動画像入力時の動作タイミングを示すタイムチャートである。
【図６】他の実施形態に係る１画素分の構成を示す回路図である。
【図７】他の実施形態における動画像入力時の動作タイミングを示すタイムチャートである。
【符号の説明】
１ エリアイメージセンサ
１Ａ 撮像部
１０ フォトダイオード
２０ スイッチング回路
３０ ＡＤコンバータ
４０ シフトレジスタ
５０ 垂直走査回路
Ａ アドレス線
Ｌ 信号線
Ｒ リセット線
Ｔ 転送制御線
Ｃ キャパシタ
ＴＲｔ トランスファトランジスタ
ＴＲｒ リセットトランジスタ
ＴＲａ センスアンプ用トランジスタ
ＴＲｓ スイッチングトランジスタ
【発明の属する技術分野】
本願発明は、たとえばデジタルカメラなどに組み込まれたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のエリアイメージセンサに関する。
【０００２】
【従来の技術】
従来のＣＭＯＳ型エリアイメージセンサは、一般的には、各画素列に平行して１本ずつ信号線を有するとともに、各画素行に平行して１本ずつアドレス線を有する。各信号線には、各画素を構成する撮像素子が列単位に共通接続され、各アドレス線には、行単位に撮像素子が共通接続されている。１つの撮像素子は、フォトダイオード、リセットトランジスタ、センスアンプ用トランジスタ（ソースフォロワアンプトランジスタ）、ならびにスイッチングトランジスタ（アクセストランジスタ）などで構成される。信号線には、スイッチングトランジスタの出力端が接続され、アドレス線には、スイッチングトランジスタのゲートが接続されている（たとえば、特許文献１参照）。
【０００３】
このようなＣＭＯＳ型エリアイメージセンサでは、被写体を動画像として捉える場合、アドレス線が１本ずつ順に選択走査される。１回の選択走査では、全ての信号線を通じて１行分の画素信号がＡＤコンバータなどの周辺回路に読み出される。全行にわたる選択走査を終えると、１フレーム分の画像データが生成される。このような選択走査を短時間に繰り返し行うことで複数フレーム分の連続した画像データ、すなわち動画像を得ている。このとき、フォトダイオードが光電変換により画素信号を蓄積する動作（これを、以下「露光」と呼ぶ）は、全行にわたり同一の露光時間をもって周期的に行われるも、選択走査のタイミングに合わせて行ごとに露光開始時点と露光終了時点とが異なる。つまり、１行ごとに異なる露光タイミングとされ、多少なりとも時間的ずれのある画素信号が行順に読み出される。
【０００４】
【特許文献１】
特開２００１−０３６８１６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記したように従来のＣＭＯＳ型エリアイメージセンサでは、時間的ずれのある画素信号を行順に読み出してしまうので、特に動画像を捉える際には、被写体の動きが速ければ速いほど大きく横ずれしたような画像データとなってしまい、動画像に歪みが生じやすいという特有の問題があった。
【０００６】
【発明の開示】
本願発明は、このような事情のもとで考え出されたものであって、見た目通りに歪みのない動画像を得ることができるエリアイメージセンサを提供することを、その課題としている。
【０００７】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明によれば、画素行画素列をなす多数の画素を有し、各画素の構成要素として、光電変換素子と、上記光電変換素子の画素信号を有効／無効にするリセットトランジスタと、有効とされた画素信号を増幅して出力するセンスアンプと、上記センスアンプの動作をオン／オフするスイッチングトランジスタとを備えたエリアイメージセンサであって、上記光電変換素子と上記リセットトランジスタとの間に設けられ、画素信号を一時的に蓄積する少なくとも１つのキャパシタと、上記光電変換素子と上記キャパシタとの間に設けられ、このキャパシタに対して画素信号を転送するとともに、その転送をオン／オフする少なくとも１つのトランスファトランジスタとを上記各画素に備えたことを特徴とする、エリアイメージセンサが提供される。
【０００９】
好ましい実施の形態としては、上記キャパシタは、その主電極が上記トランスファトランジスタの出力端と上記リセットトランジスタの入力端との双方に接続されているとともに、他方の電極が接地電極とされ、上記トランスファトランジスタの入力端は、上記光電変換素子の出力端に接続されている構成とすることができる。
【００１０】
他の好ましい実施の形態としては、上記キャパシタと上記トランスファトランジスタとは、それらの主電極と出力端とが接続された構成で、かつ、キャパシタの他方の電極が接地電極とされた構成を１組として、第１組と第２組との２組分設けられており、上記第１組のトランスファトランジスタの入力端は、上記光電変換素子の出力端に接続され、上記第１組のキャパシタの主電極は、上記第２組のトランスファトランジスタの入力端に接続され、上記第２組のキャパシタの主電極は、上記リセットトランジスタの入力端に接続されている構成とすることができる。
【００１１】
上記第１組のトランスファトランジスタの入力端および上記光電変換素子の出力端には、画素信号を全画素一括して有効／無効にするといった別のリセットトランジスタの入力端が接続されている構成とすることができる。
【００１２】
また、上記各画素列には、上記スイッチングトランジスタの出力端から増幅後の画素信号を読み出すための信号線が設けられているとともに、上記各画素行には、上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタのそれぞれをオン／オフするための転送制御線、リセット線、アドレス線が設けられている構成とすることができる。
【００１３】
上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタは、それぞれ上記転送制御線、上記リセット線、上記アドレス線を通じて所定のタイミングでオン／オフ制御される構成とすることができる。
【００１４】
本願発明によれば、被写体を動画像として捉える場合、たとえばアドレス線を１本ずつ順に選択走査して行単位に画素信号を読み出すことができる。このとき、トランスファトランジスタやリセットトランジスタを適当なタイミングでオン／オフ制御することにより、光電変換素子の露光時間や露光タイミングを全画素同一にして時間的ずれのない画素信号とすることができる。また、アドレス線を選択走査する際には、それに先だち光電変換素子からキャパシタに画素信号を移しておくことができる。アドレス線を選択走査すると、センスアンプやスイッチングトランジスタさらには信号線を通じてキャパシタから画素信号が読み出される。つまり、時間的ずれのない画素信号が行順に読み出される。
【００１５】
したがって、本願発明によれば、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、特に動画像を捉える際には、被写体の動きがどれだけ速くても１フレーム分の画像データが横ずれすることなく、見た目通りに歪みのない動画像を得ることができる。
【００１６】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１７】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００１８】
図１は、本願発明の一実施形態に係るエリアイメージセンサの構成図である。エリアイメージセンサ１は、たとえばデジタルカメラ用のＣＭＯＳ型イメージセンサであって、横長長方形状の撮像部１Ａを備える。撮像部１Ａとその周辺回路は、多数のフォトダイオード１０…、多数のスイッチング回路２０…、多数のアナログ／デジタルコンバータ（以下、「ＡＤコンバータ」と呼ぶ）３０…、シフトレジスタ４０、垂直走査回路５０、縦方向に延びる信号線Ｌ…、および横方向に延びるアドレス線Ａ…などで概略構成される。
【００１９】
フォトダイオード１０とスイッチング回路２０とは、互いに接続されて対をなし、撮像素子として機能する。この撮像素子を１つずつ区切る単位区画が１ピクセル（画素）に相当し、撮像部１Ａは、多数の画素行画素列からなる。信号線Ｌ…は、画素列ごとに１本ずつ引かれている。各行の信号線Ｌ…には、１行全てのスイッチング回路２０…の出力端２０Ａ…が共通接続されている。また、信号線Ｌ…の出力端には、ＡＤコンバータ３０…が接続され、ＡＤコンバータ３０…の出力端は、シフトレジスタ４０に接続されている。アドレス線Ａ…は、画素行ごとに１本ずつ引かれている。各行のアドレス線Ａ…には、１行全てのスイッチング回路２０…の開閉端２０Ｂ…が接続されている。これら全てのアドレス線Ａ…は、垂直走査回路５０に接続されている。
【００２０】
なお、撮像素子（画素）などの並び具合については、横方向に並ぶ一まとまりの撮像素子群を「画素行」と呼び、「画素行」に直交して縦方向に並ぶ一まとまりの撮像素子群を「画素列」と呼ぶ。たとえば、上から順に「第１行，第２行，…」とし、左から順に「第１列，第２列，…」とする。信号線Ｌ…については、左から順に第１列目，第２列目，…が「Ｌ１，Ｌ２，…」となるように符号を付す。アドレス線Ａ…については、上から順に第１行目，第２行目，…が「Ａ１，Ａ２，…」となるように符号を付す。
【００２１】
図２は、１画素分の構成を示す回路図である。この図に示すように、スイッチング回路２０は、トランスファトランジスタＴＲｔ、キャパシタＣ、リセットトランジスタＴＲｒ、センスアンプ用トランジスタＴＲａ、およびスイッチングトランジスタＴＲｓを組み合わせてなる。画素行に沿う線としては、アドレス線Ａ１のほか、転送制御線Ｔやリセット線Ｒが引かれている。転送制御線Ｔおよびリセット線Ｒは、垂直走査回路５０に接続されている。画素列に沿う線としては、信号線Ｌ１のほか、バイアス線Ｂが引かれている。なお、図１では、転送制御線Ｔ、リセット線Ｒ、バイアス線Ｂを省略している。
【００２２】
フォトダイオード１０は、出力端としてのカソードがトランスファトランジスタＴＲｔのソース（入力端）に接続され、アノードが接地電極とされている。トランスファトランジスタＴＲｔは、Ｎチャネル接合型のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）からなり、出力端としてのドレインがキャパシタＣの主電極に接続され、ゲートが転送制御線Ｔに接続されている。キャパシタＣの主電極は、リセットトランジスタＴＲｒのソース（入力端）とセンスアンプ用トランジスタＴＲａのゲートとの共通接点Ｐ１に接続され、キャパシタＣの他方の電極が接地電極とされている。リセットトランジスタＴＲｒは、Ｎチャネル接合型のＦＥＴからなり、ゲートがリセット線Ｒに接続されている。センスアンプ用トランジスタＴＲａは、Ｐチャネル接合型のＦＥＴからなり、ドレインがバイアス線Ｂに接続され、出力端としてのソースがスイッチングトランジスタＴＲｓのドレインに接続されている。スイッチングトランジスタＴＲｓは、Ｐチャネル接合型のＦＥＴからなり、出力端としてのソースが信号線Ｌ１に接続され、ゲートがアドレス線Ａ１に接続されている。このようなスイッチングトランジスタＴＲｓと信号線Ｌ１との接点がスイッチング回路２０の出力端２０Ａに相当し、スイッチングトランジスタＴＲｓとアドレス線Ａ１との接点がスイッチング回路２０の開閉端２０Ｂに相当する。
【００２３】
フォトダイオード１０は、受光量に応じた電荷を生成し、これを画素信号として蓄積する。このようなフォトダイオード１０の動作を「露光」と呼ぶ。
【００２４】
トランスファトランジスタＴＲｔは、転送制御線Ｔを通じてゲートがオンされると、フォトダイオード１０に蓄えられた画素信号をキャパシタＣへと転送する。つまり、露光は、トランスファトランジスタＴＲｔのゲートがオンからオフにされた時点で開始され（露光開始時点）、次にゲートがオフからオンにされると（露光終了時点）、それまでにフォトダイオード１０に蓄えられた画素信号（電荷）がすべて出力されることで実現される。
【００２５】
キャパシタＣは、トランスファトランジスタＴＲｔを通じてフォトダイオード１０から送られてきた画素信号を一時的に蓄積する。
【００２６】
リセットトランジスタＴＲｒは、リセット線Ｒを通じてゲートがオフにされている間、接点Ｐ１からセンスアンプ用トランジスタＴＲａへの画素信号の移動を自由とする。逆に、リセットトランジスタＴＲｒのゲートをオンにすると、キャパシタＣから接点Ｐ１を経由してリセットトランジスタＴＲｒのドレインへと画素信号が導かれる。つまり、リセットトランジスタＴＲｒをオンにすると、キャパシタＣの画素信号が回路外に放出（リセット）されて無効とされる。その一方、リセットトランジスタＴＲｒがオフの間は、画素信号がそのまま有効とされる。
【００２７】
センスアンプ用トランジスタＴＲａは、ソースフォロワとして機能する。つまり、ゲートに入力された画素信号を増幅し、増幅後の画素信号をスイッチングトランジスタＴＲｓへと出力する。
【００２８】
スイッチングトランジスタＴＲｓは、アドレス線Ａ１を通じてゲートをオンすると、センスアンプ用トランジスタＴＲａに画素信号を増幅させ、このセンスアンプ用トランジスタＴＲａから出力された増幅後の画素信号を信号線Ｌ１に送り出す。画素信号は、信号線Ｌ１を通じてＡＤコンバータ３０に伝えられる。
【００２９】
ＡＤコンバータ３０は、クロック信号（後述する水平同期信号）に同期してアナログ信号としての画素信号をデジタルの画素データに変換して出力する。その動作は、アドレス線Ａを通じてスイッチングトランジスタＴＲｓのゲートをオンするごとに行われる。
【００３０】
シフトレジスタ４０は、フリップフロップ回路などで個別に構成されたレジスタ４１，…を備える。各レジスタ４１は、ＡＤコンバータ３０の出力端に接続されている。レジスタ４１…は、画素列に対応した数だけ備えられ、それらが直列に接続されている。このようなシフトレジスタ４０は、各ＡＤコンバータ３０，…から各レジスタ４１，…に画素データを一時的に取り込んだ後、シフトパルスに同期しながら１つずつ順に画素データを出力する。これにより、画素行単位に画素データが得られる。また、全画素行にわたる画素データが得られると、１フレーム分の画像データが生成される。さらに、複数フレーム分の画像データが連続的に生成されることで動画像が得られる。
【００３１】
垂直走査回路５０は、垂直同期信号や水平同期信号などに動作タイミングを合わせ、行単位に１本ずつアドレス線Ａ，…を通電状態（Ｈレベル）として選択走査する。たとえば、１本のアドレス線Ａ１を選択走査すると、そのアドレス線Ａ１を通じて第１行目全てのスイッチングトランジスタＴＲｓがオンする。また、垂直走査回路５０は、転送制御線Ｔ，…やリセット線Ｒ，…についても所定のタイミングで通電状態（Ｈレベル）とする。たとえば、第１行目に対応する転送制御線ＴをＨレベルにすると、その転送制御線Ｔを通じて第１行目全てのトランスファトランジスタＴＲｔがオンする。第１行目に対応するリセット線ＲをＨレベルにすると、そのリセット線Ｒを通じて第１行目全てのリセットトランジスタＴＲｒがオンする。なお、転送制御線Ｔ，…やリセット線Ｒ，…については、全行同時にＨレベルやＬレベルにすることもできる。このような動作のタイミングについては、以下に詳述する。
【００３２】
次に、動画像を捉える際のエリアイメージセンサ１の動作について説明する。
【００３３】
図３ないし図５は、動画像入力時の動作タイミングを示すタイムチャートである。特に、図３は、従来と同様に１行ずつ露光タイミングをずらしたノーマル入力モード、図４は、全画素同一の露光タイミングで比較的短い露光時間としたグローバルシャッタ入力モード、図５は、全画素同一の露光タイミングとしつつも比較的長い露光時間としたグローバルシャッタ入力モードを示している。各図には、２本のアドレス線Ａ２，Ａ３に対応した第２，第３行目に係る動作タイミングを示す。このような動作タイミングは、他の行でも同様に適用される。なお、図３のノーマル入力モードは、あくまでも比較参考例にすぎず、実際にはそのような動作モードは採用されない。
【００３４】
仮に、ノーマル入力モードで動画像を捉える場合、図３に示すように、垂直走査回路５０は、垂直同期信号をネゲートしてから次にネゲートするまでを１サイクルとしつつ、水平同期信号をアサートするごとに各アドレス線Ａ１〜Ａ６の選択走査順を示すアドレス値をアドレスカウンタに書き込む。この垂直同期信号の１サイクルが画像データの１フレーム分に相当する。また、水平同期信号の１サイクルが１行分の信号処理時間に相当する。
【００３５】
たとえば、垂直走査回路５０がアドレスカウンタからアドレス値「Ａ２」を読み出して再びアドレス値「Ａ２」を読み出すまでは、第２行目のフォトダイオード１０，…が露光状態（チャージ中）にある。また、アドレスカウンタからアドレス値「Ａ３」を読み出して再びアドレス値「Ａ３」を読み出すまでは、第３行目のフォトダイオード１０，…が露光状態にある。これらの露光による第２，第３行目の画素信号は、第１フレーム（１Ｆ）の一部をなす。
【００３６】
そして、垂直走査回路５０は、アドレス値「Ａ２」を読み出した時点で第２行目の転送制御線Ｔに転送信号を送り出す。また、垂直走査回路５０は、アドレス値「Ａ３」を読み出した時点で第３行目の転送制御線Ｔに転送信号を送り出す。これにより、第２行目では、フォトダイオード１０の画素信号がトランスファトランジスタＴＲｔを通じてキャパシタＣに送られ、さらに水平同期信号の１サイクル分遅れて第３行目でも、同様にしてフォトダイオード１０の画素信号がキャパシタＣに送られる。
【００３７】
このとき、各行においては、転送信号の送出タイミング（トランスファトランジスタＴＲｔがオンするタイミング）に合わせてリセット線Ｒ上のリセット信号がＬレベルとされる。また、各行においてリセット信号がＬレベルになった直後には、各アドレス線Ａ２，Ａ３にＨレベルのアドレス線選択信号が送り出される。その結果、各行では、画素信号がキャパシタＣに蓄えられ（チャージ）、その直後、画素信号は、アドレス線選択信号の送出タイミング（スイッチングトランジスタＴＲｓがオンするタイミング）に応じてセンスアンプ用トランジスタＴＲａに入力されることで増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。
【００３８】
信号線Ｌを通じてＡＤコンバータ３０が画素信号を受けると、このＡＤコンバータ３０によって水平同期信号の１サイクル時間内に画素信号がデジタルの画像データに変換される。さらに、画像データは、同一サイクル時間内にシフトレジスタ４０によって１行分のシリアルデータとして出力される。このような一連の動作を行単位、さらにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した画像データ、すなわち動画像が得られる。
【００３９】
ところで、ノーマル入力モードでは、図３からも明らかなように、露光タイミングが行ごとに異なる。その結果、時間的ずれのある画素信号を行順に読み出してしまい、横ずれしたような画像データとなって動画像に歪みが生じてしまう。そのため、実際には、以下のグローバルシャッタ入力モードを採用している。
【００４０】
たとえば、図４に示すように、短時間露光方式のグローバルシャッタ入力モードとした場合、垂直走査回路５０は、トリガ信号の入力に応じて全行同時にリセット線Ｒ，…上にＨレベルの全リセット信号を一瞬送出する。それと同時に、垂直走査回路５０は、全行の転送制御線Ｔ，…上にもＨレベルの全転送信号を一瞬送出する。すると、全画素のフォトダイオード１０，…およびキャパシタＣ，…に蓄えられた画素信号がリセットトランジスタＴＲｒ，…を通じて放出され、全画素のフォトダイオード１０，…およびキャパシタＣ，…がリセットされる。
【００４１】
その後、垂直走査回路５０は、垂直同期信号をネゲートする前にＨレベルの全転送信号を一瞬再送出する。これにより、トランスファトランジスタＴＲｔが短時間にわたりオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。そして、全画素では、全転送信号の再送出時点でフォトダイオード１０，…からトランスファトランジスタＴＲｔを通じてキャパシタＣ，…に画素信号が移り、これらのキャパシタＣ，…に画素信号が一時的に蓄えられた状態とされる。
【００４２】
そうした後、垂直走査回路５０は、ノーマル入力モードと同様のタイミングで１行ごとにアドレス線選択信号を送出する。すると、全画素同時露光による画素信号がセンスアンプ用トランジスタＴＲａへと送られて増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。その後のＡＤコンバータ３０やシフトレジスタ４０の動作は、ノーマル入力モードと同様とされ、一連の動作を繰り返し行うことで動画像が得られる。
【００４３】
要するに、短時間露光方式のグローバルシャッタ入力モードでは、図４からも明らかなように、露光時間が比較的短いながらも露光タイミングが全行にわたり同一タイミングとされる。したがって、行ごとに読み出すタイミングは異なるものの時間的ずれの無い画素信号が行順に読み出され、１フレーム全体にわたり何ら矛盾のない画像データを生成することができる。すなわち、瞬間的に見た通りの動画像を得ることができる。
【００４４】
また、図５に示すように、長時間露光方式のグローバルシャッタ入力モードとした場合、垂直走査回路５０は、垂直同期信号をネゲートする直前に全行同時として、リセット線Ｒ，…および転送制御線Ｔ，…のそれぞれにＨレベルの全リセット信号と全転送信号とを一瞬送出する。すると、全画素同時にフォトダイオード１０，…からキャパシタＣ，…に画素信号が移り、キャパシタＣ，…に画素信号が蓄えられる。また、フォトダイオード１０，…は、再び露光を始める。
【００４５】
その後、垂直走査回路５０は、再び垂直同期信号をネゲートする直前になるまで全リセット信号および全転送信号を送出することはない。これにより、トランスファトランジスタＴＲｔが１フレーム分の相当長い時間にわたってオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。つまり、全画素のフォトダイオード１０，…は、たとえば第１フレームのためのＡＤ変換などが行われている間、次の第２フレームの画素信号を得るために１フレーム分の時間をかけて露光を行う。
【００４６】
以上のようにして全画素のフォトダイオード１０，…により露光が行われている間、垂直走査回路５０は、先のノーマル入力モードなどと同様のタイミングで１行ごとにアドレス線選択信号を送出する。すると、キャパシタＣ，…に蓄えられた全画素同時露光による画素信号がセンスアンプ用トランジスタＴＲａへと送られて増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。その後のＡＤコンバータ３０やシフトレジスタ４０の動作は、先のノーマル入力モードなどと同様とされ、一連の動作を繰り返し行うことで動画像が得られる。
【００４７】
このような長時間露光方式のグローバルシャッタ入力モードでは、図５からも明らかなように、１フレーム分の露光時間としつつ露光タイミングが全行にわたり同一タイミングとされる。したがって、露光時間分の十分な信号レベルで時間的ずれの無い画素信号が得られ、１フレーム全体にわたり横ずれなく明度の点でも不足のない画像データを生成することができる。すなわち、瞬間的に見た通りの比較的明るい動画像を得ることができる。
【００４８】
したがって、この実施形態によれば、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、特に動画像を捉える際には、被写体の動きがどれだけ速くても１フレーム分の画像データが横ずれすることなく、見た目通りに歪みのない動画像を得ることができる。
【００４９】
また、ノーマル入力モードでは、各行の時間的ずれをできるだけ小さくするために、水平同期信号の周波数（クロック周波数）を高めてＡＤ変換などをより高速化することもある。そうすると、ＡＤコンバータ３０などの消費電力が多くなってしまう。その点、実際のグローバルシャッタ入力モードでは、クロック周波数を高めなくても各行の画素信号に時間的ずれが全く生じないので、省電力化の点でも有利な効果を発揮することができる。
【００５０】
次に、他の実施形態について説明する。なお、先の実施形態と同様の点については、同一符号を付してその説明を省略する。
【００５１】
図６は、他の実施形態に係る１画素分の構成を示す回路図である。他の実施形態では、フォトダイオード１０と共通接点Ｐ１との間に、トランスファトランジスタＴＲｔの出力端（ドレイン）とキャパシタＣの主電極とを接続した組を２組設けている。図６に仮想線で囲むように、フォトダイオード１０に近い方を第１組、他方を第２組とする。第１組のトランスファトランジスタとキャパシタとは、それらの符号をそれぞれＴＲｔ１、Ｃ１とする。第２組のトランスファトランジスタとキャパシタとは、それらの符号をそれぞれＴＲｔ２、Ｃ２とする。また、フォトダイオード１０の出力端（カソード）には、第１組のトランスファトランジスタＴＲｔ１の入力端（ソース）とともに、符号ＴＲｒ２のリセットトランジスタとは別のリセットトランジスタＴＲｒ１の入力端（ソース）が接続されている。これらの単体としての機能は、先の実施形態によるものと同様である。なお、特に図示しないが、リセットトランジスタＴＲｒ１のゲートは、符号Ｒのリセット線とは別の第１リセット線に接続され、第１組のトランスファトランジスタＴＲｔ１のゲートは、符号Ｔの転送制御線とは別の第１転送制御線に接続されている。リセット線Ｒや転送制御線Ｔについては、第１と区別すべく第２リセット線Ｒ、第２転送制御線Ｔとする。
【００５２】
図７は、他の実施形態における動画像入力時の動作タイミングを示すタイムチャートである。この図は、全画素同一の露光タイミングとしたグローバルシャッタ入力モードを示している。また、２本のアドレス線Ａ２，Ａ３に対応した第２，第３行目に係る動作タイミングを示す。このような動作タイミングは、他の行でも同様に適用される。
【００５３】
他の実施形態によるグローバルシャッタ入力モードでは、垂直走査回路５０は、図４に示すタイミングと同じタイミングとした上で全行同時に第１リセット線上にＨレベルの第１リセット信号を一瞬送出する。それと同時に、垂直走査回路５０は、全行にわたる第１転送制御線上にもＨレベルの第１転送信号を一瞬送出する。すると、全画素のフォトダイオード１０，…で同時に露光が開始される。
【００５４】
その後、垂直走査回路５０は、垂直同期信号をネゲートする前にＨレベルの第１転送信号を一瞬再送出する。これにより、第１組のトランスファトランジスタＴＲｔ１が短時間にわたりオフとされ、その間に全画素のフォトダイオード１０，…が同時に露光状態とされる。そして、全画素では、第１転送信号の再送出時点でフォトダイオード１０，…から第１組のトランスファトランジスタＴＲｔ１を通じて同組のキャパシタＣ１，…に画素信号が移り、これらのキャパシタＣ１，…に画素信号が一時的に蓄えられた状態とされる。
【００５５】
そうした後、垂直走査回路５０は、たとえばアドレス値「Ａ２」を読み出した時点で第２行目の第２転送制御線Ｔに第２転送信号を送り出す。また、垂直走査回路５０は、アドレス値「Ａ３」を読み出した時点で第３行目の第２転送制御線Ｔに第２転送信号を送り出す。これにより、第２行目では、第１組のキャパシタＣ１に蓄えられた画素信号が第２組のトランスファトランジスタＴＲｔ２を通じて第２組のキャパシタＣ２に送られ、さらに水平同期信号の１サイクル分遅れて第３行目でも、同様にして第１組のキャパシタＣ１に蓄えられた画素信号が第２組のキャパシタＣ２に送られる。
【００５６】
このとき、各行においては、第２転送信号の送出タイミング（第２組のトランスファトランジスタＴＲｔ２がオンするタイミング）に合わせて第２リセット線Ｒ上の第２リセット信号がＬレベルとされる。また、各行において第２リセット信号がＬレベルになった直後には、各アドレス線Ａ２，Ａ３にＨレベルのアドレス線選択信号が送り出される。その結果、各行では、画素信号が第２組のキャパシタＣ２に蓄えられ（チャージ）、その直後、画素信号は、アドレス線選択信号の送出タイミング（スイッチングトランジスタＴＲｓがオンするタイミング）に応じてセンスアンプ用トランジスタＴＲａに入力されることで増幅され、さらに増幅後の画素信号がスイッチングトランジスタＴＲｓを通じて信号線Ｌ上に送り出される。
【００５７】
信号線Ｌを通じてＡＤコンバータ３０が画素信号を受けると、このＡＤコンバータ３０によって水平同期信号の１サイクル時間内に画素信号がデジタルの画像データに変換される。さらに、画像データは、同一サイクル時間内にシフトレジスタ４０によって１行分のシリアルデータとして出力される。このような一連の動作を行単位、さらにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した画像データ、すなわち動画像が得られる。
【００５８】
要するに、他の実施形態に係るグローバルシャッタ入力モードでは、図７からも明らかなように、露光により生成された画素信号がフォトダイオード１０、第１組のキャパシタＣ１、第２組のキャパシタＣ２の順に送られるも、露光タイミングが全行にわたり同一タイミングとされる。したがって、時間的ずれの無い画素信号が行順に読み出され、１フレーム全体にわたり何ら矛盾のない画像データを生成することができる。すなわち、瞬間的に見た通りの動画像を得ることができる。
【００５９】
したがって、他の実施形態によっても、全画素にわたり時間的ずれのない画素信号を行順に読み出すことができるので、先述した実施形態と同様に見た目通りの歪みのない動画像を得ることができる。
【００６０】
上記の各実施形態による効果は、たとえばデジタルカメラの液晶モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り込む際に特に有効とされる。
【００６１】
なお、本願発明は、上記の各実施形態に限定されるものではない。
【００６２】
エリアイメージセンサ１は、デジタルカメラに限らず、たとえばデジタルビデオカメラや撮影機能付きの携帯型電話機などにも適用することができ、さらには工業用の検査装置などにも広く適用できる。
【００６３】
また、エリアイメージセンサ１は、カラー入力方式あるいはモノクロ入力方式を問わず、いずれの入力方式にも適用できる。
【００６４】
撮像部１Ａは、厳密な画素行画素列をなす構造でなくても良く、たとえばハニカム構造などであっても良い。
【００６５】
垂直走査回路５０は、たとえばアドレス線Ａ…を１本おきに飛び越し走査するとしても良い。そうした場合、フレームレートを高めてデータ量を削減することができる。
【００６６】
その他の点については、本願発明の範囲内で種々の変更が可能である。たとえば、１画素当たりのキャパシタＣやトランスファトランジスタＴＲｔの数は、それぞれ３以上としても良い。
【図面の簡単な説明】
【図１】本願発明の一実施形態に係るエリアイメージセンサの構成図である。
【図２】１画素分の構成を示す回路図である。
【図３】動画像入力時の動作タイミングを示すタイムチャートである。
【図４】動画像入力時の動作タイミングを示すタイムチャートである。
【図５】動画像入力時の動作タイミングを示すタイムチャートである。
【図６】他の実施形態に係る１画素分の構成を示す回路図である。
【図７】他の実施形態における動画像入力時の動作タイミングを示すタイムチャートである。
【符号の説明】
１ エリアイメージセンサ
１Ａ 撮像部
１０ フォトダイオード
２０ スイッチング回路
３０ ＡＤコンバータ
４０ シフトレジスタ
５０ 垂直走査回路
Ａ アドレス線
Ｌ 信号線
Ｒ リセット線
Ｔ 転送制御線
Ｃ キャパシタ
ＴＲｔ トランスファトランジスタ
ＴＲｒ リセットトランジスタ
ＴＲａ センスアンプ用トランジスタ
ＴＲｓ スイッチングトランジスタ
Claims (6)
- 画素行画素列をなす多数の画素を有し、各画素の構成要素として、光電変換素子と、上記光電変換素子の画素信号を有効／無効にするリセットトランジスタと、有効とされた画素信号を増幅して出力するセンスアンプと、上記センスアンプの動作をオン／オフするスイッチングトランジスタとを備えたエリアイメージセンサであって、
上記光電変換素子と上記リセットトランジスタとの間に設けられ、画素信号を一時的に蓄積する少なくとも１つのキャパシタと、
上記光電変換素子と上記キャパシタとの間に設けられ、このキャパシタに対して画素信号を転送するとともに、その転送をオン／オフする少なくとも１つのトランスファトランジスタと、
を上記各画素に備えたことを特徴とする、エリアイメージセンサ。 - 上記キャパシタは、その主電極が上記トランスファトランジスタの出力端と上記リセットトランジスタの入力端との双方に接続されているとともに、他方の電極が接地電極とされ、上記トランスファトランジスタの入力端は、上記光電変換素子の出力端に接続されている、請求項１に記載のエリアイメージセンサ。
- 上記キャパシタと上記トランスファトランジスタとは、それらの主電極と出力端とが接続された構成で、かつ、キャパシタの他方の電極が接地電極とされた構成を１組として、第１組と第２組との２組分設けられており、上記第１組のトランスファトランジスタの入力端は、上記光電変換素子の出力端に接続され、上記第１組のキャパシタの主電極は、上記第２組のトランスファトランジスタの入力端に接続され、上記第２組のキャパシタの主電極は、上記リセットトランジスタの入力端に接続されている、請求項１に記載のエリアイメージセンサ。
- 上記第１組のトランスファトランジスタの入力端および上記光電変換素子の出力端には、画素信号を全画素一括して有効／無効にするといった別のリセットトランジスタの入力端が接続されている、請求項３に記載のエリアイメージセンサ。
- 上記各画素列には、上記スイッチングトランジスタの出力端から増幅後の画素信号を読み出すための信号線が設けられているとともに、上記各画素行には、上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタのそれぞれをオン／オフするための転送制御線、リセット線、アドレス線が設けられている、請求項１ないし４のいずれかに記載のエリアイメージセンサ。
- 上記トランスファトランジスタ、上記リセットトランジスタ、ならびに上記スイッチングトランジスタは、それぞれ上記転送制御線、上記リセット線、上記アドレス線を通じて所定のタイミングでオン／オフ制御される、請求項５に記載のエリアイメージセンサ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323695A JP2004159155A (ja) | 2002-11-07 | 2002-11-07 | エリアイメージセンサ |
| US10/533,925 US7423678B2 (en) | 2002-11-07 | 2003-11-06 | Area image sensor |
| PCT/JP2003/014165 WO2004043061A1 (ja) | 2002-11-07 | 2003-11-06 | エリアイメージセンサ |
| KR1020057007321A KR100752283B1 (ko) | 2002-11-07 | 2003-11-06 | 에리어 이미지 센서 |
| CNB2003801029191A CN100388764C (zh) | 2002-11-07 | 2003-11-06 | 平面图像传感器 |
| TW092131208A TWI238646B (en) | 2002-11-07 | 2003-11-07 | Area image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323695A JP2004159155A (ja) | 2002-11-07 | 2002-11-07 | エリアイメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004159155A true JP2004159155A (ja) | 2004-06-03 |
Family
ID=32803498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002323695A Pending JP2004159155A (ja) | 2002-11-07 | 2002-11-07 | エリアイメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004159155A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024787A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2007019706A (ja) * | 2005-07-06 | 2007-01-25 | Konica Minolta Holdings Inc | 撮像装置 |
| JP2007074435A (ja) * | 2005-09-07 | 2007-03-22 | Funai Electric Co Ltd | 固体撮像装置およびその駆動方法 |
| JP2007116395A (ja) * | 2005-10-20 | 2007-05-10 | Victor Co Of Japan Ltd | 全方位カメラ |
| CN100464573C (zh) * | 2004-07-01 | 2009-02-25 | 安太科技株式会社 | 互补金属氧化物半导体图像传感器 |
| JP2010183195A (ja) * | 2009-02-03 | 2010-08-19 | Olympus Imaging Corp | 撮像装置 |
| JP2011166123A (ja) * | 2010-01-15 | 2011-08-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011193027A (ja) * | 2011-06-21 | 2011-09-29 | Canon Inc | 固体撮像装置 |
| US8537259B2 (en) | 2007-08-31 | 2013-09-17 | Rohm Co., Ltd. | Photoelectric conversion circuit and solid state imaging device including same |
| US8817143B2 (en) | 2009-04-16 | 2014-08-26 | Panasonic Corporation | Solid-state imaging device comprising a holding circuit and driving method thereof |
| JP2020184362A (ja) * | 2005-03-11 | 2020-11-12 | ハンド ヘルド プロダクツ インコーポレーティッド | グローバル電子シャッター制御を持つイメージ読み取り装置 |
| US11238252B2 (en) | 2005-06-03 | 2022-02-01 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11317050B2 (en) | 2005-03-11 | 2022-04-26 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US12001913B2 (en) | 2022-10-28 | 2024-06-04 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
-
2002
- 2002-11-07 JP JP2002323695A patent/JP2004159155A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100464573C (zh) * | 2004-07-01 | 2009-02-25 | 安太科技株式会社 | 互补金属氧化物半导体图像传感器 |
| JP2006024787A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP4654623B2 (ja) * | 2004-07-08 | 2011-03-23 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US11323650B2 (en) | 2005-03-11 | 2022-05-03 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| JP2020184362A (ja) * | 2005-03-11 | 2020-11-12 | ハンド ヘルド プロダクツ インコーポレーティッド | グローバル電子シャッター制御を持つイメージ読み取り装置 |
| US11968464B2 (en) | 2005-03-11 | 2024-04-23 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11317050B2 (en) | 2005-03-11 | 2022-04-26 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11323649B2 (en) | 2005-03-11 | 2022-05-03 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| JP7221248B2 (ja) | 2005-03-11 | 2023-02-13 | ハンド ヘルド プロダクツ インコーポレーティッド | グローバル電子シャッター制御を持つイメージ読み取り装置 |
| US11863897B2 (en) | 2005-03-11 | 2024-01-02 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11625550B2 (en) | 2005-06-03 | 2023-04-11 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11604933B2 (en) | 2005-06-03 | 2023-03-14 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11238251B2 (en) | 2005-06-03 | 2022-02-01 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11238252B2 (en) | 2005-06-03 | 2022-02-01 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| JP2007019706A (ja) * | 2005-07-06 | 2007-01-25 | Konica Minolta Holdings Inc | 撮像装置 |
| JP4635748B2 (ja) * | 2005-07-06 | 2011-02-23 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| JP2007074435A (ja) * | 2005-09-07 | 2007-03-22 | Funai Electric Co Ltd | 固体撮像装置およびその駆動方法 |
| JP2007116395A (ja) * | 2005-10-20 | 2007-05-10 | Victor Co Of Japan Ltd | 全方位カメラ |
| JP4640102B2 (ja) * | 2005-10-20 | 2011-03-02 | 日本ビクター株式会社 | 全方位カメラ |
| US8537259B2 (en) | 2007-08-31 | 2013-09-17 | Rohm Co., Ltd. | Photoelectric conversion circuit and solid state imaging device including same |
| JP2010183195A (ja) * | 2009-02-03 | 2010-08-19 | Olympus Imaging Corp | 撮像装置 |
| US8817143B2 (en) | 2009-04-16 | 2014-08-26 | Panasonic Corporation | Solid-state imaging device comprising a holding circuit and driving method thereof |
| KR102471810B1 (ko) * | 2010-01-15 | 2022-11-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 구동하는 방법 |
| JP2019161236A (ja) * | 2010-01-15 | 2019-09-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10095076B2 (en) | 2010-01-15 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a backlight and light-receiving element |
| KR20180018849A (ko) * | 2010-01-15 | 2018-02-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 구동하는 방법 |
| KR20210038719A (ko) * | 2010-01-15 | 2021-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 구동하는 방법 |
| US9575381B2 (en) | 2010-01-15 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| JP2011166123A (ja) * | 2010-01-15 | 2011-08-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR102114011B1 (ko) | 2010-01-15 | 2020-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 구동하는 방법 |
| JP2020161831A (ja) * | 2010-01-15 | 2020-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011193027A (ja) * | 2011-06-21 | 2011-09-29 | Canon Inc | 固体撮像装置 |
| US12001913B2 (en) | 2022-10-28 | 2024-06-04 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12001914B2 (en) | 2023-03-10 | 2024-06-04 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10771718B2 (en) | Imaging device and imaging system | |
| US7733401B2 (en) | Image capturing apparatus | |
| KR101666225B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JP4692196B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP5317591B2 (ja) | 撮像装置 | |
| US8896736B2 (en) | Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group | |
| JP3585219B2 (ja) | 固体撮像装置および撮像システム | |
| JP2004159155A (ja) | エリアイメージセンサ | |
| JP2004297546A (ja) | 撮像装置 | |
| US20100259659A1 (en) | Solid-state imaging device, camera system, and signal reading method | |
| JP2007166486A (ja) | 固体撮像装置 | |
| JP2006166135A (ja) | 撮像装置、駆動装置、デジタルカメラ、及び、撮像方法 | |
| JP2015002415A (ja) | 光電変換装置、光電変換システム、光電変換装置の駆動方法 | |
| JP2007325026A (ja) | 撮像装置、その駆動方法およびその信号処理方法、電子情報機器 | |
| JP2006033381A (ja) | 撮像装置及び制御方法 | |
| JP4745677B2 (ja) | 撮像装置 | |
| JP2012065309A (ja) | 撮像装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP3162206B2 (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
| JP2001257943A (ja) | 固体撮像装置の電子シャッター駆動方法および固体撮像装置 | |
| JP5106056B2 (ja) | 撮像装置及びそのフリッカ検出方法 | |
| JP5428792B2 (ja) | 固体撮像素子およびその駆動方法、カメラシステム、プログラム | |
| JP2017220949A (ja) | 撮像装置 | |
| WO2020039909A1 (ja) | 固体撮像素子および電子機器 | |
| EP2254330A1 (en) | Method and system for operating an image data collection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |