JP3162206B2 - システムクロック可変形ディジタル電子スチルカメラ - Google Patents
システムクロック可変形ディジタル電子スチルカメラInfo
- Publication number
- JP3162206B2 JP3162206B2 JP26925592A JP26925592A JP3162206B2 JP 3162206 B2 JP3162206 B2 JP 3162206B2 JP 26925592 A JP26925592 A JP 26925592A JP 26925592 A JP26925592 A JP 26925592A JP 3162206 B2 JP3162206 B2 JP 3162206B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- system clock
- signal
- clock
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、単板または二板構成の
固体撮像素子を用いたディジタル電子スチルカメラ、さ
らに詳しくいえば、低照度での画質の改善を図るためシ
ステムクロックの周波数を自由に可変できるようにした
ディジタル電子スチルカメラに関する。
固体撮像素子を用いたディジタル電子スチルカメラ、さ
らに詳しくいえば、低照度での画質の改善を図るためシ
ステムクロックの周波数を自由に可変できるようにした
ディジタル電子スチルカメラに関する。
【０００２】
【従来の技術】ディジタル電子スチルカメラの提案が盛
んに行われており、コストダウンを計るために電子スチ
ルカメラの撮像部には単板または二板の撮像素子が用い
られている。この撮像素子のセンサの配列は、構造上平
面に制約があるために，色成分を検出するためのカラー
フィルタを水平方向に配置している。その結果、銀塩フ
ィルムの感光部のように光の入射方向すなわち垂直方向
に階層化している方式に比べて、センサの総数から得ら
れる解像度は低くなる。しかし装置の高価格化を抑える
ために、装置あたりの撮像素子やＡ／Ｄ変換器の個数を
１個にする構成が一般に採用されている。このような場
合、例えば原色タイプの単板撮像素子では、各センサの
全面に色フィルタを市松状に配置して色フィルタに対応
するビディオ信号を取り出し、信号処理回路で輝度信号
と色差信号に変換する方式のディジタル電子スチルカメ
ラが多い。この撮像素子のセンサ出力をディジタル信号
に変換するときに，例えばＧＲＧＢＧＲＧＢ…………の
配列で各センサより出力されるので、Ａ／Ｄ変換は時間
的に順次ディジタル変換している。よって、ＧＲＧＢ…
…のセンサを走査する速度に対応するサンプル周波数に
対してナイキスト周波数が等しくなり、折り返し歪が発
生したり、ＧＲＧＢ………の信号間の干渉を受け各色信
号の混色が生じたりする問題があった。特に被写体の照
度が低い場合には画質が極端に低下する。
んに行われており、コストダウンを計るために電子スチ
ルカメラの撮像部には単板または二板の撮像素子が用い
られている。この撮像素子のセンサの配列は、構造上平
面に制約があるために，色成分を検出するためのカラー
フィルタを水平方向に配置している。その結果、銀塩フ
ィルムの感光部のように光の入射方向すなわち垂直方向
に階層化している方式に比べて、センサの総数から得ら
れる解像度は低くなる。しかし装置の高価格化を抑える
ために、装置あたりの撮像素子やＡ／Ｄ変換器の個数を
１個にする構成が一般に採用されている。このような場
合、例えば原色タイプの単板撮像素子では、各センサの
全面に色フィルタを市松状に配置して色フィルタに対応
するビディオ信号を取り出し、信号処理回路で輝度信号
と色差信号に変換する方式のディジタル電子スチルカメ
ラが多い。この撮像素子のセンサ出力をディジタル信号
に変換するときに，例えばＧＲＧＢＧＲＧＢ…………の
配列で各センサより出力されるので、Ａ／Ｄ変換は時間
的に順次ディジタル変換している。よって、ＧＲＧＢ…
…のセンサを走査する速度に対応するサンプル周波数に
対してナイキスト周波数が等しくなり、折り返し歪が発
生したり、ＧＲＧＢ………の信号間の干渉を受け各色信
号の混色が生じたりする問題があった。特に被写体の照
度が低い場合には画質が極端に低下する。
【０００３】
【発明が解決しようとする課題】そこで、システムのコ
スト低減のために装置あたり撮像素子やＡ／Ｄ変換器の
使用個数が１個でも性能のよい回路構成の実現が要請さ
れる。本発明は上記要請に応えるもので、その目的は、
単板式または二板式の撮像素子を用いるディジタル電子
スチルカメラにおいて、被写体が低照度の場合でも、ク
ロック周波数を低く，すなわちクロックの周期を長くで
きる回路構成にすることにより，Ａ／Ｄ変換時の量子化
ノイズの削減やセンサ間の信号の干渉を少なくし、低照
度でも良好な画質を得ることができるシステムクロック
可変形ディジタル電子スチルカメラを提供することにあ
る。
スト低減のために装置あたり撮像素子やＡ／Ｄ変換器の
使用個数が１個でも性能のよい回路構成の実現が要請さ
れる。本発明は上記要請に応えるもので、その目的は、
単板式または二板式の撮像素子を用いるディジタル電子
スチルカメラにおいて、被写体が低照度の場合でも、ク
ロック周波数を低く，すなわちクロックの周期を長くで
きる回路構成にすることにより，Ａ／Ｄ変換時の量子化
ノイズの削減やセンサ間の信号の干渉を少なくし、低照
度でも良好な画質を得ることができるシステムクロック
可変形ディジタル電子スチルカメラを提供することにあ
る。
【０００４】
【課題を解決するための手段】前記目的を達成するため
に本発明によるシステムクロック可変形ディジタル電子
スチルカメラは、単板または二板構成の固体撮像素子を
用いたディジタル電子スチルカメラにおいて、撮影モー
ドを設定するための撮影モード設定手段と、被写体照度
のレベルを出力するディジタル信号処理回路と、ＮＴＳ
Ｃ方式のシステムクロックの他に、このシステムクロッ
クより低周波数のクロックを出力可能なシステムクロッ
ク発振回路と、システムクロックの可変に伴う処理時間
の可変に対して正しく動作するように容量切換回路が設
けられたＣＤＳ回路と、前記システムクロック発振回路
が出力するクロックに同期する固体撮像素子駆動回路
と、前記システムクロック発振回路が出力するクロック
に同期するディジタル液晶駆動回路と、前記ディジタル
液晶駆動回路により表示駆動されるモニタ用液晶表示装
置と、前記ディジタル信号処理回路が出力する被写体照
度のレベルを判定し、前記レベルが所定値より小さいと
判断し、かつ前記撮影モード設定回路の設定に基づき静
止被写体であると判断した場合、前記システムクロック
発振回路が出力するクロックの周波数をシステムクロッ
クの周波数より小さくなるように変化させ、前記変化さ
せたクロックに対応させてＡ／Ｄ変換器，前記固体撮像
素子駆動回路，前記ディジタル液晶駆動回路および前記
ＣＤＳ回路を駆動するように制御する制御手段とから構
成されている。
に本発明によるシステムクロック可変形ディジタル電子
スチルカメラは、単板または二板構成の固体撮像素子を
用いたディジタル電子スチルカメラにおいて、撮影モー
ドを設定するための撮影モード設定手段と、被写体照度
のレベルを出力するディジタル信号処理回路と、ＮＴＳ
Ｃ方式のシステムクロックの他に、このシステムクロッ
クより低周波数のクロックを出力可能なシステムクロッ
ク発振回路と、システムクロックの可変に伴う処理時間
の可変に対して正しく動作するように容量切換回路が設
けられたＣＤＳ回路と、前記システムクロック発振回路
が出力するクロックに同期する固体撮像素子駆動回路
と、前記システムクロック発振回路が出力するクロック
に同期するディジタル液晶駆動回路と、前記ディジタル
液晶駆動回路により表示駆動されるモニタ用液晶表示装
置と、前記ディジタル信号処理回路が出力する被写体照
度のレベルを判定し、前記レベルが所定値より小さいと
判断し、かつ前記撮影モード設定回路の設定に基づき静
止被写体であると判断した場合、前記システムクロック
発振回路が出力するクロックの周波数をシステムクロッ
クの周波数より小さくなるように変化させ、前記変化さ
せたクロックに対応させてＡ／Ｄ変換器，前記固体撮像
素子駆動回路，前記ディジタル液晶駆動回路および前記
ＣＤＳ回路を駆動するように制御する制御手段とから構
成されている。
【０００５】
【作用】上記構成によれば、ビデオ信号のレベルを検出
して、被写体の照度が低いことを判断し、その状態で
は、システムクロックの周期を長くする手段により、低
照度の被写体でも，蓄積時間の増加によるビデオ信号成
分増加（感度増加）およびセンサ間の信号間の干渉の減
少によるノイズの抑制効果により、よい画像を得る。
して、被写体の照度が低いことを判断し、その状態で
は、システムクロックの周期を長くする手段により、低
照度の被写体でも，蓄積時間の増加によるビデオ信号成
分増加（感度増加）およびセンサ間の信号間の干渉の減
少によるノイズの抑制効果により、よい画像を得る。
【０００６】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるディジタル電子スチルカ
メラに用いる単板固体撮像素子の構造を説明するための
概略図、図２はこの固体撮像素子の動作を説明するため
のタイミングチャートである。まず、この図１および図
２を用いて固体撮像素子の構造から説明する。フレーム
画面上の画素の総数に相当する受光センサ３１，３２が
マトリックス状に配列されている。これらの受光センサ
はホトダイオードで構成されている。このうち、受光セ
ンサ３１はフレーム走査のうちの第１フィールドに対応
する信号電荷を蓄積し、受光センサ３２は第２フィール
ドに対応する信号電荷を蓄積するようになっている。こ
れらの受光センサの前面にはＧ，ＲおよびＢの原色輝度
信号を得るための例えばＧ縦ストライプ，Ｒ，Ｂの市松
模様の色フィルタが図に示すように配置されている。
説明する。図１は本発明によるディジタル電子スチルカ
メラに用いる単板固体撮像素子の構造を説明するための
概略図、図２はこの固体撮像素子の動作を説明するため
のタイミングチャートである。まず、この図１および図
２を用いて固体撮像素子の構造から説明する。フレーム
画面上の画素の総数に相当する受光センサ３１，３２が
マトリックス状に配列されている。これらの受光センサ
はホトダイオードで構成されている。このうち、受光セ
ンサ３１はフレーム走査のうちの第１フィールドに対応
する信号電荷を蓄積し、受光センサ３２は第２フィール
ドに対応する信号電荷を蓄積するようになっている。こ
れらの受光センサの前面にはＧ，ＲおよびＢの原色輝度
信号を得るための例えばＧ縦ストライプ，Ｒ，Ｂの市松
模様の色フィルタが図に示すように配置されている。
【０００７】各受光センサと垂直転送部３３との間には
それぞれ信号読出ゲート（リードアウトゲート）３４が
設けられている。これらの信号読出ゲート３４は、図示
しない駆動回路から入力される読出パルスのタイミング
で一斉にゲートを開き、各受光センサ３１，３２に蓄積
された信号電荷を垂直転送部３３に転送するようになっ
ている。垂直転送部３３に転送された信号電荷は、駆動
回路から供給される垂直駆動パルスφＶ1 〜φＶ3 によ
り垂直方向（図の下方）に順次転送され、水平転送部３
５に入る。この水平転送部３５に入った信号電荷は、さ
らに、駆動回路から供給される水平駆動パルスφＨ1 、
φＨ2 により順次水平方向（図の左方）に転送され、フ
ローティングディフュージョンアンプ３６を介して出力
されるようになっている。
それぞれ信号読出ゲート（リードアウトゲート）３４が
設けられている。これらの信号読出ゲート３４は、図示
しない駆動回路から入力される読出パルスのタイミング
で一斉にゲートを開き、各受光センサ３１，３２に蓄積
された信号電荷を垂直転送部３３に転送するようになっ
ている。垂直転送部３３に転送された信号電荷は、駆動
回路から供給される垂直駆動パルスφＶ1 〜φＶ3 によ
り垂直方向（図の下方）に順次転送され、水平転送部３
５に入る。この水平転送部３５に入った信号電荷は、さ
らに、駆動回路から供給される水平駆動パルスφＨ1 、
φＨ2 により順次水平方向（図の左方）に転送され、フ
ローティングディフュージョンアンプ３６を介して出力
されるようになっている。
【０００８】つぎに固体撮像素子の動作について説明す
る。電荷蓄積時間の間に、各受光センサには入射光の強
度に比例した信号電荷が蓄積される。１フィールド分の
時間ＴV （１／６０秒）が経過し、次の垂直同期信号が
到来すると、図示しないタイミングジェネレータは、駆
動回路に対し第２の読出パルスＰR2を出力する。これに
より、信号読出ゲート３４のポテンシャル障壁が低下
し、すべての受光センサ３１，３２に蓄積されていた信
号電荷３７が、垂直転送部３３を構成する電極へと一斉
に転送される。そして、各電極に転送された信号電荷３
７は、垂直駆動パルスφＶ1 〜φＶ3 により順次水平転
送部３５に転送される。水平転送部３５では、信号電荷
は水平駆動パルスφＨ1 、φＨ2 により順次水平方向に
転送される。そして、フローティングディフュージョン
アンプ３６を介してビデオ信号が出力される。
る。電荷蓄積時間の間に、各受光センサには入射光の強
度に比例した信号電荷が蓄積される。１フィールド分の
時間ＴV （１／６０秒）が経過し、次の垂直同期信号が
到来すると、図示しないタイミングジェネレータは、駆
動回路に対し第２の読出パルスＰR2を出力する。これに
より、信号読出ゲート３４のポテンシャル障壁が低下
し、すべての受光センサ３１，３２に蓄積されていた信
号電荷３７が、垂直転送部３３を構成する電極へと一斉
に転送される。そして、各電極に転送された信号電荷３
７は、垂直駆動パルスφＶ1 〜φＶ3 により順次水平転
送部３５に転送される。水平転送部３５では、信号電荷
は水平駆動パルスφＨ1 、φＨ2 により順次水平方向に
転送される。そして、フローティングディフュージョン
アンプ３６を介してビデオ信号が出力される。
【０００９】図３は本発明の一実施例を示すもので、上
記単板固体撮像素子を用いたディジタル電子スチルカメ
ラの概略構成図である。図示しない被写体からの反射光
は、レンズ１，アイリス２，光学フィルタ３を介してＣ
ＣＤ４上に結像される。ＣＣＤ４で光電変換された出力
信号は、ＣＤＳ回路５でクロックなどから誘発されるノ
イズ成分が除去される。この信号はさらにガンマ補正回
路６に入力され、非線形増幅されてガンマ補正される。
ガンマ補正された信号は、Ａ／Ｄ変換器７でディジタル
信号に変換され、並列ディジタル信号が信号処理回路８
に送出される。信号処理回路８では、輝度信号と色差信
号に変換される。メモリ制御回路１５は、メモリカード
１６に対し書込み読出し制御を行うもので、システム制
御ＣＰＵ１３からメモリインタフェース１４を介して書
込み指示を受けると、信号処理回路８からの信号をメモ
リカード１６の指定されたアドレス領域に記録する。シ
ステム制御ＣＰＵ１３は、レリーズ１２が押され撮影指
示信号が入力すると、メモリ制御回路１５に対し書込み
指示を出す。
記単板固体撮像素子を用いたディジタル電子スチルカメ
ラの概略構成図である。図示しない被写体からの反射光
は、レンズ１，アイリス２，光学フィルタ３を介してＣ
ＣＤ４上に結像される。ＣＣＤ４で光電変換された出力
信号は、ＣＤＳ回路５でクロックなどから誘発されるノ
イズ成分が除去される。この信号はさらにガンマ補正回
路６に入力され、非線形増幅されてガンマ補正される。
ガンマ補正された信号は、Ａ／Ｄ変換器７でディジタル
信号に変換され、並列ディジタル信号が信号処理回路８
に送出される。信号処理回路８では、輝度信号と色差信
号に変換される。メモリ制御回路１５は、メモリカード
１６に対し書込み読出し制御を行うもので、システム制
御ＣＰＵ１３からメモリインタフェース１４を介して書
込み指示を受けると、信号処理回路８からの信号をメモ
リカード１６の指定されたアドレス領域に記録する。シ
ステム制御ＣＰＵ１３は、レリーズ１２が押され撮影指
示信号が入力すると、メモリ制御回路１５に対し書込み
指示を出す。
【００１０】上記信号処理回路８は輝度信号のレベル信
号をシステム制御ＣＰＵ１３に送っている。システム制
御ＣＰＵ１３は、被写体が所定以上の明るさか否かを判
定しており、所定以上の明るさのときは、同期信号タイ
ミング信号発生回路１１に対しＮＴＳＣ方式の１４．３
ＭＨｚのシステムクロックを出力させる。また、所定以
下の明るさのときは、上記システムクロックより周波数
の低いクロックを出力させる。表示部がＣＲＴの場合で
はＮＴＳＣ方式の走査で設計されており、電子ビームの
走査はもとの画像を再生できないので、表示装置として
液晶ディスプレイ１７が用いられている。当然液晶ディ
スプレイ１７を駆動する回路はシステムクロックが変化
しても、正しく画像が再生できる同期形のドライブ回路
で構成されている。撮影前および撮影後の映像は液晶デ
ィスプレイ１７でモニタすることができる。他の回路に
ついても、システムクロックに対して同期形の動作をす
るように構成されている。すなわち、システムクロック
が通常の動作（ＮＴＳＣ方式の動作）の周波数（１４．
３ＭＨｚ）で動作することは当然であるが、システムク
ロックが変化したときも各回路は正常に動作するように
構成されている。特に回路自体がディジタル回路である
ならば、同期タイプの回路であれば、対応し易い。例え
ばＡ／Ｄ変換器等である。しかしアナログ回路部ではそ
の対応を配慮しなければならない。
号をシステム制御ＣＰＵ１３に送っている。システム制
御ＣＰＵ１３は、被写体が所定以上の明るさか否かを判
定しており、所定以上の明るさのときは、同期信号タイ
ミング信号発生回路１１に対しＮＴＳＣ方式の１４．３
ＭＨｚのシステムクロックを出力させる。また、所定以
下の明るさのときは、上記システムクロックより周波数
の低いクロックを出力させる。表示部がＣＲＴの場合で
はＮＴＳＣ方式の走査で設計されており、電子ビームの
走査はもとの画像を再生できないので、表示装置として
液晶ディスプレイ１７が用いられている。当然液晶ディ
スプレイ１７を駆動する回路はシステムクロックが変化
しても、正しく画像が再生できる同期形のドライブ回路
で構成されている。撮影前および撮影後の映像は液晶デ
ィスプレイ１７でモニタすることができる。他の回路に
ついても、システムクロックに対して同期形の動作をす
るように構成されている。すなわち、システムクロック
が通常の動作（ＮＴＳＣ方式の動作）の周波数（１４．
３ＭＨｚ）で動作することは当然であるが、システムク
ロックが変化したときも各回路は正常に動作するように
構成されている。特に回路自体がディジタル回路である
ならば、同期タイプの回路であれば、対応し易い。例え
ばＡ／Ｄ変換器等である。しかしアナログ回路部ではそ
の対応を配慮しなければならない。
【００１１】そのようにして配慮した回路がＣＤＳ回路
５である。図４はＣＤＳ回路の実施例を示す回路図であ
る。ＣＣＤ４からの信号は、エミッタフォロワ結合され
たトランジスタ２９のベースに入力され、リミッタ回路
２１により過大信号が抑えられる。サンプルホールド回
路２２，２３および２４において、φ1 ，φ2 のサンプ
ル信号により、ＣＣＤ出力信号のなかに含まれるリセッ
ト信号とノイズとの不要信号を差引き、ＣＤＳ回路の出
力すなわち差動アンプ２５のＶOUT には被写体の明暗に
対応するビデオ信号成分が取り出される。このサンプル
ホールド回路でシステムクロックが長くなると、φ1 ，
φ2 のサンプル信号の間隔が長くなるので、サンプルホ
ールドの電圧は低下することになる。これを避けるため
に、システム制御ＣＰＵ１３から受ける制御信号Ｖ
CTで、アナログＳＷ回路（容量切換回路）２６をオンに
して電気容量Ｃh ’を加えている。これにより、サンプ
ルホールド電圧の低下が防止され、ビデオ信号成分の減
少が改善される。
５である。図４はＣＤＳ回路の実施例を示す回路図であ
る。ＣＣＤ４からの信号は、エミッタフォロワ結合され
たトランジスタ２９のベースに入力され、リミッタ回路
２１により過大信号が抑えられる。サンプルホールド回
路２２，２３および２４において、φ1 ，φ2 のサンプ
ル信号により、ＣＣＤ出力信号のなかに含まれるリセッ
ト信号とノイズとの不要信号を差引き、ＣＤＳ回路の出
力すなわち差動アンプ２５のＶOUT には被写体の明暗に
対応するビデオ信号成分が取り出される。このサンプル
ホールド回路でシステムクロックが長くなると、φ1 ，
φ2 のサンプル信号の間隔が長くなるので、サンプルホ
ールドの電圧は低下することになる。これを避けるため
に、システム制御ＣＰＵ１３から受ける制御信号Ｖ
CTで、アナログＳＷ回路（容量切換回路）２６をオンに
して電気容量Ｃh ’を加えている。これにより、サンプ
ルホールド電圧の低下が防止され、ビデオ信号成分の減
少が改善される。
【００１２】図５はＣＣＤ駆動回路，同期信号タイミン
グ信号発生回路およびＬＣＤの詳細を示す回路図であ
る。同期信号タイミング信号発生回路１１は、システム
制御ＣＰＵ１３の指示の下に発振回路を制御する発振器
制御回路１１ａ，発振器制御回路１１ａにより可変シス
テムクロックを発生する発振器１１ｂおよびタイミング
信号を出力するタイミング発生回路１１ｃとから構成さ
れている。ＣＣＤ駆動回路１０は撮像素子を駆動するタ
イミング制御信号を発生する水平駆動回路１０ａおよび
垂直駆動回路１０ｂとから構成されている。また、液晶
ディスプレイ１７は同期形のＬＣＤ駆動回路１７ａおよ
び液晶部１７ｂより構成されている。
グ信号発生回路およびＬＣＤの詳細を示す回路図であ
る。同期信号タイミング信号発生回路１１は、システム
制御ＣＰＵ１３の指示の下に発振回路を制御する発振器
制御回路１１ａ，発振器制御回路１１ａにより可変シス
テムクロックを発生する発振器１１ｂおよびタイミング
信号を出力するタイミング発生回路１１ｃとから構成さ
れている。ＣＣＤ駆動回路１０は撮像素子を駆動するタ
イミング制御信号を発生する水平駆動回路１０ａおよび
垂直駆動回路１０ｂとから構成されている。また、液晶
ディスプレイ１７は同期形のＬＣＤ駆動回路１７ａおよ
び液晶部１７ｂより構成されている。
【００１３】図６は同期形のＬＣＤ駆動回路の構成を示
す図である。水平駆動回路１０ａとタイミング発生回路
１１ｃと垂直同期信号からの制御信号が信号電極駆動回
路３９と走査電極駆動回路４０に印加される。ビデオア
ンプ３８は内部にＤ／Ａ変換器を有し、ディジタルデー
タはアナログ信号に変換され、適切なレベルに増幅され
る。この増幅されたデータはアナログスイッチ４１に印
加され、信号電極駆動回路３９の出力端電圧がこのアナ
ログスイッチ４１に入力するとアナログスイッチ４１の
出力端Ｘ−１にビデオ信号が出力される。このタイミン
グで走査電極駆動回路４０の出力端子Ｙ−１が出力され
ると、ＴＦトランジスタ４２のゲートがアクティブにな
り、ビデオ信号は一画素に対応する液晶セル４３に加わ
る。この信号の大きさによって液晶の透明度が変化し、
液晶画面上に輝度のパターンが生じ再生画像が得られ
る。４４は液晶セルの電気容量を示しており、ビデオ信
号を１フィールド期間記憶する働きをする。信号電極駆
動回路３９と走査電極駆動回路４０の各出力が順次出力
されると、その信号端子の交差する各ＴＦトランジスタ
がオンになり、液晶表示装置上にＣＣＤから取り込んだ
映像が再生される。
す図である。水平駆動回路１０ａとタイミング発生回路
１１ｃと垂直同期信号からの制御信号が信号電極駆動回
路３９と走査電極駆動回路４０に印加される。ビデオア
ンプ３８は内部にＤ／Ａ変換器を有し、ディジタルデー
タはアナログ信号に変換され、適切なレベルに増幅され
る。この増幅されたデータはアナログスイッチ４１に印
加され、信号電極駆動回路３９の出力端電圧がこのアナ
ログスイッチ４１に入力するとアナログスイッチ４１の
出力端Ｘ−１にビデオ信号が出力される。このタイミン
グで走査電極駆動回路４０の出力端子Ｙ−１が出力され
ると、ＴＦトランジスタ４２のゲートがアクティブにな
り、ビデオ信号は一画素に対応する液晶セル４３に加わ
る。この信号の大きさによって液晶の透明度が変化し、
液晶画面上に輝度のパターンが生じ再生画像が得られ
る。４４は液晶セルの電気容量を示しており、ビデオ信
号を１フィールド期間記憶する働きをする。信号電極駆
動回路３９と走査電極駆動回路４０の各出力が順次出力
されると、その信号端子の交差する各ＴＦトランジスタ
がオンになり、液晶表示装置上にＣＣＤから取り込んだ
映像が再生される。
【００１４】液晶セルの電気容量４４は、例えば暗い被
写体を撮影する場合、感度を上げるためにシステム制御
ＣＰＵによって１フィールドの走査期間が１／６０秒か
ら１／３０秒に変わっても、一周期の時間内でアナログ
ビデオ信号を保持するだけの電気容量の大きさを有す
る。同期形ＬＣＤ駆動回路はこのように構成されている
ので、システムクロックがＮＴＳＣ方式の周波数からず
れても液晶ディスプレイは乱れることのない被写体の映
像を表示することができる。
写体を撮影する場合、感度を上げるためにシステム制御
ＣＰＵによって１フィールドの走査期間が１／６０秒か
ら１／３０秒に変わっても、一周期の時間内でアナログ
ビデオ信号を保持するだけの電気容量の大きさを有す
る。同期形ＬＣＤ駆動回路はこのように構成されている
ので、システムクロックがＮＴＳＣ方式の周波数からず
れても液晶ディスプレイは乱れることのない被写体の映
像を表示することができる。
【００１５】図７は本発明によるディジタル電子スチル
カメラの動作シーケンスを説明するための図である。撮
影者は撮影に入る前に、撮影モード設定回路１８によっ
てモード設定をする。撮影モードは、動きの早い被写体
に対するモード（スポーツモード）および動きの比較的
遅い被写体に対するモードのいずれかである。システム
制御ＣＰＵ１３は、スポーツモードと判断する（ＳＴ
１）と、ＣＣＤ４を高速シャッタになるように制御し
（ＳＴ２）、さらに同期信号タイミング信号発生回路１
１をＮＴＳＣ方式のシステムクロックを発生させるよう
に制御する（ＳＴ３）。一方、ＳＴ１でスポーツモード
でないと判断すると、つぎは動きの遅いモードであるか
否か判断する（ＳＴ４）。動きの遅いモードである場合
には、ＣＣＤ４を中速シャッタになるように制御し（Ｓ
Ｔ５）、さらに同期信号タイミング信号発生回路１１を
ＮＴＳＣ方式のシステムクロックを発生させるように制
御する（ＳＴ６）。また、ＳＴ４で動きの遅いモードで
ないと判断した場合は静止被写体であると判断する（Ｓ
Ｔ７）。つぎに信号処理回路８からの輝度信号のレベル
信号より被写体が所定値より暗いか否かを判断する（Ｓ
Ｔ８）。
カメラの動作シーケンスを説明するための図である。撮
影者は撮影に入る前に、撮影モード設定回路１８によっ
てモード設定をする。撮影モードは、動きの早い被写体
に対するモード（スポーツモード）および動きの比較的
遅い被写体に対するモードのいずれかである。システム
制御ＣＰＵ１３は、スポーツモードと判断する（ＳＴ
１）と、ＣＣＤ４を高速シャッタになるように制御し
（ＳＴ２）、さらに同期信号タイミング信号発生回路１
１をＮＴＳＣ方式のシステムクロックを発生させるよう
に制御する（ＳＴ３）。一方、ＳＴ１でスポーツモード
でないと判断すると、つぎは動きの遅いモードであるか
否か判断する（ＳＴ４）。動きの遅いモードである場合
には、ＣＣＤ４を中速シャッタになるように制御し（Ｓ
Ｔ５）、さらに同期信号タイミング信号発生回路１１を
ＮＴＳＣ方式のシステムクロックを発生させるように制
御する（ＳＴ６）。また、ＳＴ４で動きの遅いモードで
ないと判断した場合は静止被写体であると判断する（Ｓ
Ｔ７）。つぎに信号処理回路８からの輝度信号のレベル
信号より被写体が所定値より暗いか否かを判断する（Ｓ
Ｔ８）。
【００１６】被写体が所定値より暗い場合は、システム
制御ＣＰＵ１３はクロックの周期を長くするよう、同期
信号タイミング信号発生回路１１の発振回路を制御する
（ＳＴ９）。これにより、一フレームの時間が Ｔ＝
（１／３０秒）×Ｎとなる。ただしＮは整数とする。ま
た、細かい露出制御の場合、Ｎ＝２n （ＥＶ）に選んで
も良い。被写体が所定値より暗くない場合は、ＳＴ３，
６と同様、クロックをＮＴＳＣ方式で設定する（ＳＴ１
０）。以上のようにシステムクロックの周波数が決定さ
れて撮影が行われることになる（ＳＴ１１）。
制御ＣＰＵ１３はクロックの周期を長くするよう、同期
信号タイミング信号発生回路１１の発振回路を制御する
（ＳＴ９）。これにより、一フレームの時間が Ｔ＝
（１／３０秒）×Ｎとなる。ただしＮは整数とする。ま
た、細かい露出制御の場合、Ｎ＝２n （ＥＶ）に選んで
も良い。被写体が所定値より暗くない場合は、ＳＴ３，
６と同様、クロックをＮＴＳＣ方式で設定する（ＳＴ１
０）。以上のようにシステムクロックの周波数が決定さ
れて撮影が行われることになる（ＳＴ１１）。
【００１７】
【発明の効果】以上説明したように本発明は、システム
クロックの周波数を自由に可変できる回路構成とし，低
照度の被写体の場合でも、クロック周波数を低く、すな
わちクロックの周期を長くすることにより，蓄積時間の
増加による感度増加とＡ／Ｄ変換時の量子化ノイズの削
減とセンサ間の信号間の干渉の減少の効果より、良質の
画像を得ることができるという効果がある。
クロックの周波数を自由に可変できる回路構成とし，低
照度の被写体の場合でも、クロック周波数を低く、すな
わちクロックの周期を長くすることにより，蓄積時間の
増加による感度増加とＡ／Ｄ変換時の量子化ノイズの削
減とセンサ間の信号間の干渉の減少の効果より、良質の
画像を得ることができるという効果がある。
【図１】原色タイプの撮像素子の構成図である。
【図２】図１の撮像素子によるビデオ信号の波形図であ
る。
る。
【図３】本発明によるディジタル電子スチルカメラの実
施例を示す回路ブロック図である。
施例を示す回路ブロック図である。
【図４】システムクロック可変の場合にも対応するＣＤ
Ｓ回路の実施例を示す回路図である。
Ｓ回路の実施例を示す回路図である。
【図５】ＣＣＤ駆動回路，同期信号タイミング信号発生
回路およびＬＣＤの詳細を示す回路図である。
回路およびＬＣＤの詳細を示す回路図である。
【図６】同期形ＬＣＤ駆動回路の構成を説明するための
図である。
図である。
【図７】本発明によるディジタル電子スチルカメラの動
作シーケンスを説明するためのフローチャートである。
作シーケンスを説明するためのフローチャートである。
１ レンズ ２ アイリス ３ 光学フィルタ ４ ＣＣＤ ５ ＣＤＳ回路 ６ ガンマ補正回路 ７ Ａ／Ｄ変換器 ８ 信号処理回路 ９ アイリス制御回路 １０ ＣＣＤ駆動回路 １１ 同期信号タイミング信号発生回路（システムクロ
ック発振回路） １２ レリーズ １３ システム制御ＣＰＵ １４ メモリインタフェース １５ メモリ制御回路 １６ メモリカード １７ 液晶ディスプレイ １８ 撮影モード設定回路 ２１ リミッタ回路 ２２，２３，２４ サンプルホールド回路 ２５ 差動アンプ ２６ 容量切換回路 ３８ ビデオアンプ ３９ 信号電極駆動回路 ４０ 走査電極駆動回路 ４１ ＴＦトランジスタ ４３ 液晶セル
ック発振回路） １２ レリーズ １３ システム制御ＣＰＵ １４ メモリインタフェース １５ メモリ制御回路 １６ メモリカード １７ 液晶ディスプレイ １８ 撮影モード設定回路 ２１ リミッタ回路 ２２，２３，２４ サンプルホールド回路 ２５ 差動アンプ ２６ 容量切換回路 ３８ ビデオアンプ ３９ 信号電極駆動回路 ４０ 走査電極駆動回路 ４１ ＴＦトランジスタ ４３ 液晶セル
Claims (1)
- 【請求項１】 単板または二板構成の固体撮像素子を用
いたディジタル電子スチルカメラにおいて、 撮影モードを設定するための撮影モード設定手段と、 被写体照度のレベルを出力するディジタル信号処理回路
と、 ＮＴＳＣ方式のシステムクロックの他に、このシステム
クロックより低周波数のクロックを出力可能なシステム
クロック発振回路と、 システムクロックの可変に伴う処理時間の可変に対して
正しく動作するように容量切換回路が設けられたＣＤＳ
回路と、 前記システムクロック発振回路が出力するクロックに同
期する固体撮像素子駆動回路と、 前記システムクロック発振回路が出力するクロックに同
期するディジタル液晶駆動回路と、 前記ディジタル液晶駆動回路により表示駆動されるモニ
タ用液晶表示装置と、 前記ディジタル信号処理回路が出力する被写体照度のレ
ベルを判定し、前記レベルが所定値より小さいと判断
し、かつ前記撮影モード設定回路の設定に基づき静止被
写体であると判断した場合、前記システムクロック発振
回路が出力するクロックの周波数をシステムクロックの
周波数より小さくなるように変化させ、前記変化させた
クロックに対応させてＡ／Ｄ変換器，前記固体撮像素子
駆動回路，前記ディジタル液晶駆動回路および前記ＣＤ
Ｓ回路を駆動するように制御する制御手段と、 から構成したことを特徴とするシステムクロック可変形
ディジタル電子スチルカメラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26925592A JP3162206B2 (ja) | 1992-09-11 | 1992-09-11 | システムクロック可変形ディジタル電子スチルカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26925592A JP3162206B2 (ja) | 1992-09-11 | 1992-09-11 | システムクロック可変形ディジタル電子スチルカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0698227A JPH0698227A (ja) | 1994-04-08 |
| JP3162206B2 true JP3162206B2 (ja) | 2001-04-25 |
Family
ID=17469811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26925592A Expired - Fee Related JP3162206B2 (ja) | 1992-09-11 | 1992-09-11 | システムクロック可変形ディジタル電子スチルカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162206B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8045035B2 (en) | 2005-06-21 | 2011-10-25 | Ricoh Company, Ltd. | Imaging apparatus, imaging control method and recording medium readable by computer |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300048B1 (ko) * | 1998-06-12 | 2001-09-06 | 김영환 | 씨씨디카메라의구동클럭제어회로 |
| KR100558522B1 (ko) * | 2004-06-26 | 2006-03-07 | 주식회사 팬택앤큐리텔 | 카메라 구동 클럭 가변장치 및 그 방법 |
| JP4635748B2 (ja) * | 2005-07-06 | 2011-02-23 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| US7932752B2 (en) | 2005-11-08 | 2011-04-26 | Panasonic Corporation | Correlated double sampling circuit and sample hold circuit |
| JP4860568B2 (ja) * | 2007-03-30 | 2012-01-25 | 富士フイルム株式会社 | 撮影装置 |
-
1992
- 1992-09-11 JP JP26925592A patent/JP3162206B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8045035B2 (en) | 2005-06-21 | 2011-10-25 | Ricoh Company, Ltd. | Imaging apparatus, imaging control method and recording medium readable by computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0698227A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08242400A (ja) | 静止画像の構成と記録のための２モードを備える電子カメラ | |
| JPH10229522A (ja) | Ｃｃｄ撮像デバイスにおけるモニタ方法およびディジタルスチルカメラ | |
| JP2802962B2 (ja) | 撮像素子駆動装置 | |
| JP3113406B2 (ja) | スチルビデオカメラの撮像素子制御装置 | |
| JP4616429B2 (ja) | 画像処理装置 | |
| US6118481A (en) | Solid state image pick-up device and image pick-up apparatus | |
| JP2006129418A (ja) | 電荷転送型固体撮像素子の駆動方法及び撮像方法並びに撮像装置 | |
| JP3162206B2 (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
| JPH0369282A (ja) | 撮像素子駆動装置 | |
| JP2000106678A (ja) | 撮像装置 | |
| JP2007325026A (ja) | 撮像装置、その駆動方法およびその信号処理方法、電子情報機器 | |
| JP2000013685A (ja) | 撮像装置 | |
| JP2003189193A (ja) | 撮像装置 | |
| JPH0119677B2 (ja) | ||
| JP2001145005A (ja) | 撮像装置 | |
| JP2003153093A (ja) | 固体撮像装置、電子スチルカメラ、固体撮像素子の駆動方法及び固体撮像素子を駆動する制御プログラム | |
| JP2647547B2 (ja) | 撮像装置及び固体撮像素子の駆動装置 | |
| JP2000032353A (ja) | 撮像装置 | |
| JP2000013686A (ja) | 撮像装置 | |
| JP2809937B2 (ja) | Ｃｃｄ撮像装置 | |
| JP3046097B2 (ja) | 固体撮像素子の駆動方法及び撮像装置 | |
| JP4118068B2 (ja) | 撮像装置 | |
| JP2001054019A (ja) | 撮像装置 | |
| JP2005286819A (ja) | 撮像装置及びプログラム | |
| JP2006148591A (ja) | 固体撮像装置および固体撮像素子駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |