JPH09149321A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 水平シフトレジスタに入力するクロックパル
スの複雑な制御なしで、水平選択線の選択期間に関する
問題を発生せずに、画素アレイの信号を高速で読み出し
可能な固体撮像装置を提供する。 【解決手段】 ＣＭＤ１からなる画素を複数個配列して
なる画素アレイの各画素を順に走査して各画素の信号を
読み出す垂直走査回路10と水平走査回路とを備えた固体
撮像装置において、水平走査回路を、入力クロックパル
スφ１，φ２の周期に対して同期した走査パルスφｓ
１，φｓ２，・・・を順次発生する水平シフトレジスタ
30と、クロックパルスφ３，／φ３と前記水平シフトレ
ジスタ30の走査パルスとを用いて画素信号を読み出す水
平選択線に選択パルスを順次出力する選択回路31とで構
成し、クロックパルスφ１，φ２の位相が半周期以外の
ずれの場合でも、奇数番目の水平選択線と偶数番目の水
平選択線の選択期間を等しくなるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高速読み出しに
適した固体撮像装置に関する。

【０００２】

【従来の技術】従来、高速読み出しに適した固体撮像装
置では、水平シフトレジスタに入力するクロックパルス
の周期に対して半周期のずれを持つ水平走査パルスを、
上記クロックパルスに同期させて順次発生させ、隣り合
う２つの水平走査パルスを論理積した信号を用いて、画
素アレイにおける各画素の信号読み出しを選択的に行う
ように構成する方法が知られている。例えば特開平４−
１６２８８３号には、図10に示すような構成の固体撮像
装置が開示されている。この固体撮像装置は、マトリク
ス状に配列され、且つビデオバイアスＶＤをドレイン端
子に共通に印加した複数のＣＭＤ（Charge Modulation
Device）１（１−11，１−12，・・・，１−mn）からな
る画素アレイと、垂直走査回路10と、水平走査回路11か
ら構成されている。そしてＸ方向に配列されたＣＭＤ１
の各ゲート端子の行毎に接続している垂直選択線２（２
−１，２−２，・・・，２−ｍ）は、信号読み出し電位
を選択的に与える機能を持つ垂直走査回路10と接続して
いる。またＹ方向に配列されたＣＭＤ１の各ソース端子
の列毎に接続している水平選択線３（３−１，３−２，
・・・，３−ｎ）は、画素の信号読み出しを選択的に行
う機能を持つ水平走査回路11と接続している。

【０００３】水平走査回路11は、水平シフトレジスタ12
と、第１の水平選択スイッチ７（７−１，７−２，・・
・，７−ｎ）と第２の水平選択スイッチ８（８−１，８
−２，・・・，８−ｎ）からなる選択回路13と、反転回
路６（６−１，６−２，・・・，６−ｎ）と、非選択用
スイッチ５（５−１，５−２，・・・，５−ｎ）から構
成されている。更に、水平走査回路11について詳細に説
明すると、水平選択線３（３−１，３−２，・・・，３
−ｎ）と信号線９との間に、第１の水平選択スイッチ７
（７−１，７−２，・・・，７−ｎ）と第２の水平選択
スイッチ８（８−１，８−２，・・・，８−ｎ）が直列
接続され、第１の水平選択スイッチ７（７−１，７−
２，・・・，７−ｎ）のゲート端子と反転回路６（６−
１，６−２，・・・，６−ｎ）の入力端子に、水平シフ
トレジスタ12の出力パルスである水平走査パルスφｓ
１，φｓ２，φｓ３・・・，φｓｎが入力され、第２の
水平選択スイッチ８（８−１，８−２，・・・，８−
ｎ）のゲート端子には水平走査パルスφｓ２，φｓ３・
・・，φｓｎ，φｓ（ｎ＋１）が入力されている。水平
走査パルスφｓ１，φｓ２，φｓ３・・・，φｓｎは反
転回路６（６−１，６−２，・・・，６−ｎ）を介して
反転して出力され、非選択時の水平選択線３（３−１，
３−２，・・・，３−ｎ）をグランド線４に接続する非
選択用スイッチ５（５−１，５−２，・・・，５−ｎ）
のゲート端子に入力されるようになっている。

【０００４】図11は、水平シフトレジスタ12の構成をト
ランジスタレベルで示した回路構成図である。この水平
シフトレジスタは、第１のシフトレジスタユニット20と
第２のシフトレジスタユニット21の組み合わせから構成
されている。第１のシフトレジスタユニット20は高レベ
ル電源線ＶＤＤと低レベル電源線ＶＳＳとの間に、Ｐ型
トランジスタ22−１，23−１，及びＮ型トランジスタ24
−１，25−１を、そのソース・ドレイン端子間を直列接
続して構成され、Ｐ型トランジスタ22−１とＮ型トラン
ジスタ25−１のゲート端子を共通に接続して入力端子と
している。上記Ｐ型トランジスタ23−１とＮ型トランジ
スタ24−１のゲート端子には、それぞれクロックパルス
φ１，／φ１を入力し、Ｐ型トランジスタ23−１とＮ型
トランジスタ24−１の共通接続点を出力端子としてい
る。またＰ型トランジスタ23−１とＮ型トランジスタ24
−１の共通接続点は、高レベル電源線ＶＤＤと低レベル
電源線ＶＳＳとの間に直列接続されているＰ型トランジ
スタ26とＮ型トランジスタ27のゲート端子に接続され、
Ｐ型トランジスタ26とＮ型トランジスタ27との共通接続
点を、水平走査パルスφｓ１の出力端子としている。

【０００５】また、第２のシフトレジスタユニット21
は、高レベル電源線ＶＤＤと低レベル電源線ＶＳＳとの
間に、Ｐ型トランジスタ22−２，23−２，及びＮ型トラ
ンジスタ24−２，25−２を、そのソース・ドレイン端子
間を直列接続して構成され、Ｐ型トランジスタ22−２と
Ｎ型トランジスタ25−２のゲート端子を共通に接続して
入力端子としている。上記Ｐ型トランジスタ23−２とＮ
型トランジスタ24−２のゲート端子には、それぞれクロ
ックパルスφ２，／φ２を入力し、Ｐ型トランジスタ23
−２とＮ型トランジスタ24−２の共通接続点を水平走査
パルスφｓ２の出力端子としている。なお、上記クロッ
クパルス／φ１，／φ２は、それぞれクロックパルスφ
１，φ２の反転パルスである。以上のように第１のシフ
トレジスタユニット20と第２のシフトレジスタユニット
21とを交互に直列接続することにより、水平シフトレジ
スタ12を構成している。第１のシフトレジスタユニット
20と第２のシフトレジスタユニット21の合計段数は、Ｘ
方向に配列をなすＣＭＤ１の画素数（ｎ）より１段多
く、（ｎ＋１）段となっており、29は（ｎ＋１）段目の
シフトレジスタユニットを示している。

【０００６】次に、図12に示したタイミングチャートを
用いて図10に示した固体撮像装置の動作を説明する。図
12は水平シフトレジスタ12と選択回路13の動作、及び垂
直選択線２−１が選択された場合のＣＭＤ信号出力を示
すタイミングチャートである。水平シフトレジスタ12に
はスタートパルスφＳＴ，クロックパルスφ１，及びク
ロックパルスφ２を入力する。クロックパルスφ１とク
ロックパルスφ２とは位相を半周期ずらした関係に設定
する。すなわち、クロックパルスφ１とクロックパルス
φ２の位相の関係が、Ｔ＝Ｔ１／２のずれを持つように
設定する。第１のシフトレジスタユニット20の出力φｓ
１はクロックパルスφ１の立ち下がりに同期し、第２の
シフトレジスタユニット21の出力φｓ２はクロックパル
スφ２の立ち下がりに同期した信号として出力されるの
で、水平シフトレジスタ12からは、高レベル期間がクロ
ックパルスφ１，φ２の周期に等しく且つ順次半周期の
ずれをもつ、水平走査パルスφｓ１，φｓ２，φｓ３，
・・・，φｓｎ，φｓ（ｎ＋１）が出力される。水平走
査パルスφｓ１，φｓ２，φｓ３，・・・，φｓｎ，φ
ｓ（ｎ＋１）を受けて、直列接続している第１の水平選
択スイッチ７と第２の水平選択スイッチ８とが共にオン
した場合に、それに対応した水平選択線３が選択され、
ＣＭＤ１の信号を読み出す。つまり、互いに隣り合う水
平走査パルスが共に高レベル期間のとき、水平選択線３
が選択されることになる。

【０００７】

【発明が解決しようとする課題】ところで、図10に示し
た従来の固体撮像装置では、水平シフトレジスタ12に入
力するクロックパルスφ１とクロックパルスφ２の位相
を、常に半周期ずらした関係に設定する必要があり、ク
ロックパルスφ１，φ２の制御が複雑になるという問題
点がある。この問題点を図13を用いて詳細に説明する。
図13は、周期Ｔ１のクロックパルスφ１に対してクロッ
クパルスφ２の位相が、Ｔ１／２以下のずれを生じた場
合のタイミングチャートである。奇数番目の水平走査パ
ルスφｓ１，φｓ３，・・・がクロックパルスφ１の立
ち下がりに同期し、偶数番目の水平走査パルスφｓ２，
・・・がクロックパルスφ２の立ち下がりに同期した信
号として出力される。水平選択線３−１，３−２，３−
３，・・・，３−ｎは互いに隣り合う水平走査パルスが
共に高レベル期間のとき選択されるので、奇数番目の水
平選択線３−１，３−３，・・・の選択期間が偶数番目
の水平選択線３−２，・・・の選択期間より長くなる。
また、周期Ｔ１のクロックパルスφ１に対してクロック
パルスφ２の位相が、Ｔ１／２以上のずれを生じた場合
には、上記と同様の動作が行われるので、奇数番目の水
平選択線３−１，３−３，・・・の選択期間が偶数番目
の水平選択線３−２，・・・の選択期間より短くなる。

【０００８】以上のように、水平シフトレジスタ12に入
力するクロックパルスφ１とクロックパルスφ２との位
相の関係が、Ｔ＝Ｔ１／２以外のずれの場合には、奇数
番目の水平選択線３−１，３−３，・・・の選択期間と
偶数番目の水平選択線３−２，・・・の選択期間が異な
り、これに対応してＸ方向に配列されたＣＭＤ１の信号
読み出し期間が、奇数番目と偶数番目との画素で異なる
ことになる。これは、ＣＭＤ信号を処理するプロセス回
路に大きな負担を与える。例えば、ハイビジョン仕様の
固体撮像装置の場合、１画素の信号読み出し期間は約1
3.5ns（＝１／74.25 ＭＨz ）であり、クロックパルス
φ１，φ２の周期は共に27nsとなり、クロックパルスφ
１とクロックパルスφ２との位相を常に約13.5nsずらし
た関係に設定しなければならない。クロックパルスφ１
とクロックパルスφ２との位相が10nsのずれの場合に
は、Ｘ方向に配列されているＣＭＤ１の奇数番目の画素
の信号読み出し期間が17ns，偶数番目の画素の信号読み
出し期間が10nsとなり、ＣＭＤ信号を処理するプロセス
回路に大きな負担を与えることになる。これは、信号読
み出し期間差が大きくなるほど深刻な問題となる。

【０００９】本発明は、従来の固体撮像装置における上
記問題点を解消するためになされたもので、請求項１〜
４記載の各発明は、水平シフトレジスタに入力するクロ
ックパルスの複雑な制御なしで、水平選択線の選択期間
に関する問題を発生せずに、画素アレイの信号を高速で
読み出し可能な固体撮像装置を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１記載の発明は、受光素子からなる画素を複
数個配列して構成した画素アレイと、該画素アレイの各
画素を順に走査して各画素の信号を読みだす走査回路と
を備えた固体撮像装置において、前記走査回路を、入力
クロックパルスの周期に対して同期した走査パルスを順
次発生するシフトレジスタと、前記入力クロックパルス
とは異なる他のクロックパルスと前記シフトレジスタの
走査パルスとを用いて画素の信号を読み出す選択パルス
を順次出力する選択回路とで構成するものである。また
請求項２記載の発明は、請求項１記載の固体撮像装置に
おいて、前記選択回路を、他のクロックパルスとシフト
レジスタの走査パルスとを論理演算処理して選択パルス
を出力する機能を有するように構成するものである。ま
た請求項３記載の発明は、請求項１記載の固体撮像装置
において、前記選択回路は、シフトレジスタの走査パル
スを伝達するためのスイッチ手段を有し、該スイッチ手
段を他のクロックパルスで制御するように構成するもの
である。また請求項４記載の発明は、請求項１記載の固
体撮像装置において、前記選択回路は、シフトレジスタ
の走査パルスを保持するためのラッチ手段を有し、該ラ
ッチ手段を他のクロックパルスで制御するように構成す
るものである。

【００１１】このように固体撮像装置を構成することに
より、水平シフトレジスタに入力するクロックパルスの
複雑な制御なしで、水平選択線の選択期間の時間差に関
する問題を発生せずに、画素アレイの信号を高速で読み
出し可能な固体撮像装置が得られる。

【００１２】

【発明の実施の形態】

〔第１の実施の形態〕 （構 成）次に、発明の実施の形態について説明する。
図１は本発明に係る固体撮像装置の第１の実施の形態を
示す構成図であり、図10に示した従来例と同一の部分に
は同じ符号を付して示している。この実施の形態は請求
項１及び２に対応するもので、図10に示した従来例と異
なる部分は、水平シフトレジスタ30及び選択回路31であ
る。水平シフトレジスタ30の構成が、図11に示したもの
と異なる点は、図11におけるシフトレジスタユニット29
が削除されていることだけである。すなわち、第１のシ
フトレジスタユニット20と第２のシフトレジスタユニッ
ト21の合計段数が、Ｘ方向に配列されているＣＭＤ１の
画素数（ｎ）と等しくなっている。

【００１３】次に、選択回路31の構成について説明す
る。選択回路31は、第１の選択回路ユニット32と第２の
選択回路ユニット33が、交互に水平選択線３（３−１，
３−２，・・・，３−ｎ）の数、すなわち合計ｎ個並ん
で構成されている。第１の選択回路ユニット32は、Ｐ型
トランジスタ34，35とＮ型トランジスタ36，37と反転回
路38とで論理積回路を構成し、その出力が水平選択スイ
ッチ39のゲート端子に入力されるように構成されてい
る。すなわち、Ｐ型トランジスタ34，35とＮ型トランジ
スタ36，37とで２入力ＮＡＮＤ回路を構成し、その出力
ノードＰ31が反転回路38を介してノード／Ｐ31として出
力される。ノード／Ｐ31は水平選択スイッチ39のゲート
端子に入力され、また、水平選択スイッチ39のソース端
子が水平選択線３−１に、ドレイン端子が信号線９にそ
れぞれ接続されるように構成されている。

【００１４】２入力ＮＡＮＤ回路は、Ｐ型トランジスタ
34，35のソース端子が共通に高レベル電源線ＶＤＤに接
続され、ドレイン端子は共通にＮ型トランジスタ36のド
レイン端子に接続され、Ｎ型トランジスタ36のソース端
子とＮ型トランジスタ37のドレイン端子とが接続され、
Ｎ型トランジスタ37のソース端子は低レベル電源線ＶＳ
Ｓに接続されている。Ｐ型トランジスタ34とＮ型トラン
ジスタ37のゲート端子に共通に水平走査パルスφｓ１が
入力され、Ｐ型トランジスタ35とＮ型トランジスタ36の
ゲート端子に共通にクロックパルスφ３が入力されるよ
うに構成されている。

【００１５】第２の選択回路ユニット33は、Ｐ型トラン
ジスタ34とＮ型トランジスタ37のゲート端子に共通に水
平走査パルスφｓ２を入力し、Ｐ型トランジスタ35とＮ
型トランジスタ36のゲート端子に共通にクロックパルス
／φ３を入力するように構成している部分以外は、第１
の選択回路ユニット32と同様の構成である。クロックパ
ルスφ３は高レベルと低レベルの期間が等しいパルスで
ある。また、クロックパルス／φ３はクロックパルスφ
３の反転クロックパルスである。

【００１６】（作 用）次に図２を用いて、図１に示し
た固体撮像装置の動作を説明する。図２は、水平シフト
レジスタ30と選択回路31の動作、及び垂直選択線２−１
が選択された場合のＣＭＤ信号出力を示すタイミングチ
ャートである。水平シフトレジスタ30には、スタートパ
ルスφＳＴ，クロックパルスφ１，φ２を入力する。ク
ロックパルスφ１，φ２の位相の関係は、周期Ｔ１のク
ロックパルスφ１に対してクロックパルスφ２の位相
が、Ｔ１／２以下のずれを生じた場合である。まず、第
１の選択回路ユニット32の動作について説明する。水平
走査パルスφｓ１がＰ型トランジスタ34とＮ型トランジ
スタ37のゲート端子に共通に入力され、クロックパルス
φ３はＰ型トランジスタ35とＮ型トランジスタ36のゲー
ト端子に共通に入力される。ノードＰ31には、水平走査
パルスφｓ１とクロックパルスφ３とが高レベル期間の
み低レベル信号が出力され、他の期間は常に高レベル信
号が出力される。ノードＰ31を反転回路38に入力しノー
ド／Ｐ31が出力される。水平走査パルスφｓ１とクロッ
クパルスφ３との位相関係は、水平走査パルスφｓ１の
高レベル期間内にクロックパルスφ３の高レベル期間が
開始・終了すればよい。このような位相関係のパルスを
Ｐ型トランジスタ34，35とＮ型トランジスタ36，37に入
力することにより、ノード／Ｐ31の高レベル期間は、ク
ロックパルスφ３の高レベル期間で決定される。

【００１７】次に、第２の選択回路ユニット33の動作に
ついて説明する。水平走査パルスφｓ１とクロックパル
スφ３とを、それぞれ水平走査パルスφｓ２とクロック
パルス／φ３とに変える点以外は、上記第１の選択回路
ユニット32の場合と同様である。すなわち、水平走査パ
ルスφｓ２とクロックパルス／φ３との位相関係を、水
平走査パルスφｓ２の高レベル期間内にクロックパルス
／φ３の高レベル期間を開始・終了させることで、ノー
ド／Ｐ32の高レベル期間は、クロックパルス／φ３の高
レベル期間で決定される。以下、第１及び第２の選択回
路ユニット32，33の動作が交互に水平選択線３（３−
１，３−２，・・・，３−ｎ）の数だけ順に繰り返され
る。この結果、周期Ｔ１のクロックパルスφ１に対して
クロックパルスφ２の位相が、Ｔ１／２以下のずれを生
じた場合でも、奇数番目の水平選択線３−１，３−３，
・・・の選択期間と偶数番目の水平選択線３−２，・・
・の選択期間が等しくなる。

【００１８】また、クロックパルスφ１に対してクロッ
クパルスφ２の位相が、Ｔ１／２以上のずれを生じた場
合でも、上記と同様の動作がなされるので、奇数番目の
水平選択線３−１，３−３，・・・と偶数番目の水平選
択線３−２，・・・の選択期間が等しくなる。以上のよ
うに、水平シフトレジスタ12に入力するクロックパルス
φ１とクロックパルスφ２の位相の関係が、Ｔ＝Ｔ１／
２以外のずれの場合でも、奇数番目の水平選択線３−
１，３−３，・・・の選択期間と偶数番目の水平選択線
３−２，・・・の選択期間が等しく、これに対応してＸ
方向に配列されているＣＭＤ１の信号読み出し期間が、
奇数番目と偶数番目との画素で等しくなることになる。

【００１９】（効 果）以上説明したように、本実施の
形態によれば、水平選択線の選択期間がクロックパルス
φ３，／φ３と水平走査パルスとの論理積した出力で設
定されるので、水平シフトレジスタに入力するクロック
パルスの複雑な制御なしで、水平選択線の選択期間の時
間差に関する問題を発生せずに、画素アレイの信号を読
み出すことができる。また、水平シフトレジスタに入力
するクロックパルス１周期の期間で、２画素分の信号出
力を読み出せるので、高速読み出しに有利である。な
お、この実施の形態では、水平シフトレジスタにＣＭＯ
Ｓクロックインバータ回路を用いたものを示したが、そ
の具体的な構成については、これに限られるものではな
い。また、水平選択線の選択期間を設定するために、ク
ロックパルスφ３，／φ３と水平走査パルスとのＡＮＤ
回路（論理積回路）を選択回路として用いたものを示し
たが、選択回路は図３の（Ａ），（Ｂ），（Ｃ）に示す
ようなＮＡＮＤ回路（論理積の反転回路）、ＮＯＲ回路
（論理和の反転回路）、ＯＲ回路（論理和回路）など、
論理演算機能を有する回路であれば同様に用いることが
できる。図３の（Ａ）の選択回路は、選択回路ユニット
300 ，301 を、ＮＡＮＤ回路（論理積の反転回路）302
とＰ型トランジスタ303 とで構成している。また図３の
（Ｂ）の選択回路は、選択回路ユニット310 ，311 を、
反転回路312 とＮＯＲ回路（論理和の反転回路）313 と
Ｎ型トランジスタ314 とで構成している。また図３の
（Ｃ）の選択回路は、選択回路ユニット320 ，321 を、
反転回路312 と、ＮＯＲ回路313 と反転回路322 とから
なるＯＲ回路（論理和回路）と、Ｐ型トランジスタ323
とで構成している。更に本実施の形態では、画素として
ＣＭＤを用いたものを示したが、Ｘ・Ｙアドレス型の固
体撮像装置に適用することができることは勿論、ライン
センサ、垂直走査回路に適用可能なことは言うまでもな
い。

【００２０】〔第２の実施の形態〕 （構 成）次に、第２の実施の形態について説明する。
図４は本発明に係る固体撮像装置の第２の実施の形態を
示す構成図であり、図10に示した従来例と同一の部分に
は同じ符号を付して示している。この実施の形態は請求
項１及び４に対応するもので、図10に示した従来例と異
なる部分は、選択回路40及び非選択スイッチ回路43（43
−１，43−２，43−３，・・・43−ｎ）である。非選択
スイッチ回路43−１，43−２，43−３，・・・43−ｎに
は、水平走査パルスφｓ２，φｓ３，・・・φｓｎ，φ
ｓ（ｎ＋１）が入力されるようになっている。また選択
回路40の構成は、次のようになっている。すなわち選択
回路40は、第１の選択回路ユニット41と第２の選択回路
ユニット42が交互に水平選択線３（３−１，３−２，・
・・，３−ｎ）の数、すなわち合計ｎ個並んで構成され
ている。

【００２１】第１の選択回路ユニット41は、高レベル信
号が印加されるとオンし低レベル信号が印加されるとオ
フするスイッチ44，45，46と、容量47と、水平選択スイ
ッチ48とから構成されている。スイッチ44とスイッチ45
が直列に接続され、スイッチ44，45の共通接続点である
ノードＰ41と定電源線ＶＣとの間に、容量47を接続して
いる。スイッチ45の出力であるノードＰ41−Ｄが水平選
択スイッチ48のゲート端子に入力され、水平選択スイッ
チ48のソース端子が水平選択線３−１に、ドレイン端子
が信号線９にそれぞれ接続されている。また、ノードＰ
41−Ｄとグランド線49の間にスイッチ46を接続する構成
となっている。スイッチ44に水平走査パルスφｓ１が入
力され、スイッチ44，46はクロックパルスφ３により制
御され、スイッチ45はクロックパルス／φ３により制御
されるようになっている。

【００２２】第２の選択回路ユニット42は、スイッチ44
に水平走査パルスφｓ２を入力し、スイッチ44，46をク
ロックパルス／φ３により制御し、スイッチ45をクロッ
クパルスφ３により制御するように構成している点以外
は、第１の選択回路ユニット41と同様の構成である。ク
ロックパルスφ３は高レベルと低レベルとの期間が等し
いパルスであり、またクロックパルス／φ３はクロック
パルスφ３の反転クロックパルスである。

【００２３】（作 用）次に図５を用いて、図４に示し
た固体撮像装置の動作を説明する。図５は、水平シフト
レジスタ12と選択回路40の動作、及び垂直選択線２−１
が選択された場合のＣＭＤ信号出力を示すタイミングチ
ャートである。水平シフトレジスタ12には、スタートパ
ルスφＳＴ，クロックパルスφ１，φ２を入力する。ク
ロックパルスφ１，φ２の位相の関係は、周期Ｔ１のク
ロックパルスφ１に対してクロックパルスφ２の位相
が、Ｔ１／２以下のずれを生じた場合を示している。

【００２４】まず、第１の選択回路ユニット41の動作に
ついて説明する。水平走査パルスφｓ１が、クロックパ
ルスφ３により制御されるスイッチ44に入力され、ノー
ドＰ41にはクロックパルスφ３の高レベル期間のみ水平
走査パルスφｓ１が出力されるので、水平走査パルスφ
ｓ１，クロックパルスφ３が共に高レベル期間に、高レ
ベル信号を容量47に蓄える。容量47に蓄えられた高レベ
ル信号は、クロックパルスφ３の高レベル期間に水平走
査パルスφｓ１の低レベル信号がスイッチ44に入力され
るまで保持される。ノードＰ41が、クロックパルス／φ
３により制御されるスイッチ45に入力され、ノードＰ41
−Ｄにはクロックパルス／φ３の高レベル期間のみノー
ドＰ41が出力されるので、ノードＰ41，クロックパルス
／φ３が共に高レベル期間に、高レベル信号が出力され
る。ノードＰ41−Ｄに現れた高レベル信号は、クロック
パルスφ３により制御されるスイッチ46を介して、クロ
ックパルスφ３の高レベル期間にリセットされ、低レベ
ル信号となる。したがって、ノードＰ41とクロックパル
ス／φ３が共に高レベル期間のみ、ノードＰ41−Ｄに高
レベル信号が出力される。水平走査パルスφｓ１とクロ
ックパルスφ３との位相関係は、水平走査パルスφｓ１
の高レベル期間内にクロックパルスφ３の高レベル期間
が開始・終了されればよい。このような位相関係のクロ
ックパルスφ３でスイッチ44，46を制御し、クロックパ
ルス／φ３でスイッチ45を制御することにより、ノード
Ｐ41−Ｄの高レベル期間は、クロックパルス／φ３の高
レベル期間で決定される。

【００２５】次に、第２の選択回路ユニット42の動作に
ついて説明する。水平走査パルスφｓ１を水平走査パル
スφｓ２に変え、スイッチ44，46を制御するクロックパ
ルスφ３をクロックパルス／φ３とに変え、スイッチ45
を制御するクロックパルス／φ３をクロックパルスφ３
に変える点以外は、上記第１の選択回路ユニット41の場
合と同様である。すなわち、水平走査パルスφｓ２とク
ロックパルス／φ３との位相関係を、水平走査パルスφ
ｓ２の高レベル期間内にクロックパルス／φ３の高レベ
ル期間を開始・終了させることで、ノードＰ42−Ｄの高
レベル期間は、クロックパルスφ３の高レベル期間で決
定される。

【００２６】以下、第１及び第２の選択回路ユニット4
1，42の動作が交互に水平選択線３（３−１，３−２，
・・・，３−ｎ）の数だけ順に繰り返される。この結
果、周期Ｔ１のクロックパルスφ１に対してクロックパ
ルスφ２の位相が、Ｔ１／２以下のずれを生じた場合で
も、奇数番目の水平選択線３−１，３−３，・・・の選
択期間と偶数番目の水平選択線３−２，・・・の選択期
間が等しくなる。また、クロックパルスφ１に対してク
ロックパルスφ２の位相が、Ｔ１／２以上のずれを生じ
た場合でも、上記と同様の動作がなされるので、奇数番
目の水平選択線３−１，３−３，・・・と偶数番目の水
平選択線３−２，・・・の選択期間が等しくなる。

【００２７】以上のように、水平シフトレジスタ12に入
力するクロックパルスφ１とクロックパルスφ２との位
相の関係が、Ｔ＝Ｔ１／２以外のずれの場合でも、奇数
番目の水平選択線３−１，３−３，・・・の選択期間と
偶数番目の水平選択線３−２，・・・の選択期間が等し
く、これに対応してＸ方向に配列されているＣＭＤ１の
信号読み出し期間が、奇数番目と偶数番目との画素で等
しくなることになる。

【００２８】（効 果）以上説明したように、本実施の
形態によれば、水平選択線の選択期間が、クロックパル
スφ３，／φ３で制御されるスイッチ44，45，46及び容
量47とで設定されるので、水平シフトレジスタに入力す
るクロックパルスの複雑な制御なしで、水平選択線の選
択期間の時間差に関する問題を発生せずに、画素アレイ
の信号を読み出すことができる。また、水平シフトレジ
スタに入力するクロックパルス１周期の期間で、２画素
分の信号出力を読み出せるので、高速読み出しに有利で
ある。更に、第１の実施の形態よりも回路構成を簡単に
できる。なお、この実施の形態でも水平シフトレジスタ
にＣＭＯＳクロックインバータ回路を用いたものを示し
たが、その具体的な構成については、これに限られるも
のではない。また、本実施の形態では水平選択線の選択
期間を設定するために、クロックパルスφ３，／φ３で
制御されるスイッチ及び容量を選択回路として用いたも
のを示したが、選択回路は図６に示すようなラッチ回路
などの水平走査パルスを保持する機能を有する回路であ
れば、同様に用いることができる。図６に示す選択回路
は、第１及び第２の選択回路ユニット400 ，401 を、直
列接続した反転回路402 ，403をスイッチ44とスイッチ4
5との間に並列に接続して構成している。更に本実施の
形態では、画素としてＣＭＤを用いたものを示したが、
Ｘ・Ｙアドレス型の固体撮像装置に適用することができ
ることは勿論、ラインセンサ、垂直走査回路に適用可能
なことは言うまでもない。

【００２９】〔第３の実施の形態〕 （構 成）次に、第３の実施の形態について説明する。
図７は本発明に係る固体撮像装置の第３の実施の形態を
示す構成図であり、図10に示した従来例と同一の部分に
は同じ符号を付して示している。この実施の形態は請求
項１及び３に対応するもので、図10に示した従来例と異
なる部分は、水平シフトレジスタ30及び選択回路50であ
る。水平シフトレジスタ30の構成は図１に示した第１の
実施の形態の水平シフトレジスタの構成と同様である。
次に、選択回路50の構成について説明する。選択回路50
は、第１の選択回路ユニット51と第２の選択回路52が交
互に水平選択線３（３−１，３−２，・・・，３−ｎ）
の数、すなわち合計ｎ個並んで構成されている。

【００３０】第１の選択回路ユニット51は、高レベル信
号が印加されるとＲ端子に接続し、低レベル信号が印加
されるとＬ端子に接続するスイッチ53と、水平選択スイ
ッチ54とから構成されている。ノードＰ51は水平選択ス
イッチ54のゲート端子に入力され、また水平選択スイッ
チ54のソース端子が水平選択線３−１に、またドレイン
端子が信号線９に、それぞれ接続されるように構成され
ている。水平選択スイッチ54のゲート端子とスイッチ53
を接続し、スイッチ53のＬ端子をグランド線49に接続
し、Ｒ端子を水平走査パルスφｓ１の入力端子とする構
成となっている。そしてスイッチ53はクロックパルスφ
３により制御されるようになっている。

【００３１】第２の選択回路ユニット52は、スイッチ53
のＲ端子に水平走査パルスφｓ２を入力し、スイッチ53
をクロックパルス／φ３により制御するように構成して
いる点以外は、第１の選択回路ユニット51と同様の構成
である。クロックパルスφ３は高レベルと低レベルとの
期間が等しいパルスであり、またクロックパルス／φ３
はクロックパルスφ３の反転クロックパルスである。

【００３２】（作 用）次に図８を用いて、図７に示し
た固体撮像装置の動作を説明する。図８は、水平シフト
レジスタ30と選択回路50の動作、及び垂直選択線２−１
が選択された場合のＣＭＤ信号出力を示すタイミングチ
ャートである。水平シフトレジスタ30には、スタートパ
ルスφＳＴ，クロックパルスφ１，φ２を入力する。ク
ロックパルスφ１，φ２の位相の関係は、周期Ｔ１のク
ロックパルスφ１に対してクロックパルスφ２の位相
が、Ｔ１／２以上のずれを生じた場合を示している。

【００３３】まず、第１の選択回路ユニット51の動作に
ついて説明する。水平走査パルスφｓ１が、クロックパ
ルスφ３の高レベル期間スイッチ53のＲ端子に入力され
るので、ノードＰ51には、水平走査パルスφｓ１，クロ
ックパルスφ３が共に高レベル期間に、高レベル信号が
出力される。ノードＰ51に現れた高レベル信号は、クロ
ックパルスφ３低レベル期間にスイッチ53のＬ端子が接
続されるので、リセットされ低レベル信号となる。水平
走査パルスφｓ１とクロックパルスφ３との位相関係
は、水平走査パルスφｓ１の高レベル期間内にクロック
パルスφ３の高レベル期間が開始・終了されればよい。
このような位相関係のパルスでスイッチ53を制御するこ
とにより、ノードＰ51の高レベル期間は、クロックパル
スφ３の高レベル期間で決定される。

【００３４】次に、第２の選択回路ユニット52の動作に
ついて説明する。水平走査パルスφｓ１を水平走査パル
スφｓ２に変え、スイッチ53を制御するクロックパルス
φ３をクロックパルス／φ３に変える点以外は、上記第
１の選択回路ユニット51の場合と同様である。すなわ
ち、水平走査パルスφｓ２とクロックパルス／φ３との
位相関係を、水平走査パルスφｓ２の高レベル期間内に
クロックパルス／φ３の高レベル期間を開始・終了させ
ることで、ノードＰ52の高レベル期間は、クロックパル
ス／φ３の高レベル期間で決定される。

【００３５】以下、第１及び第２の選択回路ユニット5
1，52の動作が交互に水平選択線３（３−１，３−２，
・・・，３−ｎ）の数だけ順に繰り返される。この結
果、周期Ｔ１のクロックパルスφ１に対してクロックパ
ルスφ２の位相が、Ｔ１／２以上のずれを生じた場合で
も、奇数番目の水平選択線３−１，３−３，・・・の選
択期間と偶数番目の水平選択線３−２，・・・の選択期
間が等しくなる。また、クロックパルスφ１に対してク
ロックパルスφ２の位相が、Ｔ１／２以下のずれを生じ
た場合でも、上記と同様の動作がなされるので、奇数番
目の水平選択線３−１，３−３，・・・と偶数番目の水
平選択線３−２，・・・の選択期間が等しくなる。

【００３６】以上のように、水平シフトレジスタ30に入
力するクロックパルスφ１とクロックパルスφ２との位
相の関係が、Ｔ＝Ｔ１／２以外のずれの場合でも、奇数
番目の水平選択線３−１，３−３，・・・の選択期間と
偶数番目の水平選択線３−２，・・・の選択期間が等し
く、これに対応してＸ方向に配列されているＣＭＤ１の
信号読み出し期間が、奇数番目と偶数番目との画素で等
しくなることになる。

【００３７】（効 果）以上説明したように、本実施の
形態によれば、水平選択線の選択期間が、クロックパル
スφ３，／φ３で制御されるスイッチ53で設定されるの
で、水平シフトレジスタに入力するクロックパルスの複
雑な制御なしで、水平選択線の選択期間の時間差に関す
る問題を発生せずに、画素アレイの信号を読み出すこと
ができる。また、水平シフトレジスタに入力するクロッ
クパルス１周期の期間で、２画素分の信号出力を読み出
せるので、高速読み出しに有利である。更に、第１及び
第２の実施の形態よりも回路構成を簡単にできる。な
お、この実施の形態でも、水平シフトレジスタにＣＭＯ
Ｓクロックインバータ回路を用いたものを示したが、そ
の具体的な構成については、これに限られるものではな
い。また、本実施の形態では、水平選択線の選択期間を
設定するために、クロックパルスφ３，／φ３で制御さ
れるスイッチを選択回路として用いたものを示したが、
選択回路は、図９に示すように複数のスイッチを組み合
わせて構成したものを用いてもよい。図９に示した選択
回路は、第１及び第２の選択回路ユニット500 ，501 を
スイッチ502 ，503 で構成している。更に本実施の形態
では、画素としてＣＭＤを用いたものを示したが、Ｘ・
Ｙアドレス型の固体撮像装置に適用することができるこ
とは勿論、ラインセンサ、垂直走査回路に適用可能なこ
とは言うまでもない。

【００３８】

【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項１記載の発明は、固体撮像装置における水平
走査回路を、水平シフトレジスタと、該水平シフトレジ
スタの走査パルスと他のクロックパルスとを用いて画素
の信号を読み出す選択パルスを順次出力する選択回路と
で構成することにより、水平シフトレジスタに入力する
クロックパルスの複雑な制御なしで、水平選択線の選択
期間の時間差に関する問題を発生せずに、画素アレイの
信号を読み出すことができる。また請求項２記載の発明
は、請求項１記載の固体撮像装置における選択回路をシ
フトレジスタの走査パルスと他のクロックパルスの論理
演算回路で構成することにより、水平シフトレジスタに
入力するクロックパルスの複雑な制御なしで、水平選択
線の選択期間の時間差に関する問題を発生せずに、画素
アレイの信号を読み出すことができる。また請求項３記
載の発明は、請求項１記載の固体撮像装置における選択
回路を、他のクロックパルスで制御される、シフトレジ
スタの走査パルスを伝達するためのスイッチ手段で構成
することにより、水平シフトレジスタに入力するクロッ
クパルスの複雑な制御なしで、水平選択線の選択期間の
時間差に関する問題を発生せずに、画素アレイの信号を
読み出すことができる。また請求項４記載の発明は、請
求項１記載の固体撮像装置における選択回路を、他のク
ロックパルスで制御される、シフトレジスタの走査パル
スを保持するラッチ回路で構成することにより、水平シ
フトレジスタに入力するクロックパルスの複雑な制御な
しで、水平選択線の選択期間の時間差に関する問題を発
生せずに、画素アレイの信号を読み出すことができる。
更に、請求項１〜４記載の各発明は、水平シフトレジス
タに入力するクロックパルス１周期の期間で２画素分の
信号出力を読み出せるので、高速読み出しに有利である
等の効果を備えている。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１の実施の形態
を示す構成図である。

【図２】図１に示した第１の実施の形態の動作を説明す
るためのタイミングチャートである。

【図３】図１に示した第１の実施の形態における選択回
路の他の構成例を示す図である。

【図４】本発明に係る固体撮像装置の第２の実施の形態
を示す構成図である。

【図５】図４に示した第２の実施の形態の動作を説明す
るためのタイミングチャートである。

【図６】図４に示した第２の実施の形態における選択回
路の他の構成例を示す図である。

【図７】本発明に係る固体撮像装置の第３の実施の形態
を示す構成図である。

【図８】図７に示した第３の実施の形態の動作を説明す
るためのタイミングチャートである。

【図９】図７に示した第３の実施の形態における選択回
路の他の構成例を示す図である。

【図10】従来の固体撮像装置を示す構成図である。

【図11】図10に示した従来例の水平シフトレジスタを示
す回路構成図である。

【図12】図10に示した従来例において、クロックパルス
φ１とクロックパルスφ２との位相関係を半周期ずらし
た場合の動作を説明するためのタイミングチャートであ
る。

【図13】図10に示した固体撮像装置において、クロック
パルスφ１とクロックパルスφ２との位相関係を半周期
以下にずらした場合の動作を説明するためのタイミング
チャートである。

【符号の説明】

１ ＣＭＤ ２ 垂直選択線 ３ 水平選択線 ４ グランド線 ５ 非選択用スイッチ ６ 反転回路 ７ 第１の水平選択スイッチ ８ 第２の水平選択スイッチ ９ 信号線 10 垂直走査回路 11 水平走査回路 12 水平シフトレジスタ 13 選択回路 30 水平シフトレジスタ 31 選択回路 32 第１の選択回路ユニット 33 第２の選択回路ユニット 38 反転回路 39 水平選択スイッチ 40 選択回路 41 第１の選択回路ユニット 42 第２の選択回路ユニット 43 非選択スイッチ回路 48 水平選択スイッチ 49 グランド線 50 選択回路 51 第１の選択回路ユニット 52 第２の選択回路ユニット 53 スイッチ 58 水平選択スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 受光素子からなる画素を複数個配列して
   構成した画素アレイと、該画素アレイの各画素を順に走
   査して各画素の信号を読みだす走査回路とを備えた固体
   撮像装置において、前記走査回路は、入力クロックパル
   スの周期に対して同期した走査パルスを順次発生するシ
   フトレジスタと、前記入力クロックパルスとは異なる他
   のクロックパルスと前記シフトレジスタの走査パルスと
   を用いて画素の信号を読み出す選択パルスを順次出力す
   る選択回路とからなることを特徴とする固体撮像装置。
2. 【請求項２】 前記選択回路は、他のクロックパルスと
   シフトレジスタの走査パルスとを論理演算して選択パル
   スを出力する機能を有するように構成されていることを
   特徴とする請求項１記載の固体撮像装置。
3. 【請求項３】 前記選択回路は、シフトレジスタの走査
   パルスを伝達するためのスイッチ手段を有し、該スイッ
   チ手段を他のクロックパルスで制御するように構成され
   ていることを特徴とする請求項１記載の固体撮像装置。
4. 【請求項４】 前記選択回路は、シフトレジスタの走査
   パルスを保持するためのラッチ手段を有し、該ラッチ手
   段を他のクロックパルスで制御するように構成されてい
   ることを特徴とする請求項１記載の固体撮像装置。