JPH0738815A

JPH0738815A - 固体撮像素子

Info

Publication number: JPH0738815A
Application number: JP5198752A
Authority: JP
Inventors: Yuichi Gomi; 祐一五味
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1993-07-19
Filing date: 1993-07-19
Publication date: 1995-02-07

Abstract

(57)【要約】【目的】１フレーム期間内に２種の露光時間の異なる
画素信号を独立に得ることが可能な固体撮像素子を提供
する。【構成】光電変換素子を画素として行列状に２次元に
配列した受光部に対して、水平有効期間内でタイミング
の異なる第１及び第２の読み出し信号を出力する垂直走
査回路１と、水平有効期間内で２度のスタート信号を入
力する水平走査回路２とを設け、２度の読み出し動作を
水平走査期間内で時間をずらして行うようにして、垂直
信号線を複数設けることなく、独立に取り出すように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像素子に関
し、特に１フレーム期間内に画素信号を独立に２度読み
出す機能を備えたＸ−Ｙアドレス型の固体撮像素子に関
する。

【０００２】

【従来の技術】近年、各種の固体撮像素子が開発され、
実用に供せられている。これらの固体撮像素子のうち、
代表的なものとして、ＣＣＤ型固体撮像素子，ＭＯＳ型
固体撮像素子，増幅型固体撮像素子等がある。増幅型固
体撮像素子としては、特開昭６０−１４０７５２号公
報，特開昭６０−２０６０６３号公報等に、電荷変調素
子（Charge Modulation Device：以下ＣＭＤと略称す
る）を用いたものが開示されている。また、ＣＭＤ型固
体撮像素子における非破壊読み出しについては、T. Nak
amura et al., "A New Mos Image Sensor Operating in
a Nondestructive Readout Mode", IEDM Dig. Tech. P
apers p. 353 (1986) 等に詳しく記載されている。

【０００３】これらの固体撮像素子は、いずれも光電変
換機能を有する画素をマトリックス状に配列し、ＣＣＤ
型固体撮像素子においては電荷転送方式により、ＭＯＳ
型固体撮像素子及び増幅型固体撮像素子においてはＸ−
Ｙアドレス方式により、画素を走査して映像信号を読み
出すように構成されている。このため、これらの固体撮
像素子においては、固体撮像素子を構成する各画素が一
定時間露光されたのち順次走査され、この走査に伴い１
画面分の画素信号が出力されるようになっている。

【０００４】次に、従来の固体撮像素子の一例として、
ＣＭＤ固体撮像素子の構成例を説明する。図21は、ＣＭ
Ｄ固体撮像素子の回路構成を示す図である。各画素を構
成するＣＭＤ111-11，111-12，・・・ 111-mnをマトリック
ス状に配列し、その各ドレインには共通にビデオ電圧Ｖ
_DD（＞０）を印加する。Ｘ方向に配列された各行のＣＭ
Ｄ群のゲート端子は、行ライン112-1 ，112-2 ，・・・ 11
2-m にそれぞれ接続し、Ｙ方向に配列された各列のＣＭ
Ｄ群のソース端子は、列ライン113-1 ，113-2，・・・ 113
-n にそれぞれ接続する。そして列ライン113-1 ，113-2
，・・・ 113-nは、それぞれ列選択用トランジスタ114-1
，114-2 ，・・・ 114-n 及び反選択用トランジスタ115-1
，115-2 ，・・・ 115-n を介して、ビデオライン116 及
びＧＮＤに接地されたライン117 に、それぞれ共通に接
続する。ビデオライン116 は、入力が仮想接地された電
流−電圧変換型のプリアンプ122 に接続され、プリアン
プ122 の出力端子119 には、負極性の映像信号が時系列
で読み出されるようになっている。

【０００５】また、行ライン112-1 ，112-2 ，・・・ 112-
m は垂直走査回路120 に接続され、それぞれ信号φ_G1，
φ_G2，・・・ φ_Gmが印加されるようになっており、また列
選択用トランジスタ114-1 ，114-2 ，・・・ 114-n 及び反
選択用トランジスタ115-1 ，115-2 ，・・・ 115-n のゲー
ト端子は、水平走査回路121 に接続され、それぞれ信号
φ_S1，φ_S2，・・・ φ_Sn及びそれらの反転信号が印加され
るようになっている。更に垂直走査回路120 のバイアス
端子Ｖ₁，Ｖ₂，Ｖ₃，Ｖ₄には、蓄積電圧Ｖ_INT，読
み出し電圧Ｖ_RD，リセット電圧Ｖ_RS，オーバーフロー電
圧Ｖ_OFが、それぞれ印加されるようになっている。

【０００６】図22は、図21に示したＣＭＤ固体撮像素子
の動作を説明するための信号波形図である。行ライン11
2-1 ，112-2 ，・・・ 112-m に印加する信号φ_G1，φ_G2，
・・・φ_Gmは、読み出しゲート電圧Ｖ_RD，リセット電圧Ｖ
_RS，オーバーフロー電圧Ｖ_OF，蓄積電圧Ｖ_INTよりな
り、非選択行においては、水平映像有効期間中は
Ｖ_INT、水平帰線期間中はＶ_OFとなり、選択行において
は、水平映像有効期間中はＶ_RD、水平帰線期間中はＶ_RS
となる。また列選択用トランジスタ114-1 ，114-2 ，・・
・ 114-n のゲート端子に印加する信号φ_S1，φ_S2，・・・
φ_Snは、列ライン113-1，113-2 ，・・・ 113-n を選択す
るための信号で、“Ｌ”レベルは列選択用トランジスタ
114-1 ，114-2 ，・・・ 114-n をオフ、反選択用トランジ
スタ115-1 ，115-2 ，・・・ 115-n をオンとし、“Ｈ”レ
ベルは列選択用トランジスタ114-1 ，114-2 ，・・・ 114-
n をオンとし、反選択用トランジスタ115-1 ，115-2 ，
・・・ 115-nをオフとする電圧値になるように設定されて
いる。

【０００７】また、特開平４−８６１６６号公報に開示
されているように、水平方向一ライン分の画素信号を保
持できるように構成したものにおいては、水平帰線期間
中に画素信号の保持動作を行い、水平映像有効期間中に
保持された画素信号を取り出すため、水平映像有効期間
中はＶ_OF、水平帰線期間中は選択行においてはＶ_RD又は
Ｖ_RS、非選択行においてはＶ_INTとなるように構成され
ている。

【０００８】

【発明が解決しようとする課題】ところで、上記構成の
固体撮像素子においては、例えば被写体の明るい部分に
対してシャッター等により露光条件の適正化がなされた
場合、被写体の暗い部分に相当する画素での露光量は小
さくなり、固体撮像素子自身の発生するランダムノイズ
や固定パターンノイズ等の雑音の影響を受け易くなる。
一方、被写体の暗い部分に対して露光条件の適正化がな
された場合は、被写体の明るい部分に相当する画素では
オーバー露光になり、画素信号が飽和してしまったりす
る。これは、従来の固体撮像素子では、１フレームに１
回、全画素同一の露光時間の画素信号しか得られないた
めである。

【０００９】本発明は、従来の固体撮像素子における上
記問題点を解消するためになされたもので、１フレーム
期間内に２種の露光時間の異なる画素信号を独立に得る
ことが可能な固体撮像素子を提供することを目的とする
ものである。

【００１０】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、光電変換素子を画素として行列
状に２次元に配列した受光部と、該受光部の各画素の光
蓄積電荷信号を順次アドレスして読み出すための水平及
び垂直走査回路とを備えた固体撮像素子において、前記
垂直走査回路を、一定のパルス幅を有する単一のパルス
を順次シフトして出力させるシフトパルス発生手段と、
該シフトパルス発生手段から出力されるシフトパルスを
入力し、該シフトパルスの立ち上がり及び立ち下がりに
同期して対応する画素行を選択し、各選択時点において
第１の読み出し動作並びに第２の読み出し動作を水平走
査期間内の異なるタイミングで行うパルスを生成する手
段とで構成するか、又は第１及び第２のパルスを複合し
たパルスを順次シフトして出力させるシフトパルス発生
手段と、該シフトパルス発生手段から出力されるシフト
パルスとコントロール信号により前記第１及び第２のパ
ルスを識別し、各パルスに同期して対応する画素行を選
択し、各選択時点において第１の読み出し動作並びに第
２の読み出し動作を水平走査期間内の異なるタイミング
で行うパルスを生成する手段とで構成するものである。

【００１１】このように構成した固体撮像素子において
は、垂直走査回路内をシフトする一定のパルス幅を有す
る単一のパルスの立ち上がり及び立ち下がりに同期し
て、あるいは第１及び第２のパルスに同期して画素行が
選択され、各選択時点において第１の読み出し動作及び
第２の読み出し動作が、水平走査期間内の異なるタイミ
ングで行われる。これにより１フレーム期間内に２種の
露光時間の異なる画素信号を独立に得ることが可能な固
体撮像素子を実現することができる。

【００１２】次に、本発明を概念図を用いて、更に詳細
に説明する。図１は、本発明に係る固体撮像素子を説明
するための概念図である。図において、１は垂直走査回
路、２は水平走査回路、３は光電変換素子を画素として
行列状に２次元に配列した受光部である。垂直走査回路
１は水平有効期間内でタイミングの異なる第１及び第２
の読み出し信号を出力するようになっており、図１に示
した概念図では、第１及び第２の読み出し動作がｎライ
ン分ずれて動作している場合の態様を示している。

【００１３】図２は、図１に示した固体撮像素子の動作
を示すタイミングチャートである。１-1，１-2，１-3，
・・・１ -n は、垂直走査回路１から出力される走査パル
スであり、ｎＨの間隔で水平有効期間内の異なるタイミ
ングで“Ｈ”レベルとなり、“Ｈ”レベルとなる期間、
画素信号の読み出し動作が行われる。ここで第１の読み
出しタイミングをで、第２の読み出しタイミングを
で示している。垂直走査回路１からこのようなパルスが
出力される時、図１の水平走査回路２に、図２のＨＳＴ
で示すように、水平有効期間内で２度スタート信号を入
力すると、信号出力端子４には、Ｓｉｇ．で示すタイミ
ングで画素信号が現れる。Ｓｉｇ．中に示す数字は何ラ
イン目の画素信号であるかを表しており、また斜線を付
している部分は第２の読み出しの画素信号を示してい
る。ここで第１及び第２の読み出しにおける画素信号
は、混合されることなく独立に扱うことができる。

【００１４】次に、本発明に係る固体撮像素子を図３に
示す他の概念図を用いて説明する。この概念図に示す固
体撮像素子は、図１に示したものと異なり、水平帰線期
間に画素信号を読み出し保持し、水平有効期間に外部に
取り出すように構成したものである。図３に示す固体撮
像素子において図１に示したものと異なる点は、１ライ
ン分の画素信号を保持するためのメモリを２ライン分持
っている点で、ここでは第１の読み出し動作時の第１の
１ラインメモリを５で、第２の読み出し動作時の第２の
１ラインメモリを６で示している。

【００１５】図４は、図３に示した固体撮像素子の動作
を示すタイミングチャートで、垂直走査回路１から出力
されるパルス１-1，１-2，１-3，・・・１-nは、ｎＨの間
隔で水平帰線期間内の異なるタイミングで“Ｈ”レベル
となり、この“Ｈ”レベルとなる期間に画素信号の読み
出し動作が行われ、１ラインメモリ５，６に保持され
る。その後、水平走査回路２にＨＳＴで示すようなスタ
ートパルスが与えられると、水平有効期間に、信号出力
端子４-1，４-2には、Ｓｉｇ．１，Ｓｉｇ．２で示すタ
イミングで画素信号が現れる。

【００１６】上記図１，図３に示したいずれの固体撮像
素子においても、２度の読み出し動作を時間をずらして
行っているため、それぞれの読み出し動作での画素信号
は、受光部３内の垂直信号線を、従来のままで、特に複
数設けることなく、独立に取り出すことができる。

【００１７】

【実施例】次に具体的な実施例について説明する。図５
は、本発明に係る１フレーム期間内に画素信号を独立に
２度読み出す機能を備えた固体撮像素子の第１実施例の
主要部である垂直走査回路の構成を示す回路構成図であ
る。この実施例における垂直走査回路は、シフトレジス
タ11及びパルス生成部12とで構成されている。

【００１８】次に、上記垂直走査回路に用いられている
シフトレジスタ11を図６を用いて説明する。このシフト
レジスタ11は、図６に示すように、クロックドインバー
タ４段によって、図中破線で囲んだ１ユニット11Ｕを構
成している。このシフトレジスタをシンボルを用いて示
すと図７に示すように表される。図６及び図７におい
て、ＶＣＫ１，ＶＣＫ２，＊ＶＣＫ１，＊ＶＣＫ２はシ
フトレジスタを駆動するクロックであり、＊ＶＣＫ１，
＊ＶＣＫ２はそれぞれＶＣＫ１，ＶＣＫ２の反転クロッ
クを示している。またＶＳＴはスタートパルスである。

【００１９】図８は、図６及び図７に示したシフトレジ
スタ11の動作を説明するためのタイミングチャートであ
る。シフトレジスタの初段ユニットの入力にスタートパ
ルスＶＳＴが印加されることにより、クロックＶＣＫ１
又はＶＣＫ２の立ち下がりに同期して、出力Ｓｎ−ｍ
（ｎ＝１，２，・・・、ｍ＝１，２，３，４）が現れる。
ここでＳｎ−ｍ（ｎ＝１，２，・・・、ｍ＝１，２，３，
４）は、ｎ段目のシフトレジスタユニットのｍ段目のク
ロックドインバータの出力を示している。

【００２０】図５において、パルス生成部12の単位ユニ
ット12Ｕは、１個のインバータ，２個の２入力ＯＲ，及
び１個の２入力ＮＡＮＤから構成されており、ｎ段目の
出力Ｐｎを論理式で表現すると、数１で表される。

【００２１】

【数１】

【００２２】ここでＳｎ−ｍ（ｎ＝１，２，・・・、ｍ＝
１，２，３，４）は、シフトレジスタの出力を表す。上
記数１から分かるように、パルス生成部出力Ｐｎが
“Ｈ”レベルとなる条件は、以下の２通りである。（１）−１：（Ｓｎ−２）が“Ｌ”レベル且つ（Ｓｎ−
４）が“Ｈ”レベル（１）−２：（Ｓ（ｎ＋１）−１）と（Ｓ（ｎ＋１）−
２）が共に“Ｌ”レベル

【００２３】図９は、図５に示した構成の垂直走査回路
の動作を説明するためのタイミングチャートである。Ｖ
ＣＫ１，ＶＣＫ２はシフトレジスタ11の駆動パルス、Ｖ
ＳＴはシフトレジスタ11のスタートパルスで、ある幅を
有している。Ｓ１−４〜Ｓ４−４はシフトレジスタ11の
出力で、ＶＣＫ１又はＶＣＫ２の立ち下がりに同期して
いる。Ｐ１〜Ｐ４はパルス生成部12の出力である。ここ
で２段目のパルス生成部の出力Ｐ２に注目して説明す
る。

【００２４】シフトパルスＳ２−４の立ち上がりタイミ
ングにおいては、条件（１）−２から、パルス生成部出
力Ｐ２はｔ₁〜ｔ₂の期間において、シフトパルスＳ３
−１，Ｓ３−２が共に“Ｌ”レベルとなるため、“Ｈ”
レベルとなる。また立ち下がりタイミングにおいては、
条件（１）−１から、ｔ₃〜ｔ₄の期間において、シフ
トパルスＳ２−２が“Ｌ”レベル、Ｓ２−４が“Ｈ”レ
ベルとなるため、パルス生成部出力Ｐ２は“Ｈ”レベル
となる。ここで期間ｔ₁〜ｔ₂と、ｔ₃〜ｔ₄は１水平
走査期間内では重複しない。

【００２５】したがって、シフトパルスの立ち上がりで
第１の読み出しが、立ち下がりで第２の読み出しが行わ
れる。各読み出しにおける露光時間は、第１の読み出し
ではシフトパルスの“Ｌ”レベル期間に相当する時間と
なり、第２の読み出しではシフトパルスの“Ｈ”レベル
期間に相当する時間となる。

【００２６】また図９中に示した駆動パルスＶＣＫ１に
おけるＴ₂期間内で、第１及び第２の読み出しが行われ
るので、シフトレジスタ11の駆動パルスのタイミングの
制御により、第１及び第２の読み出しは、水平有効期間
又は水平帰線期間のどちらでも行うことができる。

【００２７】以上説明したように、図５に示した構成の
垂直走査回路によれば、シフトパルスの立ち上がり及び
立ち下がりで、第１及び第２の読み出し動作を水平走査
期間内の異なるタイミングで行うことができ、Ｘ−Ｙア
ドレス方式の固体撮像素子に適用できる。

【００２８】次に、第２実施例として、本発明を増幅型
固体撮像素子であるＣＭＤ受光素子を用いたイメージセ
ンサに適用した場合の垂直走査回路について説明する。
ＣＭＤ受光素子から映像信号を出力させる場合、２次元
アレイ状に配列されたＣＭＤ受光素子の各行の共通ゲー
トラインに印加する信号としては、蓄積電圧Ｖ_INT，オ
ーバーフロー電圧Ｖ_OF，読み出し電圧Ｖ_RD，及びリセッ
ト電圧Ｖ_RSの４つの電圧を時系列に組み合わせたパルス
信号が必要とされる。このような信号をＣＭＤ受光素子
のゲートに印加するためには、選択／非選択の２値の論
理出力が各走査段から得られる構成の回路と、レベルミ
ックス回路とを備えた垂直走査回路が用いられる。

【００２９】レベルミックス回路としては、図10に示す
回路構成のものがある。図10において、Ｓは“Ｌ”レベ
ルで選択、“Ｈ”レベルで非選択となる信号である。Ｒ
Ｄ／ＲＳはＶ_RDとＶ_RSの２値信号であり、Ｓが“Ｌ”レ
ベルの時は、Ｖ_RD又はＶ_RSが出力される。一方、Ｓが
“Ｈ”レベルの時は、クロックφに同期して、Ｖ_OF又は
Ｖ_INTが出力され、４値レベルのゲートライン印加信号
Ｇが得られるようになっている。なお＊φはφの反転ク
ロックである。

【００３０】図11は、第２実施例の垂直走査回路の回路
構成を示す図である。図５に示した第１実施例の垂直走
査回路との違いは、図10で説明したレベルミックス回路
23を設けていることと、このレベルミックス回路23を用
いた場合、“Ｌ”レベルが選択となるので、パルス生成
部22の出力が、数１と論理が逆になっている点である。

【００３１】図12は、図11に示した垂直走査回路の動作
を説明するためのタイミングチャートである。ＶＣＫ１
及びＶＣＫ２は、シフトレジスタ21の駆動パルスであ
る。ＶＣＫ10は、レベルミックス回路23に用いる、オー
バーフロー電圧Ｖ_OF及び蓄積電圧Ｖ_INTのタイミングを
決めるクロックであり、ＲＤ／ＲＳもまたレベルミック
ス回路23に用いる、読み出し電圧Ｖ_RDとリセット電圧Ｖ
_RSの２値の信号である。ＶＳＴはシフトレジスタ21のス
タートパルス、Ｓ１−４〜Ｓ３−４はシフトレジスタ21
の出力である。Ｐ１〜Ｐ３はパルス生成部22の出力で、
“Ｌ”レベルとなるタイミングは、図９に示した第１実
施例の“Ｈ”レベルとなるタイミングと同じである。こ
れらのパルス生成部の出力Ｐ１〜Ｐ３がレベルミックス
回路23に与えられると、Ｐ１〜Ｐ３が“Ｌ”レベルとな
る期間、レベルミックス回路23の出力Ｇ１〜Ｇ３には、
ＲＤ／ＲＳ信号が現れる。そして、読み出し電圧Ｖ_RDと
なる期間に読み出し動作が行われ、リセット電圧Ｖ_RSと
なる期間にリセット動作が行われる。一方、Ｐ１〜Ｐ３
が“Ｈ”レベルである期間は、ＶＣＫ10に同期してオー
バーフロー電圧Ｖ_OF又は蓄積電圧Ｖ_INTが出力Ｇ１〜Ｇ
３に現れる。なお、図12において、は第１の読み出し
タイミング、は第２の読み出しタイミングを示してお
り、またＴ_int1は第１の読み出しタイミングにおける信
号の露光時間、Ｔ_int2は第２の読み出しタイミングにお
ける信号の露光時間を示している。

【００３２】このように画素としてＣＭＤ受光素子を用
いた固体撮像素子の場合においても、第１実施例と同様
にシフトパルスの立ち上がり及び立ち下がりで、第１及
び第２の読み出し動作を水平走査期間内の異なるタイミ
ングで行うことができ、露光時間の異なる２種の信号を
独立に読み出すことができる。

【００３３】また、ＣＭＤ受光素子のように非破壊読み
出し可能な素子においては、第１又は第２の読み出し直
後のリセット動作を省くことにより、第１及び第２の読
み出しにおける露光期間を重複させ、一方の露光時間を
１フレームとすることができる。

【００３４】次に、第３実施例について説明する。この
第３実施例も受光素子としてＣＭＤを用いた固体撮像素
子に本発明を適用したものであるが、本実施例は第１及
び第２の読み出しにおける露光時間が独立に可変できる
ように構成した点を特徴としている。

【００３５】図13は、本実施例の垂直走査回路の回路構
成を示す図である。図において、31はシフトレジスタ
で、先の各実施例と同様に単位ユニット31Ｕは４段のク
ロックドインバータから構成されている。32はパルス生
成部で、単位ユニット32Ｕは、インバータ，２入力ＡＮ
Ｄ，及び２入力ＯＲ回路から構成されている。ｎ段目の
パルス生成ユニット32Ｕの出力Ｐｎは、第１実施例と同
様に、ｎ段目のシフトレジスタユニット31Ｕのｍ段目の
クロックドインバータの出力を、Ｓｎ−ｍ（ｎ＝１，
２，・・・、ｍ＝１，２，３，４）で表すと、数２のよう
な論理式で表される。

【００３６】

【数２】

【００３７】したがってパルス生成ユニットの出力Ｐｎ
が“Ｌ”レベルとなる条件は、以下の２通りである。（２）−１：（Ｓ（ｎ＋１）−１）と（Ｓ（ｎ＋１）−
２）が共に“Ｌ”レベル（２）−２：（Ｓ（ｎ＋１）−１）と（Ｓｎ−２）が
“Ｌ”レベル且つ（Ｓｎ−４）が“Ｈ”レベル

【００３８】なお、パルス生成ユニット32Ｕは、トラン
ジスタレベルでは図14のようにも表すことができる。ま
た図13において、33はレベルミックス回路で、単位ユニ
ット33Ｕは図10に示した構成と同じ構成である。

【００３９】図15は、図13に示した構成の垂直走査回路
の動作を説明するためのタイミングチャートである。Ｖ
ＣＫ１及びＶＣＫ２は、シフトレジスタ31の駆動パルス
である。ＶＣＫ10は、レベルミックス回路33に用いるＶ
_OF及びＶ_INTのタイミングを決めるクロックであり、Ｒ
Ｄ／ＲＳもまたレベルミックス回路33に用いるＶ_RDとＶ
_RSの２値の信号である。ＶＳＴはシフトレジスタ31のス
タートパルスで、第１と第２の読み出しの間隔に相当す
る幅を持った読み出し用パルスと、第１の読み出しにお
ける露光時間を決めるために必要となるリセット用のパ
ルスを、図15に示すようにＶＣＫ１に同期したタイミン
グで、複合したものである。Ｓ１−４〜Ｓ３−４はシフ
トレジスタ31の出力である。Ｐ１〜Ｐ３はパルス生成部
32の出力であり、“Ｌ”レベルとなる期間が選択期間と
なる。Ｇ１〜Ｇ３はレベルミックス回路33の出力で、Ｃ
ＭＤ受光素子を動作させるための４値レベルの信号であ
り、各行の共通ラインに印加されるようになっている。

【００４０】ここで、２段目のパルス生成部の出力Ｐ２
に着目して説明する。パルス生成部32の出力Ｐ２は、リ
セットのタイミングにおいては、ｔ₁〜ｔ₂の期間、シ
フトパルスＳ３−１とＳ３−２が共に“Ｌ”レベルとな
るため、条件（２）−１から“Ｌ”レベルとなる。また
読み出しのタイミングでは、シフトパルスＳ２−４の立
ち上がりにおいて、ｔ₃〜ｔ₄の期間、シフトパルスＳ
３−１とＳ３−２が共に“Ｌ”レベルとなるため、条件
（２）−１からパルス生成部出力Ｐ２は“Ｌ”レベルと
なり、シフトパルスＳ２−４の立ち下がりにおいては、
ｔ₅〜ｔ₆の期間、シフトパルスＳ３−１とＳ２−２が
“Ｌ”レベルで、シフトパルスＳ２−４が“Ｈ”レベル
となるため、条件（２）−２からパルス生成部出力Ｐ２
は“Ｌ”レベルとなる。ここでｔ₃〜ｔ₄とｔ₅〜ｔ₆
の期間は１水平走査期間内では重複しない。

【００４１】レベルミックス回路33に、ｔ₁〜ｔ₂，ｔ
₃〜ｔ₄，ｔ₅〜ｔ₆の期間、“Ｌ”レベルとなるパル
ス生成部出力Ｐ２が入力されると、これらの期間にレベ
ルミックス回路33の出力Ｇ２には、ＲＤ／ＲＳが現れ、
その他の期間には、ＶＣＫ10が“Ｈ”レベルの時はＶ
_INTが、ＶＣＫ10が“Ｌ”レベルの時はＶ_OFが現れ、図
15に示す４値レベルの信号が得られる。なお図15におい
て、○印Ｒはリセットタイミングを示している。

【００４２】したがって、読み出し用パルスの立ち上が
りで第１の読み出しが、立ち下がりで第２の読み出しが
行われる。そして第１の読み出しにおける露光時間は、
リセット用パルスと読み出し用パルスの間隔で、また第
２の読み出しにおける露光時間は、読み出し用パルスの
幅で、それぞれ制御することができる。

【００４３】また第１及び第２の読み出しは、図15中に
示した駆動パルスＶＣＫ１におけるＴ₂期間内で行われ
るので、シフトレジスタ31の駆動パルスのタイミング制
御により、読み出し動作を水平有効期間又は水平帰線期
間のどちらでも行うことができる。

【００４４】以上説明したように、図13に示した構成の
第３実施例の垂直走査回路によれば、シフトパルスの立
ち上がり及び立ち下がりで、第１及び第２の読み出し動
作を、水平走査期間内の異なるタイミングで行うことが
でき、それぞれの読み出しにおける露光時間は独立に可
変できる。なお本実施例においても、受光画素に非破壊
読み出し可能な素子を用いることにより、第１及び第２
の読み出しにおける露光時間を重複させることが可能で
ある。

【００４５】次に、第４実施例について説明する。この
実施例も受光素子としてＣＭＤを用いた固体撮像素子に
本発明を適用したものである。図16は、本実施例の垂直
走査回路の回路構成を示す図である。図において、41は
シフトレジスタで、単位ユニット41Ｕは２段のクロック
ドインバータから構成されている。42はパルス生成部
で、単位ユニット42Ｕは、シフトレジスタ41の出力に同
期してコントロール信号ＣＯＮＴを伝達させるためのト
ランスファゲートと２個のインバータと、コントロール
信号ＣＯＮＴのレベルにより、クロック信号ＣＫＲＤ１
とＣＫＲＤ２を切り換え出力するＣＭＯＳスイッチと、
及びＣＭＯＳスイッチからの出力とシフトレジスタ41の
出力が入力される２入力ＮＡＮＤとで構成されている。
43はレベルミックス回路で、単位ユニット43Ｕは図10に
示したものと同じ構成である。

【００４６】図17は、図16に示した垂直走査回路の動作
を説明するためのタイミングチャートである。ＶＣＫ１
及びＶＣＫ２は、シフトレジスタ41の駆動パルスであ
る。ＶＶＳＴはシフトレジスタ41のスタートパルスで、
第１及び第２の読み出しタイミング，で、それぞれ
駆動パルスの１周期分“Ｈ”レベルとなるパルスを複合
したものである。ＣＯＮＴは、第１及び第２の読み出し
タイミングを、そのレベルで識別するための信号で、こ
こでは第１の読み出しタイミングを“Ｈ”レベルで、第
２の読み出しタイミングを“Ｌ”レベルで識別するよう
にしている。

【００４７】ＣＫＲＤ１及びＣＫＲＤ２は、１水平走査
期間内における読み出し動作を行うタイミングを決める
ためのクロック信号である。ＲＤ／ＲＳ及びＶＣＫ10
は、先に述べた第２及び第３実施例と同様に、レベルミ
ックス回路43に用いる信号で、ここではＶＣＫ１とＶＣ
Ｋ10は同じタイミングとしている。Ｓ１〜Ｓ３はシフト
レジスタ41の出力で、ＶＣＫ１の立ち下がりに同期して
いる。Ｃ１，Ｃ２はパルス生成部内を伝達するコントロ
ール信号で、シフトレジスタ出力に同期している。Ｐ１
〜Ｐ３はパルス生成部42の出力である。Ｇ１〜Ｇ３はレ
ベルミックス回路43の出力であり、ＣＭＤ受光素子を動
作させるための４値レベルの信号で、各行の共通ライン
に印加されるようになっている。

【００４８】ここで、２段目のパルス生成部の出力Ｐ２
に着目して説明する。パルス生成部出力Ｐ２は、第１の
読み出しタイミングでは、コントロール信号Ｃ２が
“Ｈ”レベルであるので、パルス生成ユニット内のＣＭ
ＯＳスイッチの出力はＣＫＲＤ１となり、これとシフト
レジスタ出力Ｓ２とのＮＡＮＤ出力となるため、ｔ₁〜
ｔ₂及びｔ₃〜ｔ₄の期間、“Ｌ”レベルとなる。一
方、第２の読み出しタイミングにおいては、コントロー
ル信号Ｃ２が“Ｌ”レベルで、ＣＭＯＳスイッチの出力
はＣＫＲＤ２となるので、これとシフトレジスタ出力Ｓ
２とのＮＡＮＤをとると、ｔ₅〜ｔ₇の期間、“Ｌ”レ
ベルとなる。このパルス生成部出力Ｐ２がレベルミック
ス回路43に与えられると、その出力Ｇ２には、Ｐ２が
“Ｌ”レベルの時、Ｖ_RD又はＶ_RSが、Ｐ２が“Ｈ”レベ
ルの時、Ｖ_OF又はＶ_INTが現れ、図17に示す４値レベル
の信号となり、Ｖ_RDとなるｔ₁〜ｔ₂期間に第１の読み
出し動作、ｔ₅〜ｔ₆期間に第２の読み出し動作が行わ
れる。ここで、ｔ₁〜ｔ₂とｔ₅〜ｔ₆の期間は１水平
走査期間内で重複しない。なおｔ₃〜ｔ₄及びｔ₆〜ｔ
₇の期間はリセット期間である。また各読み出しにおけ
る露光時間は、各タイミングでシフトされる“Ｈ”レベ
ルとなるパルス間隔に相当する。

【００４９】また読み出し動作の行われるタイミング
は、クロック信号ＣＫＲＤ１及びＣＫＲＤ２で決まるた
め、これらのクロック信号を制御することにより、第１
及び第２の読み出しは、水平有効期間又は水平帰線期間
のどちらでも行うことができる。

【００５０】以上説明したように、図16に示した構成の
垂直走査回路によれば、第１及び第２のタイミングでシ
フトするシフトパルスに同期して、第１及び第２の読み
出し動作を水平帰線期間内の異なるタイミングで行うこ
とができる。また、本実施例においても、受光画素に非
破壊読み出し可能な素子を用いることによって、第１及
び第２の読み出しにおける露光時間を重複させることが
可能である。

【００５１】更に本実施例では、シフトレジスタにおい
て、駆動パルス１周期分“Ｈ”レベルであるパルスを、
情報の伝達に用いたものを示したが、もちろん“Ｌ”レ
ベルの部分を情報の伝達に使うことも可能であり、また
コントロール信号についても、第１及び第２の読み出し
タイミング識別の情報伝達レベルは、実施例と異ならせ
ることが可能なことは明らかである。

【００５２】次に第５実施例について説明する。この実
施例も受光素子としてＣＭＤを用いた固体撮像素子に本
発明を適用したものであり、第３実施例と同様に第１及
び第２の読み出しにおける露光時間が独立に可変できる
ように構成した点を特徴としている。

【００５３】図18は、本実施例の垂直走査回路の回路構
成を示す図である。図において、51はシフトレジスタ
で、単位ユニット51Ｕは第４実施例と同様に、２段のク
ロックドインバータで構成されている。52はパルス生成
部であり、その単位ユニット52Ｕは、シフトパルスの立
ち上がり及び立ち下がりを検出するために、２入力ＯＲ
52Ｕ１と２入力ＡＮＤ52Ｕ２を設けている点と、２入力
ＮＡＮＤ52Ｕ３の一方の入力端子が２入力ＡＮＤ52Ｕ２
の出力端子に接続されている点以外は、第４実施例のパ
ルス生成ユニット42Ｕと同じ構成である。ここでｎ段目
のパルス生成ユニット52Ｕの２入力ＡＮＤ52Ｕ２の出力
をＡｎとすると、Ａｎは数３のような論理式で表され
る。

【００５４】

【数３】

【００５５】ここで、Ｓｎ−ｍ（ｎ＝１，２，・・・、ｍ
＝１，２）は、ｎ段目のシフトレジスタユニットのｍ段
目のクロックドインバータの出力を表している。

【００５６】したがって、Ａｎが“Ｈ”レベルとなる条
件は、（３）−１：（Ｓｎ−１）と（Ｓｎ−２）が共に“Ｈ”
レベル（３）−２：（Ｓ（ｎ＋１）−１）と（Ｓｎ−２）が共
に“Ｈ”レベルとなる。数３の論理式で表される回路は、トランジスタ
レベルでは図19のようにも表すことができる。図19にお
いて、＊Ｓｎ−１，＊Ｓｎ−２，＊Ｓ（ｎ＋１）−１
は、それぞれＳｎ−１，Ｓｎ−２，Ｓ（ｎ＋１）−１の
反転信号を示している。また、図18において、53はレベ
ルミックス回路で、単位ユニット53Ｕは先に示した実施
例と同様に図10に示したものと同じ構成である。

【００５７】図20は、図18に示した垂直走査回路の動作
を説明するためのタイミングチャートである。ＶＣＫ１
及びＶＣＫ２はシフトレジスタ51の駆動パルスである。
ＶＳＴはシフトレジスタ51のスタートパルスで、第１及
び第２の読み出しタイミング，で“Ｈ”レベルとな
るパルスを複合したものである。ここで“Ｈ”レベルと
なる期間は、第１の読み出しタイミングでは駆動パルス
１周期分の幅、第２の読み出しタイミングでは、ある幅
を持たせている。ＣＯＮＴは第１及び第２の読み出しタ
イミングを、そのレベルで識別するための信号で、ここ
では第１の読み出しタイミングを“Ｈ”レベル、第２の
読み出しタイミングを“Ｌ”レベルで識別するようにし
ている。ＣＫＲＤ１及びＣＫＲＤ２は、１水平走査期間
内における読み出し動作を行うタイミングを決めるため
のクロック信号である。

【００５８】ＲＤ／ＲＳ及びＶＣＫ10は、先に述べた実
施例と同様に、レベルミックス回路53に用いる信号で、
ここではＶＣＫ10はシフトレジスタ51の駆動パルスＶＣ
Ｋ１と同じタイミングとしている。Ｓ１−２〜Ｓ３−２
は、ＶＣＫ１又はＶＣＫ２の立ち下がりに同期してシフ
トするシフトレジスタ51の出力、Ａ１〜Ａ３はパルス生
成ユニット内の２入力ＡＮＤ52Ｕ２の出力、Ｃ１〜Ｃ３
はパルス生成部内をシフトレジスタ51の出力に同期して
伝達するコントロール信号、Ｐ１〜Ｐ３はパルス生成部
52の出力である。Ｇ１〜Ｇ３はレベルミックス回路53の
出力であり、ＣＭＤ受光素子を動作させるための４値レ
ベルの信号で、各行の共通ラインに印加されるようにな
っている。

【００５９】次に、２段目のパルス生成部の出力Ｐ２に
着目して説明する。まず第１の読み出しタイミングにお
いては、パルス生成ユニット内の２入力ＡＮＤ52Ｕ２の
出力Ａ２は、ｔ₁〜ｔ₄の期間は、シフトパルスＳ２−
２及びＳ３−１が共に“Ｈ”レベルとなるため、前述の
条件（３）−２から“Ｈ”レベルとなり、またｔ₄〜ｔ
₆の期間は、シフトパルスＳ２−２及びＳ２−１が共に
“Ｈ”レベルとなるため、条件（３）−１から“Ｈ”レ
ベルとなる。この時、コントロール信号Ｃ２は“Ｈ”レ
ベルとなっているため、パルス生成ユニット内のＣＭＯ
Ｓスイッチの出力には、ＣＫＲＤ１が現れている。した
がって、このＣＫＲＤ１と、ｔ₁〜ｔ₆の期間“Ｈ”レ
ベルとなっているＡ２のＮＡＮＤをとると、パルス生成
部52の出力Ｐ２は、ｔ₂〜ｔ₃及びｔ₄〜ｔ₅の期間
“Ｌ”レベルとなる。この出力Ｐ２をレベルミックス回
路53に入力すると、その出力Ｇ２は、ｔ₂〜ｔ₃期間は
Ｖ_RD、ｔ₄〜ｔ₅期間はＶ_RSとなり、ｔ₂〜ｔ₃期間に
第１の読み出し動作、ｔ₄〜ｔ₅期間にリセット動作が
行われる。

【００６０】第２の読み出しタイミングでは、シフトパ
ルスＳ２−２の立ち上がりにおいて、ｔ₇〜ｔ₁₀の期
間、シフトパルスＳ２−２及びＳ３−１が共に“Ｈ”レ
ベルとなるため、条件（３）−２からパルス生成ユニッ
ト内の２入力ＡＮＤ52Ｕ２の出力Ａ２は“Ｈ”レベルと
なる。この時、コントロール信号Ｃ２は“Ｌ”レベルと
なっているため、パルス生成ユニット内のＣＭＯＳスイ
ッチの出力には、ＣＫＲＤ２が現れている。したがっ
て、パルス生成部52の出力Ｐ２は、ＣＫＲＤ２とＡ２の
ＮＡＮＤをとって、ｔ₉〜ｔ₁₀の期間“Ｌ”レベルとな
る。この出力Ｐ２をレベルミックス回路53に入力する
と、その出力Ｇ２は、ｔ₉〜ｔ₁₀の期間Ｖ_RDとなり、こ
の期間に第２の読み出し動作が行われる。、一方、シフ
トパルスＳ２−２の立ち下がりにおいて、ｔ₁₁〜ｔ₁₃の
期間、シフトパルスＳ２−１及びＳ２−２が共に“Ｈ”
レベルとなるため、条件（３）−１から２入力ＡＮＤ52
Ｕ２の出力Ａ２は“Ｈ”レベルとなる。この時も、コン
トロール信号Ｃ２は“Ｌ”レベルであるため、パルス生
成部52の出力Ｐ２は、ＣＫＲＤ２とＡ２のＮＡＮＤをと
り、ｔ₁₁〜ｔ₁₂の期間“Ｌ”レベルとなる。したがっ
て、レベルミックス回路53の出力Ｇ２は、ｔ₁₁〜ｔ₁₂の
期間Ｖ_RSとなり、この期間はリセット動作のみが行われ
る。なお第１の読み出し期間となるｔ₂〜ｔ₃の期間と
第２の読み出し期間となるｔ₉〜ｔ₁₀の期間は、１水平
走査期間内で重複しない。

【００６１】以上説明したように、図18に示した構成の
垂直走査回路によれば、第１及び第２のタイミングでシ
フトするシフトパルスの立ち上がりに同期して、第１及
び第２の読み出し動作が水平走査期間内の異なるタイミ
ングで行われ、シフトパルスの立ち下がりでリセット動
作が行われる。したがって、各読み出しにおける露光時
間は、各パルスの立ち下がりから立ち上がりまでの時間
に相当することになり、第１及び第２の読み出しにおけ
る露光時間は独立に制御することが可能となる。

【００６２】なお、本実施例においても、第４実施例と
同様に、読み出し動作が行われる期間は、ＣＫＲＤ１及
びＣＫＲＤ２を制御することによって変えられる。ま
た、非破壊読み出しの利用も先の実施例と同様に可能で
ある。

【００６３】更に、本実施例では、シフトレジスタにお
いて“Ｈ”レベルの部分を情報の伝達に用いたものを示
したが、もちろん“Ｌ”レベルの部分を情報の伝達に使
うことも可能であり、シフトパルスの立ち下がりで読み
出し動作、立ち上がりでリセット動作を行わせることも
可能である。またコントロール信号についても、第１及
び第２の読み出しタイミングの識別の情報伝達レベル
は、この実施例と異ならせることが可能なことは明らか
である。

【００６４】上記各実施例で示した垂直走査回路を用い
た固体撮像素子においては、１フレームで２種の独立し
た画素信号が得られるため、次のような応用も考えられ
る。すなわち、例えば、移動物体を撮像するために露光
時間を短くしたい時や、被写体が暗い場合など信号量が
少ない時、２種の独立した信号を加えることによって信
号量が倍になり、Ｓ／Ｎの面で有利となる。また逆に、
２種の独立した信号の差をとることにより、固定的なノ
イズであるＦＰＮをキャンセルした信号が得られ、この
場合の露光時間は２種の信号の露光時間差に対応する。
更に、２種の独立した信号の露光時間を１／２フレーム
ずらし、露光時間を同一にすれば、容易に１／２フレー
ム毎の信号が得られるため、高速カメラへの応用も考え
られる。

【００６５】

【発明の効果】以上、実施例に基づいて説明したよう
に、本発明によれば、垂直走査回路内をシフトする一定
のパルス幅を有する単一のパルスの立ち上がり及び立ち
下がりに同期して、もしくは第１及び第２のパルスに同
期して画素行を選択し、第１及び第２の読み出し動作を
水平走査期間内の異なるタイミングで行うように構成し
たので、１フレーム期間中に２種の露光時間の異なる画
素信号を独立に得ることが可能な固体撮像素子を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像素子を説明するための概
念図である。

【図２】図１に示した固体撮像素子の動作を説明するた
めのタイミングチャートである。

【図３】本発明に係る固体撮像素子を説明するための他
の概念図である。

【図４】図３に示した固体撮像素子の動作を説明するた
めのタイミングチャートである。

【図５】本発明に係る固体撮像素子の具体的な第１実施
例の垂直走査回路を示す回路構成図である。

【図６】図５に示した垂直走査回路のシフトレジスタの
回路構成例を示す図である。

【図７】図６に示したシフトレジスタをシンボルを用い
て示した図である。

【図８】図６に示したシフトレジスタの動作を説明する
ためのタイミングチャートである。

【図９】図５に示した垂直走査回路の動作を説明するた
めのタイミングチャートである。

【図10】レベルミックス回路の構成例を示す図である。

【図11】本発明の第２実施例の垂直走査回路を示す回路
構成図である。

【図12】図11に示した垂直走査回路の動作を説明するた
めのタイミングチャートである。

【図13】本発明の第３実施例の垂直走査回路を示す回路
構成図である。

【図14】図13に示した垂直走査回路のパルス生成部を示
す回路構成図である。

【図15】図13に示した垂直走査回路の動作を説明するた
めのタイミングチャートである。

【図16】本発明の第４実施例の垂直走査回路を示す回路
構成図である。

【図17】図16に示した垂直走査回路の動作を説明するた
めのタイミングチャートである。

【図18】本発明の第５実施例の垂直走査回路を示す回路
構成図である。

【図19】図18の垂直走査回路のパルス生成部における２
入力ＯＲ回路と２入力ＡＮＤ回路の回路構成を示す図で
ある。

【図20】図18に示した垂直走査回路の動作を説明するた
めのタイミングチャートである。

【図21】従来のＣＭＤ固体撮像素子の構成例を示す回路
構成図である。

【図22】図21に示したＣＭＤ固体撮像素子の動作を説明
するためのタイミングチャートである。

【符号の説明】

１垂直走査回路２水平走査回路３受光部４信号出力端子５，６１ラインメモリ 11，21，31，41，51 シフトレジスタ 12，22，32，42，52 パルス生成部 23，33，43，53 レベルミックス回路

Claims

【特許請求の範囲】

【請求項１】光電変換素子を画素として行列状に２次
元に配列した受光部と、該受光部の各画素の光蓄積電荷
信号を順次アドレスして読み出すための水平及び垂直走
査回路とを備えた固体撮像素子において、前記垂直走査
回路を、一定のパルス幅を有する単一のパルスを順次シ
フトして出力させるシフトパルス発生手段と、該シフト
パルス発生手段から出力されるシフトパルスを入力し、
該シフトパルスの立ち上がり及び立ち下がりに同期して
対応する画素行を選択し、各選択時点において第１の読
み出し動作並びに第２の読み出し動作を水平走査期間内
の異なるタイミングで行うパルスを生成する手段とで構
成したことを特徴とする固体撮像素子。
【請求項２】光電変換素子を画素として行列状に２次
元に配列した受光部と、該受光部の各画素の光蓄積電荷
信号を順次アドレスして読み出すための水平及び垂直走
査回路とを備えた固体撮像素子において、前記垂直走査
回路を、第１及び第２のパルスを複合したパルスを順次
シフトして出力させるシフトパルス発生手段と、該シフ
トパルス発生手段から出力されるシフトパルスとコント
ロール信号により前記第１及び第２のパルスを識別し、
各パルスに同期して対応する画素行を選択し、各選択時
点において第１の読み出し動作並びに第２の読み出し動
作を水平走査期間内の異なるタイミングで行うパルスを
生成する手段とで構成したことを特徴とする固体撮像素
子。