JP3285926B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、インターレース走査
とノンインターレース走査のいずれの走査にも対応でき
るようにした固体撮像装置に関する。

【０００２】

【従来の技術】従来、標準テレビ方式用途として一般に
用いられている２行混合インターレース走査方式（以下
単にインターレース走査と略称する）を、ＸＹアドレス
型イメージセンサに適用する場合の構成としては、例え
ば特公昭５８−５３８３０号公報に開示されているよう
に、垂直走査回路と垂直選択線との間にインターレース
回路を設ける構成が知られている。図16に、その構成例
を示す。この構成例のイメージセンサは、２次元アレイ
状に並べられた光電変換素子からなる画素１，列選択の
ための水平走査回路２，水平選択線に接続された水平選
択スイッチ３，出力信号線４，行選択のための垂直走査
回路５，及びインターレース回路６により構成されてい
る。そして垂直方向２列の画素に対して垂直走査回路５
の１ビットが対応しており、制御信号Ｆ１，Ｆ２で制御
されるインターレース回路６によってフィールド毎に組
み合わせの異なる垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・ が
選択されるようになっている。

【０００３】ところで、最近ビデオカメラの産業用ある
いは計測用への応用が盛んになされるようになってきて
おり、標準テレビ方式のインターレース走査以外に、各
垂直選択線を独立に選択できる順次走査、いわゆるノン
インターレース走査にも対応できるイメージセンサの必
要性が高まっている。

【０００４】しかしながら図16に示したような標準テレ
ビ方式対応の構成のイメージセンサではノンインターレ
ース走査を行うことはできない。そこでインターレース
走査とノンインターレース走査の２種類の走査モードに
対応できる垂直走査回路の構成が提案されている。例え
ば特開昭６３−２９２７７３号公報には、垂直走査回路
と垂直選択線との間に走査モード制御回路を設けた構成
のものが開示されている。図17にその構成を示す。図16
に示した構成と比較すると、垂直走査回路５と垂直選択
線Ｖ１，Ｖ２，Ｖ３，・・・ とを接続する走査モード制御
回路７の部分の構成のみが異なっている。すなわち、垂
直走査回路５の各出力端子にそれぞれ３個の選択用ＭＯ
ＳトランジスタＱ₁ ，Ｑ₂ ，Ｑ₃ の各ゲートが接続さ
れ、ＭＯＳトランジスタＱ₁ は駆動バイアスＢ１を垂直
選択線Ｖ１，Ｖ３，Ｖ５，・・・ に、ＭＯＳトランジスタ
Ｑ₂ は駆動バイアスＢ２を垂直選択線Ｖ２，Ｖ４，Ｖ
６，・・・ に、ＭＯＳトランジスタＱ₃ は駆動バイアスＢ
３を垂直選択線Ｖ１，Ｖ３，Ｖ５，・・・ に順次転送する
ように構成されており、したがって駆動バイアスＢ１，
Ｂ２，Ｂ３を適当に組み合わせて印加することにより、
走査モードを制御できるようになっている。また全く同
じ発想に基づいて、図18に示すように垂直走査回路５の
出力が直接、垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・ を駆動
するように構成した走査モード制御回路８を用いること
もできる。

【０００５】

【発明が解決しようとする課題】ところで、図17，18に
示した構成のイメージセンサを用い、インターレースと
ノンインターレースの２種類の走査モードによる撮像が
可能なビデオカメラシステムを構成した場合、走査モー
ドの切り替え時に垂直走査のタイミングと水平走査のタ
イミングの関係がくずれるという問題がある。すなわち
走査モードの切り替えの際に、垂直走査あるいは水平走
査のためのクロック周波数を変更する必要がある。例え
ば水平走査のためのクロック周波数を固定してイメージ
センサからの出力のデータレートを両走査モード間で同
一にする、すなわちフレームレートを揃える場合、ノン
インターレース走査時には垂直走査回路を駆動するクロ
ックの周波数をインターレース走査時の半分にしなくて
はいけない。そして、そのためのクロックの周波数制御
を含んだタイミングコントロール回路を、イメージセン
サの内部あるいは外部に設ける必要がある。

【０００６】また図17，18に示した構成のイメージセン
サでは、垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・ に接続され
ている選択用のＭＯＳトランジスタの数が１線毎に異な
っている。すなわち奇数番目の垂直選択線Ｖ３，Ｖ５，
Ｖ７，・・・ には２個、偶数番目の垂直選択線Ｖ２，Ｖ
４，Ｖ６，・・・ には１個のＭＯＳトランジスタが接続さ
れている。したがって、この構成では垂直選択線の寄生
容量が１線毎に異なることになり、横スジ状の固定パタ
ーンノイズ発生の要因となる。この現象は、インターレ
ース走査の場合と、ノンインターレース走査の場合と
で、現れ方が異なる。インターレース走査時は、必ず寄
生容量が異なる２本の垂直選択線がペアで選択されるた
め、寄生容量の違いの影響はかなりの程度緩和される
が、ノンインターレース走査時は各垂直選択線が独立に
選択されるため、寄生容量の違いの影響はまともに受け
ることになる。その結果、両走査モード間で画質に差が
生じてしまう。

【０００７】更にはまた図18に示した構成のイメージセ
ンサでは、垂直走査回路５に含まれる垂直選択線を駆動
するバッファ回路の負荷が、走査モードによって異なる
という問題がある。インターレース走査の場合には、垂
直走査回路の１ビットの受け持つ垂直選択線は２本であ
るが、ノンインターレース走査の場合には１本となる。
このようにバッファ回路の負荷が異なることで、画素に
与えられるバイアスに違いを生じ、その結果走査モード
によって画質に差が生じてしまう。

【０００８】本発明は、従来の走査モード切り替え可能
な固体撮像装置における上記問題点を解消するためにな
されたもので、簡単な制御で走査モードが切り替えら
れ、且つ走査モードによる画質の差異が生じないように
構成した固体撮像装置を提供することを目的とする。

【０００９】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、２次元アレイ状に配列された複
数個の光電変換素子と、行方向に配列された前記光電変
換素子に対応して設けられた垂直選択線群と、該垂直選
択線群を介して行方向に配列された前記光電変換素子の
走査を行う垂直走査回路と、列方向に配列された前記光
電変換素子に対応して設けられた水平選択線群と、該水
平選択線群を介して列方向に配列された光電変換素子の
走査を行う水平走査回路とを有する固体撮像装置におい
て、前記垂直走査回路は複数段のシフトレジスタによっ
て構成されており、該シフトレジスタの各単位段を構成
する単位ユニットを前記垂直選択線群の各垂直選択線に
対して１対１に対応させると共に、奇数段目の単位ユニ
ット群を第１のクロック群に接続し、偶数段目の単位ユ
ニット群を第２のクロック群に接続し、前記第１及び第
２のクロック群を制御して走査モードを切り替えられる
ように構成するものである。

【００１０】このように、垂直走査回路に入力するクロ
ック群を第１及び第２の２系統に分け、奇数段目のシフ
トレジスタユニットを第１のクロック群によって駆動
し、偶数段目のシフトレジスタユニットを第２のクロッ
ク群によって駆動することによって、クロックの簡単な
制御によりインターレース走査とノンインターレース走
査が切り替えられ、且つ走査モードの切り替え時にシフ
トレジスタの駆動クロックの周波数を変更する必要がな
く、走査モードによって画質に差がでない固体撮像装置
が実現できる。

【００１１】

【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の第１実施例の概略構成を示す図
で、図17，18に示した従来例と同一又は対応する部材に
は同一符号を付して示している。本発明は、図１の実施
例に示すように、図17，18に示した従来例と比較して、
走査モード制御回路がないこと、垂直走査回路５の１ビ
ットが垂直方向の画素１の１列に対応していること、そ
して垂直走査回路５に入力されるクロックの数が多いこ
とが特徴である。

【００１２】次に、本発明の骨子である垂直走査回路５
のシフトレジスタ構成について具体的に説明する。ま
ず、その説明に先立って、従来の垂直走査回路に用いら
れているシフトレジスタの構成例を図２に基づいて説明
する。この構成例は、クロックドインバータ２段によっ
て１ユニット９を構成するという広く知られている型の
ものであり、これを模式的な概念図で示すと図３のよう
に表される。図４にその動作タイミングを示す。クロッ
クはΦ１，Φ２の２相で、初段ユニット９の入力にスタ
ートパルスΦSTが印加されることにより、クロックΦ１
に同期して各ユニット９の出力端子Ｓ１，Ｓ２，Ｓ３，
・・・より順次出力がなされるようになっている。

【００１３】次に本発明の実施例における垂直走査回路
５に用いるシフトレジスタの構成例を図５に示す。この
シフトレジスタにおいては２相のクロックΦ１，Φ２が
Ａ，Ｂの２系統に分けられており、奇数段目のユニット
９-1，９-3，・・・ はＡ系統のクロック群（Φ１Ａ，Φ２
Ａ）によって駆動され、一方、偶数段目のユニット９-
2，９-4，・・・ はＢ系統のクロック群（Φ１Ｂ，Φ２
Ｂ）によって駆動されるようになっている。図６に、そ
の模式的な概念図を示す。図６において２系統のクロッ
ク群ΦＡ，ΦＢが全く同一である場合は、図３に示した
従来例と全く同一の動作となることは明らかである。

【００１４】図７に、この実施例の動作タイミングを示
す。このタイミングチャートからわかるように、２系統
のクロック群が同じであるクロックΦ１Ａ，Φ１Ｂ，Φ
２Ａ，Φ２Ｂを印加することにより、図４に示した従来
例と同様に、クロックΦ１Ａ，Φ１Ｂに同期して各ユニ
ット９-1，９-2，・・・ の出力端子Ｓ１，Ｓ２，・・・ より
順次出力がなされる。本実施例のシフトレジスタは図７
に示した動作モード以外に、２つの異なったモードで動
作する。まず第１の場合として、図５においてクロック
Φ１Ａ，Φ２Ａを、この実施例のロジックレベルにおけ
るＬレベルに固定し、同時にクロック／Φ１Ａ（クロッ
クΦ１Ａの負論理：以下同様），／Φ２Ａ（クロックΦ
２Ａの負論理：以下同様）はＨレベルに固定し、クロッ
クΦ１Ｂ，Φ２Ｂは図４のクロックΦ１，Φ２と同一の
クロックとする。その場合、奇数段目のユニット９-1，
９-3，・・・ では、２つのクロックドインバータがクロッ
クとは無関係に単なるインバータとして動作することに
なる。その結果、奇数段目のユニット９-3，９-5，・・・
の出力端子Ｓ３，Ｓ５，・・・ には１段前の偶数段目のユ
ニット９-2，９-4，・・・ の出力端子Ｓ２，Ｓ４，・・・ と
同一の信号が出力される。図８に、その動作モードにお
ける動作タイミングを示す。

【００１５】また第２の場合として、この動作モードと
全く逆の場合、すなわちクロックΦ１Ｂ，Φ２ＢをＬレ
ベルに固定し、クロックΦ１Ａ，Φ２Ａを図４のクロッ
クΦ１，Φ２と同一のクロックとした場合には、偶数段
目のユニット９-2，９-4，・・・ の出力端子Ｓ２，Ｓ４，
・・・ と、その１段前の奇数段目のユニット９-1，９-3，
・・・ の出力端子Ｓ１，Ｓ３，・・・ が同一の信号を出力す
ることになる。図９に、その動作モードにおける動作タ
イミングを示す。このように図５に示した実施例のシフ
トレジスタには、図２に示した従来のシフトレジスタと
全く同一の動作モードを含めて、３種類の動作モードが
ある。

【００１６】次に図５に示した本発明に係るシフトレジ
スタの３種類の動作モードと、このシフトレジスタを垂
直走査回路に適用した場合の走査モードとの関係につい
て説明する。まずインターレース走査は、図８及び図９
のタイミングチャートに示した動作モードの組み合わせ
によって実現できる。そしてフィールド毎にこの２つの
動作モードを切り替えることによって、垂直選択線Ｖ
１，Ｖ２，Ｖ３，・・・ を選択する組み合わせを変えるこ
とができる。

【００１７】図10にその動作タイミングを詳しく示す。
第１フィールドではＡ系統のクロック群（Φ１Ａ，Φ２
Ａ）のＤＣレベルを固定し、図１における垂直走査回路
５において、Ａで示したシフトレジスタ群の各ユニット
を２段のインバータとして動作させる。その結果、垂直
選択線Ｖ２ｎとＶ２ｎ＋１に同一のパルスが出力され
（ｎ≧１）、Ｖ１，Ｖ２＋Ｖ３，Ｖ４＋Ｖ５，・・・ とい
う垂直選択線の組み合わせの読み出しとなる。また第２
フィールドではＢ系統のクロック群（Φ１Ｂ，Φ２Ｂ）
のＤＣレベルを固定し、図１における垂直走査回路５に
おいて、Ｂで示したシフトレジスタ群の各ユニットを２
段のインバータとして動作させる。その結果、垂直選択
線Ｖ２ｎ−１とＶ２ｎに同一のパルスが出力され（ｎ≧
１）、Ｖ１＋Ｖ２，Ｖ３＋Ｖ４，・・・ という垂直選択線
の組み合わせの読み出しとなり、インターレース走査出
力信号Ｓigが得られる。なお図中、ＦＩはフィールド毎
に反転するパルスである。

【００１８】一方、ノンインターレース走査は図７に示
す動作タイミングによって実現できる。図11に、この走
査モードの動作タイミングを示す。この走査モードでは
Ａ系統のクロック群（Φ１Ａ，Φ２Ａ）とＢ系統のクロ
ック群（Φ１Ｂ，Φ２Ｂ）が同一であるため、垂直選択
線Ｖ１，Ｖ２，Ｖ３，・・・ が１線ずつ順次選択され、ノ
ンインターレース走査出力信号Ｓigが得られることにな
る。

【００１９】以上説明した３つの走査モードの切り替え
のためのクロック制御回路は、簡単なゲートの組み合わ
せによって実現でき、例えば図12に示すようなＮＡＮＤ
ゲートの組み合わせ構成とすれば、センサと同一基板上
に、殆ど面積の増大なく形成することができる。なお図
12において、ＩＮＴは走査モードを制御する信号で、イ
ンターレース走査の場合はＨレベル、ノンインターレー
ス走査の場合はＬレベルに設定することより、外部より
簡単に走査モードを切り替えることができる。

【００２０】また本実施例によれば、走査モードの切り
替え時に、垂直走査のタイミングと水平走査のタイミン
グの関係がくずれるという問題が生じない。例えば、イ
ンターレース走査からノンインターレース走査に、走査
モードを切り替える場合を考えると、シフトレジスタの
実効的なビット数が２倍となることにより、垂直走査回
路を駆動する２相のクロックの周波数を変更することな
く、フレームレートが自動的に保存される。但しこの場
合、インターレース走査ではフィールド毎にスタートパ
ルスΦSTを入力するが、ノンインターレース走査ではフ
レーム毎となるので、スタートパルスΦSTを間引く必要
がある。しかし、この間引き制御は、センサの内部ある
いは外部で極めて簡単な方法、例えばフィールド反転パ
ルスＦＩとスタートパルスΦSTのＡＮＤをとるなどによ
り可能である。以上のように、走査モード間で特にデー
タレートを変更する必要があるというような場合以外
は、クロック周波数の制御が必要とならない。

【００２１】また本実施例によれば、垂直走査回路の１
ビットが垂直選択線の１本に対応しており、各垂直選択
線の寄生容量が同一であるため、横スジ状の固定パター
ンノイズを発生させるような要因が存在しない。また垂
直選択線を駆動するバッファ回路の負荷が走査モードに
よって異なるという問題も生じない。したがって、走査
モードによって画質に差がでるような現象が生じること
はない。

【００２２】またこの実施例では、垂直走査回路５が直
接垂直選択線Ｖ１，Ｖ２，・・・ を駆動するように構成し
たものを示したが、図13に示すように垂直走査回路５が
選択ゲート11に接続され、外部バイアスＢ１によって垂
直選択線Ｖ１，Ｖ２，・・・ が駆動されるような構成とす
ることもできる。

【００２３】更にまたこの実施例では、クロックドイン
バータ２段によってシフトレジスタの１ユニットを構成
した例を示したが、シフトレジスタのユニットとしては
別の構成のものであっても構わない。

【００２４】また、本実施例における垂直走査回路の構
成を水平走査回路に適用した場合、２線混合読み出しと
１線読み出しの切り替えのできる走査回路が実現でき
る。

【００２５】また上記実施例では、シフトレジスタを２
系統のクロック群により駆動するように構成したものを
示したが、クロック群を更に多系統とすることにより、
更に複雑な走査を行うことも可能である。

【００２６】次に第２の実施例について説明する。図１
に示した第１実施例において、画素１としてＳＩＴやＣ
ＭＤ等の非破壊読み出し可能なデバイスを用いた場合、
スタートパルスΦSTのパルス幅を変更することによっ
て、更に異なった走査モードが実現できる。この場合、
クロックΦ１Ａ，Φ２Ａ，Φ１Ｂ，Φ２Ｂは、第１実施
例の図７に示したノンインターレース走査の場合と同じ
く、Ａ，Ｂ両系統とも同一のクロックとする。このよう
なクロックを印加する場合において、例えばスタートパ
ルスΦSTのパルス幅をシフトレジスタ駆動クロック２ビ
ット幅とした場合の例を、図14に示す。この場合、垂直
選択線が２本ずつ選択されるため２行混合読み出しであ
るが、シフトレジスタは全ビット有効に動作するため、
１回の走査で各垂直選択線とも２度ずつアクセスされな
がら、垂直選択線数分の信号が出力される。

【００２７】この場合、２行混合読み出しであるため、
ノンインターレース走査の場合と比較して解像度は低下
するが、２画素分の信号の混合によって画素に起因する
ランダムノイズの低減、信号量が２倍になるため信号の
転送路上で付加される飛び込みノイズの低減といった効
果があり、Ｓ／Ｎ比の面で有利となる。またスタートパ
ルスΦSTのパルス幅を更に広げてｎビット幅とすれば、
ｎ行混合の全ビット数分読み出しとなり、更にノイズの
低減効果の大きい信号が得られる。

【００２８】またこの実施例の固体撮像装置を用いて図
15に示す構成のデジタルビデオカメラを構成すると、ノ
ンインターレース走査と同じフレームレートで出力信号
が得られ、同等の解像度を持ち、なおかつ通常のノンイ
ンターレース走査時より高いＳ／Ｎ比を持つデジタル画
像取り込み装置が実現できる。図15のデジタル画像取り
込み装置は、上記第２実施例の固体撮像装置21，プリア
ンプ22，Ａ／Ｄ変換器23，取り込んだ画像データを記憶
するラインメモリ24，画像データの演算処理を行う演算
装置（ＡＬＵ）25，Ｄ／Ａ変換器26，各種処理を行うプ
ロセス回路27，及びエンコーダ28より構成される。この
デジタル画像取り込み装置においても、スタートパルス
ΦSTのパルス幅をシフトレジスタ駆動クロック２ビット
分とした場合で説明する。

【００２９】既に述べたように、上記第２実施例の固体
撮像装置から出力されるデータ数は、全画素数にほぼ等
しく、１回の走査に要する時間もノンインターレース走
査の場合と同じである。しかし高いＳ／Ｎ比を得るため
２行混合されたデータとなっており、このままではノン
インターレース走査相当の解像度は得られないことにな
るが、この２行混合されたデータから１行独立のデータ
を再生することができる。すなわち、既に図14に示した
ように、第１番目の垂直選択線Ｖ１のデータは独立に読
み出されている。第２番目のデータは垂直選択線Ｖ１と
Ｖ２のデータの和であるから、第２番目のデータと第１
番目のデータとの差を求めることによって、垂直選択線
Ｖ２のデータを独立に得ることができる。この計算を全
データに対してそれぞれ実行すれば、１行独立のデータ
が得られることになる。

【００３０】この場合、演算の対象となるデータは１水
平走査期間前に読み出されたデータであるので、図15に
示したデジタル画像取り込み装置においては、ラインメ
モリ24は２水平走査期間分のデータ、及び演算後のデー
タを記憶するだけの容量でよい。また高速に演算を行え
るように演算装置25を構成することにより、ほぼリアル
タイムでノンインターレース走査の場合と全く同じタイ
ミングのビデオ信号が得られる。

【００３１】データの流れは次のとおりである。すなわ
ち、固体撮像装置21からの映像出力は、プリアンプ22を
通りＡ／Ｄ変換器23によってＡ／Ｄ変換される。ある水
平走査期間に、Ｖｎ＋Ｖ（ｎ＋１）のデータをラインメ
モリ24に記憶したとすると、次のＶ（ｎ＋１）＋Ｖ（ｎ
＋２）のデータをラインメモリ24に取り込んでいる間
に、既に演算が済んで記憶してあるＶｎのデータとＶｎ
＋Ｖ（ｎ＋１）のデータの間で演算を演算装置25にて行
い、その結果えれらたＶ（ｎ＋１）のデータをラインメ
モリ24に記憶する。そのデータはＤ／Ａ変換器26にてＤ
／Ａ変換された後、プロセス回路27及びエンコーダ28に
よって処理され、ビデオ信号として出力される。

【００３２】なお非破壊読み出しのできない画素を用い
た固体撮像装置においてインターレース走査を行った場
合でも、２行混合されたデータから１行独立のデータを
再生することができるが、フィールド間の演算になるた
め数フレームのデータが記憶できるフレームメモリが必
要となる上に、リアルタイムでの出力を得るためには複
雑で大規模な信号処理回路が必要となる。

【００３３】また図15で示したデジタル画像取り込み装
置では、スタートパルスΦSTのパルス幅をシフトレジス
タ駆動クロック２ビット幅とした場合について説明した
が、更にスタートパルスΦSTのパルス幅を広げてｎ行混
合（ｎ≧３）の読み出しとした場合、更に高いＳ／Ｎ比
を持つ画像取り込み装置を実現することができる。

【００３４】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、走査モードの切り替え時にシフトレジ
スタの駆動クロックの周波数を変更する必要がなく、走
査モードによって画質に差がでない、インターレース走
査とノンインターレース走査のいずれの走査にも対応で
きる固体撮像装置を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１実施例の概略
構成を示す図である。

【図２】従来の垂直走査回路に用いられるシフトレジス
タの構成例を示す回路構成図である。

【図３】図２に示すシフトレジスタを模式的に示す概念
図である。

【図４】図２に示すシフトレジスタの動作タイミングを
示す図である。

【図５】本発明の第１実施例の垂直走査回路に用いられ
るシフトレジスタの構成を示す回路構成図である。

【図６】図５に示すシフトレジスタを模式的に示す概念
図である。

【図７】第１実施例のシフトレジスタの第１の動作モー
ドの動作タイミングを示す図である。

【図８】第１実施例のシフトレジスタの第２の動作モー
ドの動作タイミングを示す図である。

【図９】第１実施例のシフトレジスタの第３の動作モー
ドの動作タイミングを示す図である。

【図10】第１実施例においてインターレース走査を行う
場合の動作タイミングを示す図である。

【図11】第１実施例においてノンインターレース走査を
行う場合の動作タイミングを示す図である。

【図12】第１実施例の走査モードの切り替えのためのク
ロック制御回路の構成例を示す回路構成図である。

【図13】第１実施例の変形例を示す概略構成図である。

【図14】第２実施例の動作を説明するためのタイミング
図である。

【図15】第２実施例に係る固体撮像装置を用いたデジタ
ル画像取り込み装置の構成例を示すブロック構成図であ
る。

【図16】従来の固体撮像装置の構成例を示す構成図であ
る。

【図17】従来の固体撮像装置の他の構成例を示す構成図
である。

【図18】図17に示した従来の固体撮像装置の変形例を示
す構成図である。

【符号の説明】

１ 画素 ２ 水平走査回路 ３ 水平選択スイッチ ４ 出力信号線 ５ 垂直走査回路 ９-1，９-2，・・・ シフトレジスタユニット 11 選択ゲート Ｖ１，Ｖ２，・・・ 垂直選択線

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 ２次元アレイ状に配列された複数個の光
   電変換素子と、行方向に配列された前記光電変換素子に
   対応して設けられた垂直選択線群と、該垂直選択線群を
   介して行方向に配列された前記光電変換素子の走査を行
   う垂直走査回路と、列方向に配列された前記光電変換素
   子に対応して設けられた水平選択線群と、該水平選択線
   群を介して列方向に配列された光電変換素子の走査を行
   う水平走査回路とを有する固体撮像装置において、前記
   垂直走査回路は複数段のシフトレジスタによって構成さ
   れており、該シフトレジスタの各単位段を構成する単位
   ユニットを前記垂直選択線群の各垂直選択線に対して１
   対１に対応させると共に、奇数段目の単位ユニット群を
   第１のクロック群に接続し、偶数段目の単位ユニット群
   を第２のクロック群に接続し、前記第１及び第２のクロ
   ック群を制御して走査モードを切り替えられるように構
   成したことを特徴とする固体撮像装置。
2. 【請求項２】 前記走査モードは、２行混合インターレ
   ース走査とノンインターレース走査であることを特徴と
   する請求項１記載の固体撮像装置。
3. 【請求項３】 前記ノンインターレース走査は、１行ず
   つの読み出しであることを特徴とする請求項２記載の固
   体撮像装置。
4. 【請求項４】 前記ノンインターレース走査は、前記光
   電変換素子として非破壊読み出し可能なデバイスを用い
   て、隣接する複数行を同時に読み出す複数行混合読み出
   しが１行ずつシフトされながら行われるものであること
   を特徴とする請求項２記載の固体撮像装置。
5. 【請求項５】 前記複数行混合読み出しにおける行数の
   変更は、前記垂直走査回路を構成するシフトレジスタに
   入力する、前記クロック群の周期の複数倍のパルス幅を
   有するスタートパルスのパルス幅を変えることにより行
   うことを特徴とする請求項４記載の固体撮像装置。
6. 【請求項６】 読み出し開始の独立行データと隣接する
   複数行混合読み出しデータ間の差分演算を行うことによ
   り前記読み出し開始の独立行データと隣接する独立行デ
   ータを算出し、以降隣接する複数行混合読み出しデータ
   と前記算出された独立行データとの差分演算を順次繰り
   返して行うことにより、前記複数行混合読み出しにおけ
   る複数行の混合データから１行独立のデータを得ること
   を特徴とする請求項４又は５記載の固体撮像装置。