JP2977050B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法Info
- Publication number
- JP2977050B2 JP2977050B2 JP3062520A JP6252091A JP2977050B2 JP 2977050 B2 JP2977050 B2 JP 2977050B2 JP 3062520 A JP3062520 A JP 3062520A JP 6252091 A JP6252091 A JP 6252091A JP 2977050 B2 JP2977050 B2 JP 2977050B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- clock pulse
- divided block
- light receiving
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 34
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高速度カメラシステ
ムに使用される固体撮像装置及びその駆動方法に関す
る。
ムに使用される固体撮像装置及びその駆動方法に関す
る。
【０００２】
【従来の技術】従来、高速度カメラシステムに使用され
る固体撮像装置では、高フレームレートを実現するため
に、受光部を複数個のブロックに分割し、その各々のブ
ロックの出力を並列に取り出すことができるように構成
されている。
る固体撮像装置では、高フレームレートを実現するため
に、受光部を複数個のブロックに分割し、その各々のブ
ロックの出力を並列に取り出すことができるように構成
されている。
【０００３】例えば、IEEE Transactions on Electron
Devices, Vol. ED-19, No. 9, 1982pp. 1469-1477に
は、図20に示す構成のイメージセンサが示されている。
このイメージセンサでは、受光領域100 を６つのブロッ
ク101-1, 101-2, ・・・ 101-6 に分け、それぞれが32本の
並列出力を持っている。各ブロックはシーケンシャルに
選択されるが、１つのブロックのみを連続的に選択する
ことにより、ＴＶモニタへの表示領域は１／６になる
が、６倍のフレームレートを得ることができる。水平方
向の画素出力はシフトレジスタ102 からの選択パルスに
より読み出されるようになっている。なお図20におい
て、103 は外部クロック発生手段、104 はブロックアド
レス手段、105 は出力選択用ＦＥＴ、106 は結合マトリ
クスである。
Devices, Vol. ED-19, No. 9, 1982pp. 1469-1477に
は、図20に示す構成のイメージセンサが示されている。
このイメージセンサでは、受光領域100 を６つのブロッ
ク101-1, 101-2, ・・・ 101-6 に分け、それぞれが32本の
並列出力を持っている。各ブロックはシーケンシャルに
選択されるが、１つのブロックのみを連続的に選択する
ことにより、ＴＶモニタへの表示領域は１／６になる
が、６倍のフレームレートを得ることができる。水平方
向の画素出力はシフトレジスタ102 からの選択パルスに
より読み出されるようになっている。なお図20におい
て、103 は外部クロック発生手段、104 はブロックアド
レス手段、105 は出力選択用ＦＥＴ、106 は結合マトリ
クスである。
【０００４】またEG & G RETICON社カタログＲＡ２５６
８Ｎには、図21に示すような構成の高速イメージセンサ
が示されている。このイメージセンサは、複数個の水平
走査回路201, 202, ・・・ 207, 208を備えており、その個
数分の出力端子211, 212, ・・・ 218 が設けられている。
この図示例では、水平走査回路 201と202 , 203と204
, ・・・ 207と208で組になっており、受光領域を４つの
ブロックに分けている。それぞれの水平走査回路は同時
に走査させることができるので、４倍のフレームレート
が得られるようになっている。
８Ｎには、図21に示すような構成の高速イメージセンサ
が示されている。このイメージセンサは、複数個の水平
走査回路201, 202, ・・・ 207, 208を備えており、その個
数分の出力端子211, 212, ・・・ 218 が設けられている。
この図示例では、水平走査回路 201と202 , 203と204
, ・・・ 207と208で組になっており、受光領域を４つの
ブロックに分けている。それぞれの水平走査回路は同時
に走査させることができるので、４倍のフレームレート
が得られるようになっている。
【０００５】またテレビジョン学会技術報告、Vol. 10,
No.52, pp. 31〜36, 1987の伊沢氏他の“可変電子シ
ャッタ付ＴＳＬ撮像素子”という論文においては、スタ
ートパルスを入力することで、内部状態がクリアされる
シフトレジスタを備えたＴＳＬ（Transversal Signal L
ine ）撮像素子が示されており、出画したい場所まで高
速走査を行うことにより、図22に示したようなウィンド
ウ処理ができることが開示されている。
No.52, pp. 31〜36, 1987の伊沢氏他の“可変電子シ
ャッタ付ＴＳＬ撮像素子”という論文においては、スタ
ートパルスを入力することで、内部状態がクリアされる
シフトレジスタを備えたＴＳＬ（Transversal Signal L
ine ）撮像素子が示されており、出画したい場所まで高
速走査を行うことにより、図22に示したようなウィンド
ウ処理ができることが開示されている。
【０００６】
【発明が解決しようとする課題】ところで図20に示した
従来のイメージセンサにおいては、受光部の複数の分割
ブロックは縦方向のみに分割されているので、最高フレ
ームレートでのＴＶモニタ表示は横長のパターンに固定
されるため、水平方向に受光領域を分割して更に高フレ
ームレートを得ることはできない。
従来のイメージセンサにおいては、受光部の複数の分割
ブロックは縦方向のみに分割されているので、最高フレ
ームレートでのＴＶモニタ表示は横長のパターンに固定
されるため、水平方向に受光領域を分割して更に高フレ
ームレートを得ることはできない。
【０００７】また図21に示したイメージセンサでは、図
20に示したものとは逆に垂直方向に受光領域を分割する
ことができない。また１ブロックの水平走査回路を１ブ
ロックの受光領域の水平方向の範囲内におさめるため、
図21に示すように上下方向に２つ走査回路をもたせるよ
うな工夫が必要である。一般に走査回路は、その両端部
に付加回路が必要なため、複数の走査回路を設ける構成
では、画素が微細化した場合に、レイアウトが困難にな
ってくる。
20に示したものとは逆に垂直方向に受光領域を分割する
ことができない。また１ブロックの水平走査回路を１ブ
ロックの受光領域の水平方向の範囲内におさめるため、
図21に示すように上下方向に２つ走査回路をもたせるよ
うな工夫が必要である。一般に走査回路は、その両端部
に付加回路が必要なため、複数の走査回路を設ける構成
では、画素が微細化した場合に、レイアウトが困難にな
ってくる。
【０００８】一方、図22に示した従来の撮像素子におい
ては、図20及び図21に示した従来例に比べ出画領域の設
定は自由に行えるが、高速走査と通常走査が混在してい
るため、制御が煩雑であること、更には出画中は通常走
査になるため、シフトレジスタの高速性を生かしきれな
いという問題点を有する。
ては、図20及び図21に示した従来例に比べ出画領域の設
定は自由に行えるが、高速走査と通常走査が混在してい
るため、制御が煩雑であること、更には出画中は通常走
査になるため、シフトレジスタの高速性を生かしきれな
いという問題点を有する。
【０００９】本発明は、従来の固体撮像装置における上
記問題点を解消するためになされたもので、簡単な構成
で水平，垂直両方向に受光領域を分割して高フレームレ
ートを得ることの可能な固体撮像装置及びその駆動方法
を提供することを目的とする。
記問題点を解消するためになされたもので、簡単な構成
で水平，垂直両方向に受光領域を分割して高フレームレ
ートを得ることの可能な固体撮像装置及びその駆動方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、シフトレジスタに供給する複数
の転送クロックパルスのある状態において、シフトレジ
スタの全ての出力を同一状態にすることのできるシフト
レジスタを受光画素の走査手段として備えた固体撮像装
置において、１つのシフトレジスタを複数のブロックに
分割し、転送クロックパルスの全部あるいは一部を分割
したブロック毎に独立に供給して全てのあるいは一部の
受光画素の情報を読み出すように構成するものである。
決するため、本発明は、シフトレジスタに供給する複数
の転送クロックパルスのある状態において、シフトレジ
スタの全ての出力を同一状態にすることのできるシフト
レジスタを受光画素の走査手段として備えた固体撮像装
置において、１つのシフトレジスタを複数のブロックに
分割し、転送クロックパルスの全部あるいは一部を分割
したブロック毎に独立に供給して全てのあるいは一部の
受光画素の情報を読み出すように構成するものである。
【００１１】このように構成した固体撮像装置において
は、複数に分割されたシフトレジスタの各分割ブロック
に、ブロック毎に独立に転送クロックパルスが供給さ
れ、それにより受光画素は該シフトレジスタにより一部
あるいは全てが走査されて信号が読み出され、一部のみ
を繰り返し走査した場合は、高フレームレートが実現で
きる。
は、複数に分割されたシフトレジスタの各分割ブロック
に、ブロック毎に独立に転送クロックパルスが供給さ
れ、それにより受光画素は該シフトレジスタにより一部
あるいは全てが走査されて信号が読み出され、一部のみ
を繰り返し走査した場合は、高フレームレートが実現で
きる。
【００１２】
【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置における受光部の駆動走査部を構
成するシフトレジスタの第１実施例を示す回路構成図で
ある。この実施例のシフトレジスタの単位回路は図２に
示す２段のクロックドインバータ１，２から構成されて
いる。クロックドインバータは周知のように、図３に示
す如く直列接続された２個のｐ−ＭＯＳＦＥＴ３，４
と、同じく直列接続された２個のｎ−ＭＯＳＦＥＴ５，
６とを直列接続し、ｐ−ＭＯＳＦＥＴ４とｎ−ＭＯＳＦ
ＥＴ５の各ゲートに共通に入力信号ＩＮを印加し、ｐ−
ＭＯＳＦＥＴ３のゲートにはクロックパルスφ1 、ｎ−
ＭＯＳＦＥＴ６のゲートにはクロックパルス /φ1 （負
論理φ1 ）を印加するように構成されている。
明に係る固体撮像装置における受光部の駆動走査部を構
成するシフトレジスタの第１実施例を示す回路構成図で
ある。この実施例のシフトレジスタの単位回路は図２に
示す２段のクロックドインバータ１，２から構成されて
いる。クロックドインバータは周知のように、図３に示
す如く直列接続された２個のｐ−ＭＯＳＦＥＴ３，４
と、同じく直列接続された２個のｎ−ＭＯＳＦＥＴ５，
６とを直列接続し、ｐ−ＭＯＳＦＥＴ４とｎ−ＭＯＳＦ
ＥＴ５の各ゲートに共通に入力信号ＩＮを印加し、ｐ−
ＭＯＳＦＥＴ３のゲートにはクロックパルスφ1 、ｎ−
ＭＯＳＦＥＴ６のゲートにはクロックパルス /φ1 （負
論理φ1 ）を印加するように構成されている。
【００１３】クロックパルスφ1 が“Ｌ”レベル、した
がって /φ1 が“Ｈ”レベルになると、ｐ−ＭＯＳＦＥ
Ｔ３及びｎ−ＭＯＳＦＥＴ６が導通し、このとき入力信
号ＩＮが“Ｈ”レベルとなっているとｎ−ＭＯＳＦＥＴ
５が導通し、このクロックドインバータ１の出力７はＶ
SS（“Ｌ”）となる。逆に、入力信号ＩＮが“Ｌ”レベ
ルとなっているとｐ−ＭＯＳＦＥＴ４が導通し、クロッ
クドインバータ１の出力７はＶDD（“Ｈ”）となる。ク
ロックドインバータ２はクロックドインバータ１と同様
な構成であり、同様にクロックパルスφ2 , /φ2 で制
御される。なおシフトレジスタの単位回路は、入力信号
ＩＮとクロックパルスφ1， /φ1 ，φ2 , /φ2 の印
加方法を変えた、図４に示す構成のものでもよい。
がって /φ1 が“Ｈ”レベルになると、ｐ−ＭＯＳＦＥ
Ｔ３及びｎ−ＭＯＳＦＥＴ６が導通し、このとき入力信
号ＩＮが“Ｈ”レベルとなっているとｎ−ＭＯＳＦＥＴ
５が導通し、このクロックドインバータ１の出力７はＶ
SS（“Ｌ”）となる。逆に、入力信号ＩＮが“Ｌ”レベ
ルとなっているとｐ−ＭＯＳＦＥＴ４が導通し、クロッ
クドインバータ１の出力７はＶDD（“Ｈ”）となる。ク
ロックドインバータ２はクロックドインバータ１と同様
な構成であり、同様にクロックパルスφ2 , /φ2 で制
御される。なおシフトレジスタの単位回路は、入力信号
ＩＮとクロックパルスφ1， /φ1 ，φ2 , /φ2 の印
加方法を変えた、図４に示す構成のものでもよい。
【００１４】図１は、上記図３又は図４に示した構成の
単位回路を８段接続して構成したシフトレジスタで、４
段ずつの２つのブロックＡ，Ｂからなる。各ブロック
Ａ，Ｂには、それぞれ独立にクロックパルスφ1A， /φ
1A，φ2A, /φ2A及びφ1B， /φ1B，φ2B, /φ2Bが供
給され、各単位回路の出力端子Ｏ1A, ・・・ Ｏ4A，Ｏ1B，
・・・ Ｏ4Bより出力が得られるようになっている。
単位回路を８段接続して構成したシフトレジスタで、４
段ずつの２つのブロックＡ，Ｂからなる。各ブロック
Ａ，Ｂには、それぞれ独立にクロックパルスφ1A， /φ
1A，φ2A, /φ2A及びφ1B， /φ1B，φ2B, /φ2Bが供
給され、各単位回路の出力端子Ｏ1A, ・・・ Ｏ4A，Ｏ1B，
・・・ Ｏ4Bより出力が得られるようになっている。
【００１５】次に、このように構成されたシフトレジス
タの動作を図５〜図７の信号波形図を用いて説明する。
図５は通常走査の場合の信号波形を示し、ブロックＡ，
Ｂで駆動される受光部を順次走査する。各ブロックＡ，
Ｂに供給されるクロックパルスは、φ1A＝φ1B，φ2A＝
φ2Bとなっており、シフトレジスタの各段の出力端子Ｏ
1A〜Ｏ4A，Ｏ1B〜Ｏ4Bには、図示の如く順次パルスが出
力される。
タの動作を図５〜図７の信号波形図を用いて説明する。
図５は通常走査の場合の信号波形を示し、ブロックＡ，
Ｂで駆動される受光部を順次走査する。各ブロックＡ，
Ｂに供給されるクロックパルスは、φ1A＝φ1B，φ2A＝
φ2Bとなっており、シフトレジスタの各段の出力端子Ｏ
1A〜Ｏ4A，Ｏ1B〜Ｏ4Bには、図示の如く順次パルスが出
力される。
【００１６】図６は第１の分割走査の場合の信号波形を
示す図であり、ブロックＢのみに順次パルスを出力し、
ブロックＢで駆動される受光部のみ順次走査する。シフ
トレジスタのスタートパルスφSTが“Ｈ”レベルのと
き、クロックパルスφ2Aを“Ｌ”レベルとしておく。ク
ロックパルスφ1Aが“Ｌ”レベルになると（ｔ＝
ｔ1 ）、初段のクロックドインバータはスタートパルス
φSTの“Ｈ”レベルを取り込み、“Ｌ”レベルを出力す
る。このときクロックパルスφ1A，φ2Aともに“Ｌ”レ
ベルとなっているため、ブロックＡの４段の単位回路を
構成する８つのクロックドインバータは全て動作してお
り、出力端子Ｏ1A〜Ｏ4Aは同時に“Ｈ”レベルとなる。
スタートパルスφSTが“Ｈ”レベルから“Ｌ”レベルと
なった後、クロックパルスφ1Aが“Ｌ”レベルとなると
（ｔ＝ｔ2 ）、初段のクロックドインバータはスタート
パルスφSTの“Ｌ”レベルを取り込み、“Ｈ”レベルを
出力する。このときクロックパルスφ1A，φ2Aとも
“Ｌ”レベルとなっているため、ブロックＡの８つのク
ロックドインバータは全て動作しており、出力端子Ｏ1A
〜Ｏ4Aは同時に“Ｌ”レベルとなる。この後、クロック
パルスφ2Aは通常走査と同じパルスに復帰する（φ2A＝
φ2B）。
示す図であり、ブロックＢのみに順次パルスを出力し、
ブロックＢで駆動される受光部のみ順次走査する。シフ
トレジスタのスタートパルスφSTが“Ｈ”レベルのと
き、クロックパルスφ2Aを“Ｌ”レベルとしておく。ク
ロックパルスφ1Aが“Ｌ”レベルになると（ｔ＝
ｔ1 ）、初段のクロックドインバータはスタートパルス
φSTの“Ｈ”レベルを取り込み、“Ｌ”レベルを出力す
る。このときクロックパルスφ1A，φ2Aともに“Ｌ”レ
ベルとなっているため、ブロックＡの４段の単位回路を
構成する８つのクロックドインバータは全て動作してお
り、出力端子Ｏ1A〜Ｏ4Aは同時に“Ｈ”レベルとなる。
スタートパルスφSTが“Ｈ”レベルから“Ｌ”レベルと
なった後、クロックパルスφ1Aが“Ｌ”レベルとなると
（ｔ＝ｔ2 ）、初段のクロックドインバータはスタート
パルスφSTの“Ｌ”レベルを取り込み、“Ｈ”レベルを
出力する。このときクロックパルスφ1A，φ2Aとも
“Ｌ”レベルとなっているため、ブロックＡの８つのク
ロックドインバータは全て動作しており、出力端子Ｏ1A
〜Ｏ4Aは同時に“Ｌ”レベルとなる。この後、クロック
パルスφ2Aは通常走査と同じパルスに復帰する（φ2A＝
φ2B）。
【００１７】ブロックＢには通常走査と同じクロックパ
ルスが供給されており、ブロックＡの最終段出力端子Ｏ
4Aの出力は、ｔ＝ｔ1 でクロックパルスφ1Bが“Ｌ”レ
ベルとなったとき、ブロックＢの初段のクロックドイン
バータに取り込まれ、以下通常走査と同様にクロックパ
ルスφ2Bの立ち下がりに同期して順次シフトされてい
く。
ルスが供給されており、ブロックＡの最終段出力端子Ｏ
4Aの出力は、ｔ＝ｔ1 でクロックパルスφ1Bが“Ｌ”レ
ベルとなったとき、ブロックＢの初段のクロックドイン
バータに取り込まれ、以下通常走査と同様にクロックパ
ルスφ2Bの立ち下がりに同期して順次シフトされてい
く。
【００１８】以上の動作説明からわかるように、図１に
示したシフトレジスタに図６に示すタイミングでクロッ
クパルスを供給することにより、スタートパルスΦSTの
印加直後、ブロックＡの出力は同一期間で全て“Ｈ”レ
ベルになるが、ブロックＡを飛び越し、ブロックＢの出
力で駆動される受光部だけを走査することができる。
示したシフトレジスタに図６に示すタイミングでクロッ
クパルスを供給することにより、スタートパルスΦSTの
印加直後、ブロックＡの出力は同一期間で全て“Ｈ”レ
ベルになるが、ブロックＡを飛び越し、ブロックＢの出
力で駆動される受光部だけを走査することができる。
【００１９】図７は第２の分割走査の場合の信号波形を
示す図であり、ブロックＡのみに順次パルスを出力し、
ブロックＡで駆動される受光部のみ順次走査する。ブロ
ックＡには通常走査と同じクロックパルスを供給し、出
力端子Ｏ1A〜Ｏ4Aより順次パルスが出力される。ブロッ
クＡの最終段の出力端子Ｏ4Aの出力は、ブロックＢに供
給されているクロックパルスφ1Bが、ｔ＝ｔ3 で“Ｌ”
レベルになったとき、ブロックＢの初段のクロックドイ
ンバータに取り込まれ、ｔ＝ｔ4 でクロックパルスφ2B
が“Ｌ”レベルになったとき、出力端子Ｏ1Bは“Ｈ”レ
ベルを出力する。クロックパルスφ2Bは、ｔ＝ｔ4 から
クロックパルスφ1Bが次に“Ｌ”レベルとなっている期
間に重なるように“Ｌ”レベルとしておく。ｔ＝ｔ5 で
クロックパルスφ1Bが“Ｌ”レベルとなると、ブロック
Ｂの初段のクロックドインバータはブロックＡの最終段
出力端子Ｏ4Aの出力“Ｌ”レベルを取り込み、“Ｈ”レ
ベルを出力する。このとき、クロックパルスφ1B，φ2B
がともに“Ｌ”レベルとなっているので、ブロックＢの
８つのクロックドインバータは全て動作しており、出力
端子Ｏ1B〜Ｏ4Bの出力は同時に“Ｌ”レベルとなる。こ
の後、クロックパルスφ2Bは通常走査と同じパルスに復
帰する（φ2B＝φ2A）。
示す図であり、ブロックＡのみに順次パルスを出力し、
ブロックＡで駆動される受光部のみ順次走査する。ブロ
ックＡには通常走査と同じクロックパルスを供給し、出
力端子Ｏ1A〜Ｏ4Aより順次パルスが出力される。ブロッ
クＡの最終段の出力端子Ｏ4Aの出力は、ブロックＢに供
給されているクロックパルスφ1Bが、ｔ＝ｔ3 で“Ｌ”
レベルになったとき、ブロックＢの初段のクロックドイ
ンバータに取り込まれ、ｔ＝ｔ4 でクロックパルスφ2B
が“Ｌ”レベルになったとき、出力端子Ｏ1Bは“Ｈ”レ
ベルを出力する。クロックパルスφ2Bは、ｔ＝ｔ4 から
クロックパルスφ1Bが次に“Ｌ”レベルとなっている期
間に重なるように“Ｌ”レベルとしておく。ｔ＝ｔ5 で
クロックパルスφ1Bが“Ｌ”レベルとなると、ブロック
Ｂの初段のクロックドインバータはブロックＡの最終段
出力端子Ｏ4Aの出力“Ｌ”レベルを取り込み、“Ｈ”レ
ベルを出力する。このとき、クロックパルスφ1B，φ2B
がともに“Ｌ”レベルとなっているので、ブロックＢの
８つのクロックドインバータは全て動作しており、出力
端子Ｏ1B〜Ｏ4Bの出力は同時に“Ｌ”レベルとなる。こ
の後、クロックパルスφ2Bは通常走査と同じパルスに復
帰する（φ2B＝φ2A）。
【００２０】以上の動作説明からわかるように、図１に
示したシフトレジスタに図７に示すタイミングでクロッ
クパルスを供給することにより、ブロックＡの出力で駆
動される受光部のみ走査し、ブロックＢの出力で駆動さ
れる受光部は走査しないようにすることができる。
示したシフトレジスタに図７に示すタイミングでクロッ
クパルスを供給することにより、ブロックＡの出力で駆
動される受光部のみ走査し、ブロックＢの出力で駆動さ
れる受光部は走査しないようにすることができる。
【００２１】以上のように、図６又は図７に示すタイミ
ングでクロックパルスを供給し、その１サイクルに相当
する間隔でスタートパルスφSTを与えれば、１つのブロ
ックのみを連続的に走査することができ、このシフトレ
ジスタを用いた固体撮像装置では、高フレームレートの
分割読み出しが行なえる。
ングでクロックパルスを供給し、その１サイクルに相当
する間隔でスタートパルスφSTを与えれば、１つのブロ
ックのみを連続的に走査することができ、このシフトレ
ジスタを用いた固体撮像装置では、高フレームレートの
分割読み出しが行なえる。
【００２２】図８はシフトレジスタの第２実施例を示す
回路構成図であり、この実施例のシフトレジスタは６段
の点線で囲んだ単位回路からなり、３段ずつの２つのブ
ロックＡ，Ｂで構成されている。シフトレジスタの単位
回路の構成及びパルスタイミングを図９及び図10に示
す。単位回路への入力パルスＩＮは、ｎ−ＭＯＳＦＥＴ
11のゲートに印加されるクロックパルスφ1 が“Ｈ”レ
ベルになると、インバータ12の入力に取り込まれ、イン
バータ12は“Ｌ”レベルを出力する。次にｐ−ＭＯＳＦ
ＥＴ13に印加されるクロックパルスφ2 が“Ｌ”レベル
になると、インバータ12の出力（＝“Ｌ”）は、インバ
ータ14の入力に取り込まれ、インバータ14は“Ｈ”レベ
ルを出力する。単位回路への入力パルスＩＮが“Ｈ”レ
ベルから“Ｌ”レベルに立ち下がると、同様な動作が行
われ、インバータ14の出力ＯＵＴはクロックパルスφ2
の立ち下がりに同期して立ち下がる。
回路構成図であり、この実施例のシフトレジスタは６段
の点線で囲んだ単位回路からなり、３段ずつの２つのブ
ロックＡ，Ｂで構成されている。シフトレジスタの単位
回路の構成及びパルスタイミングを図９及び図10に示
す。単位回路への入力パルスＩＮは、ｎ−ＭＯＳＦＥＴ
11のゲートに印加されるクロックパルスφ1 が“Ｈ”レ
ベルになると、インバータ12の入力に取り込まれ、イン
バータ12は“Ｌ”レベルを出力する。次にｐ−ＭＯＳＦ
ＥＴ13に印加されるクロックパルスφ2 が“Ｌ”レベル
になると、インバータ12の出力（＝“Ｌ”）は、インバ
ータ14の入力に取り込まれ、インバータ14は“Ｈ”レベ
ルを出力する。単位回路への入力パルスＩＮが“Ｈ”レ
ベルから“Ｌ”レベルに立ち下がると、同様な動作が行
われ、インバータ14の出力ＯＵＴはクロックパルスφ2
の立ち下がりに同期して立ち下がる。
【００２３】次に図８に示したシフトレジスタの動作
を、図11〜図13に示した信号波形図を用いて説明する。
図11は通常走査の信号波形を示し、ブロックＡ，Ｂで駆
動される受光部を順次走査する。各ブロックＡ，Ｂに供
給されるクロックパルスは、φ1A＝φ1B，φ2A＝φ2Bと
なっており、シフトレジスタの各段の出力端子Ｏ1A〜Ｏ
3A，Ｏ1B〜Ｏ3Bには、図示の如く順次パルスが出力され
る。
を、図11〜図13に示した信号波形図を用いて説明する。
図11は通常走査の信号波形を示し、ブロックＡ，Ｂで駆
動される受光部を順次走査する。各ブロックＡ，Ｂに供
給されるクロックパルスは、φ1A＝φ1B，φ2A＝φ2Bと
なっており、シフトレジスタの各段の出力端子Ｏ1A〜Ｏ
3A，Ｏ1B〜Ｏ3Bには、図示の如く順次パルスが出力され
る。
【００２４】図12は図８に示した第２実施例のシフトレ
ジスタにおける第１の分割走査の場合の信号波形を示す
図であり、ブロックＢのみに順次パルスを出力し、ブロ
ックＢで駆動される受光部のみ順次走査する。シフトレ
ジスタのスタートパルスφSTが“Ｈ”レベルのとき、ク
ロックパルスφ2Aを“Ｌ”レベルとしておく。クロック
パルスφ1Aがｔ＝ｔ1で“Ｈ”レベルになる。このとき
クロックパルスφ2Aは“Ｌ”レベルになっているので、
ブロックＡの３つの単位回路は全て導通し、出力端子Ｏ
1A〜Ｏ3Aの出力は同時に“Ｈ”レベルとなる。スタート
パルスφSTが“Ｈ”レベルから“Ｌ”レベルとなった
後、クロックパルスφ1Aがｔ＝ｔ2 で“Ｈ”レベルにな
ると、このときにもφ2Aは“Ｌ”レベルとなっているの
で、ブロックＡの３つの単位回路は全て導通し、出力端
子Ｏ1A〜Ｏ3Aの出力は同時に“Ｌ”レベルとなる。この
後、クロックパルスφ2Aは通常走査と同じパルスに復帰
する（φ2A＝φ2B）。
ジスタにおける第１の分割走査の場合の信号波形を示す
図であり、ブロックＢのみに順次パルスを出力し、ブロ
ックＢで駆動される受光部のみ順次走査する。シフトレ
ジスタのスタートパルスφSTが“Ｈ”レベルのとき、ク
ロックパルスφ2Aを“Ｌ”レベルとしておく。クロック
パルスφ1Aがｔ＝ｔ1で“Ｈ”レベルになる。このとき
クロックパルスφ2Aは“Ｌ”レベルになっているので、
ブロックＡの３つの単位回路は全て導通し、出力端子Ｏ
1A〜Ｏ3Aの出力は同時に“Ｈ”レベルとなる。スタート
パルスφSTが“Ｈ”レベルから“Ｌ”レベルとなった
後、クロックパルスφ1Aがｔ＝ｔ2 で“Ｈ”レベルにな
ると、このときにもφ2Aは“Ｌ”レベルとなっているの
で、ブロックＡの３つの単位回路は全て導通し、出力端
子Ｏ1A〜Ｏ3Aの出力は同時に“Ｌ”レベルとなる。この
後、クロックパルスφ2Aは通常走査と同じパルスに復帰
する（φ2A＝φ2B）。
【００２５】ブロックＢには通常走査と同じクロックパ
ルスが供給されており、ブロックＡの最終段出力端子Ｏ
3Aの出力は、ｔ＝ｔ1 でクロックパルスφ1Bが“Ｈ”レ
ベルとなったとき、ブロックＢの初段のインバータに取
り込まれ、以下通常走査と同様にクロックパルスφ2Bの
立ち下がりに同期して順次シフトされていく。
ルスが供給されており、ブロックＡの最終段出力端子Ｏ
3Aの出力は、ｔ＝ｔ1 でクロックパルスφ1Bが“Ｈ”レ
ベルとなったとき、ブロックＢの初段のインバータに取
り込まれ、以下通常走査と同様にクロックパルスφ2Bの
立ち下がりに同期して順次シフトされていく。
【００２６】図13は第２実施例における第２の分割走査
の場合の信号波形を示す図であり、ブロックＡのみに順
次パルスを出力し、ブロックＡで駆動される受光部のみ
順次走査する。ブロックＡには通常走査と同じクロック
パルスを供給し、出力端子Ｏ1A〜Ｏ3Aより順次パルスが
出力される。ブロックＡの最終段の出力端子Ｏ3Aの出力
は、ブロックＢに供給されているクロックパルスφ
1Bが、ｔ＝ｔ3 で“Ｈ”レベルになったとき、ブロック
Ｂの初段のインバータに取り込まれ、ｔ＝ｔ4 でクロッ
クパルスφ2Bが“Ｌ”レベルになったとき、出力端子Ｏ
1Bは“Ｈ”レベルを出力する。クロックパルスφ2Bは、
ｔ＝ｔ4 からクロックパルスφ1Bが次に“Ｈ”レベルに
なっている期間に重なるように“Ｌ”レベルとしてお
く。ｔ＝ｔ5 でクロックパルスφ1Bが“Ｈ”レベルとな
ると、ブロックＢの初段のインバータはブロックＡの最
終段出力端子Ｏ3Aの出力“Ｌ”レベルを取り込む。この
とき、クロックパルスφ1B，φ2Bともに“Ｌ”レベルと
なっているので、ブロックＢの３つの単位回路は全て導
通しており、出力端子Ｏ1B〜Ｏ3Bの出力は同時に“Ｌ”
レベルとなる。この後、クロックパルスφ2Bは通常走査
と同じパルスに復帰する（φ2B＝φ2A）。
の場合の信号波形を示す図であり、ブロックＡのみに順
次パルスを出力し、ブロックＡで駆動される受光部のみ
順次走査する。ブロックＡには通常走査と同じクロック
パルスを供給し、出力端子Ｏ1A〜Ｏ3Aより順次パルスが
出力される。ブロックＡの最終段の出力端子Ｏ3Aの出力
は、ブロックＢに供給されているクロックパルスφ
1Bが、ｔ＝ｔ3 で“Ｈ”レベルになったとき、ブロック
Ｂの初段のインバータに取り込まれ、ｔ＝ｔ4 でクロッ
クパルスφ2Bが“Ｌ”レベルになったとき、出力端子Ｏ
1Bは“Ｈ”レベルを出力する。クロックパルスφ2Bは、
ｔ＝ｔ4 からクロックパルスφ1Bが次に“Ｈ”レベルに
なっている期間に重なるように“Ｌ”レベルとしてお
く。ｔ＝ｔ5 でクロックパルスφ1Bが“Ｈ”レベルとな
ると、ブロックＢの初段のインバータはブロックＡの最
終段出力端子Ｏ3Aの出力“Ｌ”レベルを取り込む。この
とき、クロックパルスφ1B，φ2Bともに“Ｌ”レベルと
なっているので、ブロックＢの３つの単位回路は全て導
通しており、出力端子Ｏ1B〜Ｏ3Bの出力は同時に“Ｌ”
レベルとなる。この後、クロックパルスφ2Bは通常走査
と同じパルスに復帰する（φ2B＝φ2A）。
【００２７】以上の動作説明からわかるように、第２実
施例のシフトレジスタでも第１実施例と同様に、１つの
ブロックのみを連続的にシフト動作することができ、こ
のシフトレジスタを用いた固体撮像装置では、高フレー
ムレートの分割読み出しが行えるという作用効果が得ら
れる。
施例のシフトレジスタでも第１実施例と同様に、１つの
ブロックのみを連続的にシフト動作することができ、こ
のシフトレジスタを用いた固体撮像装置では、高フレー
ムレートの分割読み出しが行えるという作用効果が得ら
れる。
【００２８】図14にシフレトレジスタの第３実施例の回
路構成図を示す。この実施例は、図１に示した第１実施
例において、２つのブロックＡ，Ｂに独立に供給してい
るクロックパルスφ1A，φ1Bが全く同じ波形であること
から、これらを１つのクロックパルスに共通化して１本
のラインで供給するように構成したものである。この実
施例の動作は第１実施例と全く同じである。なおこの実
施例では、第１実施例に比べて供給するクロックパルス
の数を減らすことができるという効果が得られる。
路構成図を示す。この実施例は、図１に示した第１実施
例において、２つのブロックＡ，Ｂに独立に供給してい
るクロックパルスφ1A，φ1Bが全く同じ波形であること
から、これらを１つのクロックパルスに共通化して１本
のラインで供給するように構成したものである。この実
施例の動作は第１実施例と全く同じである。なおこの実
施例では、第１実施例に比べて供給するクロックパルス
の数を減らすことができるという効果が得られる。
【００２９】上記各実施例では、図３又は図４、あるい
は図９に示した単位回路を多段接続してシフトレジスタ
を構成したものを示したが、同様な機能をもつ他の構成
の単位回路を用いて本発明に係るシフトレジスタを構成
することもできる。
は図９に示した単位回路を多段接続してシフトレジスタ
を構成したものを示したが、同様な機能をもつ他の構成
の単位回路を用いて本発明に係るシフトレジスタを構成
することもできる。
【００３０】図15は、図14に示した第３実施例のシフト
レジスタを用いた固体撮像装置の構成例を示す概略構成
図である。この固体撮像装置は、９×９画素からなる受
光部21と、図14に示したシフトレジスタからなる垂直シ
フトレジスタ22及び水平シフトレジスタ23とで構成され
ている。この構成例では、垂直シフトレジスタ22及び水
平シフトレジスタ23は、それぞれ３ブロックに分割され
ており、３×３画素を１ブロックとする読み出しが行え
るようになっている。画素は、ＭＯＳイメージセンサ，
ＣＭＤイメージセンサ，ＳＩＴイメージセンサ，ＡＭＩ
イメージセンサなど、Ｘ−Ｙアドレス読み出し可能な画
素であれば何れでも用いることができる。なお画素の種
類に応じて読み出し回路は適宜変更される。この構成例
では、後述の図17及び図18に示す信号波形図のタイミン
グからわかるように、３×３画素を１ブロックとして読
み出すために、シフトレジスタのクロックパルス
φV2A ，φH2a は、最初の２段だけに供給している。
レジスタを用いた固体撮像装置の構成例を示す概略構成
図である。この固体撮像装置は、９×９画素からなる受
光部21と、図14に示したシフトレジスタからなる垂直シ
フトレジスタ22及び水平シフトレジスタ23とで構成され
ている。この構成例では、垂直シフトレジスタ22及び水
平シフトレジスタ23は、それぞれ３ブロックに分割され
ており、３×３画素を１ブロックとする読み出しが行え
るようになっている。画素は、ＭＯＳイメージセンサ，
ＣＭＤイメージセンサ，ＳＩＴイメージセンサ，ＡＭＩ
イメージセンサなど、Ｘ−Ｙアドレス読み出し可能な画
素であれば何れでも用いることができる。なお画素の種
類に応じて読み出し回路は適宜変更される。この構成例
では、後述の図17及び図18に示す信号波形図のタイミン
グからわかるように、３×３画素を１ブロックとして読
み出すために、シフトレジスタのクロックパルス
φV2A ，φH2a は、最初の２段だけに供給している。
【００３１】図16の（Ａ）は受光部の全画面を読み出す
場合のパルスタイミングを示す図で、図16の（Ｂ）はそ
の拡大図である。φV2A ＝φV2B ，φH2a ＝φH2b とす
る。垂直シフトレジスタ22で受光部21のある１行が選択
されている期間（垂直選択）に、水平シフトレジスタ23
で水平方向の９画素を順次走査することにより、全画面
の画素信号が出力線24を介して時系列的に読み出され、
信号出力Sig が得られる。
場合のパルスタイミングを示す図で、図16の（Ｂ）はそ
の拡大図である。φV2A ＝φV2B ，φH2a ＝φH2b とす
る。垂直シフトレジスタ22で受光部21のある１行が選択
されている期間（垂直選択）に、水平シフトレジスタ23
で水平方向の９画素を順次走査することにより、全画面
の画素信号が出力線24を介して時系列的に読み出され、
信号出力Sig が得られる。
【００３２】図17は、受光部21の中央部の３×３画素の
みを繰り返し走査する場合のパルスタイミングを示す図
で、図18はその拡大図である。この場合は、垂直シフト
レジスタ22のブロックＢ及び水平シフトレジスタ23のブ
ロックｂからのみ順次パルスが出力するように、各クロ
ックパルスを図示のように選定する。この場合のクロッ
クパルスは、図６及び図７に示した図１のシフトレジス
タの分割走査用の信号波形を併用したものとなる。
みを繰り返し走査する場合のパルスタイミングを示す図
で、図18はその拡大図である。この場合は、垂直シフト
レジスタ22のブロックＢ及び水平シフトレジスタ23のブ
ロックｂからのみ順次パルスが出力するように、各クロ
ックパルスを図示のように選定する。この場合のクロッ
クパルスは、図６及び図７に示した図１のシフトレジス
タの分割走査用の信号波形を併用したものとなる。
【００３３】図17には、クロックパルスと垂直シフトレ
ジスタ22から出力される垂直選択パルスＶ１〜Ｖ９のタ
イミングを示している。クロックパルスφV2A とφV2B
の波形を制御することにより、３行の垂直選択パルスＶ
４〜Ｖ６を繰り返し順次出力する。そして垂直選択パル
スＶ４〜Ｖ６に対応して水平シフトレジスタ23のスター
トパルスφHST を印加する。
ジスタ22から出力される垂直選択パルスＶ１〜Ｖ９のタ
イミングを示している。クロックパルスφV2A とφV2B
の波形を制御することにより、３行の垂直選択パルスＶ
４〜Ｖ６を繰り返し順次出力する。そして垂直選択パル
スＶ４〜Ｖ６に対応して水平シフトレジスタ23のスター
トパルスφHST を印加する。
【００３４】図18には、水平シフトレジスタ23に印加す
るクロックパルスと水平選択パルスＨ１〜Ｈ９のタイミ
ングを示している。クロックパルスφH2a とφH2b の波
形を制御することにより、３列の水平選択パルスＨ４〜
Ｈ６を繰り返し順次出力する。信号出力Sig は、水平選
択パルスＨ１〜Ｈ９に応じて、図示のようになる。
るクロックパルスと水平選択パルスＨ１〜Ｈ９のタイミ
ングを示している。クロックパルスφH2a とφH2b の波
形を制御することにより、３列の水平選択パルスＨ４〜
Ｈ６を繰り返し順次出力する。信号出力Sig は、水平選
択パルスＨ１〜Ｈ９に応じて、図示のようになる。
【００３５】図19に受光部21の選択領域の例を示す。図
16に示したパルスタイミングで垂直シフトレジスタ及び
水平シフトレジスタを動作させた場合の走査領域は、
（Ｆ）で示す全領域選択に対応し、図17及び図18に示し
たパルスタイミングで動作させた場合の走査領域は、
（Ａ）で示す選択領域に対応する。垂直及び水平シフト
レジスタへのクロックパルスの波形の簡単な制御だけ
で、選択領域の大きさ及び位置を、図示例に限らず、種
々に設定することができる。
16に示したパルスタイミングで垂直シフトレジスタ及び
水平シフトレジスタを動作させた場合の走査領域は、
（Ｆ）で示す全領域選択に対応し、図17及び図18に示し
たパルスタイミングで動作させた場合の走査領域は、
（Ａ）で示す選択領域に対応する。垂直及び水平シフト
レジスタへのクロックパルスの波形の簡単な制御だけ
で、選択領域の大きさ及び位置を、図示例に限らず、種
々に設定することができる。
【００３６】上記構成例では、エリアセンサに適用した
ものを挙げて説明したが、本発明はラインセンサにも適
用できることは言うまでもない。
ものを挙げて説明したが、本発明はラインセンサにも適
用できることは言うまでもない。
【００３７】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、複数に分割されたシフトレジスタの各
分割ブロックに、ブロック毎に独立に転送クロックパル
スが供給されるので、受光画素の一部のみを繰り返し走
査することができ、高フレームレートが実現できる。ま
た受光画素の走査選択領域の大きさ及び位置は、分割ブ
ロックの範囲内において、独立に供給する転送クロック
パルスの選定により任意に設定することができる。
本発明によれば、複数に分割されたシフトレジスタの各
分割ブロックに、ブロック毎に独立に転送クロックパル
スが供給されるので、受光画素の一部のみを繰り返し走
査することができ、高フレームレートが実現できる。ま
た受光画素の走査選択領域の大きさ及び位置は、分割ブ
ロックの範囲内において、独立に供給する転送クロック
パルスの選定により任意に設定することができる。
【図１】本発明に係る固体撮像装置に用いるシフトレジ
スタの第１実施例を示す回路構成図である。
スタの第１実施例を示す回路構成図である。
【図２】図１に示したシフトレジスタを構成する単位回
路を示すブロック構成図である。
路を示すブロック構成図である。
【図３】図２に示した単位回路のトランジスタレベルで
の回路構成を示す図である。
の回路構成を示す図である。
【図４】単位回路の他の回路構成を示す図である。
【図５】図１に示したシフトレジスタにより通常走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図６】図１に示したシフトレジスタにより分割走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図７】図１に示したシフトレジスタにより他の分割走
査を行う場合の信号波形を示す図である。
査を行う場合の信号波形を示す図である。
【図８】シフトレジスタの第２実施例を示す回路構成図
である。
である。
【図９】図８に示したシフトレジスタの単位回路を示す
ブロック構成図である。
ブロック構成図である。
【図10】図９に示した単位回路の動作を説明するための
信号波形図である。
信号波形図である。
【図11】図８に示したシフトレジスタにより通常走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図12】図８に示したシフトレジスタにより分割走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図13】図８に示したシフトレジスタにより他の分割走
査を行う場合の信号波形を示す図である。
査を行う場合の信号波形を示す図である。
【図14】シフトレジスタの第３実施例を示す回路構成図
である。
である。
【図15】図14に示したシフトレジスタを用いた固体撮像
装置の構成例を示す図である。
装置の構成例を示す図である。
【図16】図14に示した固体撮像装置において通常走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図17】図14に示した固体撮像装置において分割走査を
行う場合の信号波形を示す図である。
行う場合の信号波形を示す図である。
【図18】図17に示した信号波形を拡大して示す図であ
る。
る。
【図19】受光部の分割選択領域の例を示す図である。
【図20】従来のイメージセンサの構成例を示すブロック
構成図である。
構成図である。
【図21】従来のイメージセンサの他の構成例を示す回路
構成図である。
構成図である。
【図22】従来の他のイメージセンサによるウィンドウ処
理を説明するための図である。
理を説明するための図である。
１ クロックドインバータ ２ クロックドインバータ ３ ｐ−ＭＯＳＦＥＴ ４ ｐ−ＭＯＳＦＥＴ ５ ｎ−ＭＯＳＦＥＴ ６ ｎ−ＭＯＳＦＥＴ 11 ｎ−ＭＯＳＦＥＴ 12 インバータ 13 ｐ−ＭＯＳＦＥＴ 14 インバータ 21 受光部 22 垂直シフトレジスタ 23 水平シフトレジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/30 - 5/335
Claims (5)
- 【請求項１】 シフトレジスタに供給する複数の転送ク
ロックパルスのある状態において、シフトレジスタの全
ての出力を同一状態にすることのできるシフトレジスタ
を受光画素の走査手段として備えた固体撮像装置におい
て、１つのシフトレジスタを複数のブロックに分割し、
転送クロックパルスの全部あるいは一部を分割したブロ
ック毎に独立に供給して全てのあるいは一部の受光画素
の情報を読み出すように構成したことを特徴とする固体
撮像装置。 - 【請求項２】 シフトレジスタに供給する複数の転送ク
ロックパルスのある状態において、シフトレジスタの全
ての出力を同一状態にすることのできるシフトレジスタ
を受光画素の走査手段として備えた固体撮像装置の駆動
方法において、一つのシフトレジスタを複数のブロック
に分割して転送クロックパルスの全部あるいは一部を分
割したブロック毎に独立に供給し、前記分割したブロッ
ク毎に供給される転送クロックパルスのパルス波形をそ
れぞれ制御して、全てのあるいは一部の受光画素の情報
を読み出すことを特徴とする固体撮像装置の駆動方法。 - 【請求項３】 前記シフトレジスタの分割したブロック
毎に供給される転送クロックパルスを同一にして、全て
の受光画素の情報を読み出すことを特徴とする請求項２
記載の固体撮像装置の駆動方法。 - 【請求項４】 前記シフトレジスタのある分割ブロック
の出力が全て一時的に活性となるように、該分割ブロッ
クに供給される転送クロックパルスを制御し、且つ該分
割ブロックの最終段の出力のみが次段の分割ブロックに
取り込まれ順次シフトしていくように、次段の分割ブロ
ックに供給される転送クロックパルスを制御して、一部
の受光画素の情報を読み出すことを特徴とする請求項２
記載の固体撮像装置の駆動方法。 - 【請求項５】 前記シフトレジスタのある分割ブロック
の出力が順次活性化するように、該分割ブロックに供給
される転送クロックパルスを制御し、且つ該分割ブロッ
クの最終段の出力が活性化したのち次段の分割ブロック
の出力が全て不活性化するように、次段の分割ブロック
に供給される転送クロックパルスを制御して、一部の受
光画素の情報を読み出すことを特徴とする請求項２記載
の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062520A JP2977050B2 (ja) | 1991-03-05 | 1991-03-05 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062520A JP2977050B2 (ja) | 1991-03-05 | 1991-03-05 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277985A JPH04277985A (ja) | 1992-10-02 |
| JP2977050B2 true JP2977050B2 (ja) | 1999-11-10 |
Family
ID=13202549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062520A Expired - Fee Related JP2977050B2 (ja) | 1991-03-05 | 1991-03-05 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977050B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530845B2 (ja) | 2002-02-07 | 2004-05-24 | キヤノン株式会社 | 撮像装置、カメラ及び情報処理装置 |
| JP3830474B2 (ja) | 2003-07-16 | 2006-10-04 | オリンパス株式会社 | 固体撮像装置 |
| JP4504069B2 (ja) * | 2004-04-06 | 2010-07-14 | オリンパス株式会社 | 固体撮像装置および読出し領域制御方法 |
-
1991
- 1991-03-05 JP JP3062520A patent/JP2977050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277985A (ja) | 1992-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353921B2 (ja) | 固体撮像装置 | |
| JP2625389B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2977050B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2977051B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH09190162A (ja) | マトリクス型表示装置の駆動方法及び駆動回路 | |
| JPH08111821A (ja) | 固体撮像装置 | |
| EP1117086A2 (en) | Display apparatus in which blanking data is written during blanking period | |
| US6512545B1 (en) | Solid-state image pickup apparatus for reading pixel signals out at a high frame rate | |
| JPH0695071A (ja) | 液晶表示装置 | |
| JP3850034B2 (ja) | ライン数変換手段付き画像表示装置 | |
| JPH0961788A (ja) | 液晶表示装置 | |
| JPH09163245A (ja) | 固体撮像装置 | |
| US6912000B1 (en) | Picture processing apparatus | |
| JP3285926B2 (ja) | 固体撮像装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JPH09252436A (ja) | 固体撮像装置 | |
| JP2676897B2 (ja) | 液晶ディスプレイ装置 | |
| JPH04109776A (ja) | 固体撮像装置 | |
| JP2515559B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP3704763B2 (ja) | 固体撮像装置 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JP3813653B2 (ja) | 固体撮像装置 | |
| JP3866243B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH05210087A (ja) | 画像表示装置の駆動方法 | |
| JPH08336090A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |