JP2895941B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2895941B2 JP2895941B2 JP2249357A JP24935790A JP2895941B2 JP 2895941 B2 JP2895941 B2 JP 2895941B2 JP 2249357 A JP2249357 A JP 2249357A JP 24935790 A JP24935790 A JP 24935790A JP 2895941 B2 JP2895941 B2 JP 2895941B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- signal
- solid
- imaging device
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔概要〕 配列された複数の受光素子からの信号電荷を素子内部
で遅延及び加算する手段を有する固体撮像装置に関し、 受光素子に欠陥がある場合でも素子内部で遅延及び加
算処理を行なうことを目的とし、 複数の受光素子により光電変換して得られた信号電荷
を複数の電荷転送素子に入力して蓄積及び転送し、撮像
信号を取り出す固体撮像装置において、前記複数の受光
素子のうち、光学走査方向に配列された受光素子の出力
信号電荷毎に、TDI処理のために異なる遅延を施して対
応する前記電荷転送素子に入力する遅延手段と、該複数
の電荷転送素子の転送路の途中に夫々設けられ、欠陥受
光素子からの信号電荷を消去する電荷消去手段と、該複
数の電荷転送素子から供給された各信号電荷を夫々加算
合成して撮像信号を生成する合成手段とを有し、前記受
光素子と、前記電荷転送素子と、前記遅延手段と、前記
電荷消去手段及び前記合成手段は、固体撮像素子として
一体化して構成する。
で遅延及び加算する手段を有する固体撮像装置に関し、 受光素子に欠陥がある場合でも素子内部で遅延及び加
算処理を行なうことを目的とし、 複数の受光素子により光電変換して得られた信号電荷
を複数の電荷転送素子に入力して蓄積及び転送し、撮像
信号を取り出す固体撮像装置において、前記複数の受光
素子のうち、光学走査方向に配列された受光素子の出力
信号電荷毎に、TDI処理のために異なる遅延を施して対
応する前記電荷転送素子に入力する遅延手段と、該複数
の電荷転送素子の転送路の途中に夫々設けられ、欠陥受
光素子からの信号電荷を消去する電荷消去手段と、該複
数の電荷転送素子から供給された各信号電荷を夫々加算
合成して撮像信号を生成する合成手段とを有し、前記受
光素子と、前記電荷転送素子と、前記遅延手段と、前記
電荷消去手段及び前記合成手段は、固体撮像素子として
一体化して構成する。
本発明は固体撮像装置に係り、特に配列された複数の
受光素子からの信号電荷を素子内部で遅延及び加算する
手段を有する固体撮像装置に関する。
受光素子からの信号電荷を素子内部で遅延及び加算する
手段を有する固体撮像装置に関する。
固体撮像装置の読出し映像信号の信号対雑音比（S/
N）を向上させる一処理手法として、TDI（Time Delay
＆ Integration）が知られている。このTDIは第６図に
示す如く一定のピッチで配列した複数の受光素子１の配
列方向に光学走査を行ない、複数の受光素子１の夫々か
ら取り出された各信号電荷を対応するアンプ２で増幅し
た後、遅延及び加算器３に供給し、光学走査に同期して
遅延すると共に、光学走査方向前段の受光素子からの信
号電荷が入力される遅延及び加算器３からの信号と加算
する。これにより、複数の受光素子１からの被写体の同
一走査地点での信号が夫々加算合成されて大レベルにな
るのに対し、ノイズはランダムな変化をするので上記加
算によっても大レベルとはならないから、全体としてS/
Nの改善された映像信号を出力端子４より取り出すこと
ができる。
N）を向上させる一処理手法として、TDI（Time Delay
＆ Integration）が知られている。このTDIは第６図に
示す如く一定のピッチで配列した複数の受光素子１の配
列方向に光学走査を行ない、複数の受光素子１の夫々か
ら取り出された各信号電荷を対応するアンプ２で増幅し
た後、遅延及び加算器３に供給し、光学走査に同期して
遅延すると共に、光学走査方向前段の受光素子からの信
号電荷が入力される遅延及び加算器３からの信号と加算
する。これにより、複数の受光素子１からの被写体の同
一走査地点での信号が夫々加算合成されて大レベルにな
るのに対し、ノイズはランダムな変化をするので上記加
算によっても大レベルとはならないから、全体としてS/
Nの改善された映像信号を出力端子４より取り出すこと
ができる。
かかるTDI方式を採用した固体撮像装置では、上記のT
DI方式の特長をどのような状態でも活かすことが必要と
される。
DI方式の特長をどのような状態でも活かすことが必要と
される。
第７図は従来の固体撮像装置の一例の構成図を示す。
同図中、61〜6Nは夫々複数のフォトダイオードが図中、
上下方向に一次元配列されたフォトダイオードアレイ、
71〜7Nは電荷転送素子（CCD）によるシフトレジスタ
で、フォトダイオードアレイ61〜6Nに対応して設けられ
ている。また、フォトダイオードアレイ61〜6N及びCCD
シフトレジスタ71〜7Nはその素子配列方向と直交する方
向にＮ列配置され、二次元受光部及びマルチプレクサを
構成している。
同図中、61〜6Nは夫々複数のフォトダイオードが図中、
上下方向に一次元配列されたフォトダイオードアレイ、
71〜7Nは電荷転送素子（CCD）によるシフトレジスタ
で、フォトダイオードアレイ61〜6Nに対応して設けられ
ている。また、フォトダイオードアレイ61〜6N及びCCD
シフトレジスタ71〜7Nはその素子配列方向と直交する方
向にＮ列配置され、二次元受光部及びマルチプレクサを
構成している。
光学走査は図中、右から左方向へ行なわれ、これによ
りフォトダイオードアレイ61〜6Nで被写体からの光を光
電変換して得られた信号電荷が、隣接するCCDシフトレ
ジスタ71〜7Nへ転送され、その後、図中、上から下方向
へ各信号電荷がCCDシフトレジスタ71〜7N内を転送され
てアンプ81〜8Nへ並列に取り出される。アンプ81〜8Nで
増幅された各CCDシフトレジスタ71〜7Nからの信号は、A
/D変換器91〜9Nにより夫々ディジタル信号に変換され
る。
りフォトダイオードアレイ61〜6Nで被写体からの光を光
電変換して得られた信号電荷が、隣接するCCDシフトレ
ジスタ71〜7Nへ転送され、その後、図中、上から下方向
へ各信号電荷がCCDシフトレジスタ71〜7N内を転送され
てアンプ81〜8Nへ並列に取り出される。アンプ81〜8Nで
増幅された各CCDシフトレジスタ71〜7Nからの信号は、A
/D変換器91〜9Nにより夫々ディジタル信号に変換され
る。
A/D変換器91〜9Nのうち91〜9N-1の各出力ディジタル
データは夫々メモリ101〜10N-1を介してデータセレクタ
111〜11N-1に夫々入力され、A/D変換器9Nの出力ディジ
タルデータはメモリを介さず直接データセレクタ11Nに
入力される。メモリ101〜10N-1のうちｉ番目（ただし、
ｉ＝1,2,…,N−１）のメモリは（Ｎ−ｉ）ライン分の入
力ディジタルデータを記憶して読み出すことにより、
（Ｎ−ｉ）ライン期間の遅延を行なう。
データは夫々メモリ101〜10N-1を介してデータセレクタ
111〜11N-1に夫々入力され、A/D変換器9Nの出力ディジ
タルデータはメモリを介さず直接データセレクタ11Nに
入力される。メモリ101〜10N-1のうちｉ番目（ただし、
ｉ＝1,2,…,N−１）のメモリは（Ｎ−ｉ）ライン分の入
力ディジタルデータを記憶して読み出すことにより、
（Ｎ−ｉ）ライン期間の遅延を行なう。
メモリ101〜10N-1の各出力遅延信号はデータセレクタ
111〜11N-1を通して加算器13に供給され、ここでA/D変
換器9Nの出力ディジタルデータと加算される。前記した
ように、光学走査はフォトダイオードアレイ61から6N方
向へ行なわれており、光学走査方向上、隣接するフォト
ダイオード（画素）は、１ライン期間の時間差を有して
いる。しかして、ここではメモリ101〜10N-1により所定
期間の遅延を行なっているから、加算器13では被写体の
同一位置からのデータ同士を加算することとなり、よっ
て信号成分のレベルは大となるのに対し、ノイズは殆ど
増加しないから、全体としてS/Nが向上した前記TDIの原
理に基づくデータが加算器13より取り出される。
111〜11N-1を通して加算器13に供給され、ここでA/D変
換器9Nの出力ディジタルデータと加算される。前記した
ように、光学走査はフォトダイオードアレイ61から6N方
向へ行なわれており、光学走査方向上、隣接するフォト
ダイオード（画素）は、１ライン期間の時間差を有して
いる。しかして、ここではメモリ101〜10N-1により所定
期間の遅延を行なっているから、加算器13では被写体の
同一位置からのデータ同士を加算することとなり、よっ
て信号成分のレベルは大となるのに対し、ノイズは殆ど
増加しないから、全体としてS/Nが向上した前記TDIの原
理に基づくデータが加算器13より取り出される。
ところで、フォトダイオードアレイ71〜7Nを構成する
フォトダイオードのどれかに欠陥がある場合、そのフォ
トダイオードの出力信号電荷は正常なフォトダイオード
のそれと異なるから、上記のTDI動作を行なうとかえっ
てS/Nが低下することがある。
フォトダイオードのどれかに欠陥がある場合、そのフォ
トダイオードの出力信号電荷は正常なフォトダイオード
のそれと異なるから、上記のTDI動作を行なうとかえっ
てS/Nが低下することがある。
そこで、この従来の固体撮像装置では予め欠陥のある
フォトダイオードの位置をプログラマブル・リード・オ
ンリ・メモリ（PROM）12に記憶させておき、そのPROM12
の出力信号により、正常なフォトダイオードからの出力
データのときはメモリ101〜10N-1及びA/D変換器9Nから
のデータを選択させ、欠陥のあるフォトダイオードから
の出力データのときはそのデータに代えてデータ“0"を
選択するよう、データセレクタ111〜11Nを制御するよう
にしている。これにより、欠陥があるフォトダイオード
の出力は無視されることとなり、上記のTDI動作を支障
なく行なうことができる。
フォトダイオードの位置をプログラマブル・リード・オ
ンリ・メモリ（PROM）12に記憶させておき、そのPROM12
の出力信号により、正常なフォトダイオードからの出力
データのときはメモリ101〜10N-1及びA/D変換器9Nから
のデータを選択させ、欠陥のあるフォトダイオードから
の出力データのときはそのデータに代えてデータ“0"を
選択するよう、データセレクタ111〜11Nを制御するよう
にしている。これにより、欠陥があるフォトダイオード
の出力は無視されることとなり、上記のTDI動作を支障
なく行なうことができる。
しかるに、上記の固体撮像装置は、TDIの動作を固体
撮像素子の外部回路で行なっており、またその外部回路
はフォトダイオードアレイ61〜6Nの列数Ｎに応じて増加
するため、装置の規模の小型化が困難であるという問題
がある。
撮像素子の外部回路で行なっており、またその外部回路
はフォトダイオードアレイ61〜6Nの列数Ｎに応じて増加
するため、装置の規模の小型化が困難であるという問題
がある。
本発明は上記の点に鑑みなされたもので、受光素子に
欠陥がある場合でも素子内部で遅延及び加算処理を行な
うことができる固体撮像装置を提供することを目的とす
る。
欠陥がある場合でも素子内部で遅延及び加算処理を行な
うことができる固体撮像装置を提供することを目的とす
る。
第１図は本発明の原理ブロック図を示す。本発明は受
光素子1011〜101nと、電荷転送素子1001〜100nと、遅延
手段1021〜102nと、電荷消去手段1031〜103n及び合成手
段104を固定撮像素子として一体化したものである。こ
こで、遅延手段1021〜102nは複数の受光素子のうち、光
学走査方向に配列された受光素子1011〜101nの出力信号
電荷毎に、TDI処理のために異なる遅延を施して対応す
る電荷転送素子1001〜100nへ入力する。
光素子1011〜101nと、電荷転送素子1001〜100nと、遅延
手段1021〜102nと、電荷消去手段1031〜103n及び合成手
段104を固定撮像素子として一体化したものである。こ
こで、遅延手段1021〜102nは複数の受光素子のうち、光
学走査方向に配列された受光素子1011〜101nの出力信号
電荷毎に、TDI処理のために異なる遅延を施して対応す
る電荷転送素子1001〜100nへ入力する。
電荷消去手段1031〜103nは電荷転送素子1001〜100nの
転送路の途中に夫々設けられ、欠陥受光素子からの信号
電荷を消去する。また、合成手段104は電荷転送素子100
1〜100nから取り出された各信号電荷を夫々加算合成し
て撮像信号として取り出す。
転送路の途中に夫々設けられ、欠陥受光素子からの信号
電荷を消去する。また、合成手段104は電荷転送素子100
1〜100nから取り出された各信号電荷を夫々加算合成し
て撮像信号として取り出す。
なお、受光素子1011〜101nは光学走査方向に２列以上
あってもよく、また遅延手段102nの遅延時間はゼロであ
ってもよい。
あってもよく、また遅延手段102nの遅延時間はゼロであ
ってもよい。
受光素子1011〜101nから夫々取り出された信号電荷は
遅延手段1021〜102nにより別々に遅延された後、電荷転
送素子1001〜100nを別々に転送されて合成手段104に到
り、ここで加算合成されることにより、TDI処理されたS
/Nの良好な撮像信号とされて取り出される。
遅延手段1021〜102nにより別々に遅延された後、電荷転
送素子1001〜100nを別々に転送されて合成手段104に到
り、ここで加算合成されることにより、TDI処理されたS
/Nの良好な撮像信号とされて取り出される。
また、受光素子1011〜101nのうち欠陥のある受光素子
からの信号電荷は、その信号電荷が転送される時に電荷
消去手段1031〜103nのうち所定の一の電荷消去手段で消
去され合成手段104へは転送されない。従って、本発明
では欠陥のある受光素子によりS/Nが低下するという現
象なしに、装置内部でTDI処理ができる。
からの信号電荷は、その信号電荷が転送される時に電荷
消去手段1031〜103nのうち所定の一の電荷消去手段で消
去され合成手段104へは転送されない。従って、本発明
では欠陥のある受光素子によりS/Nが低下するという現
象なしに、装置内部でTDI処理ができる。
第２図は本発明の一実施例の構成図を示す。同図中、
上下方向に一次元配列されたＮ個のフォトダイオードPD
11〜PD1Nと、同様に一次元配列されたＮ個のフォトダイ
オードPD21〜PD2Nとは光学走査方向に一定間隔で夫々配
置されている。すなわち、本実施例は前記受光素子1011
〜101nに相当するフォトダイオードPD11〜PD1N及びPD21
〜PD2Nが光学走査方向に２個配置されており、前記ｎ＝
２の例である。
上下方向に一次元配列されたＮ個のフォトダイオードPD
11〜PD1Nと、同様に一次元配列されたＮ個のフォトダイ
オードPD21〜PD2Nとは光学走査方向に一定間隔で夫々配
置されている。すなわち、本実施例は前記受光素子1011
〜101nに相当するフォトダイオードPD11〜PD1N及びPD21
〜PD2Nが光学走査方向に２個配置されており、前記ｎ＝
２の例である。
また、フォトダイオードPD11〜PD1Nの各々には光学走
査方向と反対方向に第１の蓄積電極SG111〜SG11N，第１
の転送電極TG111〜TG11N，第２の蓄積電極SG211〜S
G21N，第２の転送電極TG211〜TG21N，電荷転送素子（CC
D）による転送部2011〜201Nが順次配設されている。同
様に、フォトダイオードPD21〜PD2Nの各々には光学走査
方向と反対方向に順次蓄積電極SG121〜SG12N，転送電極
TG22N,CCDによる転送部2021〜202Nが配設されている。
上記の蓄積電極SG211〜SG21Nは１ライン期間の遅延を行
なうために設けられており、前記遅延手段1021に相当す
る。なお、遅延手段1022に相当する蓄積電極は、本実施
例では遅延時間ゼロなので、省略されている。
査方向と反対方向に第１の蓄積電極SG111〜SG11N，第１
の転送電極TG111〜TG11N，第２の蓄積電極SG211〜S
G21N，第２の転送電極TG211〜TG21N，電荷転送素子（CC
D）による転送部2011〜201Nが順次配設されている。同
様に、フォトダイオードPD21〜PD2Nの各々には光学走査
方向と反対方向に順次蓄積電極SG121〜SG12N，転送電極
TG22N,CCDによる転送部2021〜202Nが配設されている。
上記の蓄積電極SG211〜SG21Nは１ライン期間の遅延を行
なうために設けられており、前記遅延手段1021に相当す
る。なお、遅延手段1022に相当する蓄積電極は、本実施
例では遅延時間ゼロなので、省略されている。
また、転送部201N，202Nには欠陥画素消去用リセット
ゲート211G，212Gと欠陥画素消去用リセットドレイン21
1D，212Dとが夫々設けられており、これらを有するリセ
ットトランジスタ211，212が前記電荷消去手段1031，10
32を構成している。
ゲート211G，212Gと欠陥画素消去用リセットドレイン21
1D，212Dとが夫々設けられており、これらを有するリセ
ットトランジスタ211，212が前記電荷消去手段1031，10
32を構成している。
OGは出力ゲートで、転送部2011〜201N，2021〜202Nか
らの信号電荷が転送される。FDは浮動拡散層で、電界効
果トランジスタ（FET）22のゲートとFET23のドレインに
夫々接続されている。出力ゲートOGと浮動拡散層FDは前
記合成手段104を構成している。
らの信号電荷が転送される。FDは浮動拡散層で、電界効
果トランジスタ（FET）22のゲートとFET23のドレインに
夫々接続されている。出力ゲートOGと浮動拡散層FDは前
記合成手段104を構成している。
かかる構成の本実施例において、フォトダイオードPD
11〜PD1N，PD21〜PD2Nで夫々光電変換されて得られた信
号電荷は、第４図に示すパルスVSG1が印加される蓄積電
極SG111〜SG11N，SG121〜SG12N直下の基板に送られて、
ここで蓄積される。蓄積電極SG111〜SG11N直下の基板で
１ライン期間蓄積された信号電荷は第４図にφTG1で示
すパルスが印加される転送電極TG111〜TG11N直下の基板
を通って蓄積電極SG211〜SG21N直下の基板に到り、蓄積
される。
11〜PD1N，PD21〜PD2Nで夫々光電変換されて得られた信
号電荷は、第４図に示すパルスVSG1が印加される蓄積電
極SG111〜SG11N，SG121〜SG12N直下の基板に送られて、
ここで蓄積される。蓄積電極SG111〜SG11N直下の基板で
１ライン期間蓄積された信号電荷は第４図にφTG1で示
すパルスが印加される転送電極TG111〜TG11N直下の基板
を通って蓄積電極SG211〜SG21N直下の基板に到り、蓄積
される。
蓄積電極SG121〜SG12N直下の基板に蓄積されたフォト
ダイオードPD21〜PD2Nからの信号電荷と、蓄積電極SG
211〜SG21N直下の基板に蓄積されたフォトダイオードPD
11〜PD1Nからの１ライン期間遅延された信号電荷とは、
第４図に示す同一のパルスφTG2が印加される転送電極T
G211〜TG21N，TG221〜TG22N直下の基板を同じタイミン
グで通過し、転送部2011〜201N，2021〜202Nに転送され
る。
ダイオードPD21〜PD2Nからの信号電荷と、蓄積電極SG
211〜SG21N直下の基板に蓄積されたフォトダイオードPD
11〜PD1Nからの１ライン期間遅延された信号電荷とは、
第４図に示す同一のパルスφTG2が印加される転送電極T
G211〜TG21N，TG221〜TG22N直下の基板を同じタイミン
グで通過し、転送部2011〜201N，2021〜202Nに転送され
る。
転送部2011〜201N，2021〜202Nは夫々第４図にφ1〜
φ4で示す、互いに90°ずつ位相が異なる４相のクロッ
クで駆動されるCCDであり、第２図中、上から下方向へ
信号電荷を転送して出力ゲートOGへ供給する。このOGを
通じて浮動拡散層FDに入った２つの転送部201N，202Nか
らの、同じ被写体部分に関する信号電荷は加算された上
で電圧に変換された後、ソースホロワアンプのFET22を
介してTDI処理された高S/Nの撮像信号として端子24へ出
力される。FET23は第４図に示すリセットパルスφＲに
よりオンとされ、浮動拡散層FDに蓄えられた信号電荷を
半導体基板に掃き出し、その後、再びオフとされて次の
ビットの信号電荷の入力に備える。
φ4で示す、互いに90°ずつ位相が異なる４相のクロッ
クで駆動されるCCDであり、第２図中、上から下方向へ
信号電荷を転送して出力ゲートOGへ供給する。このOGを
通じて浮動拡散層FDに入った２つの転送部201N，202Nか
らの、同じ被写体部分に関する信号電荷は加算された上
で電圧に変換された後、ソースホロワアンプのFET22を
介してTDI処理された高S/Nの撮像信号として端子24へ出
力される。FET23は第４図に示すリセットパルスφＲに
よりオンとされ、浮動拡散層FDに蓄えられた信号電荷を
半導体基板に掃き出し、その後、再びオフとされて次の
ビットの信号電荷の入力に備える。
第４図のパルスφDR1，φDR2は、ゲート211G，212Gへ
印加される信号で、欠陥のあるフォトダイオード（画
素）の信号電荷転送時点のみハイレベルとされて、後述
のFET211，212をオンとする。
印加される信号で、欠陥のあるフォトダイオード（画
素）の信号電荷転送時点のみハイレベルとされて、後述
のFET211，212をオンとする。
次に本実施例の要部をなす欠陥画素消去用リセットゲ
ート211G，212G，リセットドレイン211D，212D，出力ゲ
ートOG及び浮動拡散層FD付近の構造及び動作について第
３図と共に更に詳細に説明する。第３図中、第２図と同
一構成部分には同一符号を付し、その説明を省略する。
ート211G，212G，リセットドレイン211D，212D，出力ゲ
ートOG及び浮動拡散層FD付近の構造及び動作について第
３図と共に更に詳細に説明する。第３図中、第２図と同
一構成部分には同一符号を付し、その説明を省略する。
第３図において、311〜314は半導体基板上の転送電極
で、転送部201Nを構成しており、また321〜324は同じく
半導体基板上に形成された転送電極で、転送部202Nを構
成している。すなわち、フォトダイオード１個に対応し
て４つずつ転送電極を有する転送部が形成されている。
上記の４つの転送電極311〜314，321〜324には夫々同じ
４相のクロックφ1〜φ4が夫々印加される。これによ
り、クロックφ1，φ2が印加される転送電極直下の基板
のポテンシャルとクロックφ3，φ4が印加される転送電
極直下の基板のポテンシャルとが交互に上下することに
より信号電荷が転送されていく。
で、転送部201Nを構成しており、また321〜324は同じく
半導体基板上に形成された転送電極で、転送部202Nを構
成している。すなわち、フォトダイオード１個に対応し
て４つずつ転送電極を有する転送部が形成されている。
上記の４つの転送電極311〜314，321〜324には夫々同じ
４相のクロックφ1〜φ4が夫々印加される。これによ
り、クロックφ1，φ2が印加される転送電極直下の基板
のポテンシャルとクロックφ3，φ4が印加される転送電
極直下の基板のポテンシャルとが交互に上下することに
より信号電荷が転送されていく。
また、転送部201N，202Nには、欠陥画素消去用リセッ
トFET211，212が接続され、FET211，212のソース領域が
転送電極311及び312，321及び322直下の基板で構成され
ている。これらのFET211及び212は通常はオフとされて
いる。
トFET211，212が接続され、FET211，212のソース領域が
転送電極311及び312，321及び322直下の基板で構成され
ている。これらのFET211及び212は通常はオフとされて
いる。
ここで、第３図に示すように、いま転送電極311，312
直下の半導体基板にポテンシャルの井戸33が形成され、
かつ、転送電極321，322直下の半導体基板にポテンシャ
ルの井戸35が形成されているものとする。フォトダイオ
ードが正常な場合の信号電荷量はフォトダイオードへの
入射光量に応じて変化はするが、通常の使用状況下では
ポテンシャルの井戸35に蓄積されている信号電荷36の程
度であるが、フォトダイオードに白傷等の欠陥がある場
合は、ポテンシャルの井戸33に蓄積されている信号電荷
34のように電荷量がかなり大となる。
直下の半導体基板にポテンシャルの井戸33が形成され、
かつ、転送電極321，322直下の半導体基板にポテンシャ
ルの井戸35が形成されているものとする。フォトダイオ
ードが正常な場合の信号電荷量はフォトダイオードへの
入射光量に応じて変化はするが、通常の使用状況下では
ポテンシャルの井戸35に蓄積されている信号電荷36の程
度であるが、フォトダイオードに白傷等の欠陥がある場
合は、ポテンシャルの井戸33に蓄積されている信号電荷
34のように電荷量がかなり大となる。
フォトダイオードに欠陥があるか否かは予め検査して
分っているため、欠陥フォトダイオード（画素）からの
信号電荷がポテンシャルの井戸33に蓄えられた時点で、
ハイレベルの信号がFET211のゲートに印加されたFET211
がオンとされる。これにより、欠陥画素の信号電荷34は
オンとされたFET211のソース及びドレインを夫々通して
半導体基板に掃き出されるため、出力ゲートOGには転送
されることはない。
分っているため、欠陥フォトダイオード（画素）からの
信号電荷がポテンシャルの井戸33に蓄えられた時点で、
ハイレベルの信号がFET211のゲートに印加されたFET211
がオンとされる。これにより、欠陥画素の信号電荷34は
オンとされたFET211のソース及びドレインを夫々通して
半導体基板に掃き出されるため、出力ゲートOGには転送
されることはない。
なお、信号電荷36は４相クックφ1〜φ4によりその
後、転送電極321，322直下のポテンシャルが破線37で示
す如く上がり、かつ、転送電極323，324直下のポテンシ
ャルが破線38で示す如く下がるために、ポテンシャルの
井戸38へ転送され、更にその後転送電極321及び322，32
3及び324の直下のポテンシャルは再び実線35,39で示す
如くに変化するため、ポテンシャル39より低い一定のポ
テンシャル40の出力ゲートOG直下の基板を通して浮動拡
散層FDに入力され、ここで電圧に変換された後FET22の
ゲート、ソースを通して端子24へ出力される。
後、転送電極321，322直下のポテンシャルが破線37で示
す如く上がり、かつ、転送電極323，324直下のポテンシ
ャルが破線38で示す如く下がるために、ポテンシャルの
井戸38へ転送され、更にその後転送電極321及び322，32
3及び324の直下のポテンシャルは再び実線35,39で示す
如くに変化するため、ポテンシャル39より低い一定のポ
テンシャル40の出力ゲートOG直下の基板を通して浮動拡
散層FDに入力され、ここで電圧に変換された後FET22の
ゲート、ソースを通して端子24へ出力される。
なお、浮動拡散層FDの信号電荷は次のビットの信号電
荷が入力される以前に、リセットパルスφＲによりポテ
ンシャルが一点鎖線41,42に示す位置に下げられるた
め、半導体基板に掃き出される。
荷が入力される以前に、リセットパルスφＲによりポテ
ンシャルが一点鎖線41,42に示す位置に下げられるた
め、半導体基板に掃き出される。
ポテンシャルの井戸33に正常なフォトダイオードから
の信号電荷が蓄積される場合は、上記と同様にしてその
信号電荷が浮動拡散層FDに蓄積されることは勿論であ
る。
の信号電荷が蓄積される場合は、上記と同様にしてその
信号電荷が浮動拡散層FDに蓄積されることは勿論であ
る。
次に上記した本発明装置を備えた撮像放置について第
５図と共に説明する。同図中、50は第２図に示した本発
明になる固体撮像装置で、タイミング発生回路51の出力
タイミングパルスに基づきドライバ及びバイアス発生回
路52から前記した４相のクロックφ1〜φ4，VSG1，VS
G2，φTG1，φTG2，φＲ等の各種パルスやバイアス電圧
が印加される一方、PROM53から読み出された欠陥画素情
報に基づきドライバ54から前記した欠陥画素出力消去用
パルスφDR1，φDR2が印加される。
５図と共に説明する。同図中、50は第２図に示した本発
明になる固体撮像装置で、タイミング発生回路51の出力
タイミングパルスに基づきドライバ及びバイアス発生回
路52から前記した４相のクロックφ1〜φ4，VSG1，VS
G2，φTG1，φTG2，φＲ等の各種パルスやバイアス電圧
が印加される一方、PROM53から読み出された欠陥画素情
報に基づきドライバ54から前記した欠陥画素出力消去用
パルスφDR1，φDR2が印加される。
他方、撮像対象からの光はレンズ55を透過してミラー
56で全反射され、固体撮像装置50に入射される。このミ
ラー56はスキャナ57により所定角度範囲で往復回動し、
撮像対象から固体撮像装置50に入射される光を、CCD転
送方向と直交する方向に光学走査する。
56で全反射され、固体撮像装置50に入射される。このミ
ラー56はスキャナ57により所定角度範囲で往復回動し、
撮像対象から固体撮像装置50に入射される光を、CCD転
送方向と直交する方向に光学走査する。
固体撮像装置50から取り出された撮像信号は前記した
端子24を介してアンプ58に供給され、ここで増幅された
後、信号処理回路59で信号処理される。信号処理回路59
の信号は表示回路60で表示に適した信号形態に変換され
た後、陰極線管（CRT）61により表示される。
端子24を介してアンプ58に供給され、ここで増幅された
後、信号処理回路59で信号処理される。信号処理回路59
の信号は表示回路60で表示に適した信号形態に変換され
た後、陰極線管（CRT）61により表示される。
かかる撮像装置において前記したTDI動作は固体撮像
装置50の内部で行なわれるから、従来のように固体撮像
装置の外部でTDI動作を行なっていた撮像装置に比べて
撮像装置の外部回路が減少し、撮像装置の小型化、高性
能化が可能となる。
装置50の内部で行なわれるから、従来のように固体撮像
装置の外部でTDI動作を行なっていた撮像装置に比べて
撮像装置の外部回路が減少し、撮像装置の小型化、高性
能化が可能となる。
なお、本発明は上記の実施例に限定されるものではな
く、例えば光学走査方向のフォトダイオードの列数は３
以上でもよく、この場合はフォトダイオードアレイに隣
接する蓄積電極や転送電極を増加することで容易に実現
でき、また固体撮像装置自体の面積の増加は、従来装置
における外部回路面積の増加に比べ小にできる。
く、例えば光学走査方向のフォトダイオードの列数は３
以上でもよく、この場合はフォトダイオードアレイに隣
接する蓄積電極や転送電極を増加することで容易に実現
でき、また固体撮像装置自体の面積の増加は、従来装置
における外部回路面積の増加に比べ小にできる。
上述の如く、本発明によれば、欠陥のある受光素子に
よりS/Nが低下するという現象なしに装置内部でTDI処理
ができるため、TDI処理のための外部回路を不要にで
き、撮像装置の小型化、高性能化に寄与するところ大で
ある等の特長を有するものである。
よりS/Nが低下するという現象なしに装置内部でTDI処理
ができるため、TDI処理のための外部回路を不要にで
き、撮像装置の小型化、高性能化に寄与するところ大で
ある等の特長を有するものである。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の構成図、 第３図は本発明の一実施例の要部の動作説明図、 第４図は第２図の動作説明用タイムチャート、 第５図は本発明装置を備えた撮像装置の構成図、 第６図はTDIの原理説明図、 第７図は従来装置の一例の構成図である。 図において、 2011〜201N，2021〜202Nは転送部、211，212は欠陥画素
消去用リセットFET、1001〜100nは電荷転送素子、1011
〜101nは受光素子、1021〜102nは遅延手段、1031〜103n
は電荷消去手段、104は合成手段、OGは出力ゲート、FD
は浮動拡散層、PD11〜PD1N，PD21〜PD2Nはフォトダイオ
ード を示す。
消去用リセットFET、1001〜100nは電荷転送素子、1011
〜101nは受光素子、1021〜102nは遅延手段、1031〜103n
は電荷消去手段、104は合成手段、OGは出力ゲート、FD
は浮動拡散層、PD11〜PD1N，PD21〜PD2Nはフォトダイオ
ード を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 勝文 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−204978（ＪＰ，Ａ) 特開 昭61−111077（ＪＰ，Ａ) 特開 平１−303975（ＪＰ，Ａ) 特開 昭56−103479（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/148 H04N 5/335
Claims (3)
- 【請求項１】複数の受光素子により光電変換して得られ
た信号電荷を複数の電荷転送素子に入力して蓄積及び転
送し、撮像信号を取り出す固体撮像装置において、 前記複数の受光素子のうち、光学走査方向に配列された
受光素子の出力信号電荷毎に、TDI処理のために異なる
遅延を施して対応する前記電荷転送素子に入力する遅延
手段と、 該複数の電荷転送素子の転送路の途中に夫々設けられ、
欠陥受光素子からの信号電荷を消去する電荷消去手段
と、 該複数の電荷転送素子から供給された各信号電荷を夫々
加算合成して撮像信号を生成する合成手段とを有し、 前記受光素子と、前記電荷転送素子と、前記遅延手段
と、前記電荷消去手段及び前記合成手段は、固体撮像素
子として一体化されていることを特徴とする固体撮像装
置。 - 【請求項２】前記電荷消去手段は、欠陥のある受光素子
からの信号電荷の転送タイミングに同期して入力される
パルスによりオンとされることにより、該欠陥のある受
光素子からの信号電荷を前記電荷転送素子が形成された
基板中に掃き出すトランジスタよりなることを特徴とす
る請求項１記載の固体撮像装置。 - 【請求項３】前記合成手段は、前記複数の電荷転送素子
の各出力側に共通に設けられた出力ゲートと、該出力ゲ
ートを通過した各信号電荷を夫々加算合成する単一の浮
動拡散層とよりなることを特徴とする請求項１記載の固
体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249357A JP2895941B2 (ja) | 1990-09-19 | 1990-09-19 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249357A JP2895941B2 (ja) | 1990-09-19 | 1990-09-19 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127568A JPH04127568A (ja) | 1992-04-28 |
| JP2895941B2 true JP2895941B2 (ja) | 1999-05-31 |
Family
ID=17191825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249357A Expired - Fee Related JP2895941B2 (ja) | 1990-09-19 | 1990-09-19 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895941B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4443821A1 (de) * | 1994-12-09 | 1996-06-20 | Telefunken Microelectron | Bildaufnahmevorrichtung |
| DE4443823A1 (de) * | 1994-12-09 | 1996-06-20 | Telefunken Microelectron | Verfahren und Vorrichtung zur Bildaufnahme |
-
1990
- 1990-09-19 JP JP2249357A patent/JP2895941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127568A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0862829B1 (en) | An image sensor with high dynamic range linear output | |
| EP2378764B1 (en) | A camera | |
| US7499091B2 (en) | Solid-state imaging device and method for driving same | |
| US20100208096A1 (en) | Image capturing apparatus | |
| US5280358A (en) | Photoelectric converting apparatus having an analog memory | |
| US20010043276A1 (en) | Imaging device including thinned read out mode and all pixel read out mode | |
| JP2708455B2 (ja) | 固体撮像装置 | |
| US8054375B2 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| US4811068A (en) | Charge transfer device | |
| KR920010511B1 (ko) | 촬상장치 | |
| US4528595A (en) | Line transfer imager and television camera including such an imager | |
| EP0866502A2 (en) | Architecture for a CCD-imager with multiple readout registers | |
| US5309230A (en) | High-sensitivity infrared detector and an infrared camera using such a detector | |
| JPH06245147A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| US5844598A (en) | CCD based optical detector for a confocal microscope | |
| JP2895941B2 (ja) | 固体撮像装置 | |
| US4661854A (en) | Transfer smear reduction for charge sweep device imagers | |
| KR100595801B1 (ko) | 고체 촬상 장치, 그 구동 방법 및 카메라 | |
| JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
| JPH0834558B2 (ja) | 高品質ビデオカメラ | |
| US4862487A (en) | Solid-state imaging device | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| JP2006050403A (ja) | 固体撮像装置 | |
| JPH0533594B2 (ja) | ||
| US4870494A (en) | Solid state image pickup device having a different signal charge transfer speeds for photographic operations and for preliminary photometric operations, and method of providing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |