JP4102098B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4102098B2 JP4102098B2 JP2002115620A JP2002115620A JP4102098B2 JP 4102098 B2 JP4102098 B2 JP 4102098B2 JP 2002115620 A JP2002115620 A JP 2002115620A JP 2002115620 A JP2002115620 A JP 2002115620A JP 4102098 B2 JP4102098 B2 JP 4102098B2
- Authority
- JP
- Japan
- Prior art keywords
- operation control
- output
- field effect
- photoelectric conversion
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、固体撮像装置に係わり、特にＭＯＳセンサを用いた固体撮像装置に関する。
【０００２】
【従来の技術】
図７の（Ａ）は、従来の固体撮像装置の一例として、特公昭６１−６１５８６号公報に記載されている固体撮像装置の一部を示す回路構成図である。図７の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、200 はインターレース回路ブロック、210 はブートストラップ効果を用いた垂直バッファ回路ブロック、230 はスイッチ回路ブロック、240 は光電変換部ブロックである。
【０００３】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、201 と202 はインターレース回路ブロック200 の動作を制御する第１と第２のフィールド選択パルスの入力端子、203 〜206 はインターレース回路ブロック200 を構成するＮチャネルＭＯＳ電界効果トランジスタ（以下ＮＭＯＳトランジスタと略称する）、207 〜209 はインターレース回路ブロック200 における第１〜第３のインターレース部出力ライン、211 は垂直バッファ回路ブロック210 に供給するバッファパルスの入力端子、212 と214 と216 は垂直バッファ回路ブロック210 を構成するバッファ用ＮＭＯＳトランジスタ、213 と215 と217 は垂直バッファ回路ブロック210 を構成するブートストラップ容量、218 〜220 は第１〜第３の動作制御ライン、231 はスイッチ回路ブロック230 により動作制御ライン218 〜220 を接地電位に固定するためのリセットパルスの入力端子、232 〜234 はスイッチ回路ブロック230 を構成する動作制御ライン接地用ＮＭＯＳトランジスタ、241 と242 は光電変換部ブロック240 における第１と第２の垂直信号ライン、243 と245 と247 は光電変換部ブロック240 を構成するフォトダイオード（ＰＤ）、244 と246 と248 は光電変換部ブロック240 を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。
【０００４】
図７の（Ｂ）は、図７の（Ａ）に示した固体撮像装置の概略動作を説明するためのタイミングチャートである。このように構成されている固体撮像装置においては、図７の（Ｂ）に示すように、あらかじめリセットパルス端子231 に印加するパルスΦＲをハイレベル（ＶＤＤとする) とし、動作制御ライン接地用ＮＭＯＳトランジスタ232 〜234 を介して、第１〜第３の動作制御ライン218 〜220 の全てを接地電位に固定する。
【０００５】
次に、パルスΦＲをローレベル（接地電位とする）に切り替え、垂直シフトレジスタ１の第１の出力ライン２にハイレベルが、垂直シフトレジスタ１の第２の出力ライン３にローレベルがそれぞれ現れた後、第１のフィールド選択パルス入力端子201 に印加するパルスΦＦ１のみをハイレベルにする。
【０００６】
これにより、第１と第２のインターレース部出力ライン207 と208 はＶＤＤ−ＶＴの電圧となり、第３のインターレース部出力ライン209 は接地電位となる。（ＶＴはＮＭＯＳトランジスタの閾値電圧である。）
【０００７】
次いで、パルスΦＦ１をローレベルに切り替え、第１〜第３の動作制御ライン218 〜220 が接地電圧を保持したフローティング状態となった後、バッファパルス端子211 に印加するパルスΦＢをハイレベルにすると、バッファ用ＮＭＯＳトランジスタ212 とブートストラップ容量213 、及びバッファ用ＮＭＯＳトランジスタ214 とブートストラップ容量215 の各々により引き起こされるブートストラップ効果により、第１と第２のインターレース部出力ライン207 と208 は、より十分高い電圧となり、第１と第２の動作制御ライン218 と219 には、パルスΦＢのハイレベルＶＤＤがそのまま出力され、いわゆる選択動作制御ラインとなる。
【０００８】
ところで、第３のインターレース部出力ライン209 が接地電位であったため、バッファ用ＮＭＯＳトランジスタ216 とブートストラップ容量217 でのブートストラップ効果は発生せず、第３の動作制御ライン220 は接地電圧を保持したフローティング状態のままとなり、いわゆる非選択動作制御ラインとなる。
【０００９】
このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ244 と246 のみが導通状態となり、フォトダイオード243 と245 の信号をそれぞれ第１と第２の垂直信号ライン241 と242 から読み出す。最後に、ΦＢをローレベル切り替え、垂直シフトレジスタ１の第１の出力ライン２もローレベルになった後、パルスΦＲを再びハイレベルとし、動作制御ライン接地用ＮＭＯＳトランジスタ232 〜234 により第１〜第３の動作制御ライン218 〜220 の全てを接地電位に固定する。
【００１０】
なお、第２のフィールド選択パルス入力端子202 に印加するパルスΦＦ２のみをハイレベルにした場合は、第２と第３の動作制御ライン219 と220 がハイレベルとなり、フォトダイオード245 と247 の信号をそれぞれ第２と第１の垂直信号ライン242 と241 から読み出す。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック240 の信号を垂直ライン毎に順次読み出す。
【００１１】
図８の（Ａ）は、従来の固体撮像装置の他の一例として、特開平６−９７４０８号公報に記載されている固体撮像装置の一部を示す回路構成図である。図８の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、250 はブートストラップ効果を用いた垂直バッファ回路ブロック、270 はスイッチ回路ブロック、240 は光電変換部ブロックである。
【００１２】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、251 は垂直バッファ回路ブロック250 に供給するバッファパルスの入力端子、252 と262 は垂直バッファ回路ブロック250 を構成するスイッチ用ＮＭＯＳトランジスタ、253 と263 は垂直バッファ回路ブロック250 を構成するバッファ用ＮＭＯＳトランジスタ、254 と264 は垂直バッファ回路ブロック250 を構成するブートストラップ容量、255 と265 はそれぞれバッファ用ＮＭＯＳトランジスタ253 のゲートとブートストラップ容量254 の接続点及びバッファ用ＮＭＯＳトランジスタ263 のゲートとブートストラップ容量264 の接続点である第１と第２のブートライン、256 と266 は第１と第２の動作制御ライン、271 と281 はインバータ回路、272 と282 はインバータ回路271 と281 によって制御され、第１と第２のブートライン255 と265 を接地電位に固定するブートライン接地用ＮＭＯＳトランジスタ、273 と283 はインバータ回路271 と281 によって制御され、第１と第２の動作制御ライン256 と266 を接地電位に固定する動作制御ライン接地用ＮＭＯＳトランジスタ、274 と284 はインバータ回路271 と281 の出力ライン、241 は光電変換部ブロック240 の垂直信号ライン、243 と245 は光電変換部ブロック240 を構成するフォトダイオード、244 と246 は光電変換部ブロック240 を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。
【００１３】
図８の（Ｂ）は、図８の（Ａ）に示した固体撮像装置の概略動作を説明するタイミングチャートである。この構成の固体撮像装置においては、図８の（Ｂ）に示すように、まず垂直シフトレジスタ１の第１の出力ライン２にハイレベルが、垂直シフトレジスタ１の第２の出力ライン3 にローレベルが現れる。これにより、第１のブートライン255 はスイッチ用ＮＭＯＳトランジスタ252 を介してＶＤＤ−ＶＴの電圧となり、第２のブートライン265 はブートライン接地用ＮＭＯＳトランジスタ282 を介して接地電位に固定される。
【００１４】
更に、バッファパルス入力端子251 に印加するパルスΦＢをハイレベルとすると、バッファ用ＮＭＯＳトランジスタ253 とブートストラップ容量254 より引き起こされるブートストラップ効果により、第１のブートライン255 はＶＤＤより十分高い電圧となり、第１の動作制御ライン256 にはパルスΦＢのハイレベルがそのまま印加され、いわゆる選択動作制御ラインとなる。
【００１５】
なお、第２のブートライン265 が接地電位に固定されているため、バッファ用ＮＭＯＳトランジスタ263 とブートストラップ容量264 でのブートストラップ効果は発生しない。更に、第２の動作制御ライン266 は動作制御ライン接地用ＮＭＯＳトランジスタ283 を介して接地電位に固定され、いわゆる非選択動作制御ラインとなる。このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ244 のみ導通状態となり、フォトダイオード243 の信号を垂直信号ライン241 から読み出す。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック240 の信号を垂直ライン毎に順次読み出す。
【００１６】
また、図８の（Ａ）に示すインバータ回路271 と281 の代表的な２つの回路構成例を、図９の（Ａ），（Ｂ）に示す。図９の（Ａ）に示す構成例は、ドレインとゲートを接続した負荷用ＮＭＯＳトランジスタ291 とＮＭＯＳトランジスタ292 から成り、ＮＭＯＳトランジスタのみで構成できるようにしたものである。なお、293 は電源端子、294 は入力端子、295 は出力端子である。
【００１７】
一方、図９の（Ｂ）に示す構成例は、ＰチャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジスタ）296 とＮＭＯＳトランジスタ292 から構成したもので、消費電流がほとんどなく、出力端子295 の振幅が、接地電位から電源端子293 の電圧値ＶＤＤまでスイング可能である。
【００１８】
【発明が解決しようとする課題】
ところで、図７の（Ａ）に示したブートストラップ効果を用いた垂直バッファ回路とスイッチ回路の組み合わせからなる従来例では、フォトダイオード信号の読み出しタイミングにおいて、非選択動作制御ラインがフローティング状態となっている。したがって、選択動作制御ラインなどが発生する誘導ノイズ（クロストーク）の影響を受け、ＰＤ選択スイッチ用ＮＭＯＳトランジスタにクロストーク量に応じたリーク電流が発生し、画質の低下をもたらす。
【００１９】
また、図８の（Ａ）に示したブートストラップ効果を用いた垂直バッファ回路とスイッチ回路の組み合わせからなる従来例では、インバータ回路として図９の（Ａ）に示した構成のものを用いると、入力端子294 がハイレベルのときに電源端子293 から接地電位に向かって、定常的に電流が流れてしまう。一方、インバータ回路として図９の（Ｂ）に示した構成のものを用いると、ＰＭＯＳトランジスタの製造プロセスを追加する必要がある。
【００２０】
以上のように、図７の（Ａ）に示した従来提案されている固体撮像装置では、フォトダイオード信号の読み出しタイミングにおける誘導ノイズに対して十分な考慮がなされていない。また、図８の（Ａ）に示した従来提案されている固体撮像装置では、消費電流の削減や製造プロセスの簡素化について十分な考慮がなされていない。
【００２１】
本発明は、従来のブートストラップ効果を用いた垂直バッファ回路とスイッチ回路をもった固体撮像装置における上記問題点を解消するためになされたもので、消費電流の増加や製造プロセスの追加なしにクロストークの影響を抑圧することができるようにしたＭＯＳ型センサを用いた固体撮像装置を提供することを目的とするものである。
【００２２】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインが電源に接続され、ゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが前記走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ、前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とするものである。
【００２３】
このように構成された固体撮像装置においては、非選択である動作制御ラインは接地電位に固定されているため、光電変換部の選択読み出し時におけるクロストークの影響を抑圧することができると共に、スイッチ手段をＭＯＳ型電界効果トランジスタで構成することにより、消費電流の増加や製造プロセスの追加を伴わず、固体撮像装置のコスト上昇を抑えることができる。
【００２４】
また、請求項２に係る発明は、動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインとゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とするものである。
【００２５】
このように構成された固体撮像装置においては、非選択である動作制御ラインは接地電位に固定されているためクロストークの影響を抑圧できると共に、スイッチ手段をＭＯＳ型電界効果トランジスタで構成することにより、消費電流の増加や製造プロセスの追加を伴わないため、固体撮像装置のコスト上昇が抑えられ、更に、固体撮像装置のチップ内配線数を削減できチップ面積の削減や端子数の削減が可能となる。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１の（Ａ）は、本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。図７の（Ａ）に示した従来例と対応する構成要素には同一の符号を付して示している。図１の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、10はブートストラップ効果を用いた垂直バッファ回路ブロック、30はスイッチ回路ブロック、50は光電変換部ブロックである。
【００２７】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、11は垂直シフトレジスタ１の出力レベルを取り込むための信号取り込み制御パルスの入力端子、12は垂直バッファ回路ブロック10に供給するバッファパルスの入力端子、13と23は垂直バッファ回路ブロック10を構成するスイッチ用ＮＭＯＳトランジスタ、14と24は垂直バッファ回路ブロック10を構成するバッファ用ＮＭＯＳトランジスタ、15と25は垂直バッファ回路ブロック10を構成するブートストラップ容量、16と26はそれぞれバッファ用ＮＭＯＳトランジスタ14のゲートとブートストラップ容量15の接続点及びバッファ用ＮＭＯＳトランジスタ24のゲートとブートストラップ容量25の接続点である第１と第２のブートライン、17と27は第１と第２の動作制御ラインである。
【００２８】
また、31はスイッチ回路ブロック30により動作制御ライン17と27を接地電位に固定するためのリセットパルスの入力端子、32はＶＤＤを印加する電源端子、33と43はスイッチ回路ブロック30を構成するＶＤＤ接続用ＮＭＯＳトランジスタ、34と44はスイッチ回路ブロック30を構成するフローティング用ＮＭＯＳトランジスタ、35と45は動作制御ライン17と27を接地電位に固定するための動作制御ライン接地用ＮＭＯＳトランジスタ、36と46は動作制御ライン接地用ＮＭＯＳトランジスタ35と45に存在するゲート・ソース間オーバーラップ容量、37と47は動作制御ライン接地用ＮＭＯＳトランジスタ35と45の動作状態を決めるリセット信号保持ライン、51は光電変換部ブロック50の垂直信号ライン、53と63は光電変換部ブロック50を構成するフォトダイオード（ＰＤ）、54と64は光電変換部ブロック50を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。なお、垂直シフトレジスタ１の駆動制御、信号取り込みパルス、バッファパルス及びリセットパルス等の制御は、図示しない駆動制御回路により行われるようになっている。
【００２９】
図１の（Ｂ）は、図１の（Ａ）に示した第１の実施の形態に係る固体撮像装置の概略動作を説明するタイミングチャートである。図１の（Ｂ）に示すように、あらかじめリセットパルス入力端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37と47の電圧は、ＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。
【００３０】
次に、パルスΦＲをローレベルに切り替える。このとき、ゲート・ソース間オーバーラップ容量36と46によって、リセット信号保持ライン37と47の電圧はＶＤＤ−ＶＴを保持したままとなるため、第１と第２の動作制御ライン17と27は引き続き動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。次いで、垂直シフトレジスタ１の第１の出力ライン２にハイレベルが垂直シフトレジスタの第２の出力ライン３にローレベルが現れた後、信号取り込み制御パルス入力端子11に印加するパルスΦＭをハイレベルにすることで、第１のブートライン16はＶＤＤ−ＶＴの電圧となり、第２のブートライン26は接地電位となる。
【００３１】
ここで、垂直シフトレジスタの第１の出力ライン２にハイレベルが現れるため、フローティング用ＮＭＯＳトランジスタ34を介してリセット信号保持ライン37は接地電位となり、第１の動作制御ライン17のみがフローティング状態となる。このとき、垂直シフトレジスタの第２の出力ライン３はローレベルのため、フローティング用ＮＭＯＳトランジスタ44は非導通状態のままであり、第２の動作制御ライン27は動作制御ライン接地用ＮＭＯＳトランジスタ45を介して接地電位に固定し続ける。
【００３２】
その後、パルスΦＭをローレベルに切り替え、バッファパルス端子12に印加するパルスΦＢをハイレベルとすると、バッファ用ＮＭＯＳトランジスタ14とブートストラップ容量15により引き起こされるブートストラップ効果のために、第１のブートライン16はＶＤＤより十分高い電圧となり、第１の動作制御ライン17にパルスΦＢのハイレベルがそのまま印加され、いわゆる選択動作制御ラインとなる。
【００３３】
なお、第２のブートライン26が接地電位であったため、バッファ用ＮＭＯＳトランジスタ24とブートストラップ容量25でのブートストラップ効果は発生しない。したがって、第２の動作制御ライン27は動作制御ライン接地用NMOSトランジスタ45を介して接地電位に固定され、いわゆる非選択動作制御ラインとなる。このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ54のみ導通状態となり、フォトダイオード53の信号を垂直信号ライン51から読み出す。
【００３４】
最後に、パルスΦＢをローレベル切替え、垂直シフトレジスタの第１の出力ライン２もローレベルになった後、パルスΦＲを再びハイレベルとし、リセット信号保持ライン37と47の電圧をＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとすることで、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定する。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック50の信号を垂直ライン毎に順次読み出す。
【００３５】
このように、スイッチ回路30を用いてすべての動作制御ラインをあらかじめ接地させた後、垂直シフトレジスタの出力ライン２で選択された動作制御ライン17のみをフローティング状態とし、バッファパルス入力端子12より制御信号を入力するため、非選択動作制御ライン27は接地電位に固定されており、選択動作制御ライン17などからのクロストークの影響を抑圧できる。加えて、ＶＤＤ接続用ＮＭＯＳトランジスタ33とフローティング用ＮＭＯＳトランジスタ34の導通タイミングがずれているために、電源端子32から接地電位への定常的な電流は流れない。更に、スイッチ回路ブロック30はＮＭＯＳトランジスタのみで構成できるため、製造プロセスの追加は不要となる。
【００３６】
（第２の実施の形態）
図２は、本発明に係る固体撮像装置に関する第２の実施の形態を示す回路構成図である。この実施の形態は、図１の（Ａ）に示した第１の実施の形態におけるＶＤＤ接続用ＮＭＯＳトランジスタ33と43をドレイン・ゲート接続とし、電源端子32を削減したもので、第１の実施の形態と対応する構成要素には同一の符号を付して示している。動作説明用のタイミングチャートは、図１の（Ｂ）に示したものと同じである。
【００３７】
次に、第２の実施の形態の動作を説明する。図１の（Ｂ）のタイミングチャートに示すように、あらかじめリセットパルス端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37と47の電圧は、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。
【００３８】
次に、パルスΦＲをローレベルに切り替える。このとき、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43は単なる非導通のスイッチ素子と見なせるので、ゲート・ソース間オーバーラップ容量36と46によって、リセット信号保持ライン37と47の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き第１と第２の動作制御ライン17と27は、動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。その後の動作は、第１の実施の形態と同じであるので省略する。
【００３９】
このように、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43を含むスイッチ回路ブロック30を用いて、全ての動作制御ラインをあらかじめ接地させた後、垂直シフトレジスタ１の出力ライン２で選択された動作制御ライン17のみをフローティング状態とし、バッファパルス入力端子12より制御信号を入力するため、非選択動作制御ライン27は接地電位に固定されており、選択動作制御ライン17などからのクロストークの影響を抑圧できる。加えて、ＶＤＤ接続用ＮＭＯＳトランジスタ33とフローティング用ＮＭＯＳトランジスタ34の導通タイミングがずれているために、リセットパルス端子31から接地電位への電流は流れない。更に、スイッチ回路ブロック30はＮＭＯＳトランジスタのみで構成できるため、製造プロセスの追加は不要となる。また、第１の実施の形態における電源端子32が削減可能となるので、センサのチップ内配線数を削減できチップ面積の削減や端子数の削減が可能となる。
【００４０】
（第３の実施の形態）
図３の（Ａ）は、本発明に係る固体撮像装置に関する第３の実施の形態を示す回路構成図である。この実施の形態は、図２に示した第２の実施の形態において、第２の垂直シフトレジスタ４と第２の垂直バッファ回路ブロック70とスイッチ回路ブロック30を構成する新たなフローティング用ＮＭＯＳトランジスタ38を追加し、複数の垂直シフトレジスタに対応させるようにしたものである。
【００４１】
図３の（Ｂ）は、図３の（Ａ）に示した第３の実施の形態に係る固体撮像装置の概略動作を説明するためのタイミングチャートである。図３の（Ｂ）のタイミングチャートに示すように、あらかじめリセットパルス入力端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37の電圧は、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33を介してＶＤＤ−ＶＴとなり、動作制御ライン17は動作制御ライン接地用ＮＭＯＳトランジスタ35を介して接地電位に固定される。
【００４２】
次に、リセットパルスΦＲをローレベルに切り替える。このとき、ゲート・ソース間オーバーラップ容量36によって、リセット信号保持ライン37の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き動作制御ライン17は動作制御ライン接地用ＮＭＯＳトランジスタ35を介して接地電位に固定される。次いで、第１の垂直シフトレジスタ出力ライン２あるいは第２の垂直シフトレジスタ出力ライン５にハイレベルが現れた後、第１と第２の信号取り込み制御パルス入力端子11と71に印加するパルスΦＭ１とΦＭ２をハイレベルにする。これにより、第１のブートライン16あるいは第２のブートライン76がＶＤＤ−ＶＴの電圧となる。
【００４３】
このとき、リセット信号保持ライン37は、第１の垂直シフトレジスタ出力ライン２あるいは第２の垂直シフトレジスタ出力ライン５のどちらかがハイレベルの場合に、フローティング用ＮＭＯＳトランジスタ34あるいは38を介して接地電位に固定され、動作制御ライン17はフローティング状態となる。その後、パルスΦＭ１とΦＭ２をローレベルに切り替え、第１と第２のバッファパルス入力端子12と72に印加するパルスΦＢ１とΦＢ２をハイレベルとする。すると、第１の垂直シフトレジスタ出力ライン２がハイレベルの場合には第１のバッファパルス入力端子12の印加電圧が、第２の垂直シフトレジスタ出力ライン５がハイレベルの場合には第２のバッファパルス入力端子72の印加電圧が、それぞれ動作制御ライン17に現れる。その他の動作は、第１の実施の形態と同じであるので省略する。このように、第２の垂直バッファ回路ブロックと、それに対応させてフローティング用ＮＭＯＳトランジスタを追加することで、複数の垂直シフトレジスタ出力を反映させて動作制御ラインを駆動することができる。
【００４４】
例えば、第１の垂直シフトレジスタ１と第２の垂直シフトレジスタ４の動作タイミングが異なっている場合は、フォトダイオード53の出力信号読み出しタイミングを、どちらの垂直シフトレジスタ出力に同期させるかで、異なる読み出し方法ができる。例えば、第１の垂直シフトレジスタ１は全ての行に対して順番に行選択を行い、第２の垂直シフトレジスタ４は１行飛ばしで行選択するものとする。このときフォトダイオード53の出力信号読み出しタイミングを、第１の垂直シフトレジスタ１の出力に同期させれば、全ての行の信号を読み出す動作となり、第２の垂直シフトレジスタ４の出力に同期させれば、１行飛ばしの信号を読み出すスキップ読み出し動作となる。また、第２の垂直シフトレジスタ４が一部の行のみを選択するものとすると、フォトダイオード53の出力信号読み出しタイミングを、第２の垂直シフトレジスタ４の出力に同期させれば、特定行の信号を読み出すブロック読み出し動作となる。このように、複数の垂直シフトレジスタに異なる動作タイミング／機能を割り付けておき、フォトダイオードの読み出しタイミングを、どの垂直シフトレジスタ出力と同期させるかを選択することで、読み出し方法を変更することができる。
【００４５】
また、第３の実施の形態を用いることにより電子シャッターを実現することができる。すなわち、第１のバッファパルス入力端子12に印加するパルスΦＢ１によって、フォトダイオード53の出力信号を読み出す場合を仮定する。第２の垂直シフトレジスタ４の出力ライン５がＨ期間のとき、第２のバッファパルス入力端子72に印加するパルスΦＢ２に対応して、動作制御ライン17にＨ期間が現れる。このとき、フォトダイオード53の信号は出力信号として取り出されず、フォトダイオード53のリセット動作が行われる。動作制御ライン17がＬ期間となった後、フォトダイオード53には入射光による信号の蓄積が行われる。その後、第１の垂直シフトレジスタ１の出力ライン２がＨ期間のとき、第１のバッファパルス入力端子12に印加するパルスΦＢ１に対応して、動作制御ライン17にＨ期間が現れ、フォトダイオード53に蓄積された信号を読み出す。つまり、第２の垂直シフトレジスタ４と第１の垂直シフトレジスタ１の出力ライン５及び２のパルス間隔が、フォトダイオード53の信号蓄積時間となる。したがって、第２の垂直シフトレジスタ４と第１の垂直シフトレジスタ１の出力ライン５及び２のパルス間隔を変えることで、フォトダイオード53の信号蓄積時間を変更することができるため、いわゆる電子シャッター動作が可能となる。
【００４６】
（第４の実施の形態）
図４は、本発明に係る固体撮像装置に関する第４の実施の形態を示す回路構成図である。この実施の形態は、図２に示した第２の実施の形態において、第２の垂直バッファ回路ブロック80と第２のスイッチ回路ブロック90を追加し、ＰＤ信号読み出し時に複数の動作制御ライン17と87を必要とする増幅型ＭＯＳセンサ100 に対応させるようにしたものである。
【００４７】
図５は、図４に示した第４の実施の形態に係る固体撮像装置の概略動作を説明するタイミングチャートである。図５のタイミングチャートに示すように、あらかじめ第１と第２のリセットパルス入力端子31と91に印加するパルスΦＲ１とΦＲ２をハイレベルとすることで、第１と第２のリセット信号保持ライン37と97の電圧は、第１と第２のドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と93を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と87は、第１と第２動作制御ライン接地用ＮＭＯＳトランジスタ35と95を介して接地電位に固定される。
【００４８】
次に、パルスΦＲ１とΦＲ２をローレベルに切り替える。このとき、第１と第２のゲート・ソース間オーバーラップ容量36と96によって、第１と第２のリセット信号保持ライン37と97の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き第１と第２の動作制御ライン17と87は、第１と第２の動作制御ライン接地用ＮＭＯＳトランジスタ35と95を介して接地電位に固定される。次いで、垂直シフトレジスタの出力ライン２にハイレベルが現れた後、第１と第２の信号取り込み制御パルス入力端子11と81に印加するパルスΦＭ１とΦＭ２をハイレベルにする。これにより、第１と第２のブートライン16と86がＶＤＤ−ＶＴの電圧となる。
【００４９】
このとき、第１と第２のリセット信号保持ライン37と97は、垂直シフトレジスタ出力ライン２がハイレベルの場合に第１と第２のフローティング用ＮＭＯＳトランジスタ34と94を介して接地電位に固定され、第１と第２の動作制御ライン17と87はフローティング状態となる。その後、パルスΦＭ１とΦＭ２をローレベルに切り替え、第１と第２のバッファパルス入力端子12と82に印加するパルスΦＢ１とΦＢ２をハイレベルとすると、第１の動作制御ライン17には第１のバッファパルス入力端子12の印加電圧が、第２の動作制御ライン87には第2 のバッファパルス入力端子82の印加電圧がそれぞれ現れる。その他の動作は、第１の実施の形態と同じであるので省略する。
【００５０】
ここで、第１の動作制御ライン17がハイレベルになると、フォトダイオード106 がＮＭＯＳトランジスタ103 を介して電源端子102 に接続され、いわゆるＰＤリセット動作となる。一方、第２の動作制御ライン87がハイレベルになると、ＮＭＯＳトランジスタ105 を導通状態とし、増幅用ＮＭＯＳトランジスタ104 のソースを垂直信号ライン101 に接続され、いわゆるＰＤ選択動作となる。このように、複数の垂直バッファ回路ブロックと複数のスイッチ回路ブロックを追加することで、タイミングの異なる複数の駆動パルスが必要な光電変換部にも対応することができる。
【００５１】
なお、本発明の回路構成及び駆動方式の変更は、請求項の記載を逸脱しない範囲で広く行うことができる。例えば、図６に示すように、スイッチ回路ブロックにおいてゲート・ソース間オーバーラップ容量36に並列容量39を追加することで、リセット信号保持ライン37の電圧保持特性を向上させることができる。また、光電変換部の構成要素及び駆動方法が変わった場合も、スイッチ回路の構成及び駆動方法を変更することで対応可能である。更に、以上説明した実施の形態では、ＮＭＯＳトランジスタで構成されているが、ＰＭＯＳトランジスタで構成する場合でも、パルスの極性を逆にすることにより同様に対応可能である。
【００５２】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、非選択である動作制御ラインが接地電位に固定されているため、光電変換部の選択読み出し時におけるクロストークの影響を抑圧することができると共に、消費電流の増加や製造プロセスの追加を伴わないため、コストの上昇を抑えることができる。請求項２に係る発明によれば、非選択である動作制御ラインが接地電位に固定されているため、クロストークの影響を抑圧できると共に、消費電流の増加や製造プロセスの追加を伴わないため、コストの上昇を抑えられ、またチップ内配線数を削減できるためチップ面積の削減や端子数の削減が可能となる。
【図面の簡単な説明】
【図１】 本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図２】 本発明の第２の実施の形態を示す回路構成図である。
【図３】 本発明の第３の実施の形態を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図４】 本発明の第４の実施の形態を示す回路構成図である。
【図５】 図４に示した第４の実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図６】 本発明の各実施の形態におけるスイッチ回路ブロックの構成の変形例を示す回路構成図である。
【図７】 従来の固体撮像装置の構成例を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図８】 従来の固体撮像装置の他の構成例を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図９】 図８に示した従来例におけるインバータ回路の構成例を示す回路構成図である。
【符号の説明】
１ 垂直シフトレジスタ
２ シフトレジスタ第１出力ライン
３ シフトレジスタ第２出力ライン
４ 第２の垂直シフトレジスタ
５ 第２の垂直シフトレジスタ出力ライン
10 垂直バッファ回路ブロック
11 信号取り込み制御パルス入力端子
12 バッファパルス入力端子
13，23，73，83 スイッチ用ＮＭＯＳトランジスタ
14，24，74，84 バッファ用ＮＭＯＳトランジスタ
15，25，75，85 ブートストラップ容量
16 第１のブートライン
17 第１の動作制御ライン
26，76，86 第２のブートライン
27，87 第２の動作制御ライン
30 スイッチ回路ブロック
31 リセットパルス入力端子
32 電源端子
33，43，93 ＶＤＤ接続用ＮＭＯＳトランジスタ
34，38，44，94 フローティング用ＮＭＯＳトランジスタ
35，45，95 動作制御ライン接地用ＭＯＳトランジスタ
36，46，96 ゲート・ソース用オーバーラップ容量
37，47 リセット信号保持ライン
50 光電変換ブロック
51 垂直信号ライン
53，63 フォトダイオード
54，64 ＰＤ選択スイッチ用ＮＭＯＳトランジスタ
70，80 第２の垂直バッファ回路ブロック
71，81 第２の信号取り込み制御パルス入力端子
72，82 第２のバッファパルス入力端子
90 第２のスイッチ回路ブロック
91 第２のリセットパルス入力端子
100 増幅型ＭＯＳセンサ
101 垂直信号ライン
102 電源端子
103 ＮＭＯＳトランジスタ
104 増幅用ＮＭＯＳトランジスタ
105 ＮＭＯＳトランジスタ
106 フォトダイオード
【発明の属する技術分野】
この発明は、固体撮像装置に係わり、特にＭＯＳセンサを用いた固体撮像装置に関する。
【０００２】
【従来の技術】
図７の（Ａ）は、従来の固体撮像装置の一例として、特公昭６１−６１５８６号公報に記載されている固体撮像装置の一部を示す回路構成図である。図７の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、200 はインターレース回路ブロック、210 はブートストラップ効果を用いた垂直バッファ回路ブロック、230 はスイッチ回路ブロック、240 は光電変換部ブロックである。
【０００３】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、201 と202 はインターレース回路ブロック200 の動作を制御する第１と第２のフィールド選択パルスの入力端子、203 〜206 はインターレース回路ブロック200 を構成するＮチャネルＭＯＳ電界効果トランジスタ（以下ＮＭＯＳトランジスタと略称する）、207 〜209 はインターレース回路ブロック200 における第１〜第３のインターレース部出力ライン、211 は垂直バッファ回路ブロック210 に供給するバッファパルスの入力端子、212 と214 と216 は垂直バッファ回路ブロック210 を構成するバッファ用ＮＭＯＳトランジスタ、213 と215 と217 は垂直バッファ回路ブロック210 を構成するブートストラップ容量、218 〜220 は第１〜第３の動作制御ライン、231 はスイッチ回路ブロック230 により動作制御ライン218 〜220 を接地電位に固定するためのリセットパルスの入力端子、232 〜234 はスイッチ回路ブロック230 を構成する動作制御ライン接地用ＮＭＯＳトランジスタ、241 と242 は光電変換部ブロック240 における第１と第２の垂直信号ライン、243 と245 と247 は光電変換部ブロック240 を構成するフォトダイオード（ＰＤ）、244 と246 と248 は光電変換部ブロック240 を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。
【０００４】
図７の（Ｂ）は、図７の（Ａ）に示した固体撮像装置の概略動作を説明するためのタイミングチャートである。このように構成されている固体撮像装置においては、図７の（Ｂ）に示すように、あらかじめリセットパルス端子231 に印加するパルスΦＲをハイレベル（ＶＤＤとする) とし、動作制御ライン接地用ＮＭＯＳトランジスタ232 〜234 を介して、第１〜第３の動作制御ライン218 〜220 の全てを接地電位に固定する。
【０００５】
次に、パルスΦＲをローレベル（接地電位とする）に切り替え、垂直シフトレジスタ１の第１の出力ライン２にハイレベルが、垂直シフトレジスタ１の第２の出力ライン３にローレベルがそれぞれ現れた後、第１のフィールド選択パルス入力端子201 に印加するパルスΦＦ１のみをハイレベルにする。
【０００６】
これにより、第１と第２のインターレース部出力ライン207 と208 はＶＤＤ−ＶＴの電圧となり、第３のインターレース部出力ライン209 は接地電位となる。（ＶＴはＮＭＯＳトランジスタの閾値電圧である。）
【０００７】
次いで、パルスΦＦ１をローレベルに切り替え、第１〜第３の動作制御ライン218 〜220 が接地電圧を保持したフローティング状態となった後、バッファパルス端子211 に印加するパルスΦＢをハイレベルにすると、バッファ用ＮＭＯＳトランジスタ212 とブートストラップ容量213 、及びバッファ用ＮＭＯＳトランジスタ214 とブートストラップ容量215 の各々により引き起こされるブートストラップ効果により、第１と第２のインターレース部出力ライン207 と208 は、より十分高い電圧となり、第１と第２の動作制御ライン218 と219 には、パルスΦＢのハイレベルＶＤＤがそのまま出力され、いわゆる選択動作制御ラインとなる。
【０００８】
ところで、第３のインターレース部出力ライン209 が接地電位であったため、バッファ用ＮＭＯＳトランジスタ216 とブートストラップ容量217 でのブートストラップ効果は発生せず、第３の動作制御ライン220 は接地電圧を保持したフローティング状態のままとなり、いわゆる非選択動作制御ラインとなる。
【０００９】
このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ244 と246 のみが導通状態となり、フォトダイオード243 と245 の信号をそれぞれ第１と第２の垂直信号ライン241 と242 から読み出す。最後に、ΦＢをローレベル切り替え、垂直シフトレジスタ１の第１の出力ライン２もローレベルになった後、パルスΦＲを再びハイレベルとし、動作制御ライン接地用ＮＭＯＳトランジスタ232 〜234 により第１〜第３の動作制御ライン218 〜220 の全てを接地電位に固定する。
【００１０】
なお、第２のフィールド選択パルス入力端子202 に印加するパルスΦＦ２のみをハイレベルにした場合は、第２と第３の動作制御ライン219 と220 がハイレベルとなり、フォトダイオード245 と247 の信号をそれぞれ第２と第１の垂直信号ライン242 と241 から読み出す。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック240 の信号を垂直ライン毎に順次読み出す。
【００１１】
図８の（Ａ）は、従来の固体撮像装置の他の一例として、特開平６−９７４０８号公報に記載されている固体撮像装置の一部を示す回路構成図である。図８の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、250 はブートストラップ効果を用いた垂直バッファ回路ブロック、270 はスイッチ回路ブロック、240 は光電変換部ブロックである。
【００１２】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、251 は垂直バッファ回路ブロック250 に供給するバッファパルスの入力端子、252 と262 は垂直バッファ回路ブロック250 を構成するスイッチ用ＮＭＯＳトランジスタ、253 と263 は垂直バッファ回路ブロック250 を構成するバッファ用ＮＭＯＳトランジスタ、254 と264 は垂直バッファ回路ブロック250 を構成するブートストラップ容量、255 と265 はそれぞれバッファ用ＮＭＯＳトランジスタ253 のゲートとブートストラップ容量254 の接続点及びバッファ用ＮＭＯＳトランジスタ263 のゲートとブートストラップ容量264 の接続点である第１と第２のブートライン、256 と266 は第１と第２の動作制御ライン、271 と281 はインバータ回路、272 と282 はインバータ回路271 と281 によって制御され、第１と第２のブートライン255 と265 を接地電位に固定するブートライン接地用ＮＭＯＳトランジスタ、273 と283 はインバータ回路271 と281 によって制御され、第１と第２の動作制御ライン256 と266 を接地電位に固定する動作制御ライン接地用ＮＭＯＳトランジスタ、274 と284 はインバータ回路271 と281 の出力ライン、241 は光電変換部ブロック240 の垂直信号ライン、243 と245 は光電変換部ブロック240 を構成するフォトダイオード、244 と246 は光電変換部ブロック240 を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。
【００１３】
図８の（Ｂ）は、図８の（Ａ）に示した固体撮像装置の概略動作を説明するタイミングチャートである。この構成の固体撮像装置においては、図８の（Ｂ）に示すように、まず垂直シフトレジスタ１の第１の出力ライン２にハイレベルが、垂直シフトレジスタ１の第２の出力ライン3 にローレベルが現れる。これにより、第１のブートライン255 はスイッチ用ＮＭＯＳトランジスタ252 を介してＶＤＤ−ＶＴの電圧となり、第２のブートライン265 はブートライン接地用ＮＭＯＳトランジスタ282 を介して接地電位に固定される。
【００１４】
更に、バッファパルス入力端子251 に印加するパルスΦＢをハイレベルとすると、バッファ用ＮＭＯＳトランジスタ253 とブートストラップ容量254 より引き起こされるブートストラップ効果により、第１のブートライン255 はＶＤＤより十分高い電圧となり、第１の動作制御ライン256 にはパルスΦＢのハイレベルがそのまま印加され、いわゆる選択動作制御ラインとなる。
【００１５】
なお、第２のブートライン265 が接地電位に固定されているため、バッファ用ＮＭＯＳトランジスタ263 とブートストラップ容量264 でのブートストラップ効果は発生しない。更に、第２の動作制御ライン266 は動作制御ライン接地用ＮＭＯＳトランジスタ283 を介して接地電位に固定され、いわゆる非選択動作制御ラインとなる。このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ244 のみ導通状態となり、フォトダイオード243 の信号を垂直信号ライン241 から読み出す。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック240 の信号を垂直ライン毎に順次読み出す。
【００１６】
また、図８の（Ａ）に示すインバータ回路271 と281 の代表的な２つの回路構成例を、図９の（Ａ），（Ｂ）に示す。図９の（Ａ）に示す構成例は、ドレインとゲートを接続した負荷用ＮＭＯＳトランジスタ291 とＮＭＯＳトランジスタ292 から成り、ＮＭＯＳトランジスタのみで構成できるようにしたものである。なお、293 は電源端子、294 は入力端子、295 は出力端子である。
【００１７】
一方、図９の（Ｂ）に示す構成例は、ＰチャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジスタ）296 とＮＭＯＳトランジスタ292 から構成したもので、消費電流がほとんどなく、出力端子295 の振幅が、接地電位から電源端子293 の電圧値ＶＤＤまでスイング可能である。
【００１８】
【発明が解決しようとする課題】
ところで、図７の（Ａ）に示したブートストラップ効果を用いた垂直バッファ回路とスイッチ回路の組み合わせからなる従来例では、フォトダイオード信号の読み出しタイミングにおいて、非選択動作制御ラインがフローティング状態となっている。したがって、選択動作制御ラインなどが発生する誘導ノイズ（クロストーク）の影響を受け、ＰＤ選択スイッチ用ＮＭＯＳトランジスタにクロストーク量に応じたリーク電流が発生し、画質の低下をもたらす。
【００１９】
また、図８の（Ａ）に示したブートストラップ効果を用いた垂直バッファ回路とスイッチ回路の組み合わせからなる従来例では、インバータ回路として図９の（Ａ）に示した構成のものを用いると、入力端子294 がハイレベルのときに電源端子293 から接地電位に向かって、定常的に電流が流れてしまう。一方、インバータ回路として図９の（Ｂ）に示した構成のものを用いると、ＰＭＯＳトランジスタの製造プロセスを追加する必要がある。
【００２０】
以上のように、図７の（Ａ）に示した従来提案されている固体撮像装置では、フォトダイオード信号の読み出しタイミングにおける誘導ノイズに対して十分な考慮がなされていない。また、図８の（Ａ）に示した従来提案されている固体撮像装置では、消費電流の削減や製造プロセスの簡素化について十分な考慮がなされていない。
【００２１】
本発明は、従来のブートストラップ効果を用いた垂直バッファ回路とスイッチ回路をもった固体撮像装置における上記問題点を解消するためになされたもので、消費電流の増加や製造プロセスの追加なしにクロストークの影響を抑圧することができるようにしたＭＯＳ型センサを用いた固体撮像装置を提供することを目的とするものである。
【００２２】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインが電源に接続され、ゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが前記走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ、前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とするものである。
【００２３】
このように構成された固体撮像装置においては、非選択である動作制御ラインは接地電位に固定されているため、光電変換部の選択読み出し時におけるクロストークの影響を抑圧することができると共に、スイッチ手段をＭＯＳ型電界効果トランジスタで構成することにより、消費電流の増加や製造プロセスの追加を伴わず、固体撮像装置のコスト上昇を抑えることができる。
【００２４】
また、請求項２に係る発明は、動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインとゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とするものである。
【００２５】
このように構成された固体撮像装置においては、非選択である動作制御ラインは接地電位に固定されているためクロストークの影響を抑圧できると共に、スイッチ手段をＭＯＳ型電界効果トランジスタで構成することにより、消費電流の増加や製造プロセスの追加を伴わないため、固体撮像装置のコスト上昇が抑えられ、更に、固体撮像装置のチップ内配線数を削減できチップ面積の削減や端子数の削減が可能となる。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１の（Ａ）は、本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。図７の（Ａ）に示した従来例と対応する構成要素には同一の符号を付して示している。図１の（Ａ）において、１は垂直走査回路となる垂直シフトレジスタ、10はブートストラップ効果を用いた垂直バッファ回路ブロック、30はスイッチ回路ブロック、50は光電変換部ブロックである。
【００２７】
また、２と３は垂直走査回路となる垂直シフトレジスタ１の第１と第２の出力ライン、11は垂直シフトレジスタ１の出力レベルを取り込むための信号取り込み制御パルスの入力端子、12は垂直バッファ回路ブロック10に供給するバッファパルスの入力端子、13と23は垂直バッファ回路ブロック10を構成するスイッチ用ＮＭＯＳトランジスタ、14と24は垂直バッファ回路ブロック10を構成するバッファ用ＮＭＯＳトランジスタ、15と25は垂直バッファ回路ブロック10を構成するブートストラップ容量、16と26はそれぞれバッファ用ＮＭＯＳトランジスタ14のゲートとブートストラップ容量15の接続点及びバッファ用ＮＭＯＳトランジスタ24のゲートとブートストラップ容量25の接続点である第１と第２のブートライン、17と27は第１と第２の動作制御ラインである。
【００２８】
また、31はスイッチ回路ブロック30により動作制御ライン17と27を接地電位に固定するためのリセットパルスの入力端子、32はＶＤＤを印加する電源端子、33と43はスイッチ回路ブロック30を構成するＶＤＤ接続用ＮＭＯＳトランジスタ、34と44はスイッチ回路ブロック30を構成するフローティング用ＮＭＯＳトランジスタ、35と45は動作制御ライン17と27を接地電位に固定するための動作制御ライン接地用ＮＭＯＳトランジスタ、36と46は動作制御ライン接地用ＮＭＯＳトランジスタ35と45に存在するゲート・ソース間オーバーラップ容量、37と47は動作制御ライン接地用ＮＭＯＳトランジスタ35と45の動作状態を決めるリセット信号保持ライン、51は光電変換部ブロック50の垂直信号ライン、53と63は光電変換部ブロック50を構成するフォトダイオード（ＰＤ）、54と64は光電変換部ブロック50を構成するＰＤ選択スイッチ用ＮＭＯＳトランジスタである。なお、垂直シフトレジスタ１の駆動制御、信号取り込みパルス、バッファパルス及びリセットパルス等の制御は、図示しない駆動制御回路により行われるようになっている。
【００２９】
図１の（Ｂ）は、図１の（Ａ）に示した第１の実施の形態に係る固体撮像装置の概略動作を説明するタイミングチャートである。図１の（Ｂ）に示すように、あらかじめリセットパルス入力端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37と47の電圧は、ＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。
【００３０】
次に、パルスΦＲをローレベルに切り替える。このとき、ゲート・ソース間オーバーラップ容量36と46によって、リセット信号保持ライン37と47の電圧はＶＤＤ−ＶＴを保持したままとなるため、第１と第２の動作制御ライン17と27は引き続き動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。次いで、垂直シフトレジスタ１の第１の出力ライン２にハイレベルが垂直シフトレジスタの第２の出力ライン３にローレベルが現れた後、信号取り込み制御パルス入力端子11に印加するパルスΦＭをハイレベルにすることで、第１のブートライン16はＶＤＤ−ＶＴの電圧となり、第２のブートライン26は接地電位となる。
【００３１】
ここで、垂直シフトレジスタの第１の出力ライン２にハイレベルが現れるため、フローティング用ＮＭＯＳトランジスタ34を介してリセット信号保持ライン37は接地電位となり、第１の動作制御ライン17のみがフローティング状態となる。このとき、垂直シフトレジスタの第２の出力ライン３はローレベルのため、フローティング用ＮＭＯＳトランジスタ44は非導通状態のままであり、第２の動作制御ライン27は動作制御ライン接地用ＮＭＯＳトランジスタ45を介して接地電位に固定し続ける。
【００３２】
その後、パルスΦＭをローレベルに切り替え、バッファパルス端子12に印加するパルスΦＢをハイレベルとすると、バッファ用ＮＭＯＳトランジスタ14とブートストラップ容量15により引き起こされるブートストラップ効果のために、第１のブートライン16はＶＤＤより十分高い電圧となり、第１の動作制御ライン17にパルスΦＢのハイレベルがそのまま印加され、いわゆる選択動作制御ラインとなる。
【００３３】
なお、第２のブートライン26が接地電位であったため、バッファ用ＮＭＯＳトランジスタ24とブートストラップ容量25でのブートストラップ効果は発生しない。したがって、第２の動作制御ライン27は動作制御ライン接地用NMOSトランジスタ45を介して接地電位に固定され、いわゆる非選択動作制御ラインとなる。このため、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ54のみ導通状態となり、フォトダイオード53の信号を垂直信号ライン51から読み出す。
【００３４】
最後に、パルスΦＢをローレベル切替え、垂直シフトレジスタの第１の出力ライン２もローレベルになった後、パルスΦＲを再びハイレベルとし、リセット信号保持ライン37と47の電圧をＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとすることで、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定する。以下、垂直シフトレジスタ１の出力タイミングに合わせて同様の動作を行い、光電変換部ブロック50の信号を垂直ライン毎に順次読み出す。
【００３５】
このように、スイッチ回路30を用いてすべての動作制御ラインをあらかじめ接地させた後、垂直シフトレジスタの出力ライン２で選択された動作制御ライン17のみをフローティング状態とし、バッファパルス入力端子12より制御信号を入力するため、非選択動作制御ライン27は接地電位に固定されており、選択動作制御ライン17などからのクロストークの影響を抑圧できる。加えて、ＶＤＤ接続用ＮＭＯＳトランジスタ33とフローティング用ＮＭＯＳトランジスタ34の導通タイミングがずれているために、電源端子32から接地電位への定常的な電流は流れない。更に、スイッチ回路ブロック30はＮＭＯＳトランジスタのみで構成できるため、製造プロセスの追加は不要となる。
【００３６】
（第２の実施の形態）
図２は、本発明に係る固体撮像装置に関する第２の実施の形態を示す回路構成図である。この実施の形態は、図１の（Ａ）に示した第１の実施の形態におけるＶＤＤ接続用ＮＭＯＳトランジスタ33と43をドレイン・ゲート接続とし、電源端子32を削減したもので、第１の実施の形態と対応する構成要素には同一の符号を付して示している。動作説明用のタイミングチャートは、図１の（Ｂ）に示したものと同じである。
【００３７】
次に、第２の実施の形態の動作を説明する。図１の（Ｂ）のタイミングチャートに示すように、あらかじめリセットパルス端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37と47の電圧は、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。
【００３８】
次に、パルスΦＲをローレベルに切り替える。このとき、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43は単なる非導通のスイッチ素子と見なせるので、ゲート・ソース間オーバーラップ容量36と46によって、リセット信号保持ライン37と47の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き第１と第２の動作制御ライン17と27は、動作制御ライン接地用ＮＭＯＳトランジスタ35と45を介して接地電位に固定される。その後の動作は、第１の実施の形態と同じであるので省略する。
【００３９】
このように、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と43を含むスイッチ回路ブロック30を用いて、全ての動作制御ラインをあらかじめ接地させた後、垂直シフトレジスタ１の出力ライン２で選択された動作制御ライン17のみをフローティング状態とし、バッファパルス入力端子12より制御信号を入力するため、非選択動作制御ライン27は接地電位に固定されており、選択動作制御ライン17などからのクロストークの影響を抑圧できる。加えて、ＶＤＤ接続用ＮＭＯＳトランジスタ33とフローティング用ＮＭＯＳトランジスタ34の導通タイミングがずれているために、リセットパルス端子31から接地電位への電流は流れない。更に、スイッチ回路ブロック30はＮＭＯＳトランジスタのみで構成できるため、製造プロセスの追加は不要となる。また、第１の実施の形態における電源端子32が削減可能となるので、センサのチップ内配線数を削減できチップ面積の削減や端子数の削減が可能となる。
【００４０】
（第３の実施の形態）
図３の（Ａ）は、本発明に係る固体撮像装置に関する第３の実施の形態を示す回路構成図である。この実施の形態は、図２に示した第２の実施の形態において、第２の垂直シフトレジスタ４と第２の垂直バッファ回路ブロック70とスイッチ回路ブロック30を構成する新たなフローティング用ＮＭＯＳトランジスタ38を追加し、複数の垂直シフトレジスタに対応させるようにしたものである。
【００４１】
図３の（Ｂ）は、図３の（Ａ）に示した第３の実施の形態に係る固体撮像装置の概略動作を説明するためのタイミングチャートである。図３の（Ｂ）のタイミングチャートに示すように、あらかじめリセットパルス入力端子31に印加するパルスΦＲをハイレベルとすることで、リセット信号保持ライン37の電圧は、ドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33を介してＶＤＤ−ＶＴとなり、動作制御ライン17は動作制御ライン接地用ＮＭＯＳトランジスタ35を介して接地電位に固定される。
【００４２】
次に、リセットパルスΦＲをローレベルに切り替える。このとき、ゲート・ソース間オーバーラップ容量36によって、リセット信号保持ライン37の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き動作制御ライン17は動作制御ライン接地用ＮＭＯＳトランジスタ35を介して接地電位に固定される。次いで、第１の垂直シフトレジスタ出力ライン２あるいは第２の垂直シフトレジスタ出力ライン５にハイレベルが現れた後、第１と第２の信号取り込み制御パルス入力端子11と71に印加するパルスΦＭ１とΦＭ２をハイレベルにする。これにより、第１のブートライン16あるいは第２のブートライン76がＶＤＤ−ＶＴの電圧となる。
【００４３】
このとき、リセット信号保持ライン37は、第１の垂直シフトレジスタ出力ライン２あるいは第２の垂直シフトレジスタ出力ライン５のどちらかがハイレベルの場合に、フローティング用ＮＭＯＳトランジスタ34あるいは38を介して接地電位に固定され、動作制御ライン17はフローティング状態となる。その後、パルスΦＭ１とΦＭ２をローレベルに切り替え、第１と第２のバッファパルス入力端子12と72に印加するパルスΦＢ１とΦＢ２をハイレベルとする。すると、第１の垂直シフトレジスタ出力ライン２がハイレベルの場合には第１のバッファパルス入力端子12の印加電圧が、第２の垂直シフトレジスタ出力ライン５がハイレベルの場合には第２のバッファパルス入力端子72の印加電圧が、それぞれ動作制御ライン17に現れる。その他の動作は、第１の実施の形態と同じであるので省略する。このように、第２の垂直バッファ回路ブロックと、それに対応させてフローティング用ＮＭＯＳトランジスタを追加することで、複数の垂直シフトレジスタ出力を反映させて動作制御ラインを駆動することができる。
【００４４】
例えば、第１の垂直シフトレジスタ１と第２の垂直シフトレジスタ４の動作タイミングが異なっている場合は、フォトダイオード53の出力信号読み出しタイミングを、どちらの垂直シフトレジスタ出力に同期させるかで、異なる読み出し方法ができる。例えば、第１の垂直シフトレジスタ１は全ての行に対して順番に行選択を行い、第２の垂直シフトレジスタ４は１行飛ばしで行選択するものとする。このときフォトダイオード53の出力信号読み出しタイミングを、第１の垂直シフトレジスタ１の出力に同期させれば、全ての行の信号を読み出す動作となり、第２の垂直シフトレジスタ４の出力に同期させれば、１行飛ばしの信号を読み出すスキップ読み出し動作となる。また、第２の垂直シフトレジスタ４が一部の行のみを選択するものとすると、フォトダイオード53の出力信号読み出しタイミングを、第２の垂直シフトレジスタ４の出力に同期させれば、特定行の信号を読み出すブロック読み出し動作となる。このように、複数の垂直シフトレジスタに異なる動作タイミング／機能を割り付けておき、フォトダイオードの読み出しタイミングを、どの垂直シフトレジスタ出力と同期させるかを選択することで、読み出し方法を変更することができる。
【００４５】
また、第３の実施の形態を用いることにより電子シャッターを実現することができる。すなわち、第１のバッファパルス入力端子12に印加するパルスΦＢ１によって、フォトダイオード53の出力信号を読み出す場合を仮定する。第２の垂直シフトレジスタ４の出力ライン５がＨ期間のとき、第２のバッファパルス入力端子72に印加するパルスΦＢ２に対応して、動作制御ライン17にＨ期間が現れる。このとき、フォトダイオード53の信号は出力信号として取り出されず、フォトダイオード53のリセット動作が行われる。動作制御ライン17がＬ期間となった後、フォトダイオード53には入射光による信号の蓄積が行われる。その後、第１の垂直シフトレジスタ１の出力ライン２がＨ期間のとき、第１のバッファパルス入力端子12に印加するパルスΦＢ１に対応して、動作制御ライン17にＨ期間が現れ、フォトダイオード53に蓄積された信号を読み出す。つまり、第２の垂直シフトレジスタ４と第１の垂直シフトレジスタ１の出力ライン５及び２のパルス間隔が、フォトダイオード53の信号蓄積時間となる。したがって、第２の垂直シフトレジスタ４と第１の垂直シフトレジスタ１の出力ライン５及び２のパルス間隔を変えることで、フォトダイオード53の信号蓄積時間を変更することができるため、いわゆる電子シャッター動作が可能となる。
【００４６】
（第４の実施の形態）
図４は、本発明に係る固体撮像装置に関する第４の実施の形態を示す回路構成図である。この実施の形態は、図２に示した第２の実施の形態において、第２の垂直バッファ回路ブロック80と第２のスイッチ回路ブロック90を追加し、ＰＤ信号読み出し時に複数の動作制御ライン17と87を必要とする増幅型ＭＯＳセンサ100 に対応させるようにしたものである。
【００４７】
図５は、図４に示した第４の実施の形態に係る固体撮像装置の概略動作を説明するタイミングチャートである。図５のタイミングチャートに示すように、あらかじめ第１と第２のリセットパルス入力端子31と91に印加するパルスΦＲ１とΦＲ２をハイレベルとすることで、第１と第２のリセット信号保持ライン37と97の電圧は、第１と第２のドレイン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33と93を介してＶＤＤ−ＶＴとなり、第１と第２の動作制御ライン17と87は、第１と第２動作制御ライン接地用ＮＭＯＳトランジスタ35と95を介して接地電位に固定される。
【００４８】
次に、パルスΦＲ１とΦＲ２をローレベルに切り替える。このとき、第１と第２のゲート・ソース間オーバーラップ容量36と96によって、第１と第２のリセット信号保持ライン37と97の電圧はＶＤＤ−ＶＴを保持したままとなり、引き続き第１と第２の動作制御ライン17と87は、第１と第２の動作制御ライン接地用ＮＭＯＳトランジスタ35と95を介して接地電位に固定される。次いで、垂直シフトレジスタの出力ライン２にハイレベルが現れた後、第１と第２の信号取り込み制御パルス入力端子11と81に印加するパルスΦＭ１とΦＭ２をハイレベルにする。これにより、第１と第２のブートライン16と86がＶＤＤ−ＶＴの電圧となる。
【００４９】
このとき、第１と第２のリセット信号保持ライン37と97は、垂直シフトレジスタ出力ライン２がハイレベルの場合に第１と第２のフローティング用ＮＭＯＳトランジスタ34と94を介して接地電位に固定され、第１と第２の動作制御ライン17と87はフローティング状態となる。その後、パルスΦＭ１とΦＭ２をローレベルに切り替え、第１と第２のバッファパルス入力端子12と82に印加するパルスΦＢ１とΦＢ２をハイレベルとすると、第１の動作制御ライン17には第１のバッファパルス入力端子12の印加電圧が、第２の動作制御ライン87には第2 のバッファパルス入力端子82の印加電圧がそれぞれ現れる。その他の動作は、第１の実施の形態と同じであるので省略する。
【００５０】
ここで、第１の動作制御ライン17がハイレベルになると、フォトダイオード106 がＮＭＯＳトランジスタ103 を介して電源端子102 に接続され、いわゆるＰＤリセット動作となる。一方、第２の動作制御ライン87がハイレベルになると、ＮＭＯＳトランジスタ105 を導通状態とし、増幅用ＮＭＯＳトランジスタ104 のソースを垂直信号ライン101 に接続され、いわゆるＰＤ選択動作となる。このように、複数の垂直バッファ回路ブロックと複数のスイッチ回路ブロックを追加することで、タイミングの異なる複数の駆動パルスが必要な光電変換部にも対応することができる。
【００５１】
なお、本発明の回路構成及び駆動方式の変更は、請求項の記載を逸脱しない範囲で広く行うことができる。例えば、図６に示すように、スイッチ回路ブロックにおいてゲート・ソース間オーバーラップ容量36に並列容量39を追加することで、リセット信号保持ライン37の電圧保持特性を向上させることができる。また、光電変換部の構成要素及び駆動方法が変わった場合も、スイッチ回路の構成及び駆動方法を変更することで対応可能である。更に、以上説明した実施の形態では、ＮＭＯＳトランジスタで構成されているが、ＰＭＯＳトランジスタで構成する場合でも、パルスの極性を逆にすることにより同様に対応可能である。
【００５２】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、非選択である動作制御ラインが接地電位に固定されているため、光電変換部の選択読み出し時におけるクロストークの影響を抑圧することができると共に、消費電流の増加や製造プロセスの追加を伴わないため、コストの上昇を抑えることができる。請求項２に係る発明によれば、非選択である動作制御ラインが接地電位に固定されているため、クロストークの影響を抑圧できると共に、消費電流の増加や製造プロセスの追加を伴わないため、コストの上昇を抑えられ、またチップ内配線数を削減できるためチップ面積の削減や端子数の削減が可能となる。
【図面の簡単な説明】
【図１】 本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図２】 本発明の第２の実施の形態を示す回路構成図である。
【図３】 本発明の第３の実施の形態を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図４】 本発明の第４の実施の形態を示す回路構成図である。
【図５】 図４に示した第４の実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。
【図６】 本発明の各実施の形態におけるスイッチ回路ブロックの構成の変形例を示す回路構成図である。
【図７】 従来の固体撮像装置の構成例を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図８】 従来の固体撮像装置の他の構成例を示す回路構成図及びその動作を説明するためのタイミングチャートである。
【図９】 図８に示した従来例におけるインバータ回路の構成例を示す回路構成図である。
【符号の説明】
１ 垂直シフトレジスタ
２ シフトレジスタ第１出力ライン
３ シフトレジスタ第２出力ライン
４ 第２の垂直シフトレジスタ
５ 第２の垂直シフトレジスタ出力ライン
10 垂直バッファ回路ブロック
11 信号取り込み制御パルス入力端子
12 バッファパルス入力端子
13，23，73，83 スイッチ用ＮＭＯＳトランジスタ
14，24，74，84 バッファ用ＮＭＯＳトランジスタ
15，25，75，85 ブートストラップ容量
16 第１のブートライン
17 第１の動作制御ライン
26，76，86 第２のブートライン
27，87 第２の動作制御ライン
30 スイッチ回路ブロック
31 リセットパルス入力端子
32 電源端子
33，43，93 ＶＤＤ接続用ＮＭＯＳトランジスタ
34，38，44，94 フローティング用ＮＭＯＳトランジスタ
35，45，95 動作制御ライン接地用ＭＯＳトランジスタ
36，46，96 ゲート・ソース用オーバーラップ容量
37，47 リセット信号保持ライン
50 光電変換ブロック
51 垂直信号ライン
53，63 フォトダイオード
54，64 ＰＤ選択スイッチ用ＮＭＯＳトランジスタ
70，80 第２の垂直バッファ回路ブロック
71，81 第２の信号取り込み制御パルス入力端子
72，82 第２のバッファパルス入力端子
90 第２のスイッチ回路ブロック
91 第２のリセットパルス入力端子
100 増幅型ＭＯＳセンサ
101 垂直信号ライン
102 電源端子
103 ＮＭＯＳトランジスタ
104 増幅用ＮＭＯＳトランジスタ
105 ＮＭＯＳトランジスタ
106 フォトダイオード
Claims (2)
- 動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインが電源に接続され、ゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが前記走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ、前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とする固体撮像装置。
- 動作制御ラインによって所定の光電変換部が選択されるようにした複数の光電変換部と、前記複数の光電変換部から、所定の光電変換部を選択するための出力パルスを出力する走査回路と、前記出力パルスを入力信号として、ブートストラップ効果を用い、所定の光電変換部に対応する動作制御ラインを駆動するバッファ回路と、前記走査回路からの出力パルスに応じて、前記動作制御ラインを接地電位とフローティング状態に切り替え可能なスイッチ手段と、前記スイッチ手段を用いて全ての動作制御ラインをあらかじめ接地させ、前記走査回路からの出力パルスにより選択された光電変換部に対応する動作制御ラインのみをフローティング状態とし、その後バッファ回路の出力信号を用いて前記光電変換部にて生成された信号を出力させる制御手段とを備えていることを特徴とする固体撮像装置であって、前記スイッチ手段は、ドレインとゲートが第１の共通ラインに接続された第１のＭＯＳ型電界効果トランジスタと、ドレインが前記第１のＭＯＳ型電界効果トランジスタのソースに接続され、ゲートが走査回路の出力に接続され、ソースが接地されている第２のＭＯＳ型電界効果トランジスタと、ドレインが前記動作制御ラインに接続され、ゲートが前記第２のＭＯＳ型電界効果トランジスタのドレインに接続され、ソースが接地されている第３のＭＯＳ型電界効果トランジスタから構成され、前記制御手段は、あらかじめ前記第１の共通ラインに接地用パルスを印加し、前記第１のＭＯＳ型電界効果トランジスタを介して前記第３のＭＯＳ型電界効果トランジスタを導通状態とし、前記第１の共通ラインへの接地用パルスの印加終了後に、前記走査回路の出力を前記第２のＭＯＳ型電界効果トランジスタのゲートに印加するように構成されていることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115620A JP4102098B2 (ja) | 2002-04-18 | 2002-04-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115620A JP4102098B2 (ja) | 2002-04-18 | 2002-04-18 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309768A JP2003309768A (ja) | 2003-10-31 |
| JP4102098B2 true JP4102098B2 (ja) | 2008-06-18 |
Family
ID=29396839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115620A Expired - Fee Related JP4102098B2 (ja) | 2002-04-18 | 2002-04-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4102098B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018086342A1 (zh) * | 2016-11-09 | 2018-05-17 | 京东方科技集团股份有限公司 | 像素感应电路及其驱动方法、图像传感器、电子设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681066B1 (ja) | 2004-01-30 | 2005-08-10 | 松下電器産業株式会社 | シフトレジスタおよびｍｏｓ型固体撮像装置 |
-
2002
- 2002-04-18 JP JP2002115620A patent/JP4102098B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018086342A1 (zh) * | 2016-11-09 | 2018-05-17 | 京东方科技集团股份有限公司 | 像素感应电路及其驱动方法、图像传感器、电子设备 |
| US10999548B2 (en) | 2016-11-09 | 2021-05-04 | Boe Technology Group Co., Ltd. | Pixel sensing circuit and driving method therefor, image sensor, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309768A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4907733B2 (ja) | 能動画素センサ | |
| US7030922B2 (en) | Image pickup apparatus which reduces noise generated in an amplifier transistor | |
| US6903771B2 (en) | Image pickup apparatus | |
| JP3871439B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US8035713B2 (en) | Driving circuit, driving method, solid imaging device, and electronic apparatus | |
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| JPH11103418A (ja) | 光電変換装置 | |
| JPS6161586B2 (ja) | ||
| US8582003B2 (en) | Solid-state imaging apparatus | |
| US5719626A (en) | Solid-state image pickup device | |
| US7525585B2 (en) | Solid-state image pickup device and image pickup method | |
| JP4102098B2 (ja) | 固体撮像装置 | |
| US20060071252A1 (en) | Solid-state imaging apparatus | |
| US4870493A (en) | Solid-state matrix array imaging device controlled by vertical scanning registers for read-out and for photo-sensitivity control | |
| JPH07322150A (ja) | 固体撮像装置 | |
| JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JPH09168117A (ja) | 固体撮像素子 | |
| JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
| JP4696788B2 (ja) | 固体撮像装置 | |
| US7619673B2 (en) | Image sensor, driving method and camera | |
| US6952226B2 (en) | Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance | |
| KR100619551B1 (ko) | 고체 촬상 장치 및 화소 데이터 판독 전압 인가 방법 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP2007208364A (ja) | 固体撮像装置の駆動方法 | |
| JP3859294B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |