JP2003309768A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 消費電流や製造プロセスの追加なしに、クロ
ストークの影響を抑圧することができるようにした、Ｍ
ＯＳ型センサを用いた固体撮像装置を提供する。 【解決手段】 複数の光電変換部からなる光電変換ブロ
ック50と、所定の光電変換部を選択するための出力パル
スを出力する垂直シフトレジスタ１と、出力パルスを入
力信号としてブートストラップ効果を用い、所定の光電
変換部に対応する動作制御ラインを駆動する垂直バッフ
ァ回路ブロック10と、前記出力パルスに応じて動作制御
ラインを接地電位とフローティング状態に切り替え可能
なスイッチ回路ブロック30とを備え、スイッチ回路ブロ
ックを用いて全ての動作制御ラインを予め接地させ、前
記出力パルスにより選択された光電変換部に対応する動
作制御ラインのみをフローティング状態とした後、バッ
ファ回路ブロックからの出力信号を用いて光電変換部で
生成された信号を出力させるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、固体撮像装置に
係わり、特にＭＯＳセンサを用いた固体撮像装置に関す
る。

【０００２】

【従来の技術】図７の（Ａ）は、従来の固体撮像装置の
一例として、特公昭６１−６１５８６号公報に記載され
ている固体撮像装置の一部を示す回路構成図である。図
７の（Ａ）において、１は垂直走査回路となる垂直シフ
トレジスタ、200 はインターレース回路ブロック、210
はブートストラップ効果を用いた垂直バッファ回路ブロ
ック、230 はスイッチ回路ブロック、240 は光電変換部
ブロックである。

【０００３】また、２と３は垂直走査回路となる垂直シ
フトレジスタ１の第１と第２の出力ライン、201 と202
はインターレース回路ブロック200 の動作を制御する第
１と第２のフィールド選択パルスの入力端子、203 〜20
6 はインターレース回路ブロック200 を構成するＮチャ
ネルＭＯＳ電界効果トランジスタ（以下ＮＭＯＳトラン
ジスタと略称する）、207 〜209 はインターレース回路
ブロック200 における第１〜第３のインターレース部出
力ライン、211 は垂直バッファ回路ブロック210 に供給
するバッファパルスの入力端子、212 と214 と216 は垂
直バッファ回路ブロック210 を構成するバッファ用ＮＭ
ＯＳトランジスタ、213 と215 と217 は垂直バッファ回
路ブロック210 を構成するブートストラップ容量、218
〜220 は第１〜第３の動作制御ライン、231 はスイッチ
回路ブロック230 により動作制御ライン218 〜220 を接
地電位に固定するためのリセットパルスの入力端子、23
2〜234 はスイッチ回路ブロック230 を構成する動作制
御ライン接地用ＮＭＯＳトランジスタ、241 と242 は光
電変換部ブロック240 における第１と第２の垂直信号ラ
イン、243 と245 と247 は光電変換部ブロック240 を構
成するフォトダイオード（ＰＤ）、244 と246 と248 は
光電変換部ブロック240 を構成するＰＤ選択スイッチ用
ＮＭＯＳトランジスタである。

【０００４】図７の（Ｂ）は、図７の（Ａ）に示した固
体撮像装置の概略動作を説明するためのタイミングチャ
ートである。このように構成されている固体撮像装置に
おいては、図７の（Ｂ）に示すように、あらかじめリセ
ットパルス端子231 に印加するパルスΦＲをハイレベル
（ＶＤＤとする) とし、動作制御ライン接地用ＮＭＯＳ
トランジスタ232 〜234 を介して、第１〜第３の動作制
御ライン218 〜220 の全てを接地電位に固定する。

【０００５】次に、パルスΦＲをローレベル（接地電位
とする）に切り替え、垂直シフトレジスタ１の第１の出
力ライン２にハイレベルが、垂直シフトレジスタ１の第
２の出力ライン３にローレベルがそれぞれ現れた後、第
１のフィールド選択パルス入力端子201 に印加するパル
スΦＦ１のみをハイレベルにする。

【０００６】これにより、第１と第２のインターレース
部出力ライン207 と208 はＶＤＤ−ＶＴの電圧となり、
第３のインターレース部出力ライン209 は接地電位とな
る。（ＶＴはＮＭＯＳトランジスタの閾値電圧であ
る。）

【０００７】次いで、パルスΦＦ１をローレベルに切り
替え、第１〜第３の動作制御ライン218 〜220 が接地電
圧を保持したフローティング状態となった後、バッファ
パルス端子211 に印加するパルスΦＢをハイレベルにす
ると、バッファ用ＮＭＯＳトランジスタ212 とブートス
トラップ容量213 、及びバッファ用ＮＭＯＳトランジス
タ214 とブートストラップ容量215 の各々により引き起
こされるブートストラップ効果により、第１と第２のイ
ンターレース部出力ライン207 と208 は、より十分高い
電圧となり、第１と第２の動作制御ライン218 と219 に
は、パルスΦＢのハイレベルＶＤＤがそのまま出力さ
れ、いわゆる選択動作制御ラインとなる。

【０００８】ところで、第３のインターレース部出力ラ
イン209 が接地電位であったため、バッファ用ＮＭＯＳ
トランジスタ216 とブートストラップ容量217 でのブー
トストラップ効果は発生せず、第３の動作制御ライン22
0 は接地電圧を保持したフローティング状態のままとな
り、いわゆる非選択動作制御ラインとなる。

【０００９】このため、ＰＤ選択スイッチ用ＮＭＯＳト
ランジスタ244 と246 のみが導通状態となり、フォトダ
イオード243 と245 の信号をそれぞれ第１と第２の垂直
信号ライン241 と242 から読み出す。最後に、ΦＢをロ
ーレベル切り替え、垂直シフトレジスタ１の第１の出力
ライン２もローレベルになった後、パルスΦＲを再びハ
イレベルとし、動作制御ライン接地用ＮＭＯＳトランジ
スタ232 〜234 により第１〜第３の動作制御ライン218
〜220 の全てを接地電位に固定する。

【００１０】なお、第２のフィールド選択パルス入力端
子202 に印加するパルスΦＦ２のみをハイレベルにした
場合は、第２と第３の動作制御ライン219 と220 がハイ
レベルとなり、フォトダイオード245 と247 の信号をそ
れぞれ第２と第１の垂直信号ライン242 と241 から読み
出す。以下、垂直シフトレジスタ１の出力タイミングに
合わせて同様の動作を行い、光電変換部ブロック240 の
信号を垂直ライン毎に順次読み出す。

【００１１】図８の（Ａ）は、従来の固体撮像装置の他
の一例として、特開平６−９７４０８号公報に記載され
ている固体撮像装置の一部を示す回路構成図である。図
８の（Ａ）において、１は垂直走査回路となる垂直シフ
トレジスタ、250 はブートストラップ効果を用いた垂直
バッファ回路ブロック、270 はスイッチ回路ブロック、
240 は光電変換部ブロックである。

【００１２】また、２と３は垂直走査回路となる垂直シ
フトレジスタ１の第１と第２の出力ライン、251 は垂直
バッファ回路ブロック250 に供給するバッファパルスの
入力端子、252 と262 は垂直バッファ回路ブロック250
を構成するスイッチ用ＮＭＯＳトランジスタ、253 と26
3 は垂直バッファ回路ブロック250 を構成するバッファ
用ＮＭＯＳトランジスタ、254 と264 は垂直バッファ回
路ブロック250 を構成するブートストラップ容量、255
と265 はそれぞれバッファ用ＮＭＯＳトランジスタ253
のゲートとブートストラップ容量254 の接続点及びバッ
ファ用ＮＭＯＳトランジスタ263 のゲートとブートスト
ラップ容量264 の接続点である第１と第２のブートライ
ン、256 と266 は第１と第２の動作制御ライン、271 と
281 はインバータ回路、272 と282 はインバータ回路27
1 と281 によって制御され、第１と第２のブートライン
255 と265 を接地電位に固定するブートライン接地用Ｎ
ＭＯＳトランジスタ、273 と283 はインバータ回路271
と281 によって制御され、第１と第２の動作制御ライン
256 と266 を接地電位に固定する動作制御ライン接地用
ＮＭＯＳトランジスタ、274 と284 はインバータ回路27
1 と281 の出力ライン、241 は光電変換部ブロック240
の垂直信号ライン、243 と245 は光電変換部ブロック24
0 を構成するフォトダイオード、244 と246 は光電変換
部ブロック240 を構成するＰＤ選択スイッチ用ＮＭＯＳ
トランジスタである。

【００１３】図８の（Ｂ）は、図８の（Ａ）に示した固
体撮像装置の概略動作を説明するタイミングチャートで
ある。この構成の固体撮像装置においては、図８の
（Ｂ）に示すように、まず垂直シフトレジスタ１の第１
の出力ライン２にハイレベルが、垂直シフトレジスタ１
の第２の出力ライン3 にローレベルが現れる。これによ
り、第１のブートライン255 はスイッチ用ＮＭＯＳトラ
ンジスタ252 を介してＶＤＤ−ＶＴの電圧となり、第２
のブートライン265 はブートライン接地用ＮＭＯＳトラ
ンジスタ282 を介して接地電位に固定される。

【００１４】更に、バッファパルス入力端子251 に印加
するパルスΦＢをハイレベルとすると、バッファ用ＮＭ
ＯＳトランジスタ253 とブートストラップ容量254 より
引き起こされるブートストラップ効果により、第１のブ
ートライン255 はＶＤＤより十分高い電圧となり、第１
の動作制御ライン256 にはパルスΦＢのハイレベルがそ
のまま印加され、いわゆる選択動作制御ラインとなる。

【００１５】なお、第２のブートライン265 が接地電位
に固定されているため、バッファ用ＮＭＯＳトランジス
タ263 とブートストラップ容量264 でのブートストラッ
プ効果は発生しない。更に、第２の動作制御ライン266
は動作制御ライン接地用ＮＭＯＳトランジスタ283 を介
して接地電位に固定され、いわゆる非選択動作制御ライ
ンとなる。このため、ＰＤ選択スイッチ用ＮＭＯＳトラ
ンジスタ244 のみ導通状態となり、フォトダイオード24
3 の信号を垂直信号ライン241 から読み出す。以下、垂
直シフトレジスタ１の出力タイミングに合わせて同様の
動作を行い、光電変換部ブロック240 の信号を垂直ライ
ン毎に順次読み出す。

【００１６】また、図８の（Ａ）に示すインバータ回路
271 と281 の代表的な２つの回路構成例を、図９の
（Ａ），（Ｂ）に示す。図９の（Ａ）に示す構成例は、
ドレインとゲートを接続した負荷用ＮＭＯＳトランジス
タ291 とＮＭＯＳトランジスタ292 から成り、ＮＭＯＳ
トランジスタのみで構成できるようにしたものである。
なお、293 は電源端子、294 は入力端子、295 は出力端
子である。

【００１７】一方、図９の（Ｂ）に示す構成例は、Ｐチ
ャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジ
スタ）296 とＮＭＯＳトランジスタ292 から構成したも
ので、消費電流がほとんどなく、出力端子295 の振幅
が、接地電位から電源端子293の電圧値ＶＤＤまでスイ
ング可能である。

【００１８】

【発明が解決しようとする課題】ところで、図７の
（Ａ）に示したブートストラップ効果を用いた垂直バッ
ファ回路とスイッチ回路の組み合わせからなる従来例で
は、フォトダイオード信号の読み出しタイミングにおい
て、非選択動作制御ラインがフローティング状態となっ
ている。したがって、選択動作制御ラインなどが発生す
る誘導ノイズ（クロストーク）の影響を受け、ＰＤ選択
スイッチ用ＮＭＯＳトランジスタにクロストーク量に応
じたリーク電流が発生し、画質の低下をもたらす。

【００１９】また、図８の（Ａ）に示したブートストラ
ップ効果を用いた垂直バッファ回路とスイッチ回路の組
み合わせからなる従来例では、インバータ回路として図
９の（Ａ）に示した構成のものを用いると、入力端子29
4 がハイレベルのときに電源端子293 から接地電位に向
かって、定常的に電流が流れてしまう。一方、インバー
タ回路として図９の（Ｂ）に示した構成のものを用いる
と、ＰＭＯＳトランジスタの製造プロセスを追加する必
要がある。

【００２０】以上のように、図７の（Ａ）に示した従来
提案されている固体撮像装置では、フォトダイオード信
号の読み出しタイミングにおける誘導ノイズに対して十
分な考慮がなされていない。また、図８の（Ａ）に示し
た従来提案されている固体撮像装置では、消費電流の削
減や製造プロセスの簡素化について十分な考慮がなされ
ていない。

【００２１】本発明は、従来のブートストラップ効果を
用いた垂直バッファ回路とスイッチ回路をもった固体撮
像装置における上記問題点を解消するためになされたも
ので、消費電流の増加や製造プロセスの追加なしにクロ
ストークの影響を抑圧することができるようにしたＭＯ
Ｓ型センサを用いた固体撮像装置を提供することを目的
とするものである。

【００２２】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１に係る発明は、動作制御ラインによって所
定の光電変換部が選択されるようにした複数の光電変換
部と、前記複数の光電変換部から、所定の光電変換部を
選択するための出力パルスを出力する走査回路と、前記
出力パルスを入力信号として、ブートストラップ効果を
用い、所定の光電変換部に対応する動作制御ラインを駆
動するバッファ回路と、前記走査回路からの出力パルス
に応じて、前記動作制御ラインを接地電位とフローティ
ング状態に切り替え可能なスイッチ手段と、前記スイッ
チ手段を用いて全ての動作制御ラインをあらかじめ接地
させ、前記走査回路からの出力パルスにより選択された
光電変換部に対応する動作制御ラインのみをフローティ
ング状態とし、その後バッファ回路の出力信号を用いて
前記光電変換部にて生成された信号を出力させる制御手
段とを備えていることを特徴とするものである。

【００２３】このように構成された固体撮像装置におい
ては、非選択である動作制御ラインは接地電位に固定さ
れているため、光電変換部の選択読み出し時におけるク
ロストークの影響を抑圧することができる。

【００２４】また、請求項２に係る発明は、請求項１に
係る固体撮像装置において、前記スイッチ手段は、ドレ
インが電源に接続され、ゲートが第１の共通ラインに接
続された第１のＭＯＳ型電界効果トランジスタと、ドレ
インが前記第１のＭＯＳ型電界効果トランジスタのソー
スに接続され、ゲートが前記走査回路の出力に接続さ
れ、ソースが接地されている第２のＭＯＳ型電界効果ト
ランジスタと、ドレインが前記動作制御ラインに接続さ
れ、ゲートが前記第２のＭＯＳ型電界効果トランジスタ
のドレインに接続され、ソースが接地されている第３の
ＭＯＳ型電界効果トランジスタから構成され、前記制御
手段は、あらかじめ、前記第１の共通ラインに接地用パ
ルスを印加し、前記第１のＭＯＳ型電界効果トランジス
タを介して前記第３のＭＯＳ型電界効果トランジスタを
導通状態とし、前記第１の共通ラインへの接地用パルス
の印加終了後に、前記走査回路の出力を前記第２のＭＯ
Ｓ型電界効果トランジスタのゲートに印加するように構
成されていることを特徴とするものである。

【００２５】このようにスイッチ手段をＭＯＳ型電界効
果トランジスタで構成することにより、非選択である動
作制御ラインは接地電位に固定されているため、クロス
トークの影響を抑圧できると共に、消費電流の増加や製
造プロセスの追加を伴わず、固体撮像装置のコスト上昇
を抑えることができる。

【００２６】また、請求項３に係る発明は、請求項１に
係る固体撮像装置において、前記スイッチ手段は、ドレ
インとゲートが第１の共通ラインに接続された第１のＭ
ＯＳ型電界効果トランジスタと、ドレインが前記第１の
ＭＯＳ型電界効果トランジスタのソースに接続され、ゲ
ートが走査回路の出力に接続され、ソースが接地されて
いる第２のＭＯＳ型電界効果トランジスタと、ドレイン
が前記動作制御ラインに接続され、ゲートが前記第２の
ＭＯＳ型電界効果トランジスタのドレインに接続され、
ソースが接地されている第３のＭＯＳ型電界効果トラン
ジスタから構成され、前記制御手段は、あらかじめ前記
第１の共通ラインに接地用パルスを印加し、前記第１の
ＭＯＳ型電界効果トランジスタを介して前記第３のＭＯ
Ｓ型電界効果トランジスタを導通状態とし、前記第１の
共通ラインへの接地用パルスの印加終了後に、前記走査
回路の出力を前記第２のＭＯＳ型電界効果トランジスタ
のゲートに印加するように構成されていることを特徴と
するものである。

【００２７】このようにスイッチ手段をＭＯＳ型電界効
果トランジスタで構成することにより、非選択である動
作制御ラインは接地電位に固定されているためクロスト
ークの影響を抑圧できると共に、消費電流の増加や製造
プロセスの追加を伴わないため、固体撮像装置のコスト
上昇が抑えられ、更に、固体撮像装置のチップ内配線数
を削減できチップ面積の削減や端子数の削減が可能とな
る。

【００２８】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照しながら説明する。 （第１の実施の形態）図１の（Ａ）は、本発明に係る固
体撮像装置の第１の実施の形態を示す回路構成図であ
る。図７の（Ａ）に示した従来例と対応する構成要素に
は同一の符号を付して示している。図１の（Ａ）におい
て、１は垂直走査回路となる垂直シフトレジスタ、10は
ブートストラップ効果を用いた垂直バッファ回路ブロッ
ク、30はスイッチ回路ブロック、50は光電変換部ブロッ
クである。

【００２９】また、２と３は垂直走査回路となる垂直シ
フトレジスタ１の第１と第２の出力ライン、11は垂直シ
フトレジスタ１の出力レベルを取り込むための信号取り
込み制御パルスの入力端子、12は垂直バッファ回路ブロ
ック10に供給するバッファパルスの入力端子、13と23は
垂直バッファ回路ブロック10を構成するスイッチ用ＮＭ
ＯＳトランジスタ、14と24は垂直バッファ回路ブロック
10を構成するバッファ用ＮＭＯＳトランジスタ、15と25
は垂直バッファ回路ブロック10を構成するブートストラ
ップ容量、16と26はそれぞれバッファ用ＮＭＯＳトラン
ジスタ14のゲートとブートストラップ容量15の接続点及
びバッファ用ＮＭＯＳトランジスタ24のゲートとブート
ストラップ容量25の接続点である第１と第２のブートラ
イン、17と27は第１と第２の動作制御ラインである。

【００３０】また、31はスイッチ回路ブロック30により
動作制御ライン17と27を接地電位に固定するためのリセ
ットパルスの入力端子、32はＶＤＤを印加する電源端
子、33と43はスイッチ回路ブロック30を構成するＶＤＤ
接続用ＮＭＯＳトランジスタ、34と44はスイッチ回路ブ
ロック30を構成するフローティング用ＮＭＯＳトランジ
スタ、35と45は動作制御ライン17と27を接地電位に固定
するための動作制御ライン接地用ＮＭＯＳトランジス
タ、36と46は動作制御ライン接地用ＮＭＯＳトランジス
タ35と45に存在するゲート・ソース間オーバーラップ容
量、37と47は動作制御ライン接地用ＮＭＯＳトランジス
タ35と45の動作状態を決めるリセット信号保持ライン、
51は光電変換部ブロック50の垂直信号ライン、53と63は
光電変換部ブロック50を構成するフォトダイオード（Ｐ
Ｄ）、54と64は光電変換部ブロック50を構成するＰＤ選
択スイッチ用ＮＭＯＳトランジスタである。なお、垂直
シフトレジスタ１の駆動制御、信号取り込みパルス、バ
ッファパルス及びリセットパルス等の制御は、図示しな
い駆動制御回路により行われるようになっている。

【００３１】図１の（Ｂ）は、図１の（Ａ）に示した第
１の実施の形態に係る固体撮像装置の概略動作を説明す
るタイミングチャートである。図１の（Ｂ）に示すよう
に、あらかじめリセットパルス入力端子31に印加するパ
ルスΦＲをハイレベルとすることで、リセット信号保持
ライン37と47の電圧は、ＶＤＤ接続用ＮＭＯＳトランジ
スタ33と43を介してＶＤＤ−ＶＴとなり、第１と第２の
動作制御ライン17と27は動作制御ライン接地用ＮＭＯＳ
トランジスタ35と45を介して接地電位に固定される。

【００３２】次に、パルスΦＲをローレベルに切り替え
る。このとき、ゲート・ソース間オーバーラップ容量36
と46によって、リセット信号保持ライン37と47の電圧は
ＶＤＤ−ＶＴを保持したままとなるため、第１と第２の
動作制御ライン17と27は引き続き動作制御ライン接地用
ＮＭＯＳトランジスタ35と45を介して接地電位に固定さ
れる。次いで、垂直シフトレジスタ１の第１の出力ライ
ン２にハイレベルが垂直シフトレジスタの第２の出力ラ
イン３にローレベルが現れた後、信号取り込み制御パル
ス入力端子11に印加するパルスΦＭをハイレベルにする
ことで、第１のブートライン16はＶＤＤ−ＶＴの電圧と
なり、第２のブートライン26は接地電位となる。

【００３３】ここで、垂直シフトレジスタの第１の出力
ライン２にハイレベルが現れるため、フローティング用
ＮＭＯＳトランジスタ34を介してリセット信号保持ライ
ン37は接地電位となり、第１の動作制御ライン17のみが
フローティング状態となる。このとき、垂直シフトレジ
スタの第２の出力ライン３はローレベルのため、フロー
ティング用ＮＭＯＳトランジスタ44は非導通状態のまま
であり、第２の動作制御ライン27は動作制御ライン接地
用ＮＭＯＳトランジスタ45を介して接地電位に固定し続
ける。

【００３４】その後、パルスΦＭをローレベルに切り替
え、バッファパルス端子12に印加するパルスΦＢをハイ
レベルとすると、バッファ用ＮＭＯＳトランジスタ14と
ブートストラップ容量15により引き起こされるブートス
トラップ効果のために、第１のブートライン16はＶＤＤ
より十分高い電圧となり、第１の動作制御ライン17にパ
ルスΦＢのハイレベルがそのまま印加され、いわゆる選
択動作制御ラインとなる。

【００３５】なお、第２のブートライン26が接地電位で
あったため、バッファ用ＮＭＯＳトランジスタ24とブー
トストラップ容量25でのブートストラップ効果は発生し
ない。したがって、第２の動作制御ライン27は動作制御
ライン接地用NMOSトランジスタ45を介して接地電位に固
定され、いわゆる非選択動作制御ラインとなる。このた
め、ＰＤ選択スイッチ用ＮＭＯＳトランジスタ54のみ導
通状態となり、フォトダイオード53の信号を垂直信号ラ
イン51から読み出す。

【００３６】最後に、パルスΦＢをローレベル切替え、
垂直シフトレジスタの第１の出力ライン２もローレベル
になった後、パルスΦＲを再びハイレベルとし、リセッ
ト信号保持ライン37と47の電圧をＶＤＤ接続用ＮＭＯＳ
トランジスタ33と43を介してＶＤＤ−ＶＴとすること
で、第１と第２の動作制御ライン17と27は動作制御ライ
ン接地用ＮＭＯＳトランジスタ35と45を介して接地電位
に固定する。以下、垂直シフトレジスタ１の出力タイミ
ングに合わせて同様の動作を行い、光電変換部ブロック
50の信号を垂直ライン毎に順次読み出す。

【００３７】このように、スイッチ回路30を用いてすべ
ての動作制御ラインをあらかじめ接地させた後、垂直シ
フトレジスタの出力ライン２で選択された動作制御ライ
ン17のみをフローティング状態とし、バッファパルス入
力端子12より制御信号を入力するため、非選択動作制御
ライン27は接地電位に固定されており、選択動作制御ラ
イン17などからのクロストークの影響を抑圧できる。加
えて、ＶＤＤ接続用ＮＭＯＳトランジスタ33とフローテ
ィング用ＮＭＯＳトランジスタ34の導通タイミングがず
れているために、電源端子32から接地電位への定常的な
電流は流れない。更に、スイッチ回路ブロック30はＮＭ
ＯＳトランジスタのみで構成できるため、製造プロセス
の追加は不要となる。

【００３８】（第２の実施の形態）図２は、本発明に係
る固体撮像装置に関する第２の実施の形態を示す回路構
成図である。この実施の形態は、図１の（Ａ）に示した
第１の実施の形態におけるＶＤＤ接続用ＮＭＯＳトラン
ジスタ33と43をドレイン・ゲート接続とし、電源端子32
を削減したもので、第１の実施の形態と対応する構成要
素には同一の符号を付して示している。動作説明用のタ
イミングチャートは、図１の（Ｂ）に示したものと同じ
である。

【００３９】次に、第２の実施の形態の動作を説明す
る。図１の（Ｂ）のタイミングチャートに示すように、
あらかじめリセットパルス端子31に印加するパルスΦＲ
をハイレベルとすることで、リセット信号保持ライン37
と47の電圧は、ドレイン・ゲート接続のＶＤＤ接続用Ｎ
ＭＯＳトランジスタ33と43を介してＶＤＤ−ＶＴとな
り、第１と第２の動作制御ライン17と27は動作制御ライ
ン接地用ＮＭＯＳトランジスタ35と45を介して接地電位
に固定される。

【００４０】次に、パルスΦＲをローレベルに切り替え
る。このとき、ドレイン・ゲート接続のＶＤＤ接続用Ｎ
ＭＯＳトランジスタ33と43は単なる非導通のスイッチ素
子と見なせるので、ゲート・ソース間オーバーラップ容
量36と46によって、リセット信号保持ライン37と47の電
圧はＶＤＤ−ＶＴを保持したままとなり、引き続き第１
と第２の動作制御ライン17と27は、動作制御ライン接地
用ＮＭＯＳトランジスタ35と45を介して接地電位に固定
される。その後の動作は、第１の実施の形態と同じであ
るので省略する。

【００４１】このように、ドレイン・ゲート接続のＶＤ
Ｄ接続用ＮＭＯＳトランジスタ33と43を含むスイッチ回
路ブロック30を用いて、全ての動作制御ラインをあらか
じめ接地させた後、垂直シフトレジスタ１の出力ライン
２で選択された動作制御ライン17のみをフローティング
状態とし、バッファパルス入力端子12より制御信号を入
力するため、非選択動作制御ライン27は接地電位に固定
されており、選択動作制御ライン17などからのクロスト
ークの影響を抑圧できる。加えて、ＶＤＤ接続用ＮＭＯ
Ｓトランジスタ33とフローティング用ＮＭＯＳトランジ
スタ34の導通タイミングがずれているために、リセット
パルス端子31から接地電位への電流は流れない。更に、
スイッチ回路ブロック30はＮＭＯＳトランジスタのみで
構成できるため、製造プロセスの追加は不要となる。ま
た、第１の実施の形態における電源端子32が削減可能と
なるので、センサのチップ内配線数を削減できチップ面
積の削減や端子数の削減が可能となる。

【００４２】（第３の実施の形態）図３の（Ａ）は、本
発明に係る固体撮像装置に関する第３の実施の形態を示
す回路構成図である。この実施の形態は、図２に示した
第２の実施の形態において、第２の垂直シフトレジスタ
４と第２の垂直バッファ回路ブロック70とスイッチ回路
ブロック30を構成する新たなフローティング用ＮＭＯＳ
トランジスタ38を追加し、複数の垂直シフトレジスタに
対応させるようにしたものである。

【００４３】図３の（Ｂ）は、図３の（Ａ）に示した第
３の実施の形態に係る固体撮像装置の概略動作を説明す
るためのタイミングチャートである。図３の（Ｂ）のタ
イミングチャートに示すように、あらかじめリセットパ
ルス入力端子31に印加するパルスΦＲをハイレベルとす
ることで、リセット信号保持ライン37の電圧は、ドレイ
ン・ゲート接続のＶＤＤ接続用ＮＭＯＳトランジスタ33
を介してＶＤＤ−ＶＴとなり、動作制御ライン17は動作
制御ライン接地用ＮＭＯＳトランジスタ35を介して接地
電位に固定される。

【００４４】次に、リセットパルスΦＲをローレベルに
切り替える。このとき、ゲート・ソース間オーバーラッ
プ容量36によって、リセット信号保持ライン37の電圧は
ＶＤＤ−ＶＴを保持したままとなり、引き続き動作制御
ライン17は動作制御ライン接地用ＮＭＯＳトランジスタ
35を介して接地電位に固定される。次いで、第１の垂直
シフトレジスタ出力ライン２あるいは第２の垂直シフト
レジスタ出力ライン５にハイレベルが現れた後、第１と
第２の信号取り込み制御パルス入力端子11と71に印加す
るパルスΦＭ１とΦＭ２をハイレベルにする。これによ
り、第１のブートライン16あるいは第２のブートライン
76がＶＤＤ−ＶＴの電圧となる。

【００４５】このとき、リセット信号保持ライン37は、
第１の垂直シフトレジスタ出力ライン２あるいは第２の
垂直シフトレジスタ出力ライン５のどちらかがハイレベ
ルの場合に、フローティング用ＮＭＯＳトランジスタ34
あるいは38を介して接地電位に固定され、動作制御ライ
ン17はフローティング状態となる。その後、パルスΦＭ
１とΦＭ２をローレベルに切り替え、第１と第２のバッ
ファパルス入力端子12と72に印加するパルスΦＢ１とΦ
Ｂ２をハイレベルとする。すると、第１の垂直シフトレ
ジスタ出力ライン２がハイレベルの場合には第１のバッ
ファパルス入力端子12の印加電圧が、第２の垂直シフト
レジスタ出力ライン５がハイレベルの場合には第２のバ
ッファパルス入力端子72の印加電圧が、それぞれ動作制
御ライン17に現れる。その他の動作は、第１の実施の形
態と同じであるので省略する。このように、第２の垂直
バッファ回路ブロックと、それに対応させてフローティ
ング用ＮＭＯＳトランジスタを追加することで、複数の
垂直シフトレジスタ出力を反映させて動作制御ラインを
駆動することができる。

【００４６】例えば、第１の垂直シフトレジスタ１と第
２の垂直シフトレジスタ４の動作タイミングが異なって
いる場合は、フォトダイオード53の出力信号読み出しタ
イミングを、どちらの垂直シフトレジスタ出力に同期さ
せるかで、異なる読み出し方法ができる。例えば、第１
の垂直シフトレジスタ１は全ての行に対して順番に行選
択を行い、第２の垂直シフトレジスタ４は１行飛ばしで
行選択するものとする。このときフォトダイオード53の
出力信号読み出しタイミングを、第１の垂直シフトレジ
スタ１の出力に同期させれば、全ての行の信号を読み出
す動作となり、第２の垂直シフトレジスタ４の出力に同
期させれば、１行飛ばしの信号を読み出すスキップ読み
出し動作となる。また、第２の垂直シフトレジスタ４が
一部の行のみを選択するものとすると、フォトダイオー
ド53の出力信号読み出しタイミングを、第２の垂直シフ
トレジスタ４の出力に同期させれば、特定行の信号を読
み出すブロック読み出し動作となる。このように、複数
の垂直シフトレジスタに異なる動作タイミング／機能を
割り付けておき、フォトダイオードの読み出しタイミン
グを、どの垂直シフトレジスタ出力と同期させるかを選
択することで、読み出し方法を変更することができる。

【００４７】また、第３の実施の形態を用いることによ
り電子シャッターを実現することができる。すなわち、
第１のバッファパルス入力端子12に印加するパルスΦＢ
１によって、フォトダイオード53の出力信号を読み出す
場合を仮定する。第２の垂直シフトレジスタ４の出力ラ
イン５がＨ期間のとき、第２のバッファパルス入力端子
72に印加するパルスΦＢ２に対応して、動作制御ライン
17にＨ期間が現れる。このとき、フォトダイオード53の
信号は出力信号として取り出されず、フォトダイオード
53のリセット動作が行われる。動作制御ライン17がＬ期
間となった後、フォトダイオード53には入射光による信
号の蓄積が行われる。その後、第１の垂直シフトレジス
タ１の出力ライン２がＨ期間のとき、第１のバッファパ
ルス入力端子12に印加するパルスΦＢ１に対応して、動
作制御ライン17にＨ期間が現れ、フォトダイオード53に
蓄積された信号を読み出す。つまり、第２の垂直シフト
レジスタ４と第１の垂直シフトレジスタ１の出力ライン
５及び２のパルス間隔が、フォトダイオード53の信号蓄
積時間となる。したがって、第２の垂直シフトレジスタ
４と第１の垂直シフトレジスタ１の出力ライン５及び２
のパルス間隔を変えることで、フォトダイオード53の信
号蓄積時間を変更することができるため、いわゆる電子
シャッター動作が可能となる。

【００４８】（第４の実施の形態）図４は、本発明に係
る固体撮像装置に関する第４の実施の形態を示す回路構
成図である。この実施の形態は、図２に示した第２の実
施の形態において、第２の垂直バッファ回路ブロック80
と第２のスイッチ回路ブロック90を追加し、ＰＤ信号読
み出し時に複数の動作制御ライン17と87を必要とする増
幅型ＭＯＳセンサ100 に対応させるようにしたものであ
る。

【００４９】図５は、図４に示した第４の実施の形態に
係る固体撮像装置の概略動作を説明するタイミングチャ
ートである。図５のタイミングチャートに示すように、
あらかじめ第１と第２のリセットパルス入力端子31と91
に印加するパルスΦＲ１とΦＲ２をハイレベルとするこ
とで、第１と第２のリセット信号保持ライン37と97の電
圧は、第１と第２のドレイン・ゲート接続のＶＤＤ接続
用ＮＭＯＳトランジスタ33と93を介してＶＤＤ−ＶＴと
なり、第１と第２の動作制御ライン17と87は、第１と第
２動作制御ライン接地用ＮＭＯＳトランジスタ35と95を
介して接地電位に固定される。

【００５０】次に、パルスΦＲ１とΦＲ２をローレベル
に切り替える。このとき、第１と第２のゲート・ソース
間オーバーラップ容量36と96によって、第１と第２のリ
セット信号保持ライン37と97の電圧はＶＤＤ−ＶＴを保
持したままとなり、引き続き第１と第２の動作制御ライ
ン17と87は、第１と第２の動作制御ライン接地用ＮＭＯ
Ｓトランジスタ35と95を介して接地電位に固定される。
次いで、垂直シフトレジスタの出力ライン２にハイレベ
ルが現れた後、第１と第２の信号取り込み制御パルス入
力端子11と81に印加するパルスΦＭ１とΦＭ２をハイレ
ベルにする。これにより、第１と第２のブートライン16
と86がＶＤＤ−ＶＴの電圧となる。

【００５１】このとき、第１と第２のリセット信号保持
ライン37と97は、垂直シフトレジスタ出力ライン２がハ
イレベルの場合に第１と第２のフローティング用ＮＭＯ
Ｓトランジスタ34と94を介して接地電位に固定され、第
１と第２の動作制御ライン17と87はフローティング状態
となる。その後、パルスΦＭ１とΦＭ２をローレベルに
切り替え、第１と第２のバッファパルス入力端子12と82
に印加するパルスΦＢ１とΦＢ２をハイレベルとする
と、第１の動作制御ライン17には第１のバッファパルス
入力端子12の印加電圧が、第２の動作制御ライン87には
第2 のバッファパルス入力端子82の印加電圧がそれぞれ
現れる。その他の動作は、第１の実施の形態と同じであ
るので省略する。

【００５２】ここで、第１の動作制御ライン17がハイレ
ベルになると、フォトダイオード106 がＮＭＯＳトラン
ジスタ103 を介して電源端子102 に接続され、いわゆる
ＰＤリセット動作となる。一方、第２の動作制御ライン
87がハイレベルになると、ＮＭＯＳトランジスタ105 を
導通状態とし、増幅用ＮＭＯＳトランジスタ104 のソー
スを垂直信号ライン101 に接続され、いわゆるＰＤ選択
動作となる。このように、複数の垂直バッファ回路ブロ
ックと複数のスイッチ回路ブロックを追加することで、
タイミングの異なる複数の駆動パルスが必要な光電変換
部にも対応することができる。

【００５３】なお、本発明の回路構成及び駆動方式の変
更は、請求項の記載を逸脱しない範囲で広く行うことが
できる。例えば、図６に示すように、スイッチ回路ブロ
ックにおいてゲート・ソース間オーバーラップ容量36に
並列容量39を追加することで、リセット信号保持ライン
37の電圧保持特性を向上させることができる。また、光
電変換部の構成要素及び駆動方法が変わった場合も、ス
イッチ回路の構成及び駆動方法を変更することで対応可
能である。更に、以上説明した実施の形態では、ＮＭＯ
Ｓトランジスタで構成されているが、ＰＭＯＳトランジ
スタで構成する場合でも、パルスの極性を逆にすること
により同様に対応可能である。

【００５４】

【発明の効果】以上実施の形態に基づいて説明したよう
に、請求項１に係る発明によれば、非選択である動作制
御ラインが接地電位に固定されているため、光電変換部
の選択読み出し時におけるクロストークの影響を抑圧す
ることができる。請求項２に係る発明によれば、非選択
である動作制御ラインが接地電位に固定されているた
め、クロストークの影響を抑圧できると共に、消費電流
の増加や製造プロセスの追加を伴わないため、コストの
上昇を抑えることができる。請求項３に係る発明によれ
ば、非選択である動作制御ラインが接地電位に固定され
ているため、クロストークの影響を抑圧できると共に、
消費電流の増加や製造プロセスの追加を伴わないため、
コストの上昇を抑えられ、またチップ内配線数を削減で
きるためチップ面積の削減や端子数の削減が可能とな
る。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１の実施の形態
を示す回路構成図及びその動作を説明するためのタイミ
ングチャートである。

【図２】本発明の第２の実施の形態を示す回路構成図で
ある。

【図３】本発明の第３の実施の形態を示す回路構成図及
びその動作を説明するためのタイミングチャートであ
る。

【図４】本発明の第４の実施の形態を示す回路構成図で
ある。

【図５】図４に示した第４の実施の形態に係る固体撮像
装置の動作を説明するためのタイミングチャートであ
る。

【図６】本発明の各実施の形態におけるスイッチ回路ブ
ロックの構成の変形例を示す回路構成図である。

【図７】従来の固体撮像装置の構成例を示す回路構成図
及びその動作を説明するためのタイミングチャートであ
る。

【図８】従来の固体撮像装置の他の構成例を示す回路構
成図及びその動作を説明するためのタイミングチャート
である。

【図９】図８に示した従来例におけるインバータ回路の
構成例を示す回路構成図である。

【符号の説明】

１ 垂直シフトレジスタ ２ シフトレジスタ第１出力ライン ３ シフトレジスタ第２出力ライン ４ 第２の垂直シフトレジスタ ５ 第２の垂直シフトレジスタ出力ライン 10 垂直バッファ回路ブロック 11 信号取り込み制御パルス入力端子 12 バッファパルス入力端子 13，23，73，83 スイッチ用ＮＭＯＳトランジスタ 14，24，74，84 バッファ用ＮＭＯＳトランジスタ 15，25，75，85 ブートストラップ容量 16 第１のブートライン 17 第１の動作制御ライン 26，76，86 第２のブートライン 27，87 第２の動作制御ライン 30 スイッチ回路ブロック 31 リセットパルス入力端子 32 電源端子 33，43，93 ＶＤＤ接続用ＮＭＯＳトランジスタ 34，38，44，94 フローティング用ＮＭＯＳトランジス
タ 35，45，95 動作制御ライン接地用ＭＯＳトランジスタ 36，46，96 ゲート・ソース用オーバーラップ容量 37，47 リセット信号保持ライン 50 光電変換ブロック 51 垂直信号ライン 53，63 フォトダイオード 54，64 ＰＤ選択スイッチ用ＮＭＯＳトランジスタ 70，80 第２の垂直バッファ回路ブロック 71，81 第２の信号取り込み制御パルス入力端子 72，82 第２のバッファパルス入力端子 90 第２のスイッチ回路ブロック 91 第２のリセットパルス入力端子 100 増幅型ＭＯＳセンサ 101 垂直信号ライン 102 電源端子 103 ＮＭＯＳトランジスタ 104 増幅用ＮＭＯＳトランジスタ 105 ＮＭＯＳトランジスタ 106 フォトダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】 動作制御ラインによって所定の光電変換
   部が選択されるようにした複数の光電変換部と、前記複
   数の光電変換部から、所定の光電変換部を選択するため
   の出力パルスを出力する走査回路と、前記出力パルスを
   入力信号として、ブートストラップ効果を用い、所定の
   光電変換部に対応する動作制御ラインを駆動するバッフ
   ァ回路と、前記走査回路からの出力パルスに応じて、前
   記動作制御ラインを接地電位とフローティング状態に切
   り替え可能なスイッチ手段と、前記スイッチ手段を用い
   て全ての動作制御ラインをあらかじめ接地させ、前記走
   査回路からの出力パルスにより選択された光電変換部に
   対応する動作制御ラインのみをフローティング状態と
   し、その後バッファ回路の出力信号を用いて前記光電変
   換部にて生成された信号を出力させる制御手段とを備え
   ていることを特徴とする固体撮像装置。
2. 【請求項２】 前記スイッチ手段は、ドレインが電源に
   接続され、ゲートが第１の共通ラインに接続された第１
   のＭＯＳ型電界効果トランジスタと、ドレインが前記第
   １のＭＯＳ型電界効果トランジスタのソースに接続さ
   れ、ゲートが前記走査回路の出力に接続され、ソースが
   接地されている第２のＭＯＳ型電界効果トランジスタ
   と、ドレインが前記動作制御ラインに接続され、ゲート
   が前記第２のＭＯＳ型電界効果トランジスタのドレイン
   に接続され、ソースが接地されている第３のＭＯＳ型電
   界効果トランジスタから構成され、前記制御手段は、あ
   らかじめ、前記第１の共通ラインに接地用パルスを印加
   し、前記第１のＭＯＳ型電界効果トランジスタを介して
   前記第３のＭＯＳ型電界効果トランジスタを導通状態と
   し、前記第１の共通ラインへの接地用パルスの印加終了
   後に、前記走査回路の出力を前記第２のＭＯＳ型電界効
   果トランジスタのゲートに印加するように構成されてい
   ることを特徴とする請求項１に係る固体撮像装置。
3. 【請求項３】 前記スイッチ手段は、ドレインとゲート
   が第１の共通ラインに接続された第１のＭＯＳ型電界効
   果トランジスタと、ドレインが前記第１のＭＯＳ型電界
   効果トランジスタのソースに接続され、ゲートが走査回
   路の出力に接続され、ソースが接地されている第２のＭ
   ＯＳ型電界効果トランジスタと、ドレインが前記動作制
   御ラインに接続され、ゲートが前記第２のＭＯＳ型電界
   効果トランジスタのドレインに接続され、ソースが接地
   されている第３のＭＯＳ型電界効果トランジスタから構
   成され、前記制御手段は、あらかじめ前記第１の共通ラ
   インに接地用パルスを印加し、前記第１のＭＯＳ型電界
   効果トランジスタを介して前記第３のＭＯＳ型電界効果
   トランジスタを導通状態とし、前記第１の共通ラインへ
   の接地用パルスの印加終了後に、前記走査回路の出力を
   前記第２のＭＯＳ型電界効果トランジスタのゲートに印
   加するように構成されていることを特徴とする請求項１
   に係る固体撮像装置。