JP3529190B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3529190B2 JP3529190B2 JP09947595A JP9947595A JP3529190B2 JP 3529190 B2 JP3529190 B2 JP 3529190B2 JP 09947595 A JP09947595 A JP 09947595A JP 9947595 A JP9947595 A JP 9947595A JP 3529190 B2 JP3529190 B2 JP 3529190B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning circuit
- output
- vertical
- pixel
- switching means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 18
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 102100033213 Teneurin-1 Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 108010063973 teneurin-1 Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、固体撮像装置に関す
る。
る。
【０００２】
【従来の技術】一般に、行列状に画素を配列してなる画
素アレイの信号を、ＸＹアドレス方式で読み出すＸＹア
ドレス型固体撮像装置において、全画素独立順次走査を
実現するためには、各画素行に対して、画素の撮像状態
を制御するための垂直走査回路ユニットをそれぞれ対応
させた垂直走査回路が必要となる。このような垂直走査
回路を備えた固体撮像装置を図８に基づいて説明する。
図８において、101 は水平走査回路、102 は垂直走査回
路、102-１は垂直走査回路102 を構成する垂直走査回路
ユニット、103 は画素を示している。水平走査回路101
は、垂直走査回路102 により選択された行の画素の信号
を順次出力するものであり、垂直走査回路102 は、各行
の画素を選択状態もしくは非選択状態とするものであ
る。全画素独立順次走査を実現するには、各画素行を独
立に選択／非選択状態に制御する必要があるため、図８
に示すように垂直走査回路ユニット102-１は、垂直方向
の画素数と同数だけ必要となる。
素アレイの信号を、ＸＹアドレス方式で読み出すＸＹア
ドレス型固体撮像装置において、全画素独立順次走査を
実現するためには、各画素行に対して、画素の撮像状態
を制御するための垂直走査回路ユニットをそれぞれ対応
させた垂直走査回路が必要となる。このような垂直走査
回路を備えた固体撮像装置を図８に基づいて説明する。
図８において、101 は水平走査回路、102 は垂直走査回
路、102-１は垂直走査回路102 を構成する垂直走査回路
ユニット、103 は画素を示している。水平走査回路101
は、垂直走査回路102 により選択された行の画素の信号
を順次出力するものであり、垂直走査回路102 は、各行
の画素を選択状態もしくは非選択状態とするものであ
る。全画素独立順次走査を実現するには、各画素行を独
立に選択／非選択状態に制御する必要があるため、図８
に示すように垂直走査回路ユニット102-１は、垂直方向
の画素数と同数だけ必要となる。
【０００３】
【発明が解決しようとする課題】このような構成の固体
撮像装置において、全画素独立順次走査を実現しようと
する場合、垂直方向の画素ピッチが縮小されると、垂直
走査回路のピッチを縮小しなければならず微細加工技術
を必要とする。また垂直走査回路のピッチを画素ピッチ
まで縮小することが困難な場合は、特願平４−２８３５
０６号に開示されているように、画素領域の両側に垂直
走査回路を配置することによって実現可能であるが、面
積の増大をひきおこす。更に、垂直方向の画素数が増大
すれば、それに伴い垂直走査回路のユニットの数も増大
させなければならない。このような構成によって、垂直
画素数の半分の段数の垂直走査回路で実現できる２行混
合飛び越し走査対応の固体撮像装置に比べ、全画素独立
順次走査の固体撮像装置は製造歩留まりを低下させると
いう問題がある。
撮像装置において、全画素独立順次走査を実現しようと
する場合、垂直方向の画素ピッチが縮小されると、垂直
走査回路のピッチを縮小しなければならず微細加工技術
を必要とする。また垂直走査回路のピッチを画素ピッチ
まで縮小することが困難な場合は、特願平４−２８３５
０６号に開示されているように、画素領域の両側に垂直
走査回路を配置することによって実現可能であるが、面
積の増大をひきおこす。更に、垂直方向の画素数が増大
すれば、それに伴い垂直走査回路のユニットの数も増大
させなければならない。このような構成によって、垂直
画素数の半分の段数の垂直走査回路で実現できる２行混
合飛び越し走査対応の固体撮像装置に比べ、全画素独立
順次走査の固体撮像装置は製造歩留まりを低下させると
いう問題がある。
【０００４】また、２行混合飛び越し走査対応の固体撮
像装置と同様に、垂直画素数の半分の段数の垂直走査回
路で順次走査を実現する方法は特願平６−９８２６４号
において開示されているが、この方法においては出力信
号は２行混合信号であり、垂直画素数の垂直解像度が得
られないという問題がある。また、本発明者は特願平６
−２４８２７６号において、２行混合飛び越し走査対応
の固体撮像装置と同様に、垂直画素数の半分の段数の垂
直走査回路で、入射光情報を１行ずつ独立に読み出すこ
とが可能な方法を提案しているが、この方法では、暗時
オフセット信号は２画素分混合となるので、Ｓ／Ｎ比が
低下するという問題がある。
像装置と同様に、垂直画素数の半分の段数の垂直走査回
路で順次走査を実現する方法は特願平６−９８２６４号
において開示されているが、この方法においては出力信
号は２行混合信号であり、垂直画素数の垂直解像度が得
られないという問題がある。また、本発明者は特願平６
−２４８２７６号において、２行混合飛び越し走査対応
の固体撮像装置と同様に、垂直画素数の半分の段数の垂
直走査回路で、入射光情報を１行ずつ独立に読み出すこ
とが可能な方法を提案しているが、この方法では、暗時
オフセット信号は２画素分混合となるので、Ｓ／Ｎ比が
低下するという問題がある。
【０００５】本発明は、従来の全画素独立順次走査方式
の固体撮像装置における上記問題点を解消するためにな
されたもので、請求項１記載の発明は、垂直走査回路ユ
ニットの数が垂直方向の画素数の半分で全画素独立順次
走査読み出しを可能にした固体撮像装置を提供すること
を目的とする。また請求項２記載の発明は、垂直走査回
路ユニットの数が垂直方向の画素数の半分で全画素独立
順次走査読み出しと、解像度を半分にして感度を２倍
に、読み出し時間を１／２にした２行混合順次読み出し
とができるようにした固体撮像装置を提供することを目
的とする。
の固体撮像装置における上記問題点を解消するためにな
されたもので、請求項１記載の発明は、垂直走査回路ユ
ニットの数が垂直方向の画素数の半分で全画素独立順次
走査読み出しを可能にした固体撮像装置を提供すること
を目的とする。また請求項２記載の発明は、垂直走査回
路ユニットの数が垂直方向の画素数の半分で全画素独立
順次走査読み出しと、解像度を半分にして感度を２倍
に、読み出し時間を１／２にした２行混合順次読み出し
とができるようにした固体撮像装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、請求項１記載の発明は、複数の画素を行列
状に配列してなる画素アレイの画素信号を垂直走査回路
及び水平走査回路により読み出すようにした固体撮像装
置において、前記垂直走査回路は、垂直方向に連続する
２行の画素行毎にそれぞれ対応した複数個の垂直走査回
路ユニットを備え、該垂直走査回路ユニットは、選択パ
ルス発生器と、該選択パルス発生器の出力を前記垂直走
査回路ユニットが対応する一方の画素行に伝える第１の
切り替え手段と、前記選択パルス発生器の出力を前記垂
直走査回路ユニットが対応する他方の画素行に伝える第
２の切り替え手段と、前記一方の画素行を非選択状態に
する第３の切り替え手段と、前記他方の画素行を非選択
状態にする第４の切り替え手段とを備え、前記各選択パ
ルス発生器からは連続する２水平走査期間にわたり選択
パルスを出力し、前記第１及び第４の切り替え手段と第
２及び第３の切り替え手段は、それぞれ導通と非導通の
期間が前記連続する２水平走査期間のうちの前半と後半
において反対となり、且つ切り替え動作は水平帰線期間
に行われるように駆動し、１行の画素行毎に選択状態と
することを特徴とするものである。
決するため、請求項１記載の発明は、複数の画素を行列
状に配列してなる画素アレイの画素信号を垂直走査回路
及び水平走査回路により読み出すようにした固体撮像装
置において、前記垂直走査回路は、垂直方向に連続する
２行の画素行毎にそれぞれ対応した複数個の垂直走査回
路ユニットを備え、該垂直走査回路ユニットは、選択パ
ルス発生器と、該選択パルス発生器の出力を前記垂直走
査回路ユニットが対応する一方の画素行に伝える第１の
切り替え手段と、前記選択パルス発生器の出力を前記垂
直走査回路ユニットが対応する他方の画素行に伝える第
２の切り替え手段と、前記一方の画素行を非選択状態に
する第３の切り替え手段と、前記他方の画素行を非選択
状態にする第４の切り替え手段とを備え、前記各選択パ
ルス発生器からは連続する２水平走査期間にわたり選択
パルスを出力し、前記第１及び第４の切り替え手段と第
２及び第３の切り替え手段は、それぞれ導通と非導通の
期間が前記連続する２水平走査期間のうちの前半と後半
において反対となり、且つ切り替え動作は水平帰線期間
に行われるように駆動し、１行の画素行毎に選択状態と
することを特徴とするものである。
【０００７】このように構成することにより、各垂直走
査回路ユニットから出力される選択信号が連続する２水
平走査期間にわたり出力され、前半の水平走査期間では
第１及び第４の切り替え手段が導通し、第２及び第３の
切り替え手段が非導通となり、後半の水平走査期間では
第２及び第３の切り替え手段が導通し、第１及び第４の
切り替え手段が非導通となるように駆動され、且つ第
１，第２，第３及び第４の切り替え手段の切り替え動作
は水平帰線期間に行われ、垂直方向の画素数の半分の数
の垂直走査回路ユニットにより、垂直方向２画素の出力
を混合することなく、全画素独立順次走査読み出しが可
能となる。
査回路ユニットから出力される選択信号が連続する２水
平走査期間にわたり出力され、前半の水平走査期間では
第１及び第４の切り替え手段が導通し、第２及び第３の
切り替え手段が非導通となり、後半の水平走査期間では
第２及び第３の切り替え手段が導通し、第１及び第４の
切り替え手段が非導通となるように駆動され、且つ第
１，第２，第３及び第４の切り替え手段の切り替え動作
は水平帰線期間に行われ、垂直方向の画素数の半分の数
の垂直走査回路ユニットにより、垂直方向２画素の出力
を混合することなく、全画素独立順次走査読み出しが可
能となる。
【０００８】また請求項２記載の発明は、複数の画素を
行列状に配列してなる画素アレイの画素信号を垂直走査
回路及び水平走査回路により読み出すようにした固体撮
像装置において、前記垂直走査回路は、垂直方向に連続
する２行の画素行毎にそれぞれ対応した複数個の垂直走
査回路ユニットを備え、該垂直走査回路ユニットは、選
択パルス発生器と、該選択パルス発生器の出力を前記垂
直走査回路ユニットが対応する一方の画素行に伝える第
１の切り替え手段と、前記選択パルス発生器の出力を前
記垂直走査回路ユニットが対応する他方の画素行に伝え
る第２の切り替え手段と、前記一方の画素行を非選択状
態にする第３の切り替え手段と、前記他方の画素行を非
選択状態にする第４の切り替え手段とを備え、前記各選
択パルス発生器からは連続する２水平走査期間にわたり
選択パルスを出力し、前記第１及び第４の切り替え手段
と第２及び第３の切り替え手段は、それぞれ導通と非導
通の期間が前記連続する２水平走査期間のうちの前半と
後半において反対となり、且つ切り替え動作は水平帰線
期間に行われるように駆動し、１行の画素行毎に選択状
態とする第１の駆動モードと、各選択パルス発生器から
は１水平走査期間にわたり選択パルスを出力し、前記第
１及び第２の切り替え手段は常に導通状態とし、一方前
記第３及び第４の切り替え手段は常に非導通状態とし
て、前記各垂直走査回路ユニットに対応する２行の画素
行毎同時に選択状態とする第２の駆動モードとを有する
ことを特徴とするものである。
行列状に配列してなる画素アレイの画素信号を垂直走査
回路及び水平走査回路により読み出すようにした固体撮
像装置において、前記垂直走査回路は、垂直方向に連続
する２行の画素行毎にそれぞれ対応した複数個の垂直走
査回路ユニットを備え、該垂直走査回路ユニットは、選
択パルス発生器と、該選択パルス発生器の出力を前記垂
直走査回路ユニットが対応する一方の画素行に伝える第
１の切り替え手段と、前記選択パルス発生器の出力を前
記垂直走査回路ユニットが対応する他方の画素行に伝え
る第２の切り替え手段と、前記一方の画素行を非選択状
態にする第３の切り替え手段と、前記他方の画素行を非
選択状態にする第４の切り替え手段とを備え、前記各選
択パルス発生器からは連続する２水平走査期間にわたり
選択パルスを出力し、前記第１及び第４の切り替え手段
と第２及び第３の切り替え手段は、それぞれ導通と非導
通の期間が前記連続する２水平走査期間のうちの前半と
後半において反対となり、且つ切り替え動作は水平帰線
期間に行われるように駆動し、１行の画素行毎に選択状
態とする第１の駆動モードと、各選択パルス発生器から
は１水平走査期間にわたり選択パルスを出力し、前記第
１及び第２の切り替え手段は常に導通状態とし、一方前
記第３及び第４の切り替え手段は常に非導通状態とし
て、前記各垂直走査回路ユニットに対応する２行の画素
行毎同時に選択状態とする第２の駆動モードとを有する
ことを特徴とするものである。
【０００９】このように構成することにより、垂直走査
回路ユニットの数が垂直方向の画素数の半分で全画素独
立順次走査読み出しと、解像度を半分にする代わりに、
感度を２倍とし、読み出し時間を１／２にした２行混合
順次読み出しが可能となる。
回路ユニットの数が垂直方向の画素数の半分で全画素独
立順次走査読み出しと、解像度を半分にする代わりに、
感度を２倍とし、読み出し時間を１／２にした２行混合
順次読み出しが可能となる。
【００１０】
【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の実施例を示す回路構成図であ
る。この実施例においては、４×６の画素構成の固体撮
像装置を想定して示しているが、本発明はこの画素構成
に限定されるものではない。図１において、１は画素の
信号を順次出力させる水平走査回路、２は垂直走査回
路、２−１は垂直走査回路２を構成する垂直走査回路ユ
ニット、２−２は垂直走査回路ユニット２−１を構成す
る選択行切り替えスイッチ、２−３は同じく選択パルス
発生器、３は入射光に応じた信号を非破壊で読み出すこ
とが可能な画素で、４×６のマトリクス状に配列されて
いる。そして、この画素３は垂直選択線に出力される電
位により非選択、読み出し、リセット状態に制御される
ようになっている。
明に係る固体撮像装置の実施例を示す回路構成図であ
る。この実施例においては、４×６の画素構成の固体撮
像装置を想定して示しているが、本発明はこの画素構成
に限定されるものではない。図１において、１は画素の
信号を順次出力させる水平走査回路、２は垂直走査回
路、２−１は垂直走査回路２を構成する垂直走査回路ユ
ニット、２−２は垂直走査回路ユニット２−１を構成す
る選択行切り替えスイッチ、２−３は同じく選択パルス
発生器、３は入射光に応じた信号を非破壊で読み出すこ
とが可能な画素で、４×６のマトリクス状に配列されて
いる。そして、この画素３は垂直選択線に出力される電
位により非選択、読み出し、リセット状態に制御される
ようになっている。
【００１１】４は信号出力端子で、５は非選択電源であ
る。Ｓi は（ｉ＝１〜４）は垂直信号線、Ｇi は（ｉ＝
１〜６）は垂直選択線である。本発明における要点は、
垂直方向の画素の選択状態に着目すればよいので、水平
走査回路１は、垂直走査回路２により選択され読み出し
状態となった画素の信号を、順次出力することが可能な
ものであれば、その構成に制限はない。水平方向同一行
の画素は、１つの垂直選択線Ｇi に共通に接続され、垂
直方向同一列の画素は、１つの垂直信号線Ｓi に共通に
接続されている。
る。Ｓi は（ｉ＝１〜４）は垂直信号線、Ｇi は（ｉ＝
１〜６）は垂直選択線である。本発明における要点は、
垂直方向の画素の選択状態に着目すればよいので、水平
走査回路１は、垂直走査回路２により選択され読み出し
状態となった画素の信号を、順次出力することが可能な
ものであれば、その構成に制限はない。水平方向同一行
の画素は、１つの垂直選択線Ｇi に共通に接続され、垂
直方向同一列の画素は、１つの垂直信号線Ｓi に共通に
接続されている。
【００１２】画素３は垂直選択線Ｇi に非選択電位が出
力されると非選択状態となり、垂直信号線Ｓi には信号
を出力しない。垂直選択線Ｇi に読み出し電位が出力さ
れると読み出し状態となり、垂直信号線Ｓi には入射光
に応じた信号を出力する。垂直選択線Ｇi にリセット電
位が出力されると、画素３に蓄積されていた電荷を排出
する。選択パルス発生器２−３は、前記画素３の状態を
制御するように非選択電位、読み出し電位、リセット電
位を出力する。ここで、選択パルス発生器２−３が読み
出し電位もしくはリセット電位を出力している期間が選
択期間となり、選択期間中は水平帰線期間はリセット電
位を、それ以外の期間は読み出し電位を出力する。
力されると非選択状態となり、垂直信号線Ｓi には信号
を出力しない。垂直選択線Ｇi に読み出し電位が出力さ
れると読み出し状態となり、垂直信号線Ｓi には入射光
に応じた信号を出力する。垂直選択線Ｇi にリセット電
位が出力されると、画素３に蓄積されていた電荷を排出
する。選択パルス発生器２−３は、前記画素３の状態を
制御するように非選択電位、読み出し電位、リセット電
位を出力する。ここで、選択パルス発生器２−３が読み
出し電位もしくはリセット電位を出力している期間が選
択期間となり、選択期間中は水平帰線期間はリセット電
位を、それ以外の期間は読み出し電位を出力する。
【００１３】また、奇数行の垂直選択線Ｇ１，Ｇ３，Ｇ
５には、それぞれ選択パルス発生器２−３の出力が第１
の切り替え手段ＳＷ１を介して接続され、また、第３の
切り替え手段ＳＷ３を介して非選択電源５に接続されて
いる。偶数行の垂直選択線Ｇ２，Ｇ４，Ｇ６には、それ
ぞれ選択パルス発生器２−３の出力が第２の切り替え手
段ＳＷ２を介して接続され、また、第４の切り替え手段
ＳＷ４を介して非選択電源５に接続されている。第１の
切り替え手段ＳＷ１と第４の切り替え手段ＳＷ４は、ク
ロックＬＤＸがＨレベルのとき導通し、第２の切り替え
手段ＳＷ２と第３の切り替え手段ＳＷ３は、クロックＬ
ＤＸがＬレベルのとき導通する。したがって、クロック
ＬＤＸがＨレベルのときは、各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３はそれぞれ奇数番目の垂直選択
線Ｇ１，Ｇ３，Ｇ５に出力され、偶数番目の垂直選択線
Ｇ２，Ｇ４，Ｇ６には非選択電位が出力され、クロック
ＬＤＸがＬレベルのときは、各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３はそれぞれ偶数番目の垂直選択
線Ｇ２，Ｇ４，Ｇ６に出力され、奇数番目の垂直選択線
Ｇ１，Ｇ３，Ｇ５には非選択電位が出力されるようにな
っている。
５には、それぞれ選択パルス発生器２−３の出力が第１
の切り替え手段ＳＷ１を介して接続され、また、第３の
切り替え手段ＳＷ３を介して非選択電源５に接続されて
いる。偶数行の垂直選択線Ｇ２，Ｇ４，Ｇ６には、それ
ぞれ選択パルス発生器２−３の出力が第２の切り替え手
段ＳＷ２を介して接続され、また、第４の切り替え手段
ＳＷ４を介して非選択電源５に接続されている。第１の
切り替え手段ＳＷ１と第４の切り替え手段ＳＷ４は、ク
ロックＬＤＸがＨレベルのとき導通し、第２の切り替え
手段ＳＷ２と第３の切り替え手段ＳＷ３は、クロックＬ
ＤＸがＬレベルのとき導通する。したがって、クロック
ＬＤＸがＨレベルのときは、各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３はそれぞれ奇数番目の垂直選択
線Ｇ１，Ｇ３，Ｇ５に出力され、偶数番目の垂直選択線
Ｇ２，Ｇ４，Ｇ６には非選択電位が出力され、クロック
ＬＤＸがＬレベルのときは、各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３はそれぞれ偶数番目の垂直選択
線Ｇ２，Ｇ４，Ｇ６に出力され、奇数番目の垂直選択線
Ｇ１，Ｇ３，Ｇ５には非選択電位が出力されるようにな
っている。
【００１４】次に、このように構成されている固体撮像
装置の第１の駆動動作を、図２に示すタイミングチャー
トを用いて説明する。ここで各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３は、一番低いレベルが非選択電
位、一番高いレベルがリセット電位、中間のレベルが読
み出し電位に対応している。時刻ｔ1 からｔ4 までの
間、選択パルス発生器２−３の出力Ｌ１が選択状態とな
る。時刻ｔ1 からｔ2 まではクロックＬＤＸがＨレベル
なので、垂直選択線Ｇ１が選択状態、それ以外の行の垂
直選択線は非選択状態となる。したがって、時刻ｔ1 で
は第１行の画素の信号が読み出され、時刻ｔ2 では第１
行の画素に蓄積されていた電荷が排出される。時刻ｔ3
からｔ4 まではクロックＬＤＸがＬレベルなので、垂直
選択線Ｇ２が選択状態、それ以外の行の垂直選択線は非
選択状態となる。したがって、時刻ｔ3 では第２行の画
素の信号が読み出され、時刻ｔ4 では第２行の画素に蓄
積されていた電荷が排出される。
装置の第１の駆動動作を、図２に示すタイミングチャー
トを用いて説明する。ここで各選択パルス発生器２−３
の出力Ｌ１，Ｌ２，Ｌ３は、一番低いレベルが非選択電
位、一番高いレベルがリセット電位、中間のレベルが読
み出し電位に対応している。時刻ｔ1 からｔ4 までの
間、選択パルス発生器２−３の出力Ｌ１が選択状態とな
る。時刻ｔ1 からｔ2 まではクロックＬＤＸがＨレベル
なので、垂直選択線Ｇ１が選択状態、それ以外の行の垂
直選択線は非選択状態となる。したがって、時刻ｔ1 で
は第１行の画素の信号が読み出され、時刻ｔ2 では第１
行の画素に蓄積されていた電荷が排出される。時刻ｔ3
からｔ4 まではクロックＬＤＸがＬレベルなので、垂直
選択線Ｇ２が選択状態、それ以外の行の垂直選択線は非
選択状態となる。したがって、時刻ｔ3 では第２行の画
素の信号が読み出され、時刻ｔ4 では第２行の画素に蓄
積されていた電荷が排出される。
【００１５】以下、同様にして時刻ｔ5 では第３行、ｔ
7 では第４行、ｔ9 では第５行、ｔ11では第６行の画素
の信号がそれぞれ読み出され、時刻ｔ6 では第３行、ｔ
8 では第４行、ｔ10では第５行、ｔ12では第６行の画素
に蓄積されていた電荷が排出される。ここで、クロック
ＬＤＸの“Ｈ”レベルから“Ｌ”レベルへの切り替え
は、水平帰線期間内に選択パルス発生器２−３の出力が
選択行に対しリセット電位を出力した後、読み出し電位
に落ち着いてから行うようする。
7 では第４行、ｔ9 では第５行、ｔ11では第６行の画素
の信号がそれぞれ読み出され、時刻ｔ6 では第３行、ｔ
8 では第４行、ｔ10では第５行、ｔ12では第６行の画素
に蓄積されていた電荷が排出される。ここで、クロック
ＬＤＸの“Ｈ”レベルから“Ｌ”レベルへの切り替え
は、水平帰線期間内に選択パルス発生器２−３の出力が
選択行に対しリセット電位を出力した後、読み出し電位
に落ち着いてから行うようする。
【００１６】以上の説明からわかるように、各行の画素
の信号は他の画素の信号と混ざることなく順次読み出さ
れる。本実施例では、画素として非破壊読み出し可能な
ものを想定して説明したが、読み出し動作そのものが画
素に蓄積された電荷を排出する動作を伴うような画素で
あれば、水平帰線期間内に選択状態にある画素に対して
行われるように説明したリセット動作は不要となる。
の信号は他の画素の信号と混ざることなく順次読み出さ
れる。本実施例では、画素として非破壊読み出し可能な
ものを想定して説明したが、読み出し動作そのものが画
素に蓄積された電荷を排出する動作を伴うような画素で
あれば、水平帰線期間内に選択状態にある画素に対して
行われるように説明したリセット動作は不要となる。
【００１７】次に、図１に示した実施例の第２の駆動方
法について説明する。図３はこの駆動方法を行うための
選択行切り替えスイッチ２−２の制御態様を示す図であ
る。この場合は、第１及び第２の切り替え手段ＳＷ１，
ＳＷ２の制御端子に“Ｈ”レベル電源６を接続し、第３
及び第４の切り替え手段ＳＷ３，ＳＷ４の制御端子に
“Ｌ”レベルを常に加えることにより、第１及び第２の
切り替え手段ＳＷ１，ＳＷ２が常に導通し、第３及び第
４の切り替え手段ＳＷ３，ＳＷ４は常に非導通状態とな
る。この構成においては、選択パルス発生器２−３の各
出力Ｌ１，Ｌ２，Ｌ３は、それぞれ垂直選択線Ｇ１及び
Ｇ２，Ｇ３及びＧ４，Ｇ５及びＧ６に出力される。
法について説明する。図３はこの駆動方法を行うための
選択行切り替えスイッチ２−２の制御態様を示す図であ
る。この場合は、第１及び第２の切り替え手段ＳＷ１，
ＳＷ２の制御端子に“Ｈ”レベル電源６を接続し、第３
及び第４の切り替え手段ＳＷ３，ＳＷ４の制御端子に
“Ｌ”レベルを常に加えることにより、第１及び第２の
切り替え手段ＳＷ１，ＳＷ２が常に導通し、第３及び第
４の切り替え手段ＳＷ３，ＳＷ４は常に非導通状態とな
る。この構成においては、選択パルス発生器２−３の各
出力Ｌ１，Ｌ２，Ｌ３は、それぞれ垂直選択線Ｇ１及び
Ｇ２，Ｇ３及びＧ４，Ｇ５及びＧ６に出力される。
【００１８】次に、この場合の駆動方法を図４に示すタ
イミングチャートをもとに説明する。時刻ｔ1 ′では選
択パルス発生器２−３の出力Ｌ１に読み出しレベル、出
力Ｌ２，Ｌ３に非選択レベルが出力され、ｔ2 ′では出
力Ｌ１にリセットレベル、出力Ｌ２，Ｌ３に非選択レベ
ルが出力され、ｔ3 ′では出力Ｌ２に読み出しレベル、
出力Ｌ１，Ｌ３に非選択レベルが出力され、ｔ4 ′では
出力Ｌ２にリセットレベル、出力Ｌ１，Ｌ３に非選択レ
ベルが出力され、ｔ5 ′では出力Ｌ３に読み出しレベ
ル、出力Ｌ１，Ｌ２に非選択レベルが出力され、ｔ6 ′
では出力Ｌ３にリセットレベル、出力Ｌ１，Ｌ２に非選
択レベルが出力される。
イミングチャートをもとに説明する。時刻ｔ1 ′では選
択パルス発生器２−３の出力Ｌ１に読み出しレベル、出
力Ｌ２，Ｌ３に非選択レベルが出力され、ｔ2 ′では出
力Ｌ１にリセットレベル、出力Ｌ２，Ｌ３に非選択レベ
ルが出力され、ｔ3 ′では出力Ｌ２に読み出しレベル、
出力Ｌ１，Ｌ３に非選択レベルが出力され、ｔ4 ′では
出力Ｌ２にリセットレベル、出力Ｌ１，Ｌ３に非選択レ
ベルが出力され、ｔ5 ′では出力Ｌ３に読み出しレベ
ル、出力Ｌ１，Ｌ２に非選択レベルが出力され、ｔ6 ′
では出力Ｌ３にリセットレベル、出力Ｌ１，Ｌ２に非選
択レベルが出力される。
【００１９】そして、第１及び第２の切り替え手段ＳＷ
１，ＳＷ２が常に導通状態で、第３及び第４の切り替え
手段ＳＷ３，ＳＷ４が常に非導通状態であるので、時刻
ｔ1 ′では垂直選択線Ｇ１，Ｇ２に読み出しレベル、垂
直選択線Ｇ３，Ｇ４，Ｇ５，Ｇ６に非選択レベルが出力
され、ｔ2 ′では垂直選択線Ｇ１，Ｇ２にリセットレベ
ル、垂直選択線Ｇ３，Ｇ４，Ｇ５，Ｇ６に非選択レベル
が出力され、ｔ3 ′では垂直選択線Ｇ３，Ｇ４に読み出
しレベル、垂直選択線Ｇ１，Ｇ２，Ｇ５，Ｇ６に非選択
レベルが出力され、ｔ4 ′では垂直選択線Ｇ３，Ｇ４に
リセットレベル、垂直選択線Ｇ１，Ｇ２，Ｇ５，Ｇ６に
非選択レベルが出力され、ｔ5 ′では垂直選択線Ｇ５，
Ｇ６に読み出しレベル、垂直選択線Ｇ１，Ｇ２，Ｇ３，
Ｇ４に非選択レベルが出力され、ｔ6 ′では垂直選択線
Ｇ５，Ｇ６にリセットレベル、垂直選択線Ｇ１，Ｇ２，
Ｇ３，Ｇ４に非選択レベルが出力される。
１，ＳＷ２が常に導通状態で、第３及び第４の切り替え
手段ＳＷ３，ＳＷ４が常に非導通状態であるので、時刻
ｔ1 ′では垂直選択線Ｇ１，Ｇ２に読み出しレベル、垂
直選択線Ｇ３，Ｇ４，Ｇ５，Ｇ６に非選択レベルが出力
され、ｔ2 ′では垂直選択線Ｇ１，Ｇ２にリセットレベ
ル、垂直選択線Ｇ３，Ｇ４，Ｇ５，Ｇ６に非選択レベル
が出力され、ｔ3 ′では垂直選択線Ｇ３，Ｇ４に読み出
しレベル、垂直選択線Ｇ１，Ｇ２，Ｇ５，Ｇ６に非選択
レベルが出力され、ｔ4 ′では垂直選択線Ｇ３，Ｇ４に
リセットレベル、垂直選択線Ｇ１，Ｇ２，Ｇ５，Ｇ６に
非選択レベルが出力され、ｔ5 ′では垂直選択線Ｇ５，
Ｇ６に読み出しレベル、垂直選択線Ｇ１，Ｇ２，Ｇ３，
Ｇ４に非選択レベルが出力され、ｔ6 ′では垂直選択線
Ｇ５，Ｇ６にリセットレベル、垂直選択線Ｇ１，Ｇ２，
Ｇ３，Ｇ４に非選択レベルが出力される。
【００２０】したがって、時刻ｔ1 ′には第１行、第２
行の画素からの信号が、時刻ｔ3 ′には第３行、第４行
の画素からの信号が、時刻ｔ5 ′には第５行、第６行の
画素からの信号が、それぞれ足し合わされて出力され
る。このように走査することによって、解像度を１／２
にする代わりに感度を２倍に、読み出し時間を１／２に
することができる。
行の画素からの信号が、時刻ｔ3 ′には第３行、第４行
の画素からの信号が、時刻ｔ5 ′には第５行、第６行の
画素からの信号が、それぞれ足し合わされて出力され
る。このように走査することによって、解像度を１／２
にする代わりに感度を２倍に、読み出し時間を１／２に
することができる。
【００２１】次に、画素アレイとしてＣＭＤ（Charge M
odulation Device）撮像素子を用いた場合の垂直走査回
路の具体的な構成を図５に基づいて説明する。図５は、
画素６行分に対応した垂直走査回路の構成例である。10
−１は垂直走査回路ユニット、10−２は選択行切り替え
スイッチ、10−３は選択パルス発生器で、それぞれ図１
の垂直走査回路ユニット２−１，選択行切り替えスイッ
チ２−２，選択パルス発生器２−３に対応している。Ｃ
ＭＤ撮像素子では、撮像動作の制御はＣＭＤのゲートに
印加する電位を変化させることで行う。選択パルス発生
器10−３からは、対応した行の選択／非選択状態に応じ
て、選択行には読み出し期間は読み出し電位ＶＲＤが、
水平帰線期間内はリセット電位ＶＲＳが出力され、非選
択行には読み出し期間は画素を非選択状態とする蓄積電
位ＶＡＣが、水平帰線期間内はオーバーフロー電位ＶＯ
Ｆが出力される。ここで、オーバーフロー動作は、水平
帰線期間毎に余剰蓄積電荷を排出するもので、ブルーミ
ング抑圧のために行われる。読み出し期間、オーバーフ
ロー又はリセット期間は、ＶＣＫ３のそれぞれ“Ｌ”レ
ベル、“Ｈ”レベルが対応する。また、選択パルス発生
器10−３の選択／非選択状態の制御は、クロックＶＣＫ
１，ＶＣＫ２，ＶＳＴにより行われる。また、選択行切
り替えスイッチ10−２の制御は、クロックＬＤＸとＲＥ
Ｓで行われる。
odulation Device）撮像素子を用いた場合の垂直走査回
路の具体的な構成を図５に基づいて説明する。図５は、
画素６行分に対応した垂直走査回路の構成例である。10
−１は垂直走査回路ユニット、10−２は選択行切り替え
スイッチ、10−３は選択パルス発生器で、それぞれ図１
の垂直走査回路ユニット２−１，選択行切り替えスイッ
チ２−２，選択パルス発生器２−３に対応している。Ｃ
ＭＤ撮像素子では、撮像動作の制御はＣＭＤのゲートに
印加する電位を変化させることで行う。選択パルス発生
器10−３からは、対応した行の選択／非選択状態に応じ
て、選択行には読み出し期間は読み出し電位ＶＲＤが、
水平帰線期間内はリセット電位ＶＲＳが出力され、非選
択行には読み出し期間は画素を非選択状態とする蓄積電
位ＶＡＣが、水平帰線期間内はオーバーフロー電位ＶＯ
Ｆが出力される。ここで、オーバーフロー動作は、水平
帰線期間毎に余剰蓄積電荷を排出するもので、ブルーミ
ング抑圧のために行われる。読み出し期間、オーバーフ
ロー又はリセット期間は、ＶＣＫ３のそれぞれ“Ｌ”レ
ベル、“Ｈ”レベルが対応する。また、選択パルス発生
器10−３の選択／非選択状態の制御は、クロックＶＣＫ
１，ＶＣＫ２，ＶＳＴにより行われる。また、選択行切
り替えスイッチ10−２の制御は、クロックＬＤＸとＲＥ
Ｓで行われる。
【００２２】また、図１における第１及び第２の切り替
え手段ＳＷ１，ＳＷ２に対応したＳＷ10，ＳＷ20は、Ｎ
−ＭＯＳトランジスタとＰ−ＭＯＳトランジスタを並列
に接続したもので構成されている。図１における第３及
び第４の切り替え手段ＳＷ３，ＳＷ４に対応したＳＷ3
0，ＳＷ40は、低い電位である蓄積電位にするスイッチ
ングを行うスイッチであるので、Ｎ−ＭＯＳトランジス
タのみで構成されている。ＳＷ10のＰ−ＭＯＳトランジ
スタのゲートとＳＷ30のＮ−ＭＯＳトランジスタのゲー
トには、ＬＤＸＡの反転クロック／ＬＤＸＡが、ＳＷ10
のＮ−ＭＯＳトランジスタのゲートにはＬＤＸＡが、Ｓ
Ｗ20のＰ−ＭＯＳトランジスタのゲートとＳＷ40のＮ−
ＭＯＳトランジスタのゲートにはＬＤＸＢが、ＳＷ20の
Ｎ−ＭＯＳトランジスタのゲートにはＬＤＸＢの反転ク
ロック／ＬＤＸＢが、それぞれ入力される。ＬＤＸＡは
ＬＤＸの反転クロックとＲＥＳのＮＡＮＤ出力で、ＬＤ
ＸＢはＬＤＸとＲＥＳのＮＡＮＤ出力の反転出力であ
る。なお、選択パルス発生器10−３の構成については特
開平５−２２７４８６号においても詳述されている。
え手段ＳＷ１，ＳＷ２に対応したＳＷ10，ＳＷ20は、Ｎ
−ＭＯＳトランジスタとＰ−ＭＯＳトランジスタを並列
に接続したもので構成されている。図１における第３及
び第４の切り替え手段ＳＷ３，ＳＷ４に対応したＳＷ3
0，ＳＷ40は、低い電位である蓄積電位にするスイッチ
ングを行うスイッチであるので、Ｎ−ＭＯＳトランジス
タのみで構成されている。ＳＷ10のＰ−ＭＯＳトランジ
スタのゲートとＳＷ30のＮ−ＭＯＳトランジスタのゲー
トには、ＬＤＸＡの反転クロック／ＬＤＸＡが、ＳＷ10
のＮ−ＭＯＳトランジスタのゲートにはＬＤＸＡが、Ｓ
Ｗ20のＰ−ＭＯＳトランジスタのゲートとＳＷ40のＮ−
ＭＯＳトランジスタのゲートにはＬＤＸＢが、ＳＷ20の
Ｎ−ＭＯＳトランジスタのゲートにはＬＤＸＢの反転ク
ロック／ＬＤＸＢが、それぞれ入力される。ＬＤＸＡは
ＬＤＸの反転クロックとＲＥＳのＮＡＮＤ出力で、ＬＤ
ＸＢはＬＤＸとＲＥＳのＮＡＮＤ出力の反転出力であ
る。なお、選択パルス発生器10−３の構成については特
開平５−２２７４８６号においても詳述されている。
【００２３】次に、図５に示した構成の垂直走査回路の
動作を、まずクロックＲＥＳが“Ｈ”レベルの場合につ
いて、図６に示したタイミングチャートを用いて説明す
る。ＬＤＸＡ，ＬＤＸＢには、ＬＤＸがそのまま現れ
る。ＶＣＫ１，ＶＣＫ３は１水平走査期間を周期とする
クロックで、水平ブランキング期間内で、それぞれ
“Ｌ”，“Ｈ”レベルとなる。また、ＶＣＫ３の“Ｈ”
レベルの期間は、ＶＣＫ１の“Ｌ”レベルの期間に含ま
れる。ＶＣＫ２はＶＣＫ３の“Ｈ”レベルが１周期毎に
抜けているクロックである。ＬＤＸはＶＣＫ１の立ち上
がりに同期してＶＣＫ２の１周期内、前半の水平走査期
間が“Ｈ”レベル、後半の水平走査期間が“Ｌ”レベル
となるクロックである。
動作を、まずクロックＲＥＳが“Ｈ”レベルの場合につ
いて、図６に示したタイミングチャートを用いて説明す
る。ＬＤＸＡ，ＬＤＸＢには、ＬＤＸがそのまま現れ
る。ＶＣＫ１，ＶＣＫ３は１水平走査期間を周期とする
クロックで、水平ブランキング期間内で、それぞれ
“Ｌ”，“Ｈ”レベルとなる。また、ＶＣＫ３の“Ｈ”
レベルの期間は、ＶＣＫ１の“Ｌ”レベルの期間に含ま
れる。ＶＣＫ２はＶＣＫ３の“Ｈ”レベルが１周期毎に
抜けているクロックである。ＬＤＸはＶＣＫ１の立ち上
がりに同期してＶＣＫ２の１周期内、前半の水平走査期
間が“Ｈ”レベル、後半の水平走査期間が“Ｌ”レベル
となるクロックである。
【００２４】時刻ｔ1 からｔ2 まで、ｔ5 からｔ6 ま
で、ｔ9 からｔ10まではＬＤＸが“Ｈ”レベルなので、
選択パルス発生器10−３の出力ＬＭ１，ＬＭ２，ＬＭ３
はそれぞれ垂直選択線Ｇ１，Ｇ３，Ｇ５に出力され、垂
直選択線Ｇ２，Ｇ４，Ｇ６には蓄積電位ＶＡＣが出力さ
れる。時刻ｔ3 からｔ4 まで、ｔ7 からｔ8 まで、ｔ11
からｔ12まではＬＤＸが“Ｌ”レベルなので、選択パル
ス発生器10−３の出力ＬＭ１，ＬＭ２，ＬＭ３はそれぞ
れ垂直選択線Ｇ２，Ｇ４，Ｇ６に出力され、垂直選択線
Ｇ１，Ｇ３，Ｇ５には蓄積電位ＶＡＣが出力される。時
刻ｔ1 からｔ4 まではＳＲ１が“Ｈ”レベルとなり、選
択パルス発生器10−３の出力ＬＭ１には、ＶＣＫ３が
“Ｌ”レベルのときは読み出し電位ＶＲＤが、ＶＣＫ３
が“Ｈ”レベルのときはリセット電位ＶＲＳが出力され
る。また、選択パルス発生器10−３の出力ＬＭ２，ＬＭ
３には、ＶＣＫ３が“Ｌ”レベルのときは蓄積電位ＶＡ
Ｃが、ＶＣＫ３が“Ｈ”レベルのときはオーバーフロー
電位ＶＯＦが出力される。
で、ｔ9 からｔ10まではＬＤＸが“Ｈ”レベルなので、
選択パルス発生器10−３の出力ＬＭ１，ＬＭ２，ＬＭ３
はそれぞれ垂直選択線Ｇ１，Ｇ３，Ｇ５に出力され、垂
直選択線Ｇ２，Ｇ４，Ｇ６には蓄積電位ＶＡＣが出力さ
れる。時刻ｔ3 からｔ4 まで、ｔ7 からｔ8 まで、ｔ11
からｔ12まではＬＤＸが“Ｌ”レベルなので、選択パル
ス発生器10−３の出力ＬＭ１，ＬＭ２，ＬＭ３はそれぞ
れ垂直選択線Ｇ２，Ｇ４，Ｇ６に出力され、垂直選択線
Ｇ１，Ｇ３，Ｇ５には蓄積電位ＶＡＣが出力される。時
刻ｔ1 からｔ4 まではＳＲ１が“Ｈ”レベルとなり、選
択パルス発生器10−３の出力ＬＭ１には、ＶＣＫ３が
“Ｌ”レベルのときは読み出し電位ＶＲＤが、ＶＣＫ３
が“Ｈ”レベルのときはリセット電位ＶＲＳが出力され
る。また、選択パルス発生器10−３の出力ＬＭ２，ＬＭ
３には、ＶＣＫ３が“Ｌ”レベルのときは蓄積電位ＶＡ
Ｃが、ＶＣＫ３が“Ｈ”レベルのときはオーバーフロー
電位ＶＯＦが出力される。
【００２５】したがって、ｔ1 ではＧ１に読み出し電位
ＶＲＤが、Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６には蓄積電位
ＶＡＣが出力され、ｔ2 ではＧ１にリセット電位ＶＲＳ
が、Ｇ３，Ｇ５にはオーバーフロー電位ＶＯＦが、Ｇ
２，Ｇ４，Ｇ６には蓄積電位ＶＡＣが出力される。ｔ3
ではＧ２に読み出し電位ＶＲＤが、Ｇ１，Ｇ３，Ｇ４，
Ｇ５，Ｇ６には蓄積電位ＶＡＣが出力され、ｔ4 ではＧ
２にリセット電位ＶＲＳが、Ｇ４，Ｇ６にはオーバーフ
ロー電位ＶＯＦが、Ｇ１，Ｇ３，Ｇ５には蓄積電位ＶＡ
Ｃが出力される。ｔ5 以降も同様にしてｔ5 にはＧ３
に、ｔ7 にはＧ４に、ｔ9 にはＧ５に、ｔ11にはＧ６に
読み出し電位ＶＲＤが出力され、ｔ6 にはＧ３に、ｔ8
にはＧ４に、ｔ10にはＧ５に、ｔ12にはＧ６にリセット
電位ＶＲＳが出力される。
ＶＲＤが、Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６には蓄積電位
ＶＡＣが出力され、ｔ2 ではＧ１にリセット電位ＶＲＳ
が、Ｇ３，Ｇ５にはオーバーフロー電位ＶＯＦが、Ｇ
２，Ｇ４，Ｇ６には蓄積電位ＶＡＣが出力される。ｔ3
ではＧ２に読み出し電位ＶＲＤが、Ｇ１，Ｇ３，Ｇ４，
Ｇ５，Ｇ６には蓄積電位ＶＡＣが出力され、ｔ4 ではＧ
２にリセット電位ＶＲＳが、Ｇ４，Ｇ６にはオーバーフ
ロー電位ＶＯＦが、Ｇ１，Ｇ３，Ｇ５には蓄積電位ＶＡ
Ｃが出力される。ｔ5 以降も同様にしてｔ5 にはＧ３
に、ｔ7 にはＧ４に、ｔ9 にはＧ５に、ｔ11にはＧ６に
読み出し電位ＶＲＤが出力され、ｔ6 にはＧ３に、ｔ8
にはＧ４に、ｔ10にはＧ５に、ｔ12にはＧ６にリセット
電位ＶＲＳが出力される。
【００２６】以上の説明からわかるように、垂直選択線
Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６に順次読み出し電
位ＶＲＤが出力されるので、２行に１つの垂直走査回路
ユニットによって１行独立順次走査読み出しが実現され
る。なお、ここでは、ブルーミング信号を抑圧するため
のオーバーフロー動作が２水平走査期間に１回しか行わ
れないので、毎水平走査期間オーバーフロー動作を行う
場合に比べ、ブルーミング抑圧比が低下する。しかし、
ブルーミング信号の蓄積時間の延長は、１水平走査期間
だけなので大きな問題となることはない。
Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６に順次読み出し電
位ＶＲＤが出力されるので、２行に１つの垂直走査回路
ユニットによって１行独立順次走査読み出しが実現され
る。なお、ここでは、ブルーミング信号を抑圧するため
のオーバーフロー動作が２水平走査期間に１回しか行わ
れないので、毎水平走査期間オーバーフロー動作を行う
場合に比べ、ブルーミング抑圧比が低下する。しかし、
ブルーミング信号の蓄積時間の延長は、１水平走査期間
だけなので大きな問題となることはない。
【００２７】次に、クロックＲＥＳが“Ｌ”レベルの場
合について説明する。ＲＥＳが“Ｌ”レベルのときは、
ＬＤＸＡは“Ｈ”レベル、ＬＤＸＢは“Ｌ”レベルに固
定される。この操作により、ＳＷ10，ＳＷ20は常に導通
し、ＳＷ30，ＳＷ40は常に非導通となる。また、ＶＣＫ
２はＶＣＫ３と同じクロックとする。したがって、ＬＭ
１，ＬＭ２，ＬＭ３の各出力はそれぞれＧ１とＧ２，Ｇ
３とＧ４，Ｇ５とＧ６に出力され、選択／非選択は２行
毎に行われる。次に、この動作態様を図７に示したタイ
ミングチャートを用いて説明する。時刻ｔ10からｔ11ま
ではＳＲ１が“Ｈ”レベルとなり、ｔ10ではＬＭ１に読
み出し電位ＶＲＤが、ＬＭ２，ＬＭ３には蓄積電位ＶＡ
Ｃが出力され、ｔ11ではＬＭ１にリセット電位ＶＲＳ
が、ＬＭ２，ＬＭ３にはオーバーフロー電位ＶＯＦが出
力される。ＳＷ10，ＳＷ20が導通し、ＳＷ30，ＳＷ40が
非導通なので、ｔ10ではＧ１，Ｇ２に読み出し電位ＶＲ
Ｄが、Ｇ３，Ｇ４，Ｇ５，Ｇ６に蓄積電位ＶＡＣが出力
され、ｔ11ではＧ１，Ｇ２にリセット電位ＶＲＳが、Ｇ
３，Ｇ４，Ｇ５，Ｇ６にオーバーフロー電位ＶＯＦが出
力される。以降、Ｇ１とＧ２，Ｇ３とＧ４，Ｇ５とＧ６
の組み合わせ毎に、順次読み出し電位ＶＲＤ又はリセッ
ト電位ＶＲＳが出力される。
合について説明する。ＲＥＳが“Ｌ”レベルのときは、
ＬＤＸＡは“Ｈ”レベル、ＬＤＸＢは“Ｌ”レベルに固
定される。この操作により、ＳＷ10，ＳＷ20は常に導通
し、ＳＷ30，ＳＷ40は常に非導通となる。また、ＶＣＫ
２はＶＣＫ３と同じクロックとする。したがって、ＬＭ
１，ＬＭ２，ＬＭ３の各出力はそれぞれＧ１とＧ２，Ｇ
３とＧ４，Ｇ５とＧ６に出力され、選択／非選択は２行
毎に行われる。次に、この動作態様を図７に示したタイ
ミングチャートを用いて説明する。時刻ｔ10からｔ11ま
ではＳＲ１が“Ｈ”レベルとなり、ｔ10ではＬＭ１に読
み出し電位ＶＲＤが、ＬＭ２，ＬＭ３には蓄積電位ＶＡ
Ｃが出力され、ｔ11ではＬＭ１にリセット電位ＶＲＳ
が、ＬＭ２，ＬＭ３にはオーバーフロー電位ＶＯＦが出
力される。ＳＷ10，ＳＷ20が導通し、ＳＷ30，ＳＷ40が
非導通なので、ｔ10ではＧ１，Ｇ２に読み出し電位ＶＲ
Ｄが、Ｇ３，Ｇ４，Ｇ５，Ｇ６に蓄積電位ＶＡＣが出力
され、ｔ11ではＧ１，Ｇ２にリセット電位ＶＲＳが、Ｇ
３，Ｇ４，Ｇ５，Ｇ６にオーバーフロー電位ＶＯＦが出
力される。以降、Ｇ１とＧ２，Ｇ３とＧ４，Ｇ５とＧ６
の組み合わせ毎に、順次読み出し電位ＶＲＤ又はリセッ
ト電位ＶＲＳが出力される。
【００２８】以上の説明からわかるように、ＲＥＳが
“Ｌ”レベルに設定された場合には、２行混合の順次走
査が実現されることがわかる。このように動作させるこ
とにより、解像度を半分にするかわりに、感度を２倍
に、読み出し時間を１／２とすることができる。したが
って、データレートを一定にした場合には、半分の時間
で全画面の情報を読み出すことができる。
“Ｌ”レベルに設定された場合には、２行混合の順次走
査が実現されることがわかる。このように動作させるこ
とにより、解像度を半分にするかわりに、感度を２倍
に、読み出し時間を１／２とすることができる。したが
って、データレートを一定にした場合には、半分の時間
で全画面の情報を読み出すことができる。
【００２９】上記垂直走査回路の構成例はＣＭＤ撮像素
子を画素アレイとして用いた場合について説明を行った
が、他のＸＹアドレス型の撮像素子を用いた場合につい
ても、選択パルス発生器の構成をそれぞれの画素に対応
させることによって、同様の効果が得られることは明白
である。
子を画素アレイとして用いた場合について説明を行った
が、他のＸＹアドレス型の撮像素子を用いた場合につい
ても、選択パルス発生器の構成をそれぞれの画素に対応
させることによって、同様の効果が得られることは明白
である。
【００３０】また上記実施例では、１つの垂直走査回路
ユニットに２行の画素を対応させたものを示したが、選
択パルス発生器から３水平走査期間以上連続して選択信
号を出力できるように構成して、選択行切り替えスイッ
チを３行以上に対応させることによって、３行以上に対
して１つの垂直走査回路ユニットで、各行独立順次走査
が実現できることはいうまでもない。
ユニットに２行の画素を対応させたものを示したが、選
択パルス発生器から３水平走査期間以上連続して選択信
号を出力できるように構成して、選択行切り替えスイッ
チを３行以上に対応させることによって、３行以上に対
して１つの垂直走査回路ユニットで、各行独立順次走査
が実現できることはいうまでもない。
【００３１】
【発明の効果】以上実施例に基づいて説明したように、
請求項１記載の発明によれば、垂直方向の画素数の半分
の数の垂直走査回路ユニットで構成される垂直走査回路
により、垂直方向２画素の出力を混合することなく、全
画素独立順次走査読み出しを行うことが可能な固体撮像
装置を実現することができる。また請求項２記載の発明
によれば、垂直方向の画素数の半分の数の垂直走査回路
ユニットにより、垂直方向２画素の出力を混合すること
なく、全画素独立順次走査読み出しと、解像度を半分と
し、感度を２倍に、読み出し時間を１／２にして信号を
読み出す２行混合順次読み出しとが可能となる。
請求項１記載の発明によれば、垂直方向の画素数の半分
の数の垂直走査回路ユニットで構成される垂直走査回路
により、垂直方向２画素の出力を混合することなく、全
画素独立順次走査読み出しを行うことが可能な固体撮像
装置を実現することができる。また請求項２記載の発明
によれば、垂直方向の画素数の半分の数の垂直走査回路
ユニットにより、垂直方向２画素の出力を混合すること
なく、全画素独立順次走査読み出しと、解像度を半分と
し、感度を２倍に、読み出し時間を１／２にして信号を
読み出す２行混合順次読み出しとが可能となる。
【図１】本発明に係る固体撮像装置の実施例を示す回路
構成図である。
構成図である。
【図２】図１に示した実施例の駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図３】図１に示した実施例の他の駆動方法を説明する
ための回路構成図である。
ための回路構成図である。
【図４】図３に示した駆動回路構成の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図５】図１に示した実施例において、画素アレイとし
てＣＭＤ撮像素子を用いた場合における垂直走査回路の
具体的な回路構成を示す図である。
てＣＭＤ撮像素子を用いた場合における垂直走査回路の
具体的な回路構成を示す図である。
【図６】図５に示した垂直走査回路の駆動方法を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図７】図５に示した垂直走査回路の他の駆動方法を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図８】従来の固体撮像装置の構成例を示すブロック構
成図である。
成図である。
１ 水平走査回路
２ 垂直走査回路
２−１ 垂直走査回路ユニット
２−２ 選択行切り替えスイッチ
２−３ 選択パルス発生器
３ 画素
４ 信号出力端子
５ 非選択電源
Ｓ１〜Ｓ４ 垂直信号線
Ｇ１〜Ｇ６ 垂直選択線
ＳＷ１ 第１の切り替え手段
ＳＷ２ 第２の切り替え手段
ＳＷ３ 第３の切り替え手段
ＳＷ４ 第４の切り替え手段
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/335
H01L 27/14
Claims (2)
- 【請求項１】 複数の画素を行列状に配列してなる画素
アレイの画素信号を垂直走査回路及び水平走査回路によ
り読み出すようにした固体撮像装置において、前記垂直
走査回路は、垂直方向に連続する２行の画素行毎にそれ
ぞれ対応した複数個の垂直走査回路ユニットを備え、該
垂直走査回路ユニットは、選択パルス発生器と、該選択
パルス発生器の出力を前記垂直走査回路ユニットが対応
する一方の画素行に伝える第１の切り替え手段と、前記
選択パルス発生器の出力を前記垂直走査回路ユニットが
対応する他方の画素行に伝える第２の切り替え手段と、
前記一方の画素行を非選択状態にする第３の切り替え手
段と、前記他方の画素行を非選択状態にする第４の切り
替え手段とを備え、前記各選択パルス発生器からは連続
する２水平走査期間にわたり選択パルスを出力し、前記
第１及び第４の切り替え手段と第２及び第３の切り替え
手段は、それぞれ導通と非導通の期間が前記連続する２
水平走査期間のうちの前半と後半において反対となり、
且つ切り替え動作は水平帰線期間に行われるように駆動
し、１行の画素行毎に選択状態とすることを特徴とする
固体撮像装置。 - 【請求項２】 複数の画素を行列状に配列してなる画素
アレイの画素信号を垂直走査回路及び水平走査回路によ
り読み出すようにした固体撮像装置において、前記垂直
走査回路は、垂直方向に連続する２行の画素行毎にそれ
ぞれ対応した複数個の垂直走査回路ユニットを備え、該
垂直走査回路ユニットは、選択パルス発生器と、該選択
パルス発生器の出力を前記垂直走査回路ユニットが対応
する一方の画素行に伝える第１の切り替え手段と、前記
選択パルス発生器の出力を前記垂直走査回路ユニットが
対応する他方の画素行に伝える第２の切り替え手段と、
前記一方の画素行を非選択状態にする第３の切り替え手
段と、前記他方の画素行を非選択状態にする第４の切り
替え手段とを備え、前記各選択パルス発生器からは連続
する２水平走査期間にわたり選択パルスを出力し、前記
第１及び第４の切り替え手段と第２及び第３の切り替え
手段は、それぞれ導通と非導通の期間が前記連続する２
水平走査期間のうちの前半と後半において反対となり、
且つ切り替え動作は水平帰線期間に行われるように駆動
し、１行の画素行毎に選択状態とする第１の駆動モード
と、各選択パルス発生器からは１水平走査期間にわたり
選択パルスを出力し、前記第１及び第２の切り替え手段
は常に導通状態とし、一方前記第３及び第４の切り替え
手段は常に非導通状態として、前記各垂直走査回路ユニ
ットに対応する２行の画素行毎同時に選択状態とする第
２の駆動モードとを有することを特徴とする固体撮像装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09947595A JP3529190B2 (ja) | 1995-04-03 | 1995-04-03 | 固体撮像装置 |
| US08/614,275 US5818526A (en) | 1995-04-03 | 1996-03-12 | Solid state image pickup device having a number of vertical scanning circuit units which is half the number of pixels in the vertical direction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09947595A JP3529190B2 (ja) | 1995-04-03 | 1995-04-03 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08275068A JPH08275068A (ja) | 1996-10-18 |
| JP3529190B2 true JP3529190B2 (ja) | 2004-05-24 |
Family
ID=14248346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09947595A Expired - Lifetime JP3529190B2 (ja) | 1995-04-03 | 1995-04-03 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5818526A (ja) |
| JP (1) | JP3529190B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101916483B1 (ko) * | 2011-01-17 | 2019-01-07 | 하마마츠 포토닉스 가부시키가이샤 | 고체 촬상 장치 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736724A (en) * | 1994-06-10 | 1998-04-07 | Metanetics Corporation | Oblique access to image data for reading dataforms |
| JPH10191184A (ja) * | 1996-12-20 | 1998-07-21 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP3908411B2 (ja) | 1999-06-10 | 2007-04-25 | 富士通株式会社 | 固体撮像装置 |
| JP2001285717A (ja) * | 2000-03-29 | 2001-10-12 | Toshiba Corp | 固体撮像装置 |
| JP3901048B2 (ja) * | 2002-07-24 | 2007-04-04 | 日本ビクター株式会社 | アクティブマトリクス型液晶表示装置 |
| FR2846147B1 (fr) * | 2002-10-16 | 2005-09-16 | St Microelectronics Sa | Commande d'une cellule photosensible |
| EP1463306B8 (en) * | 2003-03-25 | 2009-11-11 | Panasonic Corporation | Imaging device that prevents loss of shadow detail |
| JP3807382B2 (ja) * | 2003-03-26 | 2006-08-09 | ブラザー工業株式会社 | イメージセンサ、読取装置、及び解像度設定方法 |
| JP4276879B2 (ja) * | 2003-04-28 | 2009-06-10 | オリンパス株式会社 | 撮像素子 |
| JP4207659B2 (ja) * | 2003-05-16 | 2009-01-14 | ソニー株式会社 | 固体撮像装置およびその駆動方法、ならびにカメラ装置 |
| JP4337779B2 (ja) * | 2004-07-01 | 2009-09-30 | ソニー株式会社 | 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置 |
| JP5403369B2 (ja) * | 2010-03-31 | 2014-01-29 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| JPWO2017077620A1 (ja) * | 2015-11-05 | 2018-09-20 | オリンパス株式会社 | 固体撮像装置 |
| JP6548680B2 (ja) * | 2017-01-30 | 2019-07-24 | キヤノン株式会社 | イメージング装置、イメージングシステム、および、移動体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795768A (en) * | 1980-12-05 | 1982-06-14 | Fuji Photo Film Co Ltd | Two-dimensional solid-state image pickup device |
| JPS60113587A (ja) * | 1983-11-24 | 1985-06-20 | Sharp Corp | ２次元画像読取装置 |
| US4922138A (en) * | 1987-05-25 | 1990-05-01 | Canon Kabushiki Kaisha | Scan circuit using a plural bootstrap effect for forming scan pulses |
| US5262871A (en) * | 1989-11-13 | 1993-11-16 | Rutgers, The State University | Multiple resolution image sensor |
-
1995
- 1995-04-03 JP JP09947595A patent/JP3529190B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-12 US US08/614,275 patent/US5818526A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101916483B1 (ko) * | 2011-01-17 | 2019-01-07 | 하마마츠 포토닉스 가부시키가이샤 | 고체 촬상 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5818526A (en) | 1998-10-06 |
| JPH08275068A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| JP2783412B2 (ja) | マトリクス表示装置 | |
| EP0368572B1 (en) | Device and method for driving a liquid crystal panel | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| JPH0950265A (ja) | カラー表示装置の駆動回路 | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JPH088674B2 (ja) | 表示装置 | |
| JP4665276B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US4876601A (en) | Imaging apparatus having zoom capability via readout variation | |
| US6512545B1 (en) | Solid-state image pickup apparatus for reading pixel signals out at a high frame rate | |
| JPH11175037A (ja) | 液晶表示装置 | |
| JP3234965B2 (ja) | カラー液晶表示装置 | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| JP3420392B2 (ja) | 液晶表示装置及び垂直走査方法 | |
| JPH06339073A (ja) | 固体撮像素子 | |
| JP3607730B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3866243B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH08292417A (ja) | 表示装置 | |
| JP4310125B2 (ja) | 固体撮像装置、その駆動方法及びカメラ | |
| JP2633192B2 (ja) | 液晶ディスプレイ駆動装置 | |
| JP3032721B2 (ja) | 表示装置 | |
| JP3558505B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3886597B2 (ja) | 固体撮像装置の走査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |