KR101916483B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR101916483B1
KR101916483B1 KR1020137011205A KR20137011205A KR101916483B1 KR 101916483 B1 KR101916483 B1 KR 101916483B1 KR 1020137011205 A KR1020137011205 A KR 1020137011205A KR 20137011205 A KR20137011205 A KR 20137011205A KR 101916483 B1 KR101916483 B1 KR 101916483B1
Authority
KR
South Korea
Prior art keywords
row selection
control signal
shift register
binning
row
Prior art date
Application number
KR1020137011205A
Other languages
English (en)
Other versions
KR20140003416A (ko
Inventor
류지 규시마
가즈키 후지타
하루미치 모리
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20140003416A publication Critical patent/KR20140003416A/ko
Application granted granted Critical
Publication of KR101916483B1 publication Critical patent/KR101916483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

수직 시프트 레지스터부(40a, 40b)는 M 개의 행 선택용 배선(LV , 1 ~ LV , M)의 각각에 행 선택 제어 신호를 출력하는 M 개의 논리회로(LO1 ~ LOM)와, 2 개의 행 선택용 배선(LV)마다 배치된 시프트 레지스터 회로(43)을 가진다. M 개의 논리회로(LO1 ~ LOM)는 비닝 제어 신호(Vbin1 또는 Vbin2)와 시프트 레지스터 회로(43)의 출력 신호가 모두 유의치일 때, 판독용 스위치(SW1)를 닫도록 행 선택 제어 신호(Vsel)를 출력한다. 수직 시프트 레지스터부(40a, 40b)는 비닝 제어 신호(Vbin1 및 Vbin2)가 유의치가 되는 타이밍을 제어함으로써, 상기 2 개의 행 선택용 배선(LV)을 순차 선택하는 통상 동작 모드와, 상기 2 개의 행 선택용 배선(LV)을 동시에 선택하는 비닝 동작 모드를 실현한다. 이것에 의하여, 작은 수직 시프트 레지스터로써 수직 비닝 동작이 실현된다.

Description

고체 촬상 장치{SOLID-STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치에 관한 것이다.
특허문헌 1에는 행 방향 및 열 방향으로 광 센서가 배열된 장치가 기재되어 있다. 이 문헌에 기재된 장치는 수직 주사 신호를 공급하는 시프트 레지스터 어레이(shift register array)와, 서로 인접하는 수직 신호 배선을 상호 접속하기 위한 스위치와, 이 스위치의 개폐를 제어하는 시프트 레지스터 어레이를 구비하고 있으며, 상기 스위치를 닫음으로써 수직 비닝(binning) 동작을 가능하게 하고 있다.
[특허문헌 1] 일본 특개 2001－189891호 공보
최근, 예를 들면 의료용도(치과의 X 선 촬영 등)로 이용되는 2 차원 플랫 패널 이미지 센서 등 고체 촬상 소자에는 보다 넓은 수광면(受光面)이 요구되고 있다. 그러나, 종전의 고체 촬상 소자와 같이 단결정 실리콘 웨이퍼 상에 수광부(포토 다이오드 어레이)를 제작해서는 가장 큰 것이라도 직경 12 인치라는 단결정 실리콘 웨이퍼의 크기에 기인하여, 고체 촬상 소자의 수광면의 넓이가 제한되어 버린다. 이에, 본 발명자는 예를 들면 유리 기판 등 절연 기판 상에 다결정 실리콘을 성막(成膜)하고, 이 다결정 실리콘의 표면에 포토 다이오드나 다른 트랜지스터 등의 전자 부품을 형성하는 기술을 연구하고 있다. 고체 촬상 소자를 이와 같은 구조로 함으로써, 단결정 실리콘 웨이퍼를 이용하여 형성되는 종래의 고체 촬상 소자와 비교하여 수광면을 현격히 넓게 하는 것이 가능해진다.
한편, 고체 촬상 소자에는 인접하는 복수의 화소의 데이터를 한데 묶어 출력하는 이른바 비닝 동작이 바람직한 경우가 있다. 예를 들면, 고체 촬상 소자가 의료용도로 이용되는 경우, 비닝 동작을 실시함으로써 관찰하고자 하는 영역의 재빠른 특정이나, 동영상에 의한 관찰 등이 가능해진다. 또한, 비닝 방식에는 인접하는 복수의 화소로부터의 전하를 한데 묶어 판독하는 방식이나, 통상의 동작으로 각 화소의 디지털 데이터를 생성한 후, 인접하는 복수의 화소의 디지털 데이터를 가산하여 출력하는 방식 등이 있다. 이 중에 복수의 화소로부터의 전하를 한데 묶어 판독하는 방식은 복수의 화소의 디지털 데이터를 가산하여 출력하는 방식과 비교하여 프레임률(frame rate)을 보다 빠르게 할 수 있으므로 바람직하다.
그렇지만, 인접하는 복수의 화소로부터의 전하를 한데 묶어 판독하는 경우, 통상의 동작에 사용되는 수직 시프트 레지스터(shift register)에 대하여, 수직 비닝 동작에 대응시키기 위한 회로를 부가하면, 수직 시프트 레지스터가 대형화되어 버린다. 특히, 절연 기판 상에 성막된 다결정 실리콘의 표면에 수직 시프트 레지스터를 형성하는 경우, 단결정 실리콘 웨이퍼 상에 형성할 때와 같은 미세 프로세스를 이용하는 것이 어려우며, 집적도를 비교적으로 낮게 하지 않을 수 없다. 따라서, 상술한 바와 같은 수직 비닝용 회로의 부가에 의하여 수직 시프트 레지스터의 대형화가 더욱 현저해진다.
이에, 본 발명은 작은 수직 시프트 레지스터로 수직 비닝 동작을 실현할 수 있는 고체 촬상 장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위하여, 본 발명에 따른 고체 촬상 장치는 포토 다이오드 및 당해 포토 다이오드에 일단이 접속된 판독용 스위치를 각각 포함하는 M×N 개(M은 2 이상의 짝수, N는 2 이상의 정수)의 화소가 M 행 N 열로 2 차원 배열되어 이루어지는 수광부와, 각 행마다 배설(配設)되어, 대응하는 행의 화소에 포함되는 판독용 스위치의 제어 단자에 접속된 M 개의 행 선택용 배선과, 판독용 스위치의 개폐를 제어하기 위한 행 선택 제어 신호를 M 개의 행 선택용 배선에 제공하는 수직 시프트 레지스터부를 구비하고, 수직 시프트 레지스터부는 다결정 실리콘을 포함하는 반도체 재료로 구성되어, 2 개의 행 선택용 배선마다 배치된 M／2 개의 시프트 레지스터 회로를 가지는 시프트 레지스터 어레이와, M 개의 행 선택용 배선의 각각에 행 선택 제어 신호를 출력하는 M 개의 논리회로와, 2 개의 행 선택용 배선의 일방에 접속된 M／2 개의 논리회로의 일 입력단에 일방의 행 선택용 배선을 선택하기 위한 제1 비닝 제어 신호를 제공하는 제1 비닝 선택용 배선과, 2 개의 행 선택용 배선의 타방에 접속된 M／2 개의 논리회로의 일 입력단에 타방의 행 선택용 배선을 선택하기 위한 제2 비닝 제어 신호를 제공하는 제2 비닝 선택용 배선을 가지고, M 개의 논리회로 각각의 타 입력단에는 당해 논리회로가 접속된 행 선택용 배선에 대응하는 시프트 레지스터 회로의 출력단이 접속되어 있으며, M 개의 논리회로는 제1 비닝 제어 신호 또는 제2 비닝 제어 신호와 시프트 레지스터 회로로부터의 출력 신호가 모두 유의치(有意値)일 때, 판독용 스위치를 닫도록 행 선택 제어 신호를 출력하고, 수직 시프트 레지스터부는 제1 비닝 제어 신호 및 제2 비닝 제어 신호가 유의치가 되는 타이밍을 제어함으로써 2 개의 행 선택용 배선을 차례로 선택하는 통상 동작 모드와 2 개의 행 선택용 배선을 동시에 선택하는 비닝 동작 모드를 가지는 것을 특징으로 한다.
이 고체 촬상 장치는 예를 들면 다음과 같이 동작할 수 있다. 우선, 통상 동작 모드에서는 최초 2 개의 행 선택용 배선의 일방에 접속된 논리회로의 일방의 입력단에, 제1 비닝 제어 신호의 유의치가 제공된다. 동시에, 이 논리회로의 타방의 입력단에는 첫 단의 시프트 레지스터 회로로부터의 출력 신호의 유의치가 제공된다. 이것에 의해, 당해 논리회로로부터 출력되는 행 선택 제어 신호에 의하여 제1 행의 각 화소의 판독용 스위치가 닫히므로 제1 행의 각 화소의 포토 다이오드로부터 전하가 출력된다. 다음으로, 첫 단의 시프트 레지스터 회로로부터의 출력 신호의 유의치가 유지되면서, 최초 2 개의 행 선택용 배선의 타방에 접속된 논리회로의 일방의 입력단에 제2 비닝 제어 신호의 유의치가 제공된다. 이것에 의해, 당해 논리회로로부터 출력되는 행 선택 제어 신호에 의하여 제2 행의 각 화소의 판독용 스위치가 닫히므로, 제2 행의 각 화소의 포토 다이오드로부터 전하가 출력된다. 그 후, 다음의 2 개의 행 선택용 배선에 대하여도 같은 동작이 행해지고, 이후 제M 행까지 같은 동작이 행해진다.
또, 비닝 동작 모드에서는 최초 2 개의 행 선택용 배선의 일방에 접속된 논리회로의 일방의 입력단에, 제1 비닝 제어 신호의 유의치가 제공된다. 동시에, 이 2 개의 행 선택용 배선의 타방에 접속된 논리회로의 일방의 입력단에 제2 비닝 제어 신호의 유의치가 제공된다. 또, 이것들과 동시에 이들 논리회로의 타방의 입력단에는 첫 단의 시프트 레지스터 회로로부터의 출력 신호의 유의치가 제공된다. 이것에 의하여, 당해 2 개의 행 선택용 배선에 접속된 두 개의 논리회로로부터 출력되는 행 선택 제어 신호에 의하여 제1 행 및 제2 행의 각 화소의 판독용 스위치가 닫히므로 제1 행 및 제2 행의 각 화소의 포토 다이오드로부터 전하가 한데 묶여 출력된다.
이와 같이, 상술한 고체 촬상 장치에 따르면, 통상 동작 및 수직 비닝 동작의 쌍방을 매우 적절하게 실현할 수 있다. 또, 수직 시프트 레지스터부의 시프트 레지스터 회로가 2 개의 행 선택용 배선마다 배치되어 있으므로, 각 행마다 시프트 레지스터 회로가 배치되는 종래의 고체 촬상 장치와 비교하여 수직 시프트 레지스터부를 작게 할 수 있다. 특히, 본 발명의 고체 촬상 장치와 같이 다결정 실리콘을 포함한 반도체 재료로 시프트 레지스터 회로가 구성되어 있는 경우, 이와 같은 효과가 보다 현저해진다.
본 발명에 따른 고체 촬상 장치에 따르면, 작은 수직 시프트 레지스터에 의하여 수직 비닝 동작을 실현할 수 있다.
도 1은 일 실시형태에 관한 고체 촬상 장치를 나타내는 평면도이다.
도 2는 고체 촬상 장치의 일부를 확대한 평면도이다.
도 3은 도 2의 I－I선에 따른 단면을 나타내는 측 단면도이다.
도 4는 고체 촬상 장치의 내부 구성을 나타내는 도면이다.
도 5는 수직 시프트 레지스터부의 구성을 나타내는 회로도이다.
도 6은 고체 촬상 장치의 화소, 적분 회로 및 유지 회로 각각의 회로구성을 나타내는 도면이다.
도 7은 고체 촬상 장치의 통상 동작을 설명하는 타이밍 차트다.
도 8은 고체 촬상 장치의 비닝 동작을 설명하는 타이밍 차트다.
도 9는 고체 촬상 장치의 내부 구성의 다른 예를 나타내는 도면이다.
이하, 첨부 도면을 참조하면서 본 발명에 따른 고체 촬상 장치의 실시형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙여, 중복된 설명을 생략한다.
본 실시형태에 관한 고체 촬상 장치는 예를 들면 의료용 X 선 촬상 시스템에 이용되고, 특히 치과 의료에 있어서의 파노라마 촬영, 세팔로(cephalo) 촬영, CT촬영 등의 촬상 모드로 피검자의 악부(顎部)의 X 선 영상을 촬상하는 시스템에 이용된다. 이 때문에, 본 실시형태의 고체 촬상 장치는 대면적의 유리 기판 상에 다결정 실리콘이 퇴적되어 이루어지는 박막 트랜지스터나, 비정질 실리콘(amorphous silicon)이 퇴적되어 이루어지는 포토 다이오드를 구비하고 있으며, 단결정 실리콘 웨이퍼로부터 제작되는 종래의 고체 촬상 장치와 비교하여 현격히 넓은 수광 면적을 가진다. 도 1 ~ 도 3은 본 실시형태에 있어서의 고체 촬상 장치(1)의 구성을 나타내는 도면이다. 도 1은 고체 촬상 장치(1)를 나타내는 평면도이며, 도 2는 고체 촬상 장치(1)의 일부를 확대한 평면도이다. 이에 더하여 도 3은 도 2의 I－I선에 따른 단면을 나타내는 측 단면도이다. 또한, 도 1 ~ 도 3에는 이해를 용이하게 하기 위한 XYZ 직교좌표계를 아울러 나타내고 있다.
도 1에 나타낸 바와 같이, 고체 촬상 장치(1)는 유리 기판(7)과 유리 기판(7)의 주면(主面) 상에 제작된 수광부(10)와, 수직 시프트 레지스터부(40a)(제1 수직 시프트 레지스터부)와, 수직 시프트 레지스터부(40b)(제2 수직 시프트 레지스터부)를 구비하고 있다. 또, 고체 촬상 장치(1)은 유리 기판(7)의 외부에 배치된 신호 접속부(20)를 구비하고 있다. 신호 접속부(20)은 예를 들면 수광부(10)와, 전기적으로 접속된 복수의 C－MOS형 IC 칩(20a)으로 구성된다. 2 개의 수직 시프트 레지스터부(40a 및 40b)는 각각 수광부(10)의 양측에 배치되어 있다. 또한, 수광부(10), 수직 시프트 레지스터부(40a 및 40b)는 각각 별개의 유리 기판(7) 상에 마련되어도 좋다. 또, 신호 접속부(20)는 수광부(10), 수직 시프트 레지스터부(40a 및 40b)와 함께 유리 기판(7) 상에 마련되어도 좋다.
수광부(10)은 M×N 개의 화소가 M 행 N 열로 2 차원 배열됨으로써 구성되어 있다. 도 2에 나타낸 화소 Pm , n는 제m 행 제n 열에 위치하는 화소이다. 여기서, m은 1 이상 M 이하의 각 정수이며, n은 1 이상 N 이하의 각 정수이다. M, N은 2 이상의 짝수이다. 또한, 도 2에 있어서, 열 방향은 X축 방향과 일치하고, 행 방향은 Y축 방향과 일치한다. 수광부(10)에 포함되는 복수의 화소(P1 , 1 ~ PM , N) 각각은 포토 다이오드(PD) 및 판독용 스위치(SW1)를 구비하고 있다. 판독용 스위치(SW1)의 일단(일방의 전류 단자)은 포토 다이오드(PD)에 접속되어 있다. 또, 판독용 스위치(SW1)의 타단(타방의 전류 단자)은 대응하는 판독용 배선(예를 들면 화소 Pm , n의 경우, 제n 열 판독용 배선(LO , n))에 접속되어 있다. 판독용 스위치(SW1)의 제어 단자는 대응하는 행 선택용 배선(예를 들면 화소 Pm , n의 경우, 제m 행 선택용 배선(LV , m))에 접속되어 있다.
도 3에 나타낸 바와 같이, 유리 기판(7) 상의 전면(全面)에는 실리콘막(3)이 마련되어 있다. 그리고, 포토 다이오드(PD), 판독용 스위치(SW1) 및 제n 열 판독용 배선(LO , n)은, 이 실리콘막(3)의 표면에 형성되어 있다. 포토 다이오드(PD), 판독용 스위치(SW1) 및 제n 열 판독용 배선(LO , n)은 절연층(5)으로 덮여 있으며, 절연층(5) 위에는 신틸레이터(scintillator)(4)가 유리 기판(7)의 전면을 덮도록 마련되어 있다. 포토 다이오드(PD)는 예를 들면, 비정질 실리콘을 포함하여 구성되어 있다.
본 실시형태의 포토 다이오드(PD)는 n형 다결정 실리콘으로 이루어진 n형 반도체층(21)과, n형 반도체층(21) 상에 설치된 i형 비정질 실리콘으로 이루어진 i형 반도체층(22)과, i형 반도체층(22) 상에 마련된 p형 비정질 실리콘으로 이루어진 p형 반도체층(23)을 가진다. 또, 판독용 스위치(SW1)는 다결정 실리콘에 의해 형성된 FET이며, 채널 영역(11)과, 채널 영역(11)의 일방의 측면을 따라 배치된 소스 영역(12)과, 채널 영역(11)의 타방의 측면을 따라 배치된 드레인 영역(13)과, 채널 영역(11) 상에 형성된 게이트 절연막(14) 및 게이트 전극(15)을 가진다. 제n 열 판독용 배선(LO , n)은 금속으로 이루어진다. 신틸레이터(4)는 입사한 X 선에 대응하여 신틸레이션 광을 발생시켜 X 선상(X 線像)을 광상(光像)으로 변환하고, 이 광상을 수광부(10)로 출력한다.
판독용 스위치(SW1)를 구성하는 다결정 실리콘은 저온 다결정 실리콘이면 더욱 좋다. 저온 다결정 실리콘은 100 ~ 600℃의 프로세스 온도로 형성되는 다결정 실리콘이다. 100 ~ 600℃의 프로세스 온도의 범위는 무알칼리 유리를 기판으로서 사용할 수 있는 온도 범위인 점에서, 유리 기판 상에 대면적의 수광부(10)를 제조하는 것이 가능해진다. 무알칼리 유리는 예를 들면 0.3 ~ 1.2㎜의 두께를 가지는 판 형상 유리이며, 이른바 기판(substrate)용 유리로서 이용되는 것이다. 이 무알칼리 유리는 알칼리분(分)을 거의 포함하지 않고, 저팽창률, 고내열성을 가져, 안정된 특성을 가지고 있다. 또, 저온 다결정 실리콘계 디바이스의 이동도는 10 ~ 600㎠／Vs이며, 비정질 실리콘의 이동도(0.3 ~ 1.0㎠／Vs)보다 크게 할 수 있다. 즉, 온(on) 저항을 낮게 하는 것이 가능하다.
도 3에 나타낸 바와 같은 화소 Pm , n은 예를 들면, 다음과 같은 공정에 의하여 제조된다. 우선, 유리 기판(7) 상에 비정질 실리콘을 제막(製膜)한다. 제막방법으로서는 예를 들면 플라스마 CVD가 바람직하다. 다음으로, 엑시머 레이저 어닐(excimer laser anneal)로 레이저 빔을 비정질 실리콘막에 차례로 조사하여 비정질 실리콘막의 전면(全面)을 다결정 실리콘화한다. 이렇게 하여, 실리콘막(3)이 형성된다. 이어서, 다결정 실리콘층인 실리콘막(3)의 일부 영역 상에, 게이트 절연막(14)으로서의 SiO2막을 형성한 후, 그 위에 게이트 전극(15)을 형성한다. 계속하여, 소스 영역(12) 및 드레인 영역(13)이 될 영역에 이온을 주입한다. 그 후, 실리콘막(3)의 패터닝(patterning)을 실시하고, 노광(露光) 및 에칭(etching)을 반복 실시하여 다른 전극이나 컨택트 홀(contact hole) 등을 형성한다. 또, 실리콘막(3)에 있어서의 화소 Pm , n이 될 영역에 이온을 주입하여 n형으로 한 후, 그 위에, i형 및 p형의 비정질 실리콘층(즉 i형 반도체층(22) 및 p형 반도체층(23))을 차례로 적층하여 PIN형 포토 다이오드(PD)를 형성한다. 그 후, 절연층(5)이 되는 패시베이션막(passivation layer)을 형성한다.
도 1에 나타낸 신호 접속부(20)는 수광부(10)의 각 화소 P1 , 1 ~ PM , N으로부터 출력된 전하의 양에 따른 전압값을 유지하고, 그 유지한 전압값을 각 행마다 순차적으로 출력한다. 본 실시형태의 신호 접속부(20)는 통상 동작 모드 및 비닝 동작 모드를 가진다. 통상 동작 모드에서는 각 행의 화소 P에서부터 보내진 전하를 일 행분씩 전압값으로 변환하고, 이러한 전압값을 차례로 출력한다. 또, 비닝 동작 모드에서는 각 행의 화소 P에서부터 보내진 전하를 2 행분씩 전압값으로 변환하고, 이러한 전압값을 차례로 출력한다.
계속하여, 본 실시형태에 관한 고체 촬상 장치(1)의 상세한 구성에 대하여 설명한다. 도 4는 고체 촬상 장치(1)의 내부 구성을 나타내는 도면이다. 상술한 바와 같이, 수광부(10)는 M×N 개의 화소 P1 , 1 ~ PM , N이 M 행 N 열로 2 차원 배열되어 이루어진다. M 개의 행 선택용 배선(LV , 1 ~ LV , M)의 각각은 제1 열에서부터 제N 열에 걸쳐 연장되는 단일 배선으로 각각 구성되어 있다. 제m 행의 N 개의 화소 Pm , 1 ~ Pm , N은 제m 행 선택용 배선(LV , m)을 통하여 수직 시프트 레지스터부(40a 및 40b)에 접속되어 있다. 또한, 도 4에 나타낸 바와 같이, 수직 시프트 레지스터부(40a)는 제m 행 선택용 배선(LV , m)의 일단에 접속되어 있으며, 수직 시프트 레지스터부(40b)는 제m 행 선택용 배선(LV , m)의 타단에 접속되어 있다. 2 개의 수직 시프트 레지스터부(40a 및 40b)는 모두 제어부(6)에 포함되어 있다.
신호 접속부(20)는 각 열 마다 마련된 N 개의 적분 회로(S1 ~ SN) 및 N 개의 유지 회로(H1 ~ HN)를 가지고 있다. 적분 회로(S1 ~ SN) 및 유지 회로(H1 ~ HN)는 각 열 마다 서로 직렬로 접속되어 있다. 각 적분 회로(S1 ~ SN)는 공통된 구성을 가지고 있다. 또, 각 유지 회로(H1 ~ HN)는 공통된 구성을 가지고 있다.
또, 본 실시형태에서는 N／2 개의 수평 비닝 전환 스위치(SW4)가 2열 마다 마련되어 있다. 홀수 열의 각각에 포함되는 M 개의 화소(P1 , n ~ PM , n) 각각의 출력단은 제n 열 판독용 배선(LO , n)를 통하여 신호 접속부(20)의 적분 회로 Sn의 입력단에 접속되어 있다. 또한, 짝수열의 각각에 포함되는 M 개의 화소(P1 , n ~ PM , n) 각각의 출력단은 수평 비닝 전환 스위치(SW4)의 입력단에 접속되어 있다. 수평 비닝 전환 스위치(SW4)는 2 개의 출력단을 가지고 있으며, 일방의 출력단은 당해 짝수 열의 적분 회로(Sn)에 접속되어 있으며, 타방의 출력단은 인접하는 홀수열의 적분 회로(Sn －1)에 접속되어 있다. N／2 개의 수평 비닝 전환 스위치(SW4)의 제어 단자는 공통의 비닝 전환 배선(LB)을 통하여 제어부(6)에 접속되어 있다.
적분 회로(S1 ~ SN)는 열 판독용 배선(LO , 1 ~ LO , N)에 접속된 입력단을 각각 가지고, 이 입력단에 입력된 전하를 축적하여 이 축적 전하량에 대응한 전압값을 출력단에서 유지 회로(H1 ~ HN)로 출력한다. 적분 회로(S1 ~ SN)는 공통의 리셋용 배선(LR)을 통하여 제어부(6)에 접속되어 있다. 유지 회로(H1 ~ HN)는 적분 회로(S1 ~ SN)의 출력단에 접속된 입력단을 각각 가지고, 이 입력단에 입력되는 전압값을 유지하여, 그 유지한 전압값을 출력단에서 전압 출력용 배선(Lout)으로 출력한다. 유지 회로(H1 ~ HN)는 공통의 유지용 배선(LH)을 통하여 제어부(6)에 접속되어 있다. 또, 유지 회로(H1 ~ HN) 각각은 제1 열 선택용 배선(LS , 1) ~ 제N 열 선택용 배선(LS , N) 각각을 통하여 제어부(6)의 수평 시프트 레지스터부(41)에 접속되어 있다.
제어부(6)의 수직 시프트 레지스터부(40a 및 40b)는 제m 행 선택 제어 신호(Vsel(m))를 제m 행 선택용 배선(LV , m)으로 출력하고, 제m 행의 N 개의 화소(Pm , 1 ~ Pm , N) 각각에 이 제m 행 선택 제어 신호(Vsel(m))를 제공한다. 수직 시프트 레지스터부(40a 및 40b)의 각각에 있어서, M 개의 행 선택 제어 신호(Vsel(1) ~ Vsel(M))는 차례로 유의치가 된다. 또, 제어부(6)의 수평 시프트 레지스터부(41)는 열 선택 제어 신호(Hshift(1) ~ Hshift(N))를 열 선택용 배선(LS , 1 ~ LS , N)으로 출력하고, 이러한 열 선택 제어 신호 (Hshift(1) ~ Hshift(N))를 유지 회로(H1 ~ HN)에 부여한다. 열 선택 제어 신호(Hshift(1) ~ Hshift(N))도 차례로 유의치가 된다.
또, 제어부(6)는 리셋 제어 신호(Reset)를 리셋용 배선(LR)으로 출력하고, 이 리셋 제어 신호(Reset)를 N 개의 적분 회로(S1 ~ SN) 각각에 부여한다. 제어부(6)는 유지 제어 신호(Hold)를 유지용 배선(LH)으로 출력하고, 이 유지 제어 신호(Hold)를 N 개의 유지 회로(H1 ~ HN) 각각에 부여한다. 제어부(6)는 수평 비닝 제어 신호(Hbin)를 비닝 전환 배선(LB)으로 출력하고, 이 수평 비닝 제어 신호(Hbin)를 N／2 개의 수평 비닝 전환 스위치(SW4) 각각에 부여한다.
도 5는 수직 시프트 레지스터부(40a, 40b)의 구성을 나타내는 회로도이다. 도 5에 나타낸 바와 같이, 본 실시형태의 수직 시프트 레지스터부(40a, 40b)는 시프트 레지스터 어레이(42)와, M 개의 논리회로(LO1 ~ LOM)와, 제1 비닝 선택용 배선(45)과, 제2 비닝 선택용 배선(46)을 가지고 있다.
시프트 레지스터 어레이(42)는 M／2 개의 시프트 레지스터 회로(43)가 직렬로 접속됨으로써 구성되어 있다. 이러한 시프트 레지스터 회로(43)는 M 개의 행 선택용 배선(LV , 1 ~ LV , M)에 대하여, 2 개의 행 선택용 배선마다 한 개씩 배치되어 있다. 도 5에서는 2 개의 행 선택용 배선(LV , 1 및 LV , 2)에 대응하여 한 개의 시프트 레지스터 회로(43)가 배치되고, 2 개의 행 선택용 배선(LV , M－1 및 LV , M)에 대응하여 한 개의 시프트 레지스터 회로(43)가 배치되어 있다. 시프트 레지스터 회로(43)는 도 3에 나타낸 판독용 스위치(SW1)와 같은 구조를 가지는 다결정 실리콘을 포함하는 반도체 재료로 구성된 복수의 FET로 구성되어 있다. 각 시프트 레지스터 회로(43)에는 클락 배선(LC)이 접속되어 있으며, 일정 주기의 클락 신호(Vclock)가 클락 배선(LC)에서 각 시프트 레지스터 회로(43)로 제공된다.
제1 비닝 선택용 배선(45)은 각 화소 P1 , 1 ~ PM , N으로부터 전하를 판독할 때, 각 시프트 레지스터 회로(43)에 접속된 각 2 개의 행 선택용 배선 중 일방의 행 선택용 배선(LV , 1, LV , 3, …, LV , M－1)을 선택하기 위한 제1 비닝 제어 신호(Vbin1)를 제공한다. 제2 비닝 선택용 배선(46)은 각 화소(P1 , 1 ~ PM , N)로부터 전하를 판독할 때, 각 시프트 레지스터 회로(43)에 접속된 각 2 개의 행 선택용 배선 중 타방의 행 선택용 배선(LV, 2, LV, 4, …, LV, M)를 선택하기 위한 제2 비닝 제어 신호(Vbin2)를 제공한다. 수직 시프트 레지스터부(40a 및 40b)는 제1 비닝 제어 신호(Vbin1) 및 제2 비닝 제어 신호(Vbin2)의 타이밍을 제어함으로써 2 개의 행 선택용 배선을 차례로 선택하는 통상 동작 모드와, 2 개의 행 선택용 배선을 동시에 선택하는 비닝 동작 모드를 실현한다. 즉, 통상 동작 모드에서는 제1 비닝 제어 신호(Vbin1) 및 제2 비닝 제어 신호(Vbin2)가 순차적으로 유의치가 된다. 또, 비닝 동작 모드에서는 제1 비닝 제어 신호(Vbin1) 및 제2 비닝 제어 신호(Vbin2)가 동시에 유의치가 된다.
M 개의 논리회로(LO1 ~ LOM)는 M 개의 행 선택용 배선(LV , 1 ~ LV , M)에 대하여 일대일로 대응하고 있다. 각 논리회로(LO1 ~ LOM) 각각의 출력단은 각 행마다 마련된 버퍼(44)를 통하여 행 선택용 배선(LV , 1 ~ LV , M) 각각에 접속되어 있다. 또, 각 논리회로(LO1 ~ LOM)의 일방의 입력단은 제1 비닝 선택용 배선(45) 및 제2 비닝 선택용 배선(46)에 교대로 접속되어 있다. 즉, 한 개의 시프트 레지스터 회로(43)에 대응하는 2 개의 행 선택용 배선(LV , m, LV , m＋1) 중 일방의 행 선택용 배선(LV , m)에 접속된 논리회로(LOm)의 일방의 입력단에는 제1 비닝 선택용 배선(45)이 접속되어 있다. 또한, 타방의 행 선택용 배선(LV , m＋1)에 접속된 논리회로(LOm ＋1)의 일방의 입력단에는 제2 비닝 선택용 배선(46)이 접속되어 있다. 이와 같이, 각 시프트 레지스터 회로(43)에 대응하는 각 2 개의 행 선택용 배선의 일방에 접속된 M／2 개의 논리회로(LO1, LO3, …, LOM－1)의 일방의 입력단에는 제1 비닝 선택용 배선(45)이 접속되어 있으며, 타방에 접속된 나머지 M／2 개의 논리회로(LO2, LO4, …, LOM)의 일방의 입력단에는 제2 비닝 선택용 배선(46)이 접속되어 있다.
논리회로(LO1 ~ LOM) 각각의 타방의 입력단에는 당해 논리회로가 접속된 행 선택용 배선에 대응하여 마련된 시프트 레지스터 회로(43)의 출력단이 접속되어 있다. 구체적으로는 도 5에 나타낸 바와 같이, 논리회로(LO1 및 LO2)의 타방의 입력단에는 행 선택용 배선(LV , 1 및 LV , 2)에 대응하여 마련된 시프트 레지스터 회로(43)의 출력단이 접속되어 있다. 또, 논리회로(LOM －1 및 LOM)의 타방의 입력단에는 행 선택용 배선(LV , M－1 및 LV , M)에 대응하여 마련된 시프트 레지스터 회로(43)의 출력단이 접속되어 있다.
M 개의 논리회로(LO1 ~ LOM)의 각각은 제1 비닝 제어 신호(Vbin1) 또는 제2 비닝 제어 신호(Vbin2)와 당해 논리회로에 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호가 모두 유의치일 때, 판독용 스위치(SW1)를 닫도록 행 선택 제어 신호(Vsel(1) ~ Vsel(M)) 각각을 출력한다. 예를 들면, 제1 비닝 제어 신호(Vbin1) 및 제2 비닝 제어 신호(Vbin2)의 유의치가 로우(low) 레벨이고, 시프트 레지스터 회로(43)로부터의 출력 신호의 유의치가 로우 레벨인 경우에는 M 개의 논리회로(LO1 ~ LOM)는 제1 비닝 제어 신호(Vbin1) 또는 제2 비닝 제어 신호(Vbin2)와, 시프트 레지스터 회로(43)로부터의 출력 신호와의 부정 논리합(NOR)을 출력한다. 또한, 도 5에서는 NOR 회로를 나타내는 기호로서 논리회로(LO1 ~ LOM)가 도시되어 있으나, 논리회로(LO1 ~ LOM)는 다른 여러 가지 논리회로의 조합에 의하여 구성되어도 좋다.
도 6은 고체 촬상 장치(1)의 화소(Pm , n 및 Pm , n＋1), 적분 회로(Sn 및 Sn ＋1) 및 유지 회로(Hn 및 Hn ＋1) 각각의 회로 구성을 나타낸 도면이다. 여기서는 M×N 개의 화소(P1 , 1 ~ PM , N)를 대표하여 화소 Pm , n 및 Pm , n＋1의 회로도를 나타내고, N 개의 적분 회로(S1 ~ SN)를 대표하여 적분 회로 Sn 및 Sn ＋1의 회로도를 나타내며, 또, N 개의 유지 회로(H1 ~ HN)를 대표하여 유지 회로 Hn 및 Hn ＋1의 회로도를 나타낸다. 즉, 제m 행 제n 열의 화소 Pm , n 및 제n 열 판독용 배선(LO , n)과 관련된 회로 부분 및 제m 행 제(n＋1) 열의 화소 Pm , n＋1 및 제(n＋1) 열 판독용 배선(LO , n＋1)과 관련된 회로 부분을 나타낸다.
화소 Pm , n 및 Pm , n＋1은 포토 다이오드(PD) 및 판독용 스위치(SW1)를 포함한다. 포토 다이오드(PD)의 어노드(anode) 단자는 접지되고, 캐소드(cathode) 단자는 판독용 스위치(SW1)를 통하여 대응되는 판독용 배선(LO , n, LO , n＋1)의 각각과 접속되어 있다. 포토 다이오드(PD)는 입사 광 강도에 대응한 양(量)의 전하를 발생시키고, 그 발생한 전하를 접합 용량부에 축적한다. 판독용 스위치(SW1)에는 수직 시프트 레지스터부(40a 또는 40b)로부터 제m 행 선택용 배선(LV , m)을 통하여 제m 행 선택 제어 신호(Vsel(m))가 부여된다. 제m 행 선택 제어 신호(Vsel(m))는 수광부(10)에 있어서의 제m 행의 N 개의 화소(Pm , 1 ~ Pm , N) 각각의 판독용 스위치(SW1)의 개폐 동작을 지시한다.
이러한 화소Pm , n 및 Pm , n＋1에서는 제m 행 선택 제어 신호(Vsel(m))가 비유의치(非有意値)(예를 들면 로우 레벨)일 때, 판독용 스위치(SW1)가 열린다. 이때, 포토 다이오드(PD)에서 발생한 전하는 열 판독용 배선(LO , n 및 LO , n＋1)의 각각에 출력되는 일 없이 접합 용량부에 축적된다. 한편, 제m 행 선택 제어 신호(Vsel(m))가 유의치(예를 들면 하이(high) 레벨)일 때, 판독용 스위치(SW1)가 닫힌다. 이때, 그때까지 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적되어 있던 전하는 판독용 스위치(SW1)를 거쳐 판독용 배선(LO , n 및 LO , n＋1)의 각각으로 출력된다.
도 6에 나타낸 회로에서는 2 개의 판독용 배선(LO , n 및 LO , n＋1) 중 일방의 판독용 배선(LO , n＋1)에 수평 비닝 전환 스위치(SW4)가 접속되어 있다. 수평 비닝 전환 스위치(SW4)에는 제어부(6)로부터 수평 비닝 전환 배선(LB)을 통하여 수평 비닝 제어 신호(Hbin)가 부여된다. 수평 비닝 제어 신호(Hbin)는 N／2 개의 수평 비닝 전환 스위치(SW4)의 전환 동작을 지시한다.
수평 비닝 전환 스위치(SW4)는 수평 비닝 제어 신호(Hbin)가 비유의치(예를 들면 로우 레벨)일 때, 판독용 배선(LO , n＋1)과 적분 회로(Sn ＋1)를 접속한다. 이때, 판독용 배선(LO , n＋1)을 흐르는 전하는 적분 회로(Sn ＋1)로 출력되고, 판독용 배선(LO , n)을 흐르는 전하는 적분 회로(Sn)로 출력된다(통상 동작 모드). 한편, 수평 비닝 전환 스위치(SW4)는 수평 비닝 제어 신호(Hbin)가 유의치(예를 들면 하이 레벨)일 때, 판독용 배선(LO , n＋1)과 적분 회로(Sn)를 접속한다. 이때, 판독용 배선(LO , n＋1)을 흐르는 전하는 판독용 배선(LO , n)을 흐르는 전하와 함께 적분 회로(Sn)로 출력된다(비닝 동작 모드).
적분 회로(Sn 및 Sn ＋1)는 앰프(A2), 귀환 용량부인 적분용 용량 소자(C21) 및 방전용 스위치(SW21)를 포함한다. 적분용 용량 소자(C21) 및 방전용 스위치(SW21)는 서로 병렬적으로 접속되어, 앰프(A2)의 입력 단자와 출력 단자 사이에 마련되어 있다. 앰프(A2)의 입력 단자는 대응하는 판독용 배선(LO , n 및 LO , n＋1)의 각각과 접속되어 있다.
방전용 스위치(SW21)에는 제어부(6)로부터 리셋용 배선(LR)을 통하여 리셋 제어 신호(Reset)가 부여된다. 리셋 제어 신호(Reset)는 N 개의 적분 회로(S1 ~ SN) 각각의 방전용 스위치(SW21)의 개폐 동작을 지시한다.
이들 적분 회로(Sn 및 Sn ＋1)에서는 리셋 제어 신호(Reset)가 비유의치(예를 들면 하이 레벨)일 때, 방전용 스위치(SW21)가 닫히고, 귀환 용량부(적분용 용량 소자(C21))가 방전되어 출력 전압값이 초기화된다. 한편, 리셋 제어 신호(Reset)가 유의치(예를 들면 로우 레벨)일 때, 방전용 스위치(SW21)가 열리고, 입력단에 입력된 전하가 귀환 용량부(적분용 용량 소자(C21))에 축적되며, 그 축적 전하량에 대응하는 전압값이 적분 회로(Sn 및 Sn ＋1)로부터 출력된다.
유지 회로(Hn 및 Hn ＋1)는 입력용 스위치(SW31), 출력용 스위치(SW32) 및 유지용 용량 소자(C3)를 포함한다. 유지용 용량 소자(C3)의 일단은 접지되어 있다. 유지용 용량 소자(C3)의 타단은 입력용 스위치(SW31)를 통하여, 대응하는 적분 회로(Sn 및 Sn ＋1)의 출력단에 접속되고, 또한, 출력용 스위치(SW32)를 통하여 전압 출력용 배선(Lout)과 접속되어 있다. 입력용 스위치(SW31)에는 제어부(6)로부터 유지용 배선(LH)을 통하여 유지 제어 신호(Hold)가 부여된다. 유지 제어 신호(Hold)는 N 개의 유지 회로(H1 ~ HN) 각각의 입력용 스위치(SW31)의 개폐 동작을 지시한다. 유지 회로(Hn)의 출력용 스위치(SW32)에는 제어부(6)로부터 제n 열 선택용 배선(LS , n)을 지난 제n 열 선택 제어 신호(Hshift(n))가 부여된다. 마찬가지로 유지 회로(Hn ＋1)의 출력용 스위치(SW32)에는 제어부(6)로부터 제(n＋1) 열 선택용 배선(LS , n＋1)을 지난 제(n＋1) 열 선택 제어 신호(Hshift(n＋1))가 부여된다. 선택 제어 신호(Hshift(1) ~ Hshift(N))는 각 유지 회로(H1 ~ HN)의 출력용 스위치(SW32)의 개폐 동작을 지시한다.
이러한 유지 회로(Hn 및 Hn ＋1)에서는 유지 제어 신호(Hold)가 예를 들면 하이 레벨에서 로우 레벨로 변하면, 입력용 스위치(SW31)가 닫힌 상태에서 열린 상태로 변하고, 그 때에 입력단에 입력되어 있는 전압값이 유지용 용량 소자(C3)에 유지된다. 또, 제n 열 선택 제어 신호(Hshift(n))가 유의치(예를 들면 하이 레벨)일 때, 유지 회로(Hn)의 출력용 스위치(SW32)가 닫히고, 유지 회로(Hn)의 유지용 용량 소자(C3)에 유지 되어 있는 전압값이 전압 출력용 배선(Lout)으로 출력된다. 또한, 제(n＋1) 열 선택 제어 신호(Hshift(n＋1))가 유의치(예를 들면 하이 레벨)일 때, 유지 회로(Hn ＋1)의 출력용 스위치(SW32)가 닫히고, 유지 회로(Hn ＋1)의 유지용 용량 소자(C3)에 유지되어 있는 전압값이 전압 출력용 배선(Lout)으로 출력된다.
제어부(6)는 수광부(10)에 있어서의 제m 행의 N 개의 화소(Pm , 1 ~ Pm , N) 각각의 수광 강도에 대응하는 전압값을 출력할 때에, 리셋 제어 신호(Reset)로 N 개의 적분 회로(S1 ~ SN) 각각의 방전용 스위치(SW21)를 소정 기간에 걸쳐 닫은 후에 열리도록 지시한 후, 제m 행 선택 제어 신호(Vsel(m))로 수광부(10)에 있어서의 제m 행의 N 개의 화소(Pm , 1 ~ Pm , N) 각각의 판독용 스위치(SW1)를 소정 기간에 걸쳐 닫은 후에 열리도록 지시한다.
판독용 스위치(SW1)가 열린 후, 제어부(6)는 유지 제어 신호(Hold)로 N 개의 유지 회로(H1 ~ HN) 각각의 입력용 스위치(SW31)를 닫힌 상태에서 열린 상태로 변하도록 지시한다. 그리고, 제어부(6)는 열 선택 제어 신호(Hshift(1) ~ Hshift(N))로 N 개의 유지 회로(H1 ~ HN) 각각의 출력용 스위치(SW32)를 차례로 일정 기간만큼 닫히도록 지시한다. 제어부(6)는 이상과 같은 제어를 각 행에 대하여 차례로 실시한다.
이와 같이, 제어부(6)는 수광부(10)에 있어서의 M×N 개의 화소(P1 , 1 ~ PM , N) 각각의 판독용 스위치(SW1)의 개폐 동작을 제어함과 동시에, 신호 접속부(20)에 있어서의 전압값의 유지 동작 및 출력 동작을 제어한다. 이것에 의해, 제어부(6)는 수광부(10)에 있어서의 M×N 개의 화소(P1 , 1 ~ PM , N) 각각의 포토 다이오드(PD)에서 발생한 전하의 양에 대응하는 전압값을 프레임 데이터로서 신호 접속부(20)로부터 반복하여 출력시킨다.
본 실시형태에 관한 고체 촬상 장치(1)의 동작은 다음과 같다. 도 7은 본 실시형태에 관한 고체 촬상 장치(1)의 통상 동작을 설명하는 타이밍 차트이다. 또, 도 8은 본 실시형태에 관한 고체 촬상 장치(1)의 비닝 동작을 설명하는 타이밍 차트이다. 도 7 및 도 8에는 위에서부터 차례로 (a) 프레임 데이터의 출력을 개시하는 타이밍을 나타내는 시작 신호, (b) 클락 신호(Vclock), (c) 제1 비닝 신호(Vbin1), (d) 제2 비닝 신호(Vbin2), (e) 프레임 데이터의 출력을 종료하는 타이밍을 나타내는 종료 신호, (f) 제1 행 선택 제어 신호(Vsel(1)), (g) 제2 행 선택 제어 신호(Vsel(2)), (h) 제3 행 선택 제어 신호(Vsel(3)), (i) 제4 행 선택 제어 신호(Vsel(4)), (j) 제M－1 행 선택 제어 신호(Vsel(M－1)) 및 (k) 제M 행 선택 제어 신호(Vsel(M))가 나타나 있다.
［통상 동작 모드］
통상 동작 모드에 있어서, 화소(P1 , 1 ~ PM , N)의 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적된 전하의 판독은 다음과 같이 행해진다. 도 7에 나타낸 바와 같이, 시각 t10 전에는 시작 신호, 제1 비닝 신호, 제2 비닝 신호 및 종료 신호의 각각은 비유의치(하이 레벨)로 되어 있다. 또, M 개의 행 선택 제어 신호(Vsel(1) ~ Vsel(M))의 각각은 비유의치(로우 레벨)로 되어 있다.
시각 t10에서 시각 t11까지의 기간, 제어부(6)로부터 출력되는 시작 신호가 유의치(로우 레벨)가 된다. 그 사이에 클락 신호(Vclock)가 상승하면, 이에 대응하여 제1 비닝 신호(Vbin1)가 시각 t11에서 시각 t12까지 동안 유의치(로우 레벨)가 된다. 또한, 클락 신호(Vclock)의 상승에 대응하여, 첫 단의 시프트 레지스터 회로(43)로부터의 출력 신호가 유의치(로우 레벨)가 된다. 이것에 의하여, 논리회로(LO1)에서 제1 행 선택용 배선(LV , 1)으로 출력되는 제1 행 선택 제어 신호(Vsel(1))가 시각 t11에서 시각 t12까지의 기간만큼 유의치(하이 레벨)가 되고, 수광부(10)에 있어서의 제1 행의 N 개의 화소(P1 , 1 ~ P1 , N) 각각의 판독용 스위치(SW1)가 접속 상태가 된다. N 개의 화소(P1 , 1 ~ P1 , N) 각각의 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적된 전하는 판독용 스위치(SW1) 및 열 판독용 배선(LO , 1 ~ LO , N)을 지나 적분 회로(S1 ~ SN)로 출력되어 적분용 용량 소자(C21)에 축적된다. 적분 회로(S1 ~ SN)로부터는 적분용 용량 소자(C21)에 축적된 전하량에 대응하는 크기의 전압이 출력된다.
그리고, 제어부(6)에서부터 유지용 배선(LH)으로 출력되는 유지 제어 신호(Hold)가 유의치(하이 레벨)가 됨으로써, N 개의 유지 회로(H1 ~ HN)의 입력용 스위치(SW31)가 접속 상태가 되고, 적분 회로(S1 ~ SN)로부터 출력된 전압의 크기는 유지 회로(H1 ~ HN)에 의하여 유지된다. 그 후, 수평 시프트 레지스터부(41)에서 열 선택용 배선(LS , 1 ~ LS , N)으로 출력되는 열 선택 제어 신호(Hshift(1) ~ Hshift(N))가 차례로 일정 기간만큼 유의치(하이 레벨)가 되고, N 개의 유지 회로(H1 ~ HN) 각각의 출력용 스위치(SW32)가 차례로 일정 기간만큼 접속 상태가 되어, 각 유지 회로(H1 ~ HN)의 유지용 용량 소자(C3)에 유지되어 있는 전압값은 출력용 스위치(SW32)를 거쳐 전압 출력용 배선(Lout)으로 차례로 출력된다.
이어서, 클락 신호(Vclock)가 하강하고, 이에 대응하여 제2 비닝 신호(Vbin2)가 시각 t12에서 후의 시각 t13에서부터 시각 t14까지의 기간, 유의치(로우 레벨)가 된다. 또한, 첫 단의 시프트 레지스터 회로(43)로부터의 출력 신호는 유의치(로우 레벨)인 채로 유지되어 있다. 이것에 의하여, 논리회로(LO2)에서 제2 행 선택용 배선(LV , 2)으로 출력되는 제2 행 선택 제어 신호(Vsel(2))가 시각 t13에서 시각 t14까지의 기간만큼 유의치(하이 레벨)가 되고, 수광부(10)에 있어서의 제2 행의 N 개의 화소(P2 , 1 ~ P2 , N) 각각의 판독용 스위치(SW1)가 접속 상태가 된다. N 개의 화소(P2 , 1 ~ P2 , N) 각각의 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적된 전하는 적분 회로(S1 ~ SN)로 출력되어 적분용 용량 소자(C21)에 축적된다. 그 후, 제1 행에 있어서의 동작과 같은 동작으로 이러한 전하에 대응한 크기의 전압값이 전압 출력용 배선(Lout)으로 차례로 출력된다.
통상 동작 모드에서는 이상과 같은 제1 행 및 제2 행에 대한 동작에 이어서, 이후 제3 행에서 제M 행까지 같은 동작을 행해지고, 1 회의 촬상으로 얻어지는 화상을 나타내는 프레임 데이터를 얻을 수 있다. 또, 제M 행에 대한 동작이 종료하면, 다시 제1 행에서 제M 행까지의 범위에서 같은 동작이 행해져, 다음의 화상을 나타내는 프레임 데이터를 얻을 수 있다.
［비닝 동작 모드］
비닝 동작 모드에 있어서, 화소(P1 , 1 ~ PM , N)의 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적된 전하의 판독은 다음과 같이 행해진다. 도 8에 나타낸 바와 같이, 시각 t20 전에는 시작 신호, 제1 비닝 신호, 제2 비닝 신호 및 종료 신호의 각각은 비유의치(하이 레벨)로 되어 있다. 또, M 개의 행 선택 제어 신호(Vsel(1) ~ Vsel(M))의 각각은 비유의치(로우 레벨)로 되어 있다.
시각 t20에서 시각 t21까지의 기간, 제어부(6)로부터 출력되는 시작 신호가 유의치(로우 레벨)가 된다. 이 사이에 클락 신호(Vclock)가 상승하면, 이에 대응하여 제1 비닝 신호(Vbin1) 및 제2 비닝 신호(Vbin2)가 시각 t21에서 시각 t22까지의 기간, 유의치(로우 레벨)가 된다. 또, 클락 신호(Vclock)의 상승에 대응하여, 첫 단의 시프트 레지스터 회로(43)로부터의 출력 신호가 유의치(로우 레벨)가 된다. 이것에 의하여, 논리회로(LO1)에서 제1 행 선택용 배선(LV , 1)으로 출력되는 제1 행 선택 제어 신호(Vsel(1))와, 논리회로(LO2)에서 제2 행 선택용 배선(LV , 2)으로 출력되는 제2 행 선택 제어 신호(Vsel(2))가, 시각 t21에서 시각 t22까지의 기간, 유의치(하이 레벨)가 되고, 수광부(10)에 있어서의 제1 행의 N 개의 화소(P1 , 1 ~ P1 , N) 및 제2 행의 N 개의 화소(P2 , 1 ~ P2 , N)의 판독용 스위치(SW1)가 접속 상태가 된다. 이것에 의하여, 화소 P1 , 1 ~ P1 , N 및 P2 , 1 ~ P2 , N의 포토 다이오드(PD)에서 발생하여 접합 용량부에 축적된 전하는 판독용 스위치(SW1)를 지나 열 판독용 배선(LO , 1 ~ LO , N)으로 출력된다. 또, 이때, 제어부(6)에서 수평 비닝 전환 배선(LB)으로 출력되는 수평 비닝 제어 신호(Hbin)가 유의치(하이 레벨)가 됨으로써, N／2 개의 수평 비닝 전환 스위치(SW4)가 전환된다. 이것에 의해, 서로 이웃하는 2 개의 열 판독용 배선으로 출력된 전하는 모두 한 개의 적분 회로(S)로 출력된다. 예를 들면, 열 판독용 배선(LO , 1 및 LO , 2)으로 출력된 전하는 모두 적분 회로(S1)로 출력된다. 이러한 전하는 적분 회로(S1, S3,…, SN－1)의 적분용 용량 소자(C21)에 각각 축적된다. 적분 회로(S1, S3,…, SN －1)에서는 적분용 용량 소자(C21)에 축적된 전하량에 대응하는 크기의 전압이 출력된다.
그 후, 유지 제어 신호(Hold)가 유의치(하이 레벨)가 됨으로써, N 개의 유지 회로(H1 ~ HN)의 입력용 스위치(SW31)가 접속 상태가 되고, 적분 회로(S1 ~ SN)로부터 출력된 전압의 크기는 유지 회로(H1 ~ HN)에 의하여 유지된다. 그리고, 열 선택 제어 신호(Hshift(1), Hshift(3),…, Hshift(N－1))가 차례로 일정 기간만큼 유의치(하이 레벨)가 되고, N／2 개의 유지 회로(H1, H3,…, HN －1) 각각의 출력용 스위치(SW32)가 차례로 일정 기간만큼 접속 상태가 되어, 각 유지 회로(H1, H3,…, HN －1)의 유지용 용량 소자(C3)에 유지되어 있는 전압값은 출력용 스위치(SW32)를 거쳐 전압 출력용 배선(Lout)으로 차례로 출력된다.
비닝 동작 모드에서는 이상과 같은 제1 행 및 제2 행에 대한 동작에 이어서, 이후, 제3 행에서 제M 행까지 같은 동작이 행해지고, 1 회의 촬상으로 얻어지는 화상을 나타내는 프레임 데이터를 얻을 수 있다. 또, 제M 행에 대한 동작이 종료하면, 다시 제1 행에서 제M 행까지의 범위에서 같은 동작이 행해져, 다음의 화상을 나타내는 프레임 데이터를 얻을 수 있다.
이상에서 설명한, 본 실시형태에 관한 고체 촬상 장치(1)에 따르면, 다음의 효과를 얻을 수 있다. 즉, 고체 촬상 장치(1)에 따르면, 수직 시프트 레지스터부(40a 및 40b)가 도 5에 나타낸 구성을 가짐으로써, 통상 동작 및 비닝 동작의 쌍방을 적합하게 실현할 수 있다. 또한, 수직 시프트 레지스터부(40a, 40b)의 시프트 레지스터 회로(43)가 2 개의 행 선택용 배선마다 배치되어 있으므로, 각 행마다 시프트 레지스터 회로가 배치되는 종래의 고체 촬상 장치와 비교하여 수직 시프트 레지스터부(40a, 40b)를 작게 할 수 있다. 특히, 본 실시형태의 고체 촬상 장치(1)에서는 다결정 실리콘을 포함하는 반도체 재료로 시프트 레지스터 회로(43)가 구성되어 있으므로, 이와 같은 효과가 보다 현저해진다.
또, 본 실시형태와 같이, M 개의 행 선택용 배선(LV , 1 ~ LV , M)의 각각은 제1 열에서부터 제N 열에 걸쳐서 연장되는 단일 배선으로 구성되어도 좋다. 이 경우, 수직 시프트 레지스터부(40a 및 40b) 각각이, M 개의 행 선택용 배선(LV , 1 ~ LV , M)의 양단 각각에 행 선택 제어 신호(Vsel)를 제공하는 것이 바람직하다. 이와 같이, 수직 시프트 레지스터부(40a 및 40b)가 각 행 선택용 배선(LV , 1 ~ LV , M)의 양단에 마련됨으로써, M 개의 행 선택 배선(LV , 1 ~ LV , M) 중 어느 것에 단선이 발생한 경우라도 동작 불능이 되는 화소의 범위를 작게 하고, 대규모 결함 라인의 발생을 억제할 수 있다.
(변형례)
계속하여, 상기 실시형태의 일 변형례에 대하여 설명한다. 도 9는 본 변형례에 있어서의 고체 촬상 장치의 내부 구성을 나타내는 도면이다. 본 변형례와 상기 실시형태가 구성상 서로 다른 점은 행 선택용 배선의 형태이다. 본 변형례에서는 M 개의 행 선택용 배선(LV , 1 ~ LV , M)의 각각이, 화소 Pm , 1에서부터 Pm , Na(단 Na는 2 이상 N－1 이하의 정수)에 걸쳐서 연장되는 제1 부분과 화소 Pm , Na ＋1에서부터 Pm , N에 걸쳐서 연장되는 제2 부분을 가지고 있고, 이러한 부분은 전기적으로 서로 분리되어 있다. 그리고, 제m 행의 N 개의 화소(Pm , 1 ~ Pm , N)의 일부(화소 Pm , 1 ~ Pm , Na)는 제m 행 선택용 배선(LV , m)의 제1 부분을 통하여 일방의 수직 시프트 레지스터부(40a)에 접속되어 있다. 또, 제m 행의 N 개 화소(Pm , 1 ~ Pm , N)의 다른 부분(화소 Pm , Na ＋1 ~ Pm, N)은 제m 행 선택용 배선(LV , m)의 제2 부분을 통하여 타방의 수직 시프트 레지스터부(40b)에 접속되어 있다. 또한, 도 9에 있어서, 2 개의 수직 시프트 레지스터부(40a 및 40b)는 모두 제어부(6)에 포함되어 있다.
제어부(6)의 수직 시프트 레지스터부(40a)는 제m 행 선택 제어 신호(Vsel(m))를 제m 행 선택용 배선(LV , m)으로 출력하고, 제m 행의 Na개의 화소(Pm , 1 ~ Pm , Na) 각각에 이 제m 행 선택 제어 신호(Vsel(m))를 제공한다. 마찬가지로 수직 시프트 레지스터부(40b)는 제m 행 선택 제어 신호(Vsel(m))를 제m 행 선택용 배선(LV , m)으로 출력하고, 제m 행의 (N－Na)개의 화소(Pm , Na ＋1 ~ Pm , N) 각각에 이 제m 행 선택 제어 신호(Vsel(m))를 제공한다. 수직 시프트 레지스터부(40a 및 40b)의 각각에 있어서 M 개의 행 선택 제어 신호(Vsel(1) ~ Vsel(M))는 차례로 유의치가 된다.
본 변형례의 구성에 따르면, 대면적의 수광부(10)에 제공되는 행 선택 제어 신호(Vsel(1) ~ Vsel(M))의 지연을 효과적으로 억제할 수 있다.
본 발명에 따른 고체 촬상 장치는 상술한 실시형태에 한정되는 것이 아니라, 그 밖에 여러 가지 변형이 가능하다. 예를 들면, 상기 실시형태에서는 유리 기판 상에 다결정 실리콘이나 비정질 실리콘이 성막되어 이루어진 고체 촬상 장치에 본 발명을 적용한 예를 나타냈지만, 본 발명은 이와 같은 구성에 한정되지 않고 예를 들면 단결정 실리콘 기판 상에 제작되는 고체 촬상 소자에 대하여도 적용 가능하다.
상기 실시형태에 따른 고체 촬상 장치에서는 포토 다이오드 및 당해 포토 다이오드에 일단이 접속된 판독용 스위치를 각각 포함하는 M×N 개(M은 2 이상의 짝수, N은 2 이상의 정수)의 화소가 M 행 N 열로 2 차원 배열되어 이루어진 수광부와, 각 행마다 배설되어, 대응하는 행의 화소에 포함되는 판독용 스위치의 제어 단자에 접속된 M 개의 행 선택용 배선과, 판독용 스위치의 개폐를 제어하기 위한 행 선택 제어 신호를 M 개의 행 선택용 배선으로 제공하는 수직 시프트 레지스터부를 구비하고, 수직 시프트 레지스터부는 다결정 실리콘을 포함하는 반도체 재료로 구성되어, 2 개의 행 선택용 배선마다 배치된 M／2 개의 시프트 레지스터 회로를 가지는 시프트 레지스터 어레이와, M 개의 행 선택용 배선의 각각에 행 선택 제어 신호를 출력하는 M 개의 논리회로와, 2 개의 행 선택용 배선의 일방에 접속된 M／2 개의 논리회로의 일 입력단에 일방의 행 선택용 배선을 선택하기 위한 제1 비닝 제어 신호를 제공하는 제1 비닝 선택용 배선과, 2 개의 행 선택용 배선의 타방에 접속된 M／2 개의 논리회로의 일 입력단에 타방의 행 선택용 배선을 선택하기 위한 제2 비닝 제어 신호를 제공하는 제2 비닝 선택용 배선을 가지고, M 개의 논리회로 각각의 타 입력단에는 당해 논리회로가 접속된 행 선택용 배선에 대응하는 시프트 레지스터 회로의 출력단이 접속되어 있으며, M 개의 논리회로는 제1 비닝 제어 신호 또는 제2 비닝 제어 신호와 시프트 레지스터 회로로부터의 출력 신호가 모두 유의치일 때 판독용 스위치를 닫도록 행 선택 제어 신호를 출력하고, 수직 시프트 레지스터부는 제1 비닝 제어 신호 및 제2 비닝 제어 신호가 유의치가 되는 타이밍을 제어함으로써 2 개의 행 선택용 배선을 차례로 선택하는 통상 동작 모드와, 2 개의 행 선택용 배선을 동시에 선택하는 비닝 동작 모드를 가지는 구성을 하고 있다.
또한, 고체 촬상 장치는 M 개의 행 선택용 배선의 각각이 제1열에서부터 제N열에 걸쳐서 연장되는 단일 배선으로 구성되어 있고, M 개의 행 선택용 배선의 일단에 행 선택 제어 신호를 제공하는 제1 수직 시프트 레지스터부와, M 개의 행 선택용 배선의 타단에 행 선택 제어 신호를 제공하는 제2 수직 시프트 레지스터부를 구비하는 구성으로 하여도 좋다. 이와 같이, 수직 시프트 레지스터부가 각 행 선택용 배선의 양단에 마련됨으로써 M 개의 행 선택 배선 중 어느 것에 단선이 발생한 경우라도, 동작 불능이 되는 화소의 범위를 작게 하고, 대규모 결함 라인의 발생을 억제할 수 있다.
또, 고체 촬상 장치는 M 개의 행 선택용 배선이 N열 중 제1 열 내지 제Na 열(Na는 2 이상 N－1 이하의 정수)의 화소에 포함되는 판독용 스위치의 제어 단자에 접속된 제1 부분과, N열 중 제(Na＋1) 열 내지 제N 열의 화소에 포함되는 판독용 스위치의 제어 단자에 접속된 제2 부분을 가지고, M 개의 행 선택용 배선의 제1 부분에 행 선택 제어 신호를 제공하는 제1 수직 시프트 레지스터부와 M 개의 행 선택용 배선의 제2 부분에 행 선택 제어 신호를 제공하는 제2 수직 시프트 레지스터부를 구비하는 구성으로 하여도 좋다. 이것에 의하여, 대면적의 수광부에 제공되는 행 선택 제어 신호의 지연을 억제할 수 있다.
본 발명은 작은 수직 시프트 레지스터로써 수직 비닝 동작을 실현할 수 있는 고체 촬상 장치로서 이용 가능하다.
1…고체 촬상 장치, 6…제어부, 10…수광부, 20…신호 접속부, 40a, 40b…수직 시프트 레지스터부, 43…시프트 레지스터 회로, 45…제1 비닝 선택용 배선, 46…제2 비닝 선택용 배선, PD…포토 다이오드, P…화소, SW1…판독용 스위치, SW31…입력용 스위치, SW32…출력용 스위치, SW4…수평 비닝 전환 스위치, S1 ~ SN…적분 회로, H1 ~ HN…유지 회로, C21…적분용 용량 소자, A2…앰프, LB…수평 비닝 전환 배선, LO , 1 ~ LO , N…열 판독용 배선, LV , 1 ~ LV , M…행 선택용 배선.

Claims (3)

  1. 포토 다이오드 및 당해 포토 다이오드에 일단이 접속된 판독용 스위치를 각각 포함하는 M×N 개(M는 2 이상의 짝수, N는 2 이상의 정수)의 화소가 M 행 N 열로 2 차원 배열되어 이루어지는 수광부와,
    각 행마다 배설(配設)되어 대응하는 행의 상기 화소에 포함되는 상기 판독용 스위치의 제어 단자에 접속된 M 개의 행 선택용 배선과,
    상기 판독용 스위치의 개폐를 제어하기 위한 행 선택 제어 신호를 상기 M 개의 행 선택용 배선으로 제공하는 수직 시프트 레지스터부
    를 구비하고,
    상기 수직 시프트 레지스터부는
    다결정 실리콘을 포함한 반도체 재료로 구성되고 2 개의 상기 행 선택용 배선마다 배치된 M／2 개의 시프트 레지스터 회로를 가지는 시프트 레지스터 어레이와,
    상기 M 개의 행 선택용 배선의 각각에 상기 행 선택 제어 신호를 출력하는 M 개의 논리회로와,
    상기 2 개의 행 선택용 배선의 일방에 접속된 M／2 개의 상기 논리회로의 일 입력단에, 상기 일방의 행 선택용 배선을 선택하기 위한 제1 비닝(binning) 제어 신호를 제공하는 제1 비닝 선택용 배선과,
    상기 2 개의 행 선택용 배선의 타방에 접속된 M／2 개의 상기 논리회로의 일 입력단에 상기 타방의 행 선택용 배선을 선택하기 위한 제2 비닝 제어 신호를 제공하는 제2 비닝 선택용 배선과,
    상기 M 개의 행 선택용 배선의 일단에 상기 행 선택 제어 신호를 제공하는 제1 상기 수직 시프트 레지스터부와,
    상기 M 개의 행 선택용 배선의 타단에 상기 행 선택 제어 신호를 제공하는 제2 상기 수직 시프트 레지스터부
    를 가지고,
    상기 M 개의 논리회로 각각의 타 입력단에는 당해 논리회로가 접속된 상기 행 선택용 배선에 대응하는 상기 시프트 레지스터 회로의 출력단이 접속되어 있으며,
    상기 M 개의 논리회로는 상기 제1 비닝 제어 신호 또는 상기 제2 비닝 제어 신호와 상기 시프트 레지스터 회로로부터의 출력 신호가 모두 유의치일 때, 상기 판독용 스위치를 닫도록 상기 행 선택 제어 신호를 출력하고,
    상기 수직 시프트 레지스터부는 상기 제1 비닝 제어 신호 및 상기 제2 비닝 제어 신호가 유의치가 되는 타이밍을 제어함으로써, 상기 2 개의 행 선택용 배선을 순차 선택하는 통상 동작 모드와, 상기 2 개의 행 선택용 배선을 동시에 선택하는 비닝 동작 모드를 가지고,
    상기 M 개의 행 선택용 배선의 각각이 제1 열에서부터 제N 열에 걸쳐서 연장되는 단일 배선으로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  2. 포토 다이오드 및 당해 포토 다이오드에 일단이 접속된 판독용 스위치를 각각 포함하는 M×N 개(M는 2 이상의 짝수, N는 2 이상의 정수)의 화소가 M 행 N 열로 2 차원 배열되어 이루어지는 수광부와,
    각 행마다 배설되어 대응하는 행의 상기 화소에 포함되는 상기 판독용 스위치의 제어 단자에 접속된 M 개의 행 선택용 배선과,
    상기 판독용 스위치의 개폐를 제어하기 위한 행 선택 제어 신호를 상기 M 개의 행 선택용 배선으로 제공하는 수직 시프트 레지스터부
    를 구비하고,
    상기 수직 시프트 레지스터부는
    다결정 실리콘을 포함한 반도체 재료로 구성되고 2 개의 상기 행 선택용 배선마다 배치된 M／2 개의 시프트 레지스터 회로를 가지는 시프트 레지스터 어레이와,
    상기 M 개의 행 선택용 배선의 각각에 상기 행 선택 제어 신호를 출력하는 M 개의 논리회로와,
    상기 2 개의 행 선택용 배선의 일방에 접속된 M／2 개의 상기 논리회로의 일 입력단에, 상기 일방의 행 선택용 배선을 선택하기 위한 제1 비닝 제어 신호를 제공하는 제1 비닝 선택용 배선과,
    상기 2 개의 행 선택용 배선의 타방에 접속된 M／2 개의 상기 논리회로의 일 입력단에 상기 타방의 행 선택용 배선을 선택하기 위한 제2 비닝 제어 신호를 제공하는 제2 비닝 선택용 배선과,
    상기 M 개의 행 선택용 배선의 제1 부분에 상기 행 선택 제어 신호를 제공하는 제1 상기 수직 시프트 레지스터부와, 상기 M 개의 행 선택용 배선의 제2 부분에상기 행 선택 제어 신호를 제공하는 제2 상기 수직 시프트 레지스터부
    를 가지고,
    상기 M 개의 논리회로 각각의 타 입력단에는 당해 논리회로가 접속된 상기 행 선택용 배선에 대응하는 상기 시프트 레지스터 회로의 출력단이 접속되어 있으며,
    상기 M 개의 논리회로는 상기 제1 비닝 제어 신호 또는 상기 제2 비닝 제어 신호와 상기 시프트 레지스터 회로로부터의 출력 신호가 모두 유의치일 때, 상기 판독용 스위치를 닫도록 상기 행 선택 제어 신호를 출력하고,
    상기 수직 시프트 레지스터부는 상기 제1 비닝 제어 신호 및 상기 제2 비닝 제어 신호가 유의치가 되는 타이밍을 제어함으로써, 상기 2 개의 행 선택용 배선을 순차 선택하는 통상 동작 모드와, 상기 2 개의 행 선택용 배선을 동시에 선택하는 비닝 동작 모드를 가지고,
    상기 M 개의 행 선택용 배선이 상기 N열 중 제 1 열 내지 제Na 열(Na는 2 이상 N－1 이하의 정수)의 상기 화소에 포함되는 상기 판독용 스위치의 제어 단자에 접속된 제1 부분과, 상기 N열 중 제(Na＋1) 열 내지 제N 열의 상기 화소에 포함되는 상기 판독용 스위치의 제어 단자에 접속된 제2 부분을 가지는 것을 특징으로 하는 고체 촬상 장치.
  3. 삭제
KR1020137011205A 2011-01-17 2011-12-07 고체 촬상 장치 KR101916483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011006945A JP5730030B2 (ja) 2011-01-17 2011-01-17 固体撮像装置
JPJP-P-2011-006945 2011-01-17
PCT/JP2011/078324 WO2012098777A1 (ja) 2011-01-17 2011-12-07 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20140003416A KR20140003416A (ko) 2014-01-09
KR101916483B1 true KR101916483B1 (ko) 2019-01-07

Family

ID=46515414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137011205A KR101916483B1 (ko) 2011-01-17 2011-12-07 고체 촬상 장치

Country Status (6)

Country Link
US (1) US9369643B2 (ko)
EP (1) EP2667589B1 (ko)
JP (1) JP5730030B2 (ko)
KR (1) KR101916483B1 (ko)
CN (1) CN103314573B (ko)
WO (1) WO2012098777A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730030B2 (ja) * 2011-01-17 2015-06-03 浜松ホトニクス株式会社 固体撮像装置
KR102226707B1 (ko) * 2013-05-02 2021-03-11 주식회사 레이언스 이미지센서와 이의 구동방법
JP6184761B2 (ja) * 2013-06-11 2017-08-23 浜松ホトニクス株式会社 固体撮像装置
JP2016019708A (ja) * 2014-07-16 2016-02-04 浜松ホトニクス株式会社 固体撮像装置、ｘ線撮像システムおよび固体撮像装置駆動方法
EP3286909B1 (en) * 2015-04-22 2019-04-10 Teledyne Dalsa B.V. Shifted binning in x-ray sensors
JP6285995B2 (ja) * 2016-08-10 2018-02-28 浜松ホトニクス株式会社 固体撮像装置、放射線撮像システム及び固体撮像装置の制御方法
US10313611B2 (en) * 2017-06-03 2019-06-04 United Microelectronics Corp. Image sensor with pixel binning device
KR102018189B1 (ko) * 2017-12-20 2019-09-04 주식회사 에이치앤아비즈 엑스레이 디텍터의 비닝 모드 제어장치 및 방법
JPWO2020070994A1 (ja) 2018-10-01 2021-09-02 株式会社テックイデア イメージセンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529190B2 (ja) * 1995-04-03 2004-05-24 オリンパス株式会社 固体撮像装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153766A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd インタ−ライン型電荷転送撮像素子
JP2656475B2 (ja) * 1986-10-01 1997-09-24 株式会社日立製作所 固体撮像装置
US4922138A (en) * 1987-05-25 1990-05-01 Canon Kabushiki Kaisha Scan circuit using a plural bootstrap effect for forming scan pulses
US5070380A (en) * 1990-08-13 1991-12-03 Eastman Kodak Company Transfer gate for photodiode to CCD image sensor
JP3097121B2 (ja) * 1990-09-27 2000-10-10 ソニー株式会社 電荷／電圧変換効率の測定方法
JP3018546B2 (ja) * 1991-03-18 2000-03-13 ソニー株式会社 固体撮像装置
JPH04337670A (ja) * 1991-05-14 1992-11-25 Sony Corp Ｃｃｄシフトレジスタ
JP3042042B2 (ja) * 1991-06-21 2000-05-15 ソニー株式会社 固体撮像装置
JP2757624B2 (ja) * 1991-10-21 1998-05-25 日本電気株式会社 赤外線固体撮像素子及びその製造方法
US5210049A (en) * 1992-04-28 1993-05-11 Eastman Kodak Company Method of making a solid state image sensor
JPH05316431A (ja) * 1992-05-06 1993-11-26 Sony Corp 固体撮像装置
US5338946A (en) * 1993-01-08 1994-08-16 Eastman Kodak Company Solid state image sensor with fast reset
JPH07255013A (ja) * 1994-01-31 1995-10-03 Sony Corp 固体撮像装置
US5504527A (en) * 1994-06-28 1996-04-02 Eastman Kodak Company Image sensor with improved charge transfer inefficiency characteristics
US6037123A (en) 1995-09-15 2000-03-14 Microcide Pharmaceuticals, Inc. Methods of screening for compounds active on Staphylococcus aureus target genes
JP3511772B2 (ja) * 1995-12-21 2004-03-29 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム
JPH10191184A (ja) * 1996-12-20 1998-07-21 Olympus Optical Co Ltd 固体撮像装置
JP3697827B2 (ja) * 1997-03-31 2005-09-21 株式会社島津製作所 フラット・パネル形センサ
JP3667081B2 (ja) * 1998-04-24 2005-07-06 キヤノン株式会社 固体撮像装置とその駆動方法
US6963372B1 (en) * 1998-04-24 2005-11-08 Canon Kabushiki Kaisha Solid-state image sensing apparatus and method of operating the same
JP2000165747A (ja) * 1998-11-27 2000-06-16 Sharp Corp Ｘ線撮像装置
DE19947536A1 (de) 1999-10-02 2001-04-05 Philips Corp Intellectual Pty Verfahren zum Auslesen der Sensorelemente eines Sensors sowie Sensor
JP2001251557A (ja) * 1999-12-27 2001-09-14 Canon Inc エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法
JP4356231B2 (ja) * 2000-11-21 2009-11-04 コニカミノルタホールディングス株式会社 走査回路及びそれを備えた撮像装置
JP3901048B2 (ja) * 2002-07-24 2007-04-04 日本ビクター株式会社 アクティブマトリクス型液晶表示装置
JP2004228874A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP4276879B2 (ja) * 2003-04-28 2009-06-10 オリンパス株式会社 撮像素子
US7119341B2 (en) * 2003-12-08 2006-10-10 General Electric Company Split scan line and combined data line x-ray detectors
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4773768B2 (ja) * 2005-08-16 2011-09-14 キヤノン株式会社 放射線撮像装置、その制御方法及び放射線撮像システム
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP4949964B2 (ja) * 2007-08-10 2012-06-13 富士フイルム株式会社 放射線画像検出器
JP5096946B2 (ja) * 2008-01-30 2012-12-12 浜松ホトニクス株式会社 固体撮像装置
JP4686582B2 (ja) * 2008-08-28 2011-05-25 株式会社東芝 固体撮像装置
JP5178458B2 (ja) * 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
JP5730030B2 (ja) * 2011-01-17 2015-06-03 浜松ホトニクス株式会社 固体撮像装置
JP5936554B2 (ja) * 2011-01-17 2016-06-22 浜松ホトニクス株式会社 固体撮像装置
JP5714982B2 (ja) * 2011-02-01 2015-05-07 浜松ホトニクス株式会社 固体撮像素子の制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529190B2 (ja) * 1995-04-03 2004-05-24 オリンパス株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2012151551A (ja) 2012-08-09
US20130284892A1 (en) 2013-10-31
KR20140003416A (ko) 2014-01-09
CN103314573A (zh) 2013-09-18
CN103314573B (zh) 2016-10-05
JP5730030B2 (ja) 2015-06-03
EP2667589A4 (en) 2017-03-08
EP2667589B1 (en) 2021-01-20
WO2012098777A1 (ja) 2012-07-26
US9369643B2 (en) 2016-06-14
EP2667589A1 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
KR101916483B1 (ko) 고체 촬상 장치
KR101928115B1 (ko) 고체 촬상 소자의 제어 방법
WO2014196433A1 (ja) 固体撮像装置
KR101575378B1 (ko) 고체 촬상 장치 및 이를 포함하는 ｘ선 ｃｔ 장치
KR101428135B1 (ko) 고체 촬상 장치
KR101916485B1 (ko) 고체 촬상 장치
KR101916484B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
KR101821444B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP5749873B1 (ja) 固体撮像素子の制御方法
JP2018011305A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant